JPH09113577A - 半導体チップの特性評価用ボード及びチップの実装方法 - Google Patents

半導体チップの特性評価用ボード及びチップの実装方法

Info

Publication number
JPH09113577A
JPH09113577A JP7272569A JP27256995A JPH09113577A JP H09113577 A JPH09113577 A JP H09113577A JP 7272569 A JP7272569 A JP 7272569A JP 27256995 A JP27256995 A JP 27256995A JP H09113577 A JPH09113577 A JP H09113577A
Authority
JP
Japan
Prior art keywords
semiconductor chip
board
characteristic evaluation
chip
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7272569A
Other languages
English (en)
Inventor
Yoichi Hiruta
陽一 蛭田
Tomoaki Takubo
知章 田窪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7272569A priority Critical patent/JPH09113577A/ja
Priority to US08/730,816 priority patent/US6094057A/en
Publication of JPH09113577A publication Critical patent/JPH09113577A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 実装効率が高く、また実装に手間が掛からな
い半導体チップの特性評価用ボード及びチップの実装方
法を提供する。 【解決手段】 半導体チップ２１に形成されたバンプ２
２を、これに対応するようボード本体２４に設けられた
電極２７に導通するよう接続することにより半導体チッ
プ２１の特性評価が行われる特性評価用ボードにおい
て、ボード本体２４が、半導体チップ２１を収納する収
納部２５と収納された半導体チップ２１をボード本体２
４に直接固定するクランプ機構２８を備えることによ
り、固定時にバンプ２２がボード本体２４の電極２７に
圧接されて導通する。これによって特性評価を行う際、
半田付けを行わないで半導体チップ２１を特性評価用ボ
ードに簡単に実装することができ、半導体チップ２１の
バンプ２２を機器等への実装性の良い共晶半田で形成す
ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップの特
性評価用ボード及びチップの実装方法に関する。
【０００２】
【従来の技術】周知の通り、半導体チップは使途により
機器等への実装前に特性評価装置での電気特性の評価が
行われ、評価選別された所望特性を有するものが実装さ
れている。そして特性評価装置での評価を行う場合に
は、半導体チップをテスト用キャリアに取り付けた後に
特性評価用ボードに設けられたソケットに取り付けるこ
とにより行われていた。
【０００３】以下、従来技術について図７乃至図９を参
照して説明する。図７は半導体チップのテスト用キャリ
アへの取り付け状態を示す断面図であり、図８は図７の
要部を拡大して示す断面図であり、図９は特性評価用ボ
ードへの装着状態を示す図である。
【０００４】図７乃至図９において、１は半導体チップ
であり、２はテスト用キャリアであり、３は特性評価用
ボードである。テスト用キャリア２にはキャリア基板４
の上面に配線５が形成されており、さらに配線５の上面
にはキャリア電極６を露出させるようにしてソルダレジ
スト膜７が設けられており、キャリア電極６には共晶半
田８が設けられている。そしてテスト用キャリア２には
キャリア電極６に導通する図示しない接続電極が設けら
れている。
【０００５】また、特性評価用ボード３のボード本体９
にはテスト用キャリア２を装着するためのソケット１０
が固定されており、ソケット１０にはテスト用キャリア
２の接続電極が接続される図示しないソケット電極が設
けられている。なお、ソケット電極は図示しないが特性
評価用ボード３のボード本体９に設けられた図示しない
回路配線の電極に導通するものとなっている。
【０００６】一方、半導体チップ１の下面には高融点半
田でなる略半球状のバンプ１１が、絶縁膜１２の開口部
に露出するアルミニウム製のパッド１３に固着されるよ
うにして突出している。
【０００７】このように構成されたものにおいては、特
性評価の実施に際し、先ず特性評価対象の半導体チップ
１をテスト用キャリア２に装着し固定する。半導体チッ
プ１の固定は、図８に示すように半導体チップ１のバン
プ１１がそれぞれ対応するキャリア電極６に共晶半田８
を溶融させることによって固定される。
【０００８】続いて半導体チップ１が固定されたテスト
用キャリア２を特性評価用ボード３のソケット１０に装
着し、半導体チップ１のバンプ１１と特性評価用ボード
３の回路配線の電極とが、テスト用キャリア２及びソケ
ット１０を介して導通され、電気的に接続されるように
する。
【０００９】そして特性評価用ボード３に装着された半
導体チップ１の特性評価装置での電気特性の評価が行わ
れ、評価選別が行われた半導体チップ１は共晶半田８を
溶融しバンプ１１をキャリア電極６から外すことによっ
て取り外される。取り外された所望特性を有する半導体
チップ１は、所定の機器等への実装がバンプ１１を再び
機器等の回路の所定電極に半田付けされる。
【００１０】しかしながら上記の従来技術においては、
特性評価し選別した後に機器等に搭載することを考慮し
て半導体チップ１は、バンプ１１をそれよりも融点が低
い共晶半田８を用いてテスト用キャリア２のキャリア電
極６に固定するものであった。このため、半導体チップ
１のバンプ１１は共晶半田８による取り付け取り外しが
行えるよう高融点半田によって形成されることになり、
濡れ性が良く、界面部分での熱ストレスによる破損が生
じ難く、機器等への実装の際の実装性に優れた共晶半田
によって半導体チップのバンプを形成することができな
かった。
【００１１】また、特性評価用ボード３に半導体チップ
１を取り付けるにはテスト用キャリア２やソケット１０
の部品を必要とし、さらにテスト用キャリア２に半導体
チップ１を半田付けによって取り付け取り外しをしなけ
ればならず、またテスト用キャリア２をソケット１０に
装着したり外したりする必要があるために手間の掛かる
ものであった。そして、テスト用キャリア２やソケット
１０を用いての特性評価用ボード３への実装となるた
め、半導体チップ１の大きさよりも数倍広い実装面積を
要することになり実装効率が悪いものとなっていた。
【００１２】
【発明が解決しようとする課題】上記のように従来は、
特性評価する際に半田付け部分での取り付け取り外しが
行われるために半導体チップのバンプに実装性が低い高
融点半田を用いざるを得ず、実装性の優れた共晶半田を
用いることができなかった。またテスト用キャリアやソ
ケットの部品を必要とし、テスト用キャリアへの半導体
チップの半田付けによる固定及び取り外しをしなければ
ならないなど手間が掛かり、さらに広い実装面積を要し
実装効率が低かった。このような状況に鑑みて本発明は
なされたもので、半導体チップのバンプに共晶半田を用
いることができ、そしてテスト用キャリアやソケットの
部品を要せず、特性評価用ボードへの実装効率が高く、
実装に手間が掛からない半導体チップの特性評価用ボー
ド及びチップの実装方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明の半導体チップの
特性評価用ボードは、半導体チップに形成されたチップ
側電極を該チップ側電極に対応するようボード本体に設
けられた電極に導通するよう接続し、半導体チップの特
性評価を行う半導体チップの特性評価用ボードにおい
て、ボード本体が、半導体チップを該ボード本体に直接
固定するクランプ機構を備えていることを特徴とするも
のであり、さらに、ボード本体がチップ収納部を有する
と共に、チップ収納部に配置された半導体チップをクラ
ンプ機構により固定することによってチップ側電極がボ
ード本体の電極に圧接されて導通するものであることを
特徴とするものであり、さらに、ボード本体は半導体チ
ップを収納する凹所を有すると共に、該凹所の内底部に
電極が設けられていることを特徴とするものであり、さ
らに、ボード本体に設けられた電極が、エリア状に配置
されていることを特徴とするものである。
【００１４】また本発明のチップの実装方法は、チップ
側電極を共晶半田バンプによって形成した半導体チップ
を特性評価用ボードのボード本体に設けられたチップ収
納部に収納し、収納した半導体チップをクランプ機構に
よりボード本体に着脱可能に固定すると共に、特性評価
用ボードの回路の電極と共晶半田バンプを圧接させ導通
するように接続して半導体チップを実装するようにした
ことを特徴とする方法である。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
【００１６】先ず、第１の実施形態を図１乃至図４を参
照して説明する。図１は半導体チップの実装状態を示す
断面図であり、図２は実装途中を示す斜視図であり、図
３はクランプ機構の側面図であり、図４は他のクランプ
機構の側面図である。
【００１７】図１乃至図４において、２１は特性評価対
象の直方体状の半導体チップであり、その下面にはチッ
プ側電極として共晶半田によって略半球状に形成された
複数のバンプ２２が、辺縁に沿って突出するように設け
られている。
【００１８】２３は特性評価用ボードで、これを構成す
るボード本体２４には半導体チップ２１を特性評価する
際に収納する半導体チップ２１よりも若干大きい角孔に
よって形成された収納部２５が設けられており、また、
ボード本体２４の下面には回路配線２６が形成されてい
る。この回路配線２６は複数の電極２７を有するもの
で、電極２７は収納部２５の下側開口内に延出してお
り、収納部２５に収納された半導体チップ２１のバンプ
２２に対応するよう位置するものとなっている。
【００１９】また、ボード本体２４の上面には収納部２
５の上側開口の相対向する辺縁部近傍に一対のクランプ
機構２８が設けられている。クランプ機構２８はボード
本体２４の上面に立設された支持部材２９と、この支持
部材２９に支持軸３０によって回動可能に支持された略
Ｌ形状の押え部材３１と、片端が支持部材２９の取り付
け座部分の引掛部３２に取着され、他端が押え部材３１
の引掛金具３３に取着されることにより押え部材３１が
トグル動作するようにしたコイルばね３４を備えて構成
されている。なお、押え部材３１には曲折部分に操作用
突起３５が形成されている。
【００２０】このように構成されたものでは、先ずクラ
ンプ機構２８の押え部材３１を２点鎖線で示すような開
いた状態にしておき、この状態で収納部２５内に特性評
価対象の半導体チップ２１を入れる。その後、操作用突
起３５を操作して押え部材３１を実線矢印Ｘ方向に回動
させトグル動作させる。
【００２１】これによって押え部材３１の先端部分が収
納部２５内の半導体チップ２１上面を押圧し、バンプ２
２と電極２７が圧接されて導通するように接続されて特
性評価用ボード２３への実装がなされる。そして半導体
チップ２１の特性評価装置での評価が実施される。
【００２２】また、特性評価が終了した半導体チップ２
１はクランプ機構２８の押え部材３１を実線矢印Ｘ方向
とは逆の方向に回動させトグル動作させ、押え部材３１
を図示しないストッパにより位置規制された２点鎖線で
示す位置に戻す。そして収納部２５内から特性評価を終
えた半導体チップ２１を抜き外し、所定の場所に移送す
る。
【００２３】以上の過程を経て半導体チップ２１の特性
評価装置での評価が実施でき、特性評価用ボード２３へ
の実装に半田付けによる取り付け取り外しがないため、
半導体チップ２１のバンプ２２を共晶半田によって構成
でき、特性評価後の機器等への実装に際しては共晶半田
が被着された機器側電極に良好に半田付けでき、半田付
け部分が熱ストレスにより破損してしまう虞が少なくな
る。
【００２４】また上記のように構成したことにより、特
性評価用ボード２３に半導体チップ２１を取り付けるに
は占積率の大きい別部品を要することなく行うことがで
き、クランプ機構２８によって固定するために半導体チ
ップ２１の特性評価用ボード２３への取り付け取り外し
が簡単に行える。さらにスペース的には、クランプ機構
２８を設けるために半導体チップ２１の大きさよりも若
干広い実装面積を要するのみであり、実装効率が非常に
向上したものとなる。
【００２５】尚、クランプ機構２８は上記したものに限
定されず、例えば図４に示すように構成しても良い。す
なわち、クランプ機構３６はボード本体２４の上面に立
設された支持部材２９に回動可能に支持された略Ｌ形状
の押え部材３７と、片端が支持部材２９の取り付け座部
分に固着され他端が押え部材３７の切欠き部３８に係合
され押え部材３７がトグル動作するようにした板状ばね
３９を備えて構成されており、押え部材３７がトグル動
作することで押え部材３７の先端部分で半導体チップ２
１の上面が押圧され、バンプ２２と電極２７が圧接され
て導通するように接続されて特性評価用ボード２３への
実装がなされることになる。
【００２６】次に、第２の実施形態を図５及び図６を参
照して説明する。図５は半導体チップの実装状態を示す
断面図であり、図６は実装途中を示す斜視図である。
【００２７】図５及び図６において、４１は特性評価対
象の直方体状の半導体チップであり、その下面にはチッ
プ側電極として共晶半田によって略半球状に形成された
複数のバンプ４２が、全面にわたってエリア状に突出す
るよう設けられている。
【００２８】４３は多層配線を有する特性評価用ボード
で、これを構成するボード本体４４には半導体チップ４
１を特性評価する際の収納部である半導体チップ４１よ
りも若干大きい方形状の凹所４５が形成されており、ま
た、ボード本体４４の下部には第１の回路配線４６及び
第２の回路配線４７、さらに第３の回路配線４８が、そ
れぞれ間に第１の絶縁層４９及び第２の絶縁層５０を設
けて形成されている。
【００２９】一方、凹所４５の内底部として露出してい
る第１の絶縁層４９の上面には、第１の回路配線４６の
複数の第１の電極５１が設けられていると共に、第２の
回路配線４７に第１の絶縁層４９を貫通する第１の貫通
導体５２によって接続された複数の第２の電極５３が設
けれており、さらに第３の回路配線４８に第１の絶縁層
４９及び第２の絶縁層５０を貫通する第２の貫通導体５
４によって接続された複数の第３の電極５５が設けられ
ている。そして第１の電極５１及び第２の電極５３、第
３の電極５５は、それぞれ凹所４５に収納される半導体
チップ４１のエリア状に配置されたバンプ４２に対応す
るよう位置するものとなっている。
【００３０】また、ボード本体４４の上面には凹所４５
の開口の相対向する辺縁部近傍に一対のクランプ機構２
８が設けられている。
【００３１】このように構成されたものでは、先ずクラ
ンプ機構２８の押え部材３１を図６に示すように開いた
状態にしておき、この状態で凹所４５内に特性評価対象
の半導体チップ４１を入れる。その後、押え部材３１を
回動させ、押え部材３１の先端部分で半導体チップ４１
上面を押圧し、バンプ４２と対応する第１の電極５１及
び第２の電極５３、第３の電極５５が圧接されて導通す
るように接続され特性評価用ボード４３への実装がなさ
れる。そして半導体チップ４１の特性評価装置での評価
が実施される。
【００３２】また、特性評価が終了した半導体チップ４
１はクランプ機構２８の押え部材３１を上記とは逆の方
向に回動させ、押え部材３１を当初の位置に戻す。そし
て凹所４５内から特性評価を終えた半導体チップ４１を
抜き外し、所定の場所に移送する。
【００３３】以上の過程を経ることによってバンプ４２
をエリア状に有する半導体チップ４１の特性評価装置で
の評価が上述の第１の実施形態と同様に実施でき、特性
評価後の機器等への実装性が向上すると共に、占積率の
大きい別部品を用いることなく簡単に特性評価用ボード
４３への実装を行うことができ、実装効率も向上する。
【００３４】
【発明の効果】以上の説明から明らかなように、本発明
によれば、半導体チップの電極に共晶半田バンプを用い
ることができて機器等への実装性が向上し、またテスト
用キャリアやソケットの占積率の大きい別部品を用いる
ことを要せず、特性評価用ボードへの実装効率が高く、
簡単かつ容易に実装することができるなどの効果を奏す
る。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における半導体チップ
の実装状態を示す断面図である。
【図２】本発明の第１の実施形態における実装途中を示
す斜視図である。
【図３】本発明に係るクランプ機構の側面図である。
【図４】本発明に係る他のクランプ機構の側面図であ
る。
【図５】本発明の第２の実施形態における半導体チップ
の実装状態を示す断面図である。
【図６】本発明の第２の実施形態における実装途中を示
す斜視図である。
【図７】従来技術における半導体チップのテスト用キャ
リアへの取り付け状態を示す断面図である。
【図８】図７の要部を拡大して示す断面図である。
【図９】従来技術における特性評価用ボードへの装着状
態を示す図である。
【符号の説明】
２１，４１…半導体チップ ２２，４２…バンプ ２４，４４…ボード本体 ２５…収納部 ２６…回路配線 ２７…電極 ２８…クランプ機構 ４５…凹所 ４６…第１の回路配線 ４７…第２の回路配線 ４８…第３の回路配線 ５１…第１の電極 ５３…第２の電極 ５５…第３の電極

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップに形成されたチップ側電極
    を該チップ側電極に対応するようボード本体に設けられ
    た電極に導通するよう接続し、前記半導体チップの特性
    評価を行う半導体チップの特性評価用ボードにおいて、
    前記ボード本体が、前記半導体チップを該ボード本体に
    直接固定するクランプ機構を備えていることを特徴とす
    る半導体チップの特性評価用ボード。
  2. 【請求項２】 ボード本体がチップ収納部を有すると共
    に、前記チップ収納部に配置された半導体チップをクラ
    ンプ機構により固定することによってチップ側電極が前
    記ボード本体の電極に圧接されて導通するものであるこ
    とを特徴とする請求項１記載の半導体チップの特性評価
    用ボード。
  3. 【請求項３】 ボード本体は半導体チップを収納する凹
    所を有すると共に、該凹所の内底部に電極が設けられて
    いることを特徴とする請求項１記載の半導体チップの特
    性評価用ボード。
  4. 【請求項４】 ボード本体に設けられた電極が、エリア
    状に配置されていることを特徴とする請求項１記載の半
    導体チップの特性評価用ボード。
  5. 【請求項５】 チップ側電極を共晶半田バンプによって
    形成した半導体チップを特性評価用ボードのボード本体
    に設けられたチップ収納部に収納し、収納した前記半導
    体チップをクランプ機構により前記ボード本体に着脱可
    能に固定すると共に、前記特性評価用ボードの回路の電
    極と前記共晶半田バンプを圧接させ導通するように接続
    して前記半導体チップを実装するようにしたことを特徴
    とするチップの実装方法。
JP7272569A 1995-10-20 1995-10-20 半導体チップの特性評価用ボード及びチップの実装方法 Pending JPH09113577A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7272569A JPH09113577A (ja) 1995-10-20 1995-10-20 半導体チップの特性評価用ボード及びチップの実装方法
US08/730,816 US6094057A (en) 1995-10-20 1996-10-17 Board for evaluating the characteristics of a semiconductor chip and a method for mounting a semiconductor chip thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7272569A JPH09113577A (ja) 1995-10-20 1995-10-20 半導体チップの特性評価用ボード及びチップの実装方法

Publications (1)

Publication Number Publication Date
JPH09113577A true JPH09113577A (ja) 1997-05-02

Family

ID=17515742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7272569A Pending JPH09113577A (ja) 1995-10-20 1995-10-20 半導体チップの特性評価用ボード及びチップの実装方法

Country Status (2)

Country Link
US (1) US6094057A (ja)
JP (1) JPH09113577A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014042033A (ja) * 2005-05-11 2014-03-06 Maxim Integrated Products Inc フラットな、リード無しの片面集積回路パッケージ

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3949256B2 (ja) * 1998-02-19 2007-07-25 富士通株式会社 半導体素子試験用キャリア及び半導体素子試験方法及び半導体素子試験用装置
US6250934B1 (en) * 1998-06-23 2001-06-26 Intel Corporation IC package with quick connect feature
US6204676B1 (en) * 1999-05-10 2001-03-20 Silicon Integrated Systems Corp. Testing apparatus for testing a ball grid array device
US6316952B1 (en) * 1999-05-12 2001-11-13 Micron Technology, Inc. Flexible conductive structures and method
US6636060B1 (en) * 1999-07-16 2003-10-21 Advantest Corporation Insert for electric devices testing apparatus
JP3425125B2 (ja) * 2000-08-10 2003-07-07 タイコエレクトロニクスアンプ株式会社 Ｂｇａパッケージ用ソケット
US6541990B1 (en) * 2001-03-30 2003-04-01 Skyworks Solutions, Inc. Systems for testing integrated circuits
US6793505B2 (en) * 2002-03-26 2004-09-21 Intel Corporation Ganged land grid array socket contacts for improved power delivery
US6682955B2 (en) * 2002-05-08 2004-01-27 Micron Technology, Inc. Stacked die module and techniques for forming a stacked die module
US7160127B2 (en) * 2003-03-18 2007-01-09 Intel Corporation Variable latch
US7239126B2 (en) * 2003-06-23 2007-07-03 General Motors Corporation System bench wireless mapping board
JP2007109932A (ja) * 2005-10-14 2007-04-26 Toshiba Corp 半導体装置
DE102017113508A1 (de) * 2017-06-20 2018-12-20 HELLA GmbH & Co. KGaA Vorrichtung zum Befestigen einer Platte
US10871507B2 (en) * 2018-12-20 2020-12-22 Texas Instruments Incorporated Semiconductor device handler with chuck clamp interlock

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4329642A (en) * 1979-03-09 1982-05-11 Siliconix, Incorporated Carrier and test socket for leadless integrated circuit
US4620761A (en) * 1985-01-30 1986-11-04 Texas Instruments Incorporated High density chip socket
US4783719A (en) * 1987-01-20 1988-11-08 Hughes Aircraft Company Test connector for electrical devices
US5088190A (en) * 1990-08-30 1992-02-18 Texas Instruments Incorporated Method of forming an apparatus for burn in testing of integrated circuit chip
JP2665419B2 (ja) * 1991-08-13 1997-10-22 山一電機株式会社 電気部品用接続器
JPH0760723B2 (ja) * 1993-02-22 1995-06-28 山一電機株式会社 Ｉｃソケット
US5493237A (en) * 1994-05-27 1996-02-20 The Whitaker Corporation Integrated circuit chip testing apparatus
US5557212A (en) * 1994-11-18 1996-09-17 Isaac; George L. Semiconductor test socket and contacts
JP2877011B2 (ja) * 1994-12-20 1999-03-31 日本電気株式会社 ベアチップテストキャリア
US5923179A (en) * 1996-03-29 1999-07-13 Intel Corporation Thermal enhancing test/burn in socket for C4 and tab packaging
US5748007A (en) * 1996-06-12 1998-05-05 International Business Machines Corporation Universal test and burn-in socket adaptable to varying IC module thickness

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014042033A (ja) * 2005-05-11 2014-03-06 Maxim Integrated Products Inc フラットな、リード無しの片面集積回路パッケージ
JP2015228525A (ja) * 2005-05-11 2015-12-17 マキシム・インテグレイテッド・プロダクツ・インコーポレイテッドＭａｘｉｍ Ｉｎｔｅｇｒａｔｅｄ Ｐｒｏｄｕｃｔｓ， Ｉｎｃ． フラットな、リード無しの片面集積回路パッケージ

Also Published As

Publication number Publication date
US6094057A (en) 2000-07-25

Similar Documents

Publication Publication Date Title
JPH09113577A (ja) 半導体チップの特性評価用ボード及びチップの実装方法
JP3410396B2 (ja) 高性能集積回路チップパッケージ
US5878485A (en) Method for fabricating a carrier for testing unpackaged semiconductor dice
US5475236A (en) Semiconductor chip for mounting on a semiconductor package substrate by a flip-clip process
US5561594A (en) Circuit connection in an electrical assembly
KR100281667B1 (ko) 반도체 장치 실장 구조 및 반도체 장치 실장 방법
JP3063687B2 (ja) マルチチップモジュール
US5942907A (en) Method and apparatus for testing dies
JPH053052A (ja) 着脱可能パツケージ
JP2894594B2 (ja) ソルダーバンプを有するノウングッドダイの製造方法
JP2716663B2 (ja) 半導体ダイの試験装置
JP3129305B2 (ja) テストキャリア及びベアチップの検査方法
JP2638557B2 (ja) 半導体装置
JPS61251047A (ja) 半導体デバイスパッケージ及びその製造方法
JP2842416B2 (ja) 半導体装置用ソケット
JP2001249163A (ja) Ｉｃデバイスの試験用ソケット
JPH0611541A (ja) バーンインソケット
JP3042408B2 (ja) 半導体装置の測定方法及び測定治具
JPH1117307A (ja) 半導体装置の実装構造
JP2000133398A (ja) ソケット
JP2000208221A (ja) ソケット
JPH065669A (ja) 半導体素子検査用配線基板とそれを用いた半導体素子検査方法
JP2000138315A (ja) Ｂｇａ型ｉｃ及びｂｇａ型ｉｃの製造方法
JP2001044239A (ja) 電子部品の混載実装方法及びその混載実装工程に用いる部材
JP2000030826A (ja) Ｂｇａパッケージ測定用ソケット