JPH09102563A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09102563A JPH09102563A JP27832895A JP27832895A JPH09102563A JP H09102563 A JPH09102563 A JP H09102563A JP 27832895 A JP27832895 A JP 27832895A JP 27832895 A JP27832895 A JP 27832895A JP H09102563 A JPH09102563 A JP H09102563A
- Authority
- JP
- Japan
- Prior art keywords
- holding member
- semiconductor device
- leads
- resin
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 樹脂封止半導体素子を備えた半導体装置にお
いて、リードピッチの減少を可能とし、多端子化を容易
にする。 【解決手段】 樹脂封止されたＩＣ素子１を保持部材２
０の一主表面に設けた素子孔（又は凹部）２０Ａに固定
する。素子孔２０Ａの周辺部には、導電層２２ａ，２２
ｂを設け、リード４ａ，４ｂのアウターリード部をワイ
ヤ２６ａ，２６ｂ、パッド２４ａ，２４ｂ等を介して導
電層２２ａ，２２ｂにそれぞれ接続する。導電層２２
ａ，２２ｂは、それぞれ端子電極２８ａ，２８ｂ等を介
してプリント基板７の配線層８ａ，８ｂに接続すること
ができる。アウターリード部は、樹脂モールドの後ダム
バー位置より短く切断するので、リードピッチの減少が
可能になる。
いて、リードピッチの減少を可能とし、多端子化を容易
にする。 【解決手段】 樹脂封止されたＩＣ素子１を保持部材２
０の一主表面に設けた素子孔（又は凹部）２０Ａに固定
する。素子孔２０Ａの周辺部には、導電層２２ａ，２２
ｂを設け、リード４ａ，４ｂのアウターリード部をワイ
ヤ２６ａ，２６ｂ、パッド２４ａ，２４ｂ等を介して導
電層２２ａ，２２ｂにそれぞれ接続する。導電層２２
ａ，２２ｂは、それぞれ端子電極２８ａ，２８ｂ等を介
してプリント基板７の配線層８ａ，８ｂに接続すること
ができる。アウターリード部は、樹脂モールドの後ダム
バー位置より短く切断するので、リードピッチの減少が
可能になる。
Description
【０００１】
【発明の属する技術分野】この発明は、樹脂封止された
ＩＣ（集積回路）素子等の半導体素子を備えた半導体装
置に関し、特に樹脂封止半導体素子を保持部材に設けた
孔又は凹部に固定して端子導出を行なうことによりリー
ドピッチの減少を可能とし、多端子化を容易にしたもの
である。
ＩＣ（集積回路）素子等の半導体素子を備えた半導体装
置に関し、特に樹脂封止半導体素子を保持部材に設けた
孔又は凹部に固定して端子導出を行なうことによりリー
ドピッチの減少を可能とし、多端子化を容易にしたもの
である。
【０００２】
【従来の技術】従来、樹脂封止ＩＣ素子としては、図６
に示すＱＦＰ（Ｑｕａｄ Ｆｌａｔｐａｃｋａｇｅ）型
のものが知られている。
に示すＱＦＰ（Ｑｕａｄ Ｆｌａｔｐａｃｋａｇｅ）型
のものが知られている。
【０００３】ＩＣ素子１は、図７に示すようなリードフ
レームを用いて製作される。ＩＣを内蔵した半導体チッ
プ３は、リードフレームにおいてアイランドと呼ばれる
支持部材２に固定される。４ａ，４ｂを含む多数のリー
ド４は、半導体チップ３上の多数の電極（図示せず）に
ボンディングワイヤによりそれぞれ接続される。例え
ば、リード４ａ，４ｂは、ボンディングワイヤ５ａ，５
ｂにより半導体チップ３上の対応する電極にそれぞれ接
続される。
レームを用いて製作される。ＩＣを内蔵した半導体チッ
プ３は、リードフレームにおいてアイランドと呼ばれる
支持部材２に固定される。４ａ，４ｂを含む多数のリー
ド４は、半導体チップ３上の多数の電極（図示せず）に
ボンディングワイヤによりそれぞれ接続される。例え
ば、リード４ａ，４ｂは、ボンディングワイヤ５ａ，５
ｂにより半導体チップ３上の対応する電極にそれぞれ接
続される。
【０００４】支持部材２、半導体チップ３、各リード４
のインナーリード部及び５ａ，５ｂ等のボンディングワ
イヤは、樹脂体６によりモールド封止される。図７にお
いて、一点鎖線６Ａは、樹脂体６の輪郭を示す。
のインナーリード部及び５ａ，５ｂ等のボンディングワ
イヤは、樹脂体６によりモールド封止される。図７にお
いて、一点鎖線６Ａは、樹脂体６の輪郭を示す。
【０００５】この後、リードフレームから図７にてハッ
チングを施した部分が切断除去される。このとき、樹脂
モールド時に型から樹脂が流出するのを阻止していたダ
ムバー４ｄが切断除去されることにより隣り合うリード
が電気的に分離される。各リードのアウターリード部
は、実装を容易にするために適宜折り曲げられる。
チングを施した部分が切断除去される。このとき、樹脂
モールド時に型から樹脂が流出するのを阻止していたダ
ムバー４ｄが切断除去されることにより隣り合うリード
が電気的に分離される。各リードのアウターリード部
は、実装を容易にするために適宜折り曲げられる。
【０００６】ＩＣ素子１をプリント基板７に実装する際
には、各リードのアウターリード部が半田等により対応
する配線層に接続される。例えば、リード４ａ，４ｂの
アウターリード部は、配線層８ａ，８ｂにそれぞれ接続
される。
には、各リードのアウターリード部が半田等により対応
する配線層に接続される。例えば、リード４ａ，４ｂの
アウターリード部は、配線層８ａ，８ｂにそれぞれ接続
される。
【０００７】図８は、従来のＩＣ素子の他の例を示すも
ので、この例の素子は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）として知られている。
ので、この例の素子は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）として知られている。
【０００８】ＩＣ素子１０は、接続孔１１ａを有する基
板１１を備えている。基板１１の上面には、ＩＣを内蔵
した半導体チップ１３が接着層１２により固定される。
基板１１上には、半導体チップ１３上の多数の電極（図
示せず）に対応して１４ａ，１４ｂ等の多数の配線層が
形成されており、これらの配線層は、半導体チップ１３
上の対応する電極にボンディングワイヤによりそれぞれ
接続される。例えば、配線層１４ａ，１４ｂは、ボンデ
ィングワイヤ１５ａ，１５ｂにより半導体チップ１３上
の対応する電極に接続される。
板１１を備えている。基板１１の上面には、ＩＣを内蔵
した半導体チップ１３が接着層１２により固定される。
基板１１上には、半導体チップ１３上の多数の電極（図
示せず）に対応して１４ａ，１４ｂ等の多数の配線層が
形成されており、これらの配線層は、半導体チップ１３
上の対応する電極にボンディングワイヤによりそれぞれ
接続される。例えば、配線層１４ａ，１４ｂは、ボンデ
ィングワイヤ１５ａ，１５ｂにより半導体チップ１３上
の対応する電極に接続される。
【０００９】基板１１において、半導体チップ１３を固
定した面には、モールド樹脂体１６が設けられる。樹脂
体１６は、半導体チップ１３、ボンディングワイヤ１５
ａ，１５ｂ、配線層１４ａ，１４ｂの接続部等を封止す
る。
定した面には、モールド樹脂体１６が設けられる。樹脂
体１６は、半導体チップ１３、ボンディングワイヤ１５
ａ，１５ｂ、配線層１４ａ，１４ｂの接続部等を封止す
る。
【００１０】基板１１において、半導体チップ１３を固
定した面とは反対側の面には、１５ａ，１５ｂ等のボン
ディングワイヤを接続した１４ａ，１４ｂ等の配線層に
対応して多数の半田バンプ等の端子電極１７が設けられ
る。１４ａ，１４ｂ等の配線層は、１１ａ等の接続孔を
介して対応する端子電極１７に接続される。
定した面とは反対側の面には、１５ａ，１５ｂ等のボン
ディングワイヤを接続した１４ａ，１４ｂ等の配線層に
対応して多数の半田バンプ等の端子電極１７が設けられ
る。１４ａ，１４ｂ等の配線層は、１１ａ等の接続孔を
介して対応する端子電極１７に接続される。
【００１１】ＩＣ素子１０をプリント基板に実装する際
には、端子電極１７がプリント基板上の配線層にそれぞ
れ接続される。
には、端子電極１７がプリント基板上の配線層にそれぞ
れ接続される。
【００１２】
【発明が解決しようとする課題】図６のＩＣ素子による
と、図７に示したようにダムバー４ｄを隣り合うリード
間で切断除去する際に切断する刃の薄肉化に限界があ
り、隣り合うアウターリード部の中心線間の距離（リー
ドピッチ）が小さく（例えば０．４ｍｍ以下に）なる
と、隣り合うアウターリード部を分離することができな
かった。このため、分離可能な限界がリードピッチの限
界となり、多端子化（多ピン化）が制約されていた。
と、図７に示したようにダムバー４ｄを隣り合うリード
間で切断除去する際に切断する刃の薄肉化に限界があ
り、隣り合うアウターリード部の中心線間の距離（リー
ドピッチ）が小さく（例えば０．４ｍｍ以下に）なる
と、隣り合うアウターリード部を分離することができな
かった。このため、分離可能な限界がリードピッチの限
界となり、多端子化（多ピン化）が制約されていた。
【００１３】一方、図８のＩＣ素子によると、ホトリソ
グラフィ及び選択エッチング技術により１４ａ，１４ｂ
等の配線層を形成でき、多端子化が容易である利点があ
るものの、（イ）基板１１のチップ固定面のみ樹脂体１
６で封止するため、モールド時の熱収縮量の違いにより
基板１１にそりが生ずること、（ロ）基板１１と樹脂体
１６との接着力が弱く、界面ではがれやすいこと、
（ハ）端子電極１７が基板１１に隠れるため、実装状態
を目視して確認できないことなどの問題点がある。
グラフィ及び選択エッチング技術により１４ａ，１４ｂ
等の配線層を形成でき、多端子化が容易である利点があ
るものの、（イ）基板１１のチップ固定面のみ樹脂体１
６で封止するため、モールド時の熱収縮量の違いにより
基板１１にそりが生ずること、（ロ）基板１１と樹脂体
１６との接着力が弱く、界面ではがれやすいこと、
（ハ）端子電極１７が基板１１に隠れるため、実装状態
を目視して確認できないことなどの問題点がある。
【００１４】この発明の目的は、これらの問題点を解決
することができ、しかもリードピッチの減少により多端
子化を図ることができる新規な半導体装置を提供するこ
とにある。
することができ、しかもリードピッチの減少により多端
子化を図ることができる新規な半導体装置を提供するこ
とにある。
【００１５】
【課題を解決するための手段】この発明に係る半導体装
置は、半導体チップ上の多数の電極を多数のリードのイ
ンナーリード部にそれぞれ電気的に接続すると共に前記
半導体チップ及び前記多数のリードのインナーリード部
を樹脂体で封止し、前記多数のリードのアウターリード
部を前記樹脂体から導出した構成の半導体素子と、この
半導体素子を保持するための保持部材であって、一方の
主表面に設けた孔又は凹部に前記半導体素子が固定され
たものと、前記保持部材の一主表面側で前記孔又は凹部
の周辺部に前記多数のリードにそれぞれ対応して形成さ
れた多数の導電層であって、対応するリードのアウター
リード部に電気的に接続されたものとを備えたものであ
る。
置は、半導体チップ上の多数の電極を多数のリードのイ
ンナーリード部にそれぞれ電気的に接続すると共に前記
半導体チップ及び前記多数のリードのインナーリード部
を樹脂体で封止し、前記多数のリードのアウターリード
部を前記樹脂体から導出した構成の半導体素子と、この
半導体素子を保持するための保持部材であって、一方の
主表面に設けた孔又は凹部に前記半導体素子が固定され
たものと、前記保持部材の一主表面側で前記孔又は凹部
の周辺部に前記多数のリードにそれぞれ対応して形成さ
れた多数の導電層であって、対応するリードのアウター
リード部に電気的に接続されたものとを備えたものであ
る。
【００１６】この発明の構成によれば、樹脂封止半導体
素子を保持部材に設けた孔又は凹部に固定すると共に該
孔又は凹部の周辺部に設けた多数の導電層を介してプリ
ント基板等の実装基板との接続を行なうようにしたの
で、各リードのアウターリード部は、電気的接続が許容
される程度に短くてよい。このため、各リードのアウタ
ーリード部は、樹脂モールドの後ダムバー位置より短く
切断することができ、従来のように隣り合うアウターリ
ード部を分離するようにダムバーを切断する必要がな
い。従って、リードピッチは、ホトリソグラフィ及び選
択エッチング技術により加工可能な限界まで減少可能で
あり、多端子化が容易となる。
素子を保持部材に設けた孔又は凹部に固定すると共に該
孔又は凹部の周辺部に設けた多数の導電層を介してプリ
ント基板等の実装基板との接続を行なうようにしたの
で、各リードのアウターリード部は、電気的接続が許容
される程度に短くてよい。このため、各リードのアウタ
ーリード部は、樹脂モールドの後ダムバー位置より短く
切断することができ、従来のように隣り合うアウターリ
ード部を分離するようにダムバーを切断する必要がな
い。従って、リードピッチは、ホトリソグラフィ及び選
択エッチング技術により加工可能な限界まで減少可能で
あり、多端子化が容易となる。
【００１７】
【発明の実施の形態】図１は、この発明に係る半導体装
置のプリント基板への取付状態を示すもので、この装置
の取付面を図２に示す。図２のＡ−Ａ’断面が図１に相
当する。
置のプリント基板への取付状態を示すもので、この装置
の取付面を図２に示す。図２のＡ−Ａ’断面が図１に相
当する。
【００１８】ＩＣ素子１は、各リードのアウターリード
部の切断位置を除き図６で前述したものと同様の構成で
あり、図６と同様の部分には同様の符号を付して詳細な
説明を省略する。
部の切断位置を除き図６で前述したものと同様の構成で
あり、図６と同様の部分には同様の符号を付して詳細な
説明を省略する。
【００１９】図３は、図１のＩＣ素子１に用いられるリ
ードフレームを示すもので、図７と同様の部分には同様
の符号を付して詳細な説明を省略する。
ードフレームを示すもので、図７と同様の部分には同様
の符号を付して詳細な説明を省略する。
【００２０】リードフレームにおいて、支持部材２に
は、ＩＣを内蔵した半導体チップ３が固定される。半導
体チップ３上の多数の電極（図示せず）は、５ａ，５ｂ
等のボンディングワイヤを介して４ａ，４ｂ等のリード
のインナーリード部にそれぞれ接続される。支持部材
２、半導体チップ３、各リードのインナーリード部及び
各ボンディングワイヤは、樹脂体６で上下から包囲され
た状態でモールド封止される。この後、リードフレーム
は、図３にてハッチングを施した部分が切断除去され
る。この場合、前述した図７の場合と異なる点は、４
ａ，４ｂを含む多数のリード４のアウターリード部を接
続に必要な長さを残してダムバー４ｄより短く切断した
ことである。各リードのアウターリード部には、Ａｇメ
ッキが施されている。
は、ＩＣを内蔵した半導体チップ３が固定される。半導
体チップ３上の多数の電極（図示せず）は、５ａ，５ｂ
等のボンディングワイヤを介して４ａ，４ｂ等のリード
のインナーリード部にそれぞれ接続される。支持部材
２、半導体チップ３、各リードのインナーリード部及び
各ボンディングワイヤは、樹脂体６で上下から包囲され
た状態でモールド封止される。この後、リードフレーム
は、図３にてハッチングを施した部分が切断除去され
る。この場合、前述した図７の場合と異なる点は、４
ａ，４ｂを含む多数のリード４のアウターリード部を接
続に必要な長さを残してダムバー４ｄより短く切断した
ことである。各リードのアウターリード部には、Ａｇメ
ッキが施されている。
【００２１】このようにして製作されたＩＣ素子１は、
図１に示すように保持部材２０の一主表面（取付面）に
設けた素子孔２０Ａに固定される。保持部材２０は、一
例として透明な樹脂を正方形状に成形したものである
が、図２において破線ａ〜ｄの個所で分割したものに相
当する４つの部品を接着して構成してもよい。素子孔２
０Ａは、樹脂体６のチップ３側の半分に順応した形状に
なっており、樹脂体６を素子孔２０Ａに挿入すると、４
ａ，４ｂ等のリードのアウターリード部が素子孔２０Ａ
の周辺部に係止されると共に樹脂体６のチップ３側の面
が保持部材２０の取付面とは反対側の面に露呈するよう
になっている。図１，２において、２０Ｅは、保持部材
２０の取付面とは反対側の面における素子孔２０Ａの開
口端を示す。ＩＣ素子１は、例えば樹脂体６の側面を素
子孔２０Ａの側壁に接着するなどして固定される。
図１に示すように保持部材２０の一主表面（取付面）に
設けた素子孔２０Ａに固定される。保持部材２０は、一
例として透明な樹脂を正方形状に成形したものである
が、図２において破線ａ〜ｄの個所で分割したものに相
当する４つの部品を接着して構成してもよい。素子孔２
０Ａは、樹脂体６のチップ３側の半分に順応した形状に
なっており、樹脂体６を素子孔２０Ａに挿入すると、４
ａ，４ｂ等のリードのアウターリード部が素子孔２０Ａ
の周辺部に係止されると共に樹脂体６のチップ３側の面
が保持部材２０の取付面とは反対側の面に露呈するよう
になっている。図１，２において、２０Ｅは、保持部材
２０の取付面とは反対側の面における素子孔２０Ａの開
口端を示す。ＩＣ素子１は、例えば樹脂体６の側面を素
子孔２０Ａの側壁に接着するなどして固定される。
【００２２】保持部材２０の取付面側において、素子孔
２０Ａの周辺部には、図２に示すように２２ａ，２２ｂ
等の２０個の導電層が保持部材２０の一辺当り５個ずつ
設けられている。各導電層は、Ａｌ又はＣｕ等からなる
もので、金属を被着してパターニングするか、金属ペー
ストを印刷するか又は配線付きのポリイミド樹脂等のテ
ープを貼付するかして形成される。
２０Ａの周辺部には、図２に示すように２２ａ，２２ｂ
等の２０個の導電層が保持部材２０の一辺当り５個ずつ
設けられている。各導電層は、Ａｌ又はＣｕ等からなる
もので、金属を被着してパターニングするか、金属ペー
ストを印刷するか又は配線付きのポリイミド樹脂等のテ
ープを貼付するかして形成される。
【００２３】２２ａ，２２ｂ等の導電層において、対応
するリードのアウターリード部に近い端部には２４ａ，
２４ｂ等のボンディングパッドが設けられている。４
ａ，４ｂ等のリードのアウターリード部は、２６ａ，２
６ｂ等のボンディングワイヤ（例えばＡｕワイヤ）によ
り２４ａ，２４ｂ等のボンディングパッドにそれぞれ接
続される。
するリードのアウターリード部に近い端部には２４ａ，
２４ｂ等のボンディングパッドが設けられている。４
ａ，４ｂ等のリードのアウターリード部は、２６ａ，２
６ｂ等のボンディングワイヤ（例えばＡｕワイヤ）によ
り２４ａ，２４ｂ等のボンディングパッドにそれぞれ接
続される。
【００２４】保持部材２０と樹脂体６との間に形成され
る閉ループ状の凹部には、２６ａ，２６ｂ等のボンディ
ングワイヤ及びその接続部を封止すべくポッティング等
によりエポキシ樹脂を充填するなどして樹脂層３０が形
成される。
る閉ループ状の凹部には、２６ａ，２６ｂ等のボンディ
ングワイヤ及びその接続部を封止すべくポッティング等
によりエポキシ樹脂を充填するなどして樹脂層３０が形
成される。
【００２５】２２ａ，２２ｂ等の導電層は、保持部材２
０の端縁（又はその近傍）まで延長して形成される。２
２ａ，２２ｂ等の導電層において、保持部材２０の端縁
近傍部分には２８ａ，２８ｂ等の突起状の端子電極が設
けられる。各端子電極は、Ａｕ、Ｃｕ又はＳｎ合金等の
バンプ又はボールからなるものである。２８ａ，２８ｂ
等の２０個の端子電極は、図２に示すように２２ａ，２
２ｂ等の２０個の導電層にそれぞれ対応して保持部材２
０の一辺当り５個ずつ配置されている。
０の端縁（又はその近傍）まで延長して形成される。２
２ａ，２２ｂ等の導電層において、保持部材２０の端縁
近傍部分には２８ａ，２８ｂ等の突起状の端子電極が設
けられる。各端子電極は、Ａｕ、Ｃｕ又はＳｎ合金等の
バンプ又はボールからなるものである。２８ａ，２８ｂ
等の２０個の端子電極は、図２に示すように２２ａ，２
２ｂ等の２０個の導電層にそれぞれ対応して保持部材２
０の一辺当り５個ずつ配置されている。
【００２６】上記した構成の半導体装置をプリント基板
７に実装する際には、保持部材２０の取付面を下にして
プリント基板７の配線形成面に重ねる。このとき、２８
ａ，２８ｂ等の端子電極が８ａ，８ｂ等の配線層にそれ
ぞれ接触するように位置合わせを行なう。そして、熱処
理により接触状態にある端子電極及び配線層を相互接続
する。
７に実装する際には、保持部材２０の取付面を下にして
プリント基板７の配線形成面に重ねる。このとき、２８
ａ，２８ｂ等の端子電極が８ａ，８ｂ等の配線層にそれ
ぞれ接触するように位置合わせを行なう。そして、熱処
理により接触状態にある端子電極及び配線層を相互接続
する。
【００２７】上記した実施形態によれば、図３に示した
ように各リード４のアウターリード部をダムバー４ｄの
位置より短く切断除去するので、リードピッチをエッチ
ング加工可能な程度にまで狭くすることができ、例えば
０．１２ｍｍにすることができる。従って、容易に多端
子化を図ることができる。また、樹脂封止したＩＣ素子
１を保持部材２０で保持するようにしたので、半導体チ
ップ３等を上下の両面から封止することができ、樹脂体
６のそりやはがれを抑制することができる。
ように各リード４のアウターリード部をダムバー４ｄの
位置より短く切断除去するので、リードピッチをエッチ
ング加工可能な程度にまで狭くすることができ、例えば
０．１２ｍｍにすることができる。従って、容易に多端
子化を図ることができる。また、樹脂封止したＩＣ素子
１を保持部材２０で保持するようにしたので、半導体チ
ップ３等を上下の両面から封止することができ、樹脂体
６のそりやはがれを抑制することができる。
【００２８】保持部材２０の取付面側では、２８ａ，２
８ｂ等の多数の突起状電極を先端位置を揃えて他の樹脂
体６、樹脂層３０等の部分より突出させて形成したの
で、プリント基板７との間に適切な間隔を維持して取付
けを行なうことができ、取付作業が簡単である。また、
保持部材２０を透明材料で構成したので、位置合せ状態
や接続状態を目視して確認することができる。
８ｂ等の多数の突起状電極を先端位置を揃えて他の樹脂
体６、樹脂層３０等の部分より突出させて形成したの
で、プリント基板７との間に適切な間隔を維持して取付
けを行なうことができ、取付作業が簡単である。また、
保持部材２０を透明材料で構成したので、位置合せ状態
や接続状態を目視して確認することができる。
【００２９】図４は、端子電極配置の変形例を示すもの
で、この例の端子電極配置の特徴は、より多くの端子を
導出可能にするため、端子電極を千鳥足状に配置したこ
とである。
で、この例の端子電極配置の特徴は、より多くの端子を
導出可能にするため、端子電極を千鳥足状に配置したこ
とである。
【００３０】すなわち、ＩＣ素子１を保持する保持部材
２０の取付面において、保持部材２０の一辺の近傍部分
には、端子電極Ｂ1 ，Ｂ3 ，Ｂ7 ，Ｂ9 の列と、端子電
極Ｂ2 ，Ｂ4 ，Ｂ5 ，Ｂ6 ，Ｂ8 の列とが両列間で電極
位置をずらすようにして並設されている。端子電極Ｂ1
〜Ｂ9 は、いずれも図１の２８ａ，２８ｂと同様のもの
で、それぞれＩＣ素子１のリードＬ1 〜Ｌ9 のアウター
リード部とボンディングワイヤＰ、ボンディングパッド
Ｑ及び導電層Ｒを介して接続される。
２０の取付面において、保持部材２０の一辺の近傍部分
には、端子電極Ｂ1 ，Ｂ3 ，Ｂ7 ，Ｂ9 の列と、端子電
極Ｂ2 ，Ｂ4 ，Ｂ5 ，Ｂ6 ，Ｂ8 の列とが両列間で電極
位置をずらすようにして並設されている。端子電極Ｂ1
〜Ｂ9 は、いずれも図１の２８ａ，２８ｂと同様のもの
で、それぞれＩＣ素子１のリードＬ1 〜Ｌ9 のアウター
リード部とボンディングワイヤＰ、ボンディングパッド
Ｑ及び導電層Ｒを介して接続される。
【００３１】保持部材２０の他の三辺についても図４に
関して上記したと同様の端子電極配置になっている。図
４の例では、９×４＝３６個の端子を導出することがで
きる。
関して上記したと同様の端子電極配置になっている。図
４の例では、９×４＝３６個の端子を導出することがで
きる。
【００３２】図５は、この発明の他の実施形態を示すも
ので、この実施形態が図１のものと異なる点は、ＩＣ素
子１における半導体チップ３とは反対側の面が保持部材
２０の取付面より突出していることである。図５におい
て、図１と同様の部分には、同様の符号を付してある。
ので、この実施形態が図１のものと異なる点は、ＩＣ素
子１における半導体チップ３とは反対側の面が保持部材
２０の取付面より突出していることである。図５におい
て、図１と同様の部分には、同様の符号を付してある。
【００３３】保持部材２０の取付面において、素子孔２
０Ａの周辺部には、２２ａ，２２ｂ等の多数の導電層が
ＩＣ素子１の４ａ，４ｂ等の多数のリードのアウターリ
ード部にそれぞれ対応して配置されている。４ａ，４ｂ
等の多数のリードのアウターリード部は、２６ａ，２６
ｂ等のボンディングワイヤ及び２４ａ，２４ｂ等の多数
のボンディングパッドを介して２２ａ，２２ｂ等の多数
の導電層にそれぞれ接続される。
０Ａの周辺部には、２２ａ，２２ｂ等の多数の導電層が
ＩＣ素子１の４ａ，４ｂ等の多数のリードのアウターリ
ード部にそれぞれ対応して配置されている。４ａ，４ｂ
等の多数のリードのアウターリード部は、２６ａ，２６
ｂ等のボンディングワイヤ及び２４ａ，２４ｂ等の多数
のボンディングパッドを介して２２ａ，２２ｂ等の多数
の導電層にそれぞれ接続される。
【００３４】保持部材２０と樹脂体６との間に形成され
る閉ループ状の凹部には、２６ａ，２６ｂ等のボンディ
ングワイヤ及びその接続部を封止すべくポッティング等
にエポキシ樹脂を充填するなどして樹脂層３０が形成さ
れる。樹脂層３０は、保持部材２０の取付面に２４ａ，
２４ｂ等のボンディングパッドを設けたことに伴って保
持部材２０の取付面より突出している。
る閉ループ状の凹部には、２６ａ，２６ｂ等のボンディ
ングワイヤ及びその接続部を封止すべくポッティング等
にエポキシ樹脂を充填するなどして樹脂層３０が形成さ
れる。樹脂層３０は、保持部材２０の取付面に２４ａ，
２４ｂ等のボンディングパッドを設けたことに伴って保
持部材２０の取付面より突出している。
【００３５】保持部材２０の取付面において、保持部材
２０の端縁近傍には、２２ａ，２２ｂ等の多数の導電層
にそれぞれ接続した状態で２８ａ，２８ｂ等の多数の突
起状の端子電極が設けられる。
２０の端縁近傍には、２２ａ，２２ｂ等の多数の導電層
にそれぞれ接続した状態で２８ａ，２８ｂ等の多数の突
起状の端子電極が設けられる。
【００３６】図５の半導体装置をプリント基板７に実装
する際には、２８ａ，２８ｂ等の端子電極のサイズをで
きるだけ大きくする方法及び／又はプリント基板７の配
線形成面に凹部７Ａを形成する方法を用いると、２８
ａ，２８ｂ等の端子電極を８ａ，８ｂ等の配線層に確実
に接続することができる。
する際には、２８ａ，２８ｂ等の端子電極のサイズをで
きるだけ大きくする方法及び／又はプリント基板７の配
線形成面に凹部７Ａを形成する方法を用いると、２８
ａ，２８ｂ等の端子電極を８ａ，８ｂ等の配線層に確実
に接続することができる。
【００３７】保持部材２０としては、樹脂体６のチップ
３側の面を全面的に露呈するものに限らず、一点鎖線２
０Ｓで示すように樹脂体６のチップ３側の面を一部分だ
け露呈するものや一点鎖線２０Ｓ及び破線２０Ｐで示す
ように樹脂体６のチップ３側の面をすべて覆うもの（こ
の場合、素子孔２０Ａは凹部となる）を用いてもよい。
また、ＩＣ素子１は、図示の状態とは上下を逆にして保
持部材２０に装着することもできる。
３側の面を全面的に露呈するものに限らず、一点鎖線２
０Ｓで示すように樹脂体６のチップ３側の面を一部分だ
け露呈するものや一点鎖線２０Ｓ及び破線２０Ｐで示す
ように樹脂体６のチップ３側の面をすべて覆うもの（こ
の場合、素子孔２０Ａは凹部となる）を用いてもよい。
また、ＩＣ素子１は、図示の状態とは上下を逆にして保
持部材２０に装着することもできる。
【００３８】この発明は、上記した実施形態に限定され
るものではなく、種々の改変形態で実施可能である。例
えば、次の（１）〜（３）のような変更が可能である。
るものではなく、種々の改変形態で実施可能である。例
えば、次の（１）〜（３）のような変更が可能である。
【００３９】（１）ＩＣ素子としては、５ａ，５ｂ等の
ボンディングワイヤを用いずにリードのインナーリード
部に半導体チップ上の突起状電極をフェースダウンボン
ディングしたものを用いてもよい。
ボンディングワイヤを用いずにリードのインナーリード
部に半導体チップ上の突起状電極をフェースダウンボン
ディングしたものを用いてもよい。
【００４０】（２）４ａ，４ｂ等のリードのアウターリ
ード部と２２ａ，２２ｂ等の導電層とは、２４ａ，２４
ｂ等のボンディングパッドや２６ａ，２６ｂ等のボンデ
ィングワイヤを介さずに接続してもよい。このために
は、例えば、導電層をアウターリード部まで延長して形
成し、半田等でアウターリード部と接続すればよい。こ
の場合、樹脂層３０を省略してもよい。
ード部と２２ａ，２２ｂ等の導電層とは、２４ａ，２４
ｂ等のボンディングパッドや２６ａ，２６ｂ等のボンデ
ィングワイヤを介さずに接続してもよい。このために
は、例えば、導電層をアウターリード部まで延長して形
成し、半田等でアウターリード部と接続すればよい。こ
の場合、樹脂層３０を省略してもよい。
【００４１】（３）２８ａ，２８ｂ等の端子電極を省略
し、それらに相当する突起電極を実装基板側に設けても
よい。場合によっては、２２ａ，２２ｂ等の導電層と実
装基板側の配線層とを突起電極なしに導電性接着剤等に
より接続してもよい。
し、それらに相当する突起電極を実装基板側に設けても
よい。場合によっては、２２ａ，２２ｂ等の導電層と実
装基板側の配線層とを突起電極なしに導電性接着剤等に
より接続してもよい。
【００４２】
【発明の効果】以上のように、この発明によれば、各リ
ードをダムバー位置より短く切断することによりリード
ピッチの減少を可能としたので、多端子化が容易となる
効果が得られる。また、樹脂封止した半導体素子を保持
部材で保持する構成にしたので、半導体チップやインナ
ーリード部を上下の両面から封止することができ、樹脂
体のそりやはがれを抑制できる利点もある。
ードをダムバー位置より短く切断することによりリード
ピッチの減少を可能としたので、多端子化が容易となる
効果が得られる。また、樹脂封止した半導体素子を保持
部材で保持する構成にしたので、半導体チップやインナ
ーリード部を上下の両面から封止することができ、樹脂
体のそりやはがれを抑制できる利点もある。
【００４３】その上、保持部材の取付面側で多数の突起
状の端子電極を先端位置を揃えて他の部分より突出させ
て形成すると、実装基板への取付けが容易となる利点が
ある。
状の端子電極を先端位置を揃えて他の部分より突出させ
て形成すると、実装基板への取付けが容易となる利点が
ある。
【００４４】さらに、保持部材を透明材料で構成する
と、実装基板上の接続状態を目視して確認できる利点が
ある。
と、実装基板上の接続状態を目視して確認できる利点が
ある。
【図１】 この発明に係る半導体装置の取付状態を示す
断面図である。
断面図である。
【図２】 図１の装置の取付面を示す平面図である。
【図３】 リードフレームの切断状況を示す平面図であ
る。
る。
【図４】 端子電極配置の変形例を示す平面図である。
【図５】 この発明の他の実施形態を示す断面図であ
る。
る。
【図６】 従来のＩＣ素子の一例を示す断面図である。
【図７】 従来のリードフレームの切断状況を示す平面
図である。
図である。
【図８】 従来のＩＣ素子の他の例を示す断面図であ
る。
る。
１：ＩＣ素子、２０：保持部材、２０Ａ：素子孔、２２
ａ，２２ｂ，Ｒ：導電層、２４ａ，２４ｂ，Ｑ：ボンデ
ィングパッド、２６ａ，２６ｂ，Ｐ：ボンディングワイ
ヤ、２８ａ，２８ｂ，Ｂ1 〜Ｂ9 ：端子電極。
ａ，２２ｂ，Ｒ：導電層、２４ａ，２４ｂ，Ｑ：ボンデ
ィングパッド、２６ａ，２６ｂ，Ｐ：ボンディングワイ
ヤ、２８ａ，２８ｂ，Ｂ1 〜Ｂ9 ：端子電極。
Claims (3)
- 【請求項１】半導体チップ上の多数の電極を多数のリー
ドのインナーリード部にそれぞれ電気的に接続すると共
に前記半導体チップ及び前記多数のリードのインナーリ
ード部を樹脂体で封止し、前記多数のリードのアウター
リード部を前記樹脂体から導出した構成の半導体素子
と、 この半導体素子を保持するための保持部材であって、一
方の主表面に設けた孔又は凹部に前記半導体素子が固定
されたものと、 前記保持部材の一主表面側で前記孔又は凹部の周辺部に
前記多数のリードにそれぞれ対応して形成された多数の
導電層であって、対応するリードのアウターリード部に
電気的に接続されたものとを備えた半導体装置。 - 【請求項２】 前記保持部材の一主表面側で前記孔又は
凹部の周辺部に前記多数の導電層にそれぞれ接続した状
態で多数の突起状の端子電極を設けると共に、これらの
端子電極を前記保持部材の一主表面側で先端位置を揃え
て各端子電極以外の部分より突出させた請求項１記載の
半導体装置。 - 【請求項３】 前記保持部材を透明材料で構成した請求
項１又は２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27832895A JP3603423B2 (ja) | 1995-10-02 | 1995-10-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27832895A JP3603423B2 (ja) | 1995-10-02 | 1995-10-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09102563A true JPH09102563A (ja) | 1997-04-15 |
| JP3603423B2 JP3603423B2 (ja) | 2004-12-22 |
Family
ID=17595804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27832895A Expired - Fee Related JP3603423B2 (ja) | 1995-10-02 | 1995-10-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3603423B2 (ja) |
-
1995
- 1995-10-02 JP JP27832895A patent/JP3603423B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3603423B2 (ja) | 2004-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5953589A (en) | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same | |
| US6849949B1 (en) | Thin stacked package | |
| JP4173346B2 (ja) | 半導体装置 | |
| US6828661B2 (en) | Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US6541848B2 (en) | Semiconductor device including stud bumps as external connection terminals | |
| US5869905A (en) | Molded packaging for semiconductor device and method of manufacturing the same | |
| JP2001313363A (ja) | 樹脂封止型半導体装置 | |
| JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2000150760A (ja) | ターミナルランドフレームおよびその製造方法 | |
| JP2000188366A (ja) | 半導体装置 | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| JP3478139B2 (ja) | リードフレームの製造方法 | |
| KR100292033B1 (ko) | 반도체칩패키지및그제조방법 | |
| KR0179802B1 (ko) | 반도체 패키지 | |
| JP2000040676A (ja) | 半導体装置の製造方法 | |
| JP2844058B2 (ja) | 半導体パッケージ | |
| JP2000243875A (ja) | 半導体装置 | |
| JP3603423B2 (ja) | 半導体装置 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| US6710429B2 (en) | Semiconductor device and process for production thereof | |
| JPH07183425A (ja) | 半導体装置とその製造方法 | |
| JPH03105961A (ja) | 樹脂封止型半導体装置 | |
| JPH06132443A (ja) | 半導体装置およびその製造に用いられるリードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040920 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20081008 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |