JPH09102563A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09102563A JPH09102563A JP27832895A JP27832895A JPH09102563A JP H09102563 A JPH09102563 A JP H09102563A JP 27832895 A JP27832895 A JP 27832895A JP 27832895 A JP27832895 A JP 27832895A JP H09102563 A JPH09102563 A JP H09102563A
- Authority
- JP
- Japan
- Prior art keywords
- holding member
- semiconductor device
- leads
- resin
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
いて、リードピッチの減少を可能とし、多端子化を容易
にする。 【解決手段】 樹脂封止されたIC素子1を保持部材2
0の一主表面に設けた素子孔(又は凹部)20Aに固定
する。素子孔20Aの周辺部には、導電層22a,22
bを設け、リード4a,4bのアウターリード部をワイ
ヤ26a,26b、パッド24a,24b等を介して導
電層22a,22bにそれぞれ接続する。導電層22
a,22bは、それぞれ端子電極28a,28b等を介
してプリント基板7の配線層8a,8bに接続すること
ができる。アウターリード部は、樹脂モールドの後ダム
バー位置より短く切断するので、リードピッチの減少が
可能になる。
Description
IC(集積回路)素子等の半導体素子を備えた半導体装
置に関し、特に樹脂封止半導体素子を保持部材に設けた
孔又は凹部に固定して端子導出を行なうことによりリー
ドピッチの減少を可能とし、多端子化を容易にしたもの
である。
に示すQFP(Quad Flatpackage)型
のものが知られている。
レームを用いて製作される。ICを内蔵した半導体チッ
プ3は、リードフレームにおいてアイランドと呼ばれる
支持部材2に固定される。4a,4bを含む多数のリー
ド4は、半導体チップ3上の多数の電極(図示せず)に
ボンディングワイヤによりそれぞれ接続される。例え
ば、リード4a,4bは、ボンディングワイヤ5a,5
bにより半導体チップ3上の対応する電極にそれぞれ接
続される。
のインナーリード部及び5a,5b等のボンディングワ
イヤは、樹脂体6によりモールド封止される。図7にお
いて、一点鎖線6Aは、樹脂体6の輪郭を示す。
チングを施した部分が切断除去される。このとき、樹脂
モールド時に型から樹脂が流出するのを阻止していたダ
ムバー4dが切断除去されることにより隣り合うリード
が電気的に分離される。各リードのアウターリード部
は、実装を容易にするために適宜折り曲げられる。
には、各リードのアウターリード部が半田等により対応
する配線層に接続される。例えば、リード4a,4bの
アウターリード部は、配線層8a,8bにそれぞれ接続
される。
ので、この例の素子は、BGA(Ball Grid
Array)として知られている。
板11を備えている。基板11の上面には、ICを内蔵
した半導体チップ13が接着層12により固定される。
基板11上には、半導体チップ13上の多数の電極(図
示せず)に対応して14a,14b等の多数の配線層が
形成されており、これらの配線層は、半導体チップ13
上の対応する電極にボンディングワイヤによりそれぞれ
接続される。例えば、配線層14a,14bは、ボンデ
ィングワイヤ15a,15bにより半導体チップ13上
の対応する電極に接続される。
定した面には、モールド樹脂体16が設けられる。樹脂
体16は、半導体チップ13、ボンディングワイヤ15
a,15b、配線層14a,14bの接続部等を封止す
る。
定した面とは反対側の面には、15a,15b等のボン
ディングワイヤを接続した14a,14b等の配線層に
対応して多数の半田バンプ等の端子電極17が設けられ
る。14a,14b等の配線層は、11a等の接続孔を
介して対応する端子電極17に接続される。
には、端子電極17がプリント基板上の配線層にそれぞ
れ接続される。
と、図7に示したようにダムバー4dを隣り合うリード
間で切断除去する際に切断する刃の薄肉化に限界があ
り、隣り合うアウターリード部の中心線間の距離(リー
ドピッチ)が小さく(例えば0.4mm以下に)なる
と、隣り合うアウターリード部を分離することができな
かった。このため、分離可能な限界がリードピッチの限
界となり、多端子化(多ピン化)が制約されていた。
グラフィ及び選択エッチング技術により14a,14b
等の配線層を形成でき、多端子化が容易である利点があ
るものの、(イ)基板11のチップ固定面のみ樹脂体1
6で封止するため、モールド時の熱収縮量の違いにより
基板11にそりが生ずること、(ロ)基板11と樹脂体
16との接着力が弱く、界面ではがれやすいこと、
(ハ)端子電極17が基板11に隠れるため、実装状態
を目視して確認できないことなどの問題点がある。
することができ、しかもリードピッチの減少により多端
子化を図ることができる新規な半導体装置を提供するこ
とにある。
置は、半導体チップ上の多数の電極を多数のリードのイ
ンナーリード部にそれぞれ電気的に接続すると共に前記
半導体チップ及び前記多数のリードのインナーリード部
を樹脂体で封止し、前記多数のリードのアウターリード
部を前記樹脂体から導出した構成の半導体素子と、この
半導体素子を保持するための保持部材であって、一方の
主表面に設けた孔又は凹部に前記半導体素子が固定され
たものと、前記保持部材の一主表面側で前記孔又は凹部
の周辺部に前記多数のリードにそれぞれ対応して形成さ
れた多数の導電層であって、対応するリードのアウター
リード部に電気的に接続されたものとを備えたものであ
る。
素子を保持部材に設けた孔又は凹部に固定すると共に該
孔又は凹部の周辺部に設けた多数の導電層を介してプリ
ント基板等の実装基板との接続を行なうようにしたの
で、各リードのアウターリード部は、電気的接続が許容
される程度に短くてよい。このため、各リードのアウタ
ーリード部は、樹脂モールドの後ダムバー位置より短く
切断することができ、従来のように隣り合うアウターリ
ード部を分離するようにダムバーを切断する必要がな
い。従って、リードピッチは、ホトリソグラフィ及び選
択エッチング技術により加工可能な限界まで減少可能で
あり、多端子化が容易となる。
置のプリント基板への取付状態を示すもので、この装置
の取付面を図2に示す。図2のA−A’断面が図1に相
当する。
部の切断位置を除き図6で前述したものと同様の構成で
あり、図6と同様の部分には同様の符号を付して詳細な
説明を省略する。
ードフレームを示すもので、図7と同様の部分には同様
の符号を付して詳細な説明を省略する。
は、ICを内蔵した半導体チップ3が固定される。半導
体チップ3上の多数の電極(図示せず)は、5a,5b
等のボンディングワイヤを介して4a,4b等のリード
のインナーリード部にそれぞれ接続される。支持部材
2、半導体チップ3、各リードのインナーリード部及び
各ボンディングワイヤは、樹脂体6で上下から包囲され
た状態でモールド封止される。この後、リードフレーム
は、図3にてハッチングを施した部分が切断除去され
る。この場合、前述した図7の場合と異なる点は、4
a,4bを含む多数のリード4のアウターリード部を接
続に必要な長さを残してダムバー4dより短く切断した
ことである。各リードのアウターリード部には、Agメ
ッキが施されている。
図1に示すように保持部材20の一主表面(取付面)に
設けた素子孔20Aに固定される。保持部材20は、一
例として透明な樹脂を正方形状に成形したものである
が、図2において破線a〜dの個所で分割したものに相
当する4つの部品を接着して構成してもよい。素子孔2
0Aは、樹脂体6のチップ3側の半分に順応した形状に
なっており、樹脂体6を素子孔20Aに挿入すると、4
a,4b等のリードのアウターリード部が素子孔20A
の周辺部に係止されると共に樹脂体6のチップ3側の面
が保持部材20の取付面とは反対側の面に露呈するよう
になっている。図1,2において、20Eは、保持部材
20の取付面とは反対側の面における素子孔20Aの開
口端を示す。IC素子1は、例えば樹脂体6の側面を素
子孔20Aの側壁に接着するなどして固定される。
20Aの周辺部には、図2に示すように22a,22b
等の20個の導電層が保持部材20の一辺当り5個ずつ
設けられている。各導電層は、Al又はCu等からなる
もので、金属を被着してパターニングするか、金属ペー
ストを印刷するか又は配線付きのポリイミド樹脂等のテ
ープを貼付するかして形成される。
するリードのアウターリード部に近い端部には24a,
24b等のボンディングパッドが設けられている。4
a,4b等のリードのアウターリード部は、26a,2
6b等のボンディングワイヤ(例えばAuワイヤ)によ
り24a,24b等のボンディングパッドにそれぞれ接
続される。
る閉ループ状の凹部には、26a,26b等のボンディ
ングワイヤ及びその接続部を封止すべくポッティング等
によりエポキシ樹脂を充填するなどして樹脂層30が形
成される。
0の端縁(又はその近傍)まで延長して形成される。2
2a,22b等の導電層において、保持部材20の端縁
近傍部分には28a,28b等の突起状の端子電極が設
けられる。各端子電極は、Au、Cu又はSn合金等の
バンプ又はボールからなるものである。28a,28b
等の20個の端子電極は、図2に示すように22a,2
2b等の20個の導電層にそれぞれ対応して保持部材2
0の一辺当り5個ずつ配置されている。
7に実装する際には、保持部材20の取付面を下にして
プリント基板7の配線形成面に重ねる。このとき、28
a,28b等の端子電極が8a,8b等の配線層にそれ
ぞれ接触するように位置合わせを行なう。そして、熱処
理により接触状態にある端子電極及び配線層を相互接続
する。
ように各リード4のアウターリード部をダムバー4dの
位置より短く切断除去するので、リードピッチをエッチ
ング加工可能な程度にまで狭くすることができ、例えば
0.12mmにすることができる。従って、容易に多端
子化を図ることができる。また、樹脂封止したIC素子
1を保持部材20で保持するようにしたので、半導体チ
ップ3等を上下の両面から封止することができ、樹脂体
6のそりやはがれを抑制することができる。
8b等の多数の突起状電極を先端位置を揃えて他の樹脂
体6、樹脂層30等の部分より突出させて形成したの
で、プリント基板7との間に適切な間隔を維持して取付
けを行なうことができ、取付作業が簡単である。また、
保持部材20を透明材料で構成したので、位置合せ状態
や接続状態を目視して確認することができる。
で、この例の端子電極配置の特徴は、より多くの端子を
導出可能にするため、端子電極を千鳥足状に配置したこ
とである。
20の取付面において、保持部材20の一辺の近傍部分
には、端子電極B1 ,B3 ,B7 ,B9 の列と、端子電
極B2 ,B4 ,B5 ,B6 ,B8 の列とが両列間で電極
位置をずらすようにして並設されている。端子電極B1
〜B9 は、いずれも図1の28a,28bと同様のもの
で、それぞれIC素子1のリードL1 〜L9 のアウター
リード部とボンディングワイヤP、ボンディングパッド
Q及び導電層Rを介して接続される。
関して上記したと同様の端子電極配置になっている。図
4の例では、9×4=36個の端子を導出することがで
きる。
ので、この実施形態が図1のものと異なる点は、IC素
子1における半導体チップ3とは反対側の面が保持部材
20の取付面より突出していることである。図5におい
て、図1と同様の部分には、同様の符号を付してある。
0Aの周辺部には、22a,22b等の多数の導電層が
IC素子1の4a,4b等の多数のリードのアウターリ
ード部にそれぞれ対応して配置されている。4a,4b
等の多数のリードのアウターリード部は、26a,26
b等のボンディングワイヤ及び24a,24b等の多数
のボンディングパッドを介して22a,22b等の多数
の導電層にそれぞれ接続される。
る閉ループ状の凹部には、26a,26b等のボンディ
ングワイヤ及びその接続部を封止すべくポッティング等
にエポキシ樹脂を充填するなどして樹脂層30が形成さ
れる。樹脂層30は、保持部材20の取付面に24a,
24b等のボンディングパッドを設けたことに伴って保
持部材20の取付面より突出している。
20の端縁近傍には、22a,22b等の多数の導電層
にそれぞれ接続した状態で28a,28b等の多数の突
起状の端子電極が設けられる。
する際には、28a,28b等の端子電極のサイズをで
きるだけ大きくする方法及び/又はプリント基板7の配
線形成面に凹部7Aを形成する方法を用いると、28
a,28b等の端子電極を8a,8b等の配線層に確実
に接続することができる。
3側の面を全面的に露呈するものに限らず、一点鎖線2
0Sで示すように樹脂体6のチップ3側の面を一部分だ
け露呈するものや一点鎖線20S及び破線20Pで示す
ように樹脂体6のチップ3側の面をすべて覆うもの(こ
の場合、素子孔20Aは凹部となる)を用いてもよい。
また、IC素子1は、図示の状態とは上下を逆にして保
持部材20に装着することもできる。
るものではなく、種々の改変形態で実施可能である。例
えば、次の(1)〜(3)のような変更が可能である。
ボンディングワイヤを用いずにリードのインナーリード
部に半導体チップ上の突起状電極をフェースダウンボン
ディングしたものを用いてもよい。
ード部と22a,22b等の導電層とは、24a,24
b等のボンディングパッドや26a,26b等のボンデ
ィングワイヤを介さずに接続してもよい。このために
は、例えば、導電層をアウターリード部まで延長して形
成し、半田等でアウターリード部と接続すればよい。こ
の場合、樹脂層30を省略してもよい。
し、それらに相当する突起電極を実装基板側に設けても
よい。場合によっては、22a,22b等の導電層と実
装基板側の配線層とを突起電極なしに導電性接着剤等に
より接続してもよい。
ードをダムバー位置より短く切断することによりリード
ピッチの減少を可能としたので、多端子化が容易となる
効果が得られる。また、樹脂封止した半導体素子を保持
部材で保持する構成にしたので、半導体チップやインナ
ーリード部を上下の両面から封止することができ、樹脂
体のそりやはがれを抑制できる利点もある。
状の端子電極を先端位置を揃えて他の部分より突出させ
て形成すると、実装基板への取付けが容易となる利点が
ある。
と、実装基板上の接続状態を目視して確認できる利点が
ある。
断面図である。
る。
る。
図である。
る。
a,22b,R:導電層、24a,24b,Q:ボンデ
ィングパッド、26a,26b,P:ボンディングワイ
ヤ、28a,28b,B1 〜B9 :端子電極。
Claims (3)
- 【請求項1】半導体チップ上の多数の電極を多数のリー
ドのインナーリード部にそれぞれ電気的に接続すると共
に前記半導体チップ及び前記多数のリードのインナーリ
ード部を樹脂体で封止し、前記多数のリードのアウター
リード部を前記樹脂体から導出した構成の半導体素子
と、 この半導体素子を保持するための保持部材であって、一
方の主表面に設けた孔又は凹部に前記半導体素子が固定
されたものと、 前記保持部材の一主表面側で前記孔又は凹部の周辺部に
前記多数のリードにそれぞれ対応して形成された多数の
導電層であって、対応するリードのアウターリード部に
電気的に接続されたものとを備えた半導体装置。 - 【請求項2】 前記保持部材の一主表面側で前記孔又は
凹部の周辺部に前記多数の導電層にそれぞれ接続した状
態で多数の突起状の端子電極を設けると共に、これらの
端子電極を前記保持部材の一主表面側で先端位置を揃え
て各端子電極以外の部分より突出させた請求項1記載の
半導体装置。 - 【請求項3】 前記保持部材を透明材料で構成した請求
項1又は2記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27832895A JP3603423B2 (ja) | 1995-10-02 | 1995-10-02 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27832895A JP3603423B2 (ja) | 1995-10-02 | 1995-10-02 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09102563A true JPH09102563A (ja) | 1997-04-15 |
JP3603423B2 JP3603423B2 (ja) | 2004-12-22 |
Family
ID=17595804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27832895A Expired - Fee Related JP3603423B2 (ja) | 1995-10-02 | 1995-10-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3603423B2 (ja) |
-
1995
- 1995-10-02 JP JP27832895A patent/JP3603423B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3603423B2 (ja) | 2004-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5953589A (en) | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same | |
US6849949B1 (en) | Thin stacked package | |
JP4173346B2 (ja) | 半導体装置 | |
US6828661B2 (en) | Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same | |
JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
US6541848B2 (en) | Semiconductor device including stud bumps as external connection terminals | |
US5869905A (en) | Molded packaging for semiconductor device and method of manufacturing the same | |
JP2001313363A (ja) | 樹脂封止型半導体装置 | |
JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2000150760A (ja) | ターミナルランドフレームおよびその製造方法 | |
JP2000188366A (ja) | 半導体装置 | |
US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
JPH08279591A (ja) | 半導体装置とその製造方法 | |
JP3478139B2 (ja) | リードフレームの製造方法 | |
KR100292033B1 (ko) | 반도체칩패키지및그제조방법 | |
KR0179802B1 (ko) | 반도체 패키지 | |
JP2000040676A (ja) | 半導体装置の製造方法 | |
JP2844058B2 (ja) | 半導体パッケージ | |
JP2000243875A (ja) | 半導体装置 | |
JP3603423B2 (ja) | 半導体装置 | |
JPH11260850A (ja) | 半導体装置およびその製造方法 | |
US6710429B2 (en) | Semiconductor device and process for production thereof | |
JPH07183425A (ja) | 半導体装置とその製造方法 | |
JPH03105961A (ja) | 樹脂封止型半導体装置 | |
JPH06132443A (ja) | 半導体装置およびその製造に用いられるリードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040920 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20081008 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |