JP3603423B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3603423B2 JP3603423B2 JP27832895A JP27832895A JP3603423B2 JP 3603423 B2 JP3603423 B2 JP 3603423B2 JP 27832895 A JP27832895 A JP 27832895A JP 27832895 A JP27832895 A JP 27832895A JP 3603423 B2 JP3603423 B2 JP 3603423B2
- Authority
- JP
- Japan
- Prior art keywords
- leads
- holding member
- resin body
- semiconductor device
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、樹脂封止されたＩＣ（集積回路）素子等の半導体素子を備えた半導体装置に関し、特に樹脂封止半導体素子を保持部材に設けた孔又は凹部に固定して端子導出を行なうことによりリードピッチの減少を可能とし、多端子化を容易にしたものである。
【０００２】
【従来の技術】
従来、樹脂封止ＩＣ素子としては、図６に示すＱＦＰ（Ｑｕａｄ Ｆｌａｔ
ｐａｃｋａｇｅ）型のものが知られている。
【０００３】
ＩＣ素子１は、図７に示すようなリードフレームを用いて製作される。ＩＣを内蔵した半導体チップ３は、リードフレームにおいてアイランドと呼ばれる支持部材２に固定される。４ａ，４ｂを含む多数のリード４は、半導体チップ３上の多数の電極（図示せず）にボンディングワイヤによりそれぞれ接続される。例えば、リード４ａ，４ｂは、ボンディングワイヤ５ａ，５ｂにより半導体チップ３上の対応する電極にそれぞれ接続される。
【０００４】
支持部材２、半導体チップ３、各リード４のインナーリード部及び５ａ，５ｂ等のボンディングワイヤは、樹脂体６によりモールド封止される。図７において、一点鎖線６Ａは、樹脂体６の輪郭を示す。
【０００５】
この後、リードフレームから図７にてハッチングを施した部分が切断除去される。このとき、樹脂モールド時に型から樹脂が流出するのを阻止していたダムバー４ｄが切断除去されることにより隣り合うリードが電気的に分離される。各リードのアウターリード部は、実装を容易にするために適宜折り曲げられる。
【０００６】
ＩＣ素子１をプリント基板７に実装する際には、各リードのアウターリード部が半田等により対応する配線層に接続される。例えば、リード４ａ，４ｂのアウターリード部は、配線層８ａ，８ｂにそれぞれ接続される。
【０００７】
図８は、従来のＩＣ素子の他の例を示すもので、この例の素子は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）として知られている。
【０００８】
ＩＣ素子１０は、接続孔１１ａを有する基板１１を備えている。基板１１の上面には、ＩＣを内蔵した半導体チップ１３が接着層１２により固定される。基板１１上には、半導体チップ１３上の多数の電極（図示せず）に対応して１４ａ，１４ｂ等の多数の配線層が形成されており、これらの配線層は、半導体チップ１３上の対応する電極にボンディングワイヤによりそれぞれ接続される。例えば、配線層１４ａ，１４ｂは、ボンディングワイヤ１５ａ，１５ｂにより半導体チップ１３上の対応する電極に接続される。
【０００９】
基板１１において、半導体チップ１３を固定した面には、モールド樹脂体１６が設けられる。樹脂体１６は、半導体チップ１３、ボンディングワイヤ１５ａ，１５ｂ、配線層１４ａ，１４ｂの接続部等を封止する。
【００１０】
基板１１において、半導体チップ１３を固定した面とは反対側の面には、１５ａ，１５ｂ等のボンディングワイヤを接続した１４ａ，１４ｂ等の配線層に対応して多数の半田バンプ等の端子電極１７が設けられる。１４ａ，１４ｂ等の配線層は、１１ａ等の接続孔を介して対応する端子電極１７に接続される。
【００１１】
ＩＣ素子１０をプリント基板に実装する際には、端子電極１７がプリント基板上の配線層にそれぞれ接続される。
【００１２】
【発明が解決しようとする課題】
図６のＩＣ素子によると、図７に示したようにダムバー４ｄを隣り合うリード間で切断除去する際に切断する刃の薄肉化に限界があり、隣り合うアウターリード部の中心線間の距離（リードピッチ）が小さく（例えば０．４ｍｍ以下に）なると、隣り合うアウターリード部を分離することができなかった。このため、分離可能な限界がリードピッチの限界となり、多端子化（多ピン化）が制約されていた。
【００１３】
一方、図８のＩＣ素子によると、ホトリソグラフィ及び選択エッチング技術により１４ａ，１４ｂ等の配線層を形成でき、多端子化が容易である利点があるものの、（イ）基板１１のチップ固定面のみ樹脂体１６で封止するため、モールド時の熱収縮量の違いにより基板１１にそりが生ずること、（ロ）基板１１と樹脂体１６との接着力が弱く、界面ではがれやすいこと、（ハ）端子電極１７が基板１１に隠れるため、実装状態を目視して確認できないことなどの問題点がある。
【００１４】
この発明の目的は、これらの問題点を解決することができ、しかもリードピッチの減少により多端子化を図ることができる新規な半導体装置を提供することにある。
【００１５】
【課題を解決するための手段】
この発明に係る半導体装置は、
半導体チップ上の多数の電極を多数のリードのインナーリード部にそれぞれ電気的に接続すると共に前記半導体チップ及び前記多数のリードのインナーリード部を互いに対向する２つのフラット面を有する偏平状の樹脂体で封止し、前記多数のリードのアウターリード部を前記樹脂体の側部において前記２つのフラット面の中間の位置から側方に直線的に導出した構成の半導体素子と、
この半導体素子を保持するための保持部材であって、一方の主表面には前記多数のリードのアウターリード部の導出位置から前記樹脂体の一方のフラット面側に位置する前記樹脂体の半分に順応した形状の孔又は凹部が設けられ、前記一方の主表面側で前記多数のリードのアウターリード部を前記孔又は凹部の周辺部に係止すると共に前記樹脂体の前記半分を前記孔又は凹部に挿入した状態で前記半導体素子が固定されたものと、
前記保持部材の一主表面側で前記孔又は凹部の周辺部に前記多数のリードにそれぞれ対応して形成された多数の導電層であって、対応するリードのアウターリード部に電気的に接続されたものと
を備えたものである。
【００１６】
この発明の構成によれば、樹脂封止半導体素子を保持部材に設けた孔又は凹部に固定すると共に該孔又は凹部の周辺部に設けた多数の導電層を介してプリント基板等の実装基板との接続を行なうようにしたので、各リードのアウターリード部は、電気的接続が許容される程度に短くてよい。このため、各リードのアウターリード部は、樹脂モールドの後ダムバー位置より短く切断することができ、従来のように隣り合うアウターリード部を分離するようにダムバーを切断する必要がない。従って、リードピッチは、ホトリソグラフィ及び選択エッチング技術により加工可能な限界まで減少可能であり、多端子化が容易となる。
【００１７】
【発明の実施の形態】
図１は、この発明に係る半導体装置のプリント基板への取付状態を示すもので、この装置の取付面を図２に示す。図２のＡ−Ａ’断面が図１に相当する。
【００１８】
ＩＣ素子１は、各リードのアウターリード部の切断位置を除き図６で前述したものと同様の構成であり、図６と同様の部分には同様の符号を付して詳細な説明を省略する。
【００１９】
図３は、図１のＩＣ素子１に用いられるリードフレームを示すもので、図７と同様の部分には同様の符号を付して詳細な説明を省略する。
【００２０】
リードフレームにおいて、支持部材２には、ＩＣを内蔵した半導体チップ３が固定される。半導体チップ３上の多数の電極（図示せず）は、５ａ，５ｂ等のボンディングワイヤを介して４ａ，４ｂ等のリードのインナーリード部にそれぞれ接続される。支持部材２、半導体チップ３、各リードのインナーリード部及び各ボンディングワイヤは、樹脂体６で上下から包囲された状態でモールド封止される。この後、リードフレームは、図３にてハッチングを施した部分が切断除去される。この場合、前述した図７の場合と異なる点は、４ａ，４ｂを含む多数のリード４のアウターリード部を接続に必要な長さを残してダムバー４ｄより短く切断したことである。各リードのアウターリード部には、Ａｇメッキが施されている。
【００２１】
このようにして製作されたＩＣ素子１は、図１に示すように保持部材２０の一主表面（取付面）に設けた素子孔２０Ａに固定される。保持部材２０は、一例として透明な樹脂を正方形状に成形したものであるが、図２において破線ａ〜ｄの個所で分割したものに相当する４つの部品を接着して構成してもよい。素子孔２０Ａは、樹脂体６のチップ３側の半分に順応した形状になっており、樹脂体６を素子孔２０Ａに挿入すると、４ａ，４ｂ等のリードのアウターリード部が素子孔２０Ａの周辺部に係止されると共に樹脂体６のチップ３側の面が保持部材２０の取付面とは反対側の面に露呈するようになっている。図１，２において、２０Ｅは、保持部材２０の取付面とは反対側の面における素子孔２０Ａの開口端を示す。ＩＣ素子１は、例えば樹脂体６の側面を素子孔２０Ａの側壁に接着するなどして固定される。
【００２２】
保持部材２０の取付面側において、素子孔２０Ａの周辺部には、図２に示すように２２ａ，２２ｂ等の２０個の導電層が保持部材２０の一辺当り５個ずつ設けられている。各導電層は、Ａｌ又はＣｕ等からなるもので、金属を被着してパターニングするか、金属ペーストを印刷するか又は配線付きのポリイミド樹脂等のテープを貼付するかして形成される。
【００２３】
２２ａ，２２ｂ等の導電層において、対応するリードのアウターリード部に近い端部には２４ａ，２４ｂ等のボンディングパッドが設けられている。４ａ，４ｂ等のリードのアウターリード部は、２６ａ，２６ｂ等のボンディングワイヤ（例えばＡｕワイヤ）により２４ａ，２４ｂ等のボンディングパッドにそれぞれ接続される。
【００２４】
保持部材２０と樹脂体６との間に形成される閉ループ状の凹部には、２６ａ，２６ｂ等のボンディングワイヤ及びその接続部を封止すべくポッティング等によりエポキシ樹脂を充填するなどして樹脂層３０が形成される。
【００２５】
２２ａ，２２ｂ等の導電層は、保持部材２０の端縁（又はその近傍）まで延長して形成される。２２ａ，２２ｂ等の導電層において、保持部材２０の端縁近傍部分には２８ａ，２８ｂ等の突起状の端子電極が設けられる。各端子電極は、Ａｕ、Ｃｕ又はＳｎ合金等のバンプ又はボールからなるものである。２８ａ，２８ｂ等の２０個の端子電極は、図２に示すように２２ａ，２２ｂ等の２０個の導電層にそれぞれ対応して保持部材２０の一辺当り５個ずつ配置されている。
【００２６】
上記した構成の半導体装置をプリント基板７に実装する際には、保持部材２０の取付面を下にしてプリント基板７の配線形成面に重ねる。このとき、２８ａ，２８ｂ等の端子電極が８ａ，８ｂ等の配線層にそれぞれ接触するように位置合わせを行なう。そして、熱処理により接触状態にある端子電極及び配線層を相互接続する。
【００２７】
上記した実施形態によれば、図３に示したように各リード４のアウターリード部をダムバー４ｄの位置より短く切断除去するので、リードピッチをエッチング加工可能な程度にまで狭くすることができ、例えば０．１２ｍｍにすることができる。従って、容易に多端子化を図ることができる。また、樹脂封止したＩＣ素子１を保持部材２０で保持するようにしたので、半導体チップ３等を上下の両面から封止することができ、樹脂体６のそりやはがれを抑制することができる。
【００２８】
保持部材２０の取付面側では、２８ａ，２８ｂ等の多数の突起状電極を先端位置を揃えて他の樹脂体６、樹脂層３０等の部分より突出させて形成したので、プリント基板７との間に適切な間隔を維持して取付けを行なうことができ、取付作業が簡単である。また、保持部材２０を透明材料で構成したので、位置合せ状態や接続状態を目視して確認することができる。
【００２９】
図４は、端子電極配置の変形例を示すもので、この例の端子電極配置の特徴は、より多くの端子を導出可能にするため、端子電極を千鳥足状に配置したことである。
【００３０】
すなわち、ＩＣ素子１を保持する保持部材２０の取付面において、保持部材２０の一辺の近傍部分には、端子電極Ｂ１ ，Ｂ３ ，Ｂ７ ，Ｂ９ の列と、端子電極Ｂ２ ，Ｂ４ ，Ｂ５ ，Ｂ６ ，Ｂ８ の列とが両列間で電極位置をずらすようにして並設されている。端子電極Ｂ１ 〜Ｂ９ は、いずれも図１の２８ａ，２８ｂと同様のもので、それぞれＩＣ素子１のリードＬ１ 〜Ｌ９ のアウターリード部とボンディングワイヤＰ、ボンディングパッドＱ及び導電層Ｒを介して接続される。
【００３１】
保持部材２０の他の三辺についても図４に関して上記したと同様の端子電極配置になっている。図４の例では、９×４＝３６個の端子を導出することができる。
【００３２】
図５は、この発明の他の実施形態を示すもので、この実施形態が図１のものと異なる点は、ＩＣ素子１における半導体チップ３とは反対側の面が保持部材２０の取付面より突出していることである。図５において、図１と同様の部分には、同様の符号を付してある。
【００３３】
保持部材２０の取付面において、素子孔２０Ａの周辺部には、２２ａ，２２ｂ等の多数の導電層がＩＣ素子１の４ａ，４ｂ等の多数のリードのアウターリード部にそれぞれ対応して配置されている。４ａ，４ｂ等の多数のリードのアウターリード部は、２６ａ，２６ｂ等のボンディングワイヤ及び２４ａ，２４ｂ等の多数のボンディングパッドを介して２２ａ，２２ｂ等の多数の導電層にそれぞれ接続される。
【００３４】
保持部材２０と樹脂体６との間に形成される閉ループ状の凹部には、２６ａ，２６ｂ等のボンディングワイヤ及びその接続部を封止すべくポッティング等にエポキシ樹脂を充填するなどして樹脂層３０が形成される。樹脂層３０は、保持部材２０の取付面に２４ａ，２４ｂ等のボンディングパッドを設けたことに伴って保持部材２０の取付面より突出している。
【００３５】
保持部材２０の取付面において、保持部材２０の端縁近傍には、２２ａ，２２ｂ等の多数の導電層にそれぞれ接続した状態で２８ａ，２８ｂ等の多数の突起状の端子電極が設けられる。
【００３６】
図５の半導体装置をプリント基板７に実装する際には、２８ａ，２８ｂ等の端子電極のサイズをできるだけ大きくする方法及び／又はプリント基板７の配線形成面に凹部７Ａを形成する方法を用いると、２８ａ，２８ｂ等の端子電極を８ａ，８ｂ等の配線層に確実に接続することができる。
【００３７】
保持部材２０としては、樹脂体６のチップ３側の面を全面的に露呈するものに限らず、一点鎖線２０Ｓで示すように樹脂体６のチップ３側の面を一部分だけ露呈するものや一点鎖線２０Ｓ及び破線２０Ｐで示すように樹脂体６のチップ３側の面をすべて覆うもの（この場合、素子孔２０Ａは凹部となる）を用いてもよい。また、ＩＣ素子１は、図示の状態とは上下を逆にして保持部材２０に装着することもできる。
【００３８】
この発明は、上記した実施形態に限定されるものではなく、種々の改変形態で実施可能である。例えば、次の（１）〜（３）のような変更が可能である。
【００３９】
（１）ＩＣ素子としては、５ａ，５ｂ等のボンディングワイヤを用いずにリードのインナーリード部に半導体チップ上の突起状電極をフェースダウンボンディングしたものを用いてもよい。
【００４０】
（２）４ａ，４ｂ等のリードのアウターリード部と２２ａ，２２ｂ等の導電層とは、２４ａ，２４ｂ等のボンディングパッドや２６ａ，２６ｂ等のボンディングワイヤを介さずに接続してもよい。このためには、例えば、導電層をアウターリード部まで延長して形成し、半田等でアウターリード部と接続すればよい。この場合、樹脂層３０を省略してもよい。
【００４１】
（３）２８ａ，２８ｂ等の端子電極を省略し、それらに相当する突起電極を実装基板側に設けてもよい。場合によっては、２２ａ，２２ｂ等の導電層と実装基板側の配線層とを突起電極なしに導電性接着剤等により接続してもよい。
【００４２】
【発明の効果】
以上のように、この発明によれば、各リードをダムバー位置より短く切断することによりリードピッチの減少を可能としたので、多端子化が容易となる効果が得られる。また、樹脂封止した半導体素子を保持部材で保持する構成にしたので、半導体チップやインナーリード部を上下の両面から封止することができ、樹脂体のそりやはがれを抑制できる利点もある。
【００４３】
その上、保持部材の取付面側で多数の突起状の端子電極を先端位置を揃えて他の部分より突出させて形成すると、実装基板への取付けが容易となる利点がある。
【００４４】
さらに、保持部材を透明材料で構成すると、実装基板上の接続状態を目視して確認できる利点がある。
【図面の簡単な説明】
【図１】この発明に係る半導体装置の取付状態を示す断面図である。
【図２】図１の装置の取付面を示す平面図である。
【図３】リードフレームの切断状況を示す平面図である。
【図４】端子電極配置の変形例を示す平面図である。
【図５】この発明の他の実施形態を示す断面図である。
【図６】従来のＩＣ素子の一例を示す断面図である。
【図７】従来のリードフレームの切断状況を示す平面図である。
【図８】従来のＩＣ素子の他の例を示す断面図である。
【符号の説明】
１：ＩＣ素子、２０：保持部材、２０Ａ：素子孔、２２ａ，２２ｂ，Ｒ：導電層、２４ａ，２４ｂ，Ｑ：ボンディングパッド、２６ａ，２６ｂ，Ｐ：ボンディングワイヤ、２８ａ，２８ｂ，Ｂ１ 〜Ｂ９ ：端子電極。
【発明の属する技術分野】
この発明は、樹脂封止されたＩＣ（集積回路）素子等の半導体素子を備えた半導体装置に関し、特に樹脂封止半導体素子を保持部材に設けた孔又は凹部に固定して端子導出を行なうことによりリードピッチの減少を可能とし、多端子化を容易にしたものである。
【０００２】
【従来の技術】
従来、樹脂封止ＩＣ素子としては、図６に示すＱＦＰ（Ｑｕａｄ Ｆｌａｔ
ｐａｃｋａｇｅ）型のものが知られている。
【０００３】
ＩＣ素子１は、図７に示すようなリードフレームを用いて製作される。ＩＣを内蔵した半導体チップ３は、リードフレームにおいてアイランドと呼ばれる支持部材２に固定される。４ａ，４ｂを含む多数のリード４は、半導体チップ３上の多数の電極（図示せず）にボンディングワイヤによりそれぞれ接続される。例えば、リード４ａ，４ｂは、ボンディングワイヤ５ａ，５ｂにより半導体チップ３上の対応する電極にそれぞれ接続される。
【０００４】
支持部材２、半導体チップ３、各リード４のインナーリード部及び５ａ，５ｂ等のボンディングワイヤは、樹脂体６によりモールド封止される。図７において、一点鎖線６Ａは、樹脂体６の輪郭を示す。
【０００５】
この後、リードフレームから図７にてハッチングを施した部分が切断除去される。このとき、樹脂モールド時に型から樹脂が流出するのを阻止していたダムバー４ｄが切断除去されることにより隣り合うリードが電気的に分離される。各リードのアウターリード部は、実装を容易にするために適宜折り曲げられる。
【０００６】
ＩＣ素子１をプリント基板７に実装する際には、各リードのアウターリード部が半田等により対応する配線層に接続される。例えば、リード４ａ，４ｂのアウターリード部は、配線層８ａ，８ｂにそれぞれ接続される。
【０００７】
図８は、従来のＩＣ素子の他の例を示すもので、この例の素子は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）として知られている。
【０００８】
ＩＣ素子１０は、接続孔１１ａを有する基板１１を備えている。基板１１の上面には、ＩＣを内蔵した半導体チップ１３が接着層１２により固定される。基板１１上には、半導体チップ１３上の多数の電極（図示せず）に対応して１４ａ，１４ｂ等の多数の配線層が形成されており、これらの配線層は、半導体チップ１３上の対応する電極にボンディングワイヤによりそれぞれ接続される。例えば、配線層１４ａ，１４ｂは、ボンディングワイヤ１５ａ，１５ｂにより半導体チップ１３上の対応する電極に接続される。
【０００９】
基板１１において、半導体チップ１３を固定した面には、モールド樹脂体１６が設けられる。樹脂体１６は、半導体チップ１３、ボンディングワイヤ１５ａ，１５ｂ、配線層１４ａ，１４ｂの接続部等を封止する。
【００１０】
基板１１において、半導体チップ１３を固定した面とは反対側の面には、１５ａ，１５ｂ等のボンディングワイヤを接続した１４ａ，１４ｂ等の配線層に対応して多数の半田バンプ等の端子電極１７が設けられる。１４ａ，１４ｂ等の配線層は、１１ａ等の接続孔を介して対応する端子電極１７に接続される。
【００１１】
ＩＣ素子１０をプリント基板に実装する際には、端子電極１７がプリント基板上の配線層にそれぞれ接続される。
【００１２】
【発明が解決しようとする課題】
図６のＩＣ素子によると、図７に示したようにダムバー４ｄを隣り合うリード間で切断除去する際に切断する刃の薄肉化に限界があり、隣り合うアウターリード部の中心線間の距離（リードピッチ）が小さく（例えば０．４ｍｍ以下に）なると、隣り合うアウターリード部を分離することができなかった。このため、分離可能な限界がリードピッチの限界となり、多端子化（多ピン化）が制約されていた。
【００１３】
一方、図８のＩＣ素子によると、ホトリソグラフィ及び選択エッチング技術により１４ａ，１４ｂ等の配線層を形成でき、多端子化が容易である利点があるものの、（イ）基板１１のチップ固定面のみ樹脂体１６で封止するため、モールド時の熱収縮量の違いにより基板１１にそりが生ずること、（ロ）基板１１と樹脂体１６との接着力が弱く、界面ではがれやすいこと、（ハ）端子電極１７が基板１１に隠れるため、実装状態を目視して確認できないことなどの問題点がある。
【００１４】
この発明の目的は、これらの問題点を解決することができ、しかもリードピッチの減少により多端子化を図ることができる新規な半導体装置を提供することにある。
【００１５】
【課題を解決するための手段】
この発明に係る半導体装置は、
半導体チップ上の多数の電極を多数のリードのインナーリード部にそれぞれ電気的に接続すると共に前記半導体チップ及び前記多数のリードのインナーリード部を互いに対向する２つのフラット面を有する偏平状の樹脂体で封止し、前記多数のリードのアウターリード部を前記樹脂体の側部において前記２つのフラット面の中間の位置から側方に直線的に導出した構成の半導体素子と、
この半導体素子を保持するための保持部材であって、一方の主表面には前記多数のリードのアウターリード部の導出位置から前記樹脂体の一方のフラット面側に位置する前記樹脂体の半分に順応した形状の孔又は凹部が設けられ、前記一方の主表面側で前記多数のリードのアウターリード部を前記孔又は凹部の周辺部に係止すると共に前記樹脂体の前記半分を前記孔又は凹部に挿入した状態で前記半導体素子が固定されたものと、
前記保持部材の一主表面側で前記孔又は凹部の周辺部に前記多数のリードにそれぞれ対応して形成された多数の導電層であって、対応するリードのアウターリード部に電気的に接続されたものと
を備えたものである。
【００１６】
この発明の構成によれば、樹脂封止半導体素子を保持部材に設けた孔又は凹部に固定すると共に該孔又は凹部の周辺部に設けた多数の導電層を介してプリント基板等の実装基板との接続を行なうようにしたので、各リードのアウターリード部は、電気的接続が許容される程度に短くてよい。このため、各リードのアウターリード部は、樹脂モールドの後ダムバー位置より短く切断することができ、従来のように隣り合うアウターリード部を分離するようにダムバーを切断する必要がない。従って、リードピッチは、ホトリソグラフィ及び選択エッチング技術により加工可能な限界まで減少可能であり、多端子化が容易となる。
【００１７】
【発明の実施の形態】
図１は、この発明に係る半導体装置のプリント基板への取付状態を示すもので、この装置の取付面を図２に示す。図２のＡ−Ａ’断面が図１に相当する。
【００１８】
ＩＣ素子１は、各リードのアウターリード部の切断位置を除き図６で前述したものと同様の構成であり、図６と同様の部分には同様の符号を付して詳細な説明を省略する。
【００１９】
図３は、図１のＩＣ素子１に用いられるリードフレームを示すもので、図７と同様の部分には同様の符号を付して詳細な説明を省略する。
【００２０】
リードフレームにおいて、支持部材２には、ＩＣを内蔵した半導体チップ３が固定される。半導体チップ３上の多数の電極（図示せず）は、５ａ，５ｂ等のボンディングワイヤを介して４ａ，４ｂ等のリードのインナーリード部にそれぞれ接続される。支持部材２、半導体チップ３、各リードのインナーリード部及び各ボンディングワイヤは、樹脂体６で上下から包囲された状態でモールド封止される。この後、リードフレームは、図３にてハッチングを施した部分が切断除去される。この場合、前述した図７の場合と異なる点は、４ａ，４ｂを含む多数のリード４のアウターリード部を接続に必要な長さを残してダムバー４ｄより短く切断したことである。各リードのアウターリード部には、Ａｇメッキが施されている。
【００２１】
このようにして製作されたＩＣ素子１は、図１に示すように保持部材２０の一主表面（取付面）に設けた素子孔２０Ａに固定される。保持部材２０は、一例として透明な樹脂を正方形状に成形したものであるが、図２において破線ａ〜ｄの個所で分割したものに相当する４つの部品を接着して構成してもよい。素子孔２０Ａは、樹脂体６のチップ３側の半分に順応した形状になっており、樹脂体６を素子孔２０Ａに挿入すると、４ａ，４ｂ等のリードのアウターリード部が素子孔２０Ａの周辺部に係止されると共に樹脂体６のチップ３側の面が保持部材２０の取付面とは反対側の面に露呈するようになっている。図１，２において、２０Ｅは、保持部材２０の取付面とは反対側の面における素子孔２０Ａの開口端を示す。ＩＣ素子１は、例えば樹脂体６の側面を素子孔２０Ａの側壁に接着するなどして固定される。
【００２２】
保持部材２０の取付面側において、素子孔２０Ａの周辺部には、図２に示すように２２ａ，２２ｂ等の２０個の導電層が保持部材２０の一辺当り５個ずつ設けられている。各導電層は、Ａｌ又はＣｕ等からなるもので、金属を被着してパターニングするか、金属ペーストを印刷するか又は配線付きのポリイミド樹脂等のテープを貼付するかして形成される。
【００２３】
２２ａ，２２ｂ等の導電層において、対応するリードのアウターリード部に近い端部には２４ａ，２４ｂ等のボンディングパッドが設けられている。４ａ，４ｂ等のリードのアウターリード部は、２６ａ，２６ｂ等のボンディングワイヤ（例えばＡｕワイヤ）により２４ａ，２４ｂ等のボンディングパッドにそれぞれ接続される。
【００２４】
保持部材２０と樹脂体６との間に形成される閉ループ状の凹部には、２６ａ，２６ｂ等のボンディングワイヤ及びその接続部を封止すべくポッティング等によりエポキシ樹脂を充填するなどして樹脂層３０が形成される。
【００２５】
２２ａ，２２ｂ等の導電層は、保持部材２０の端縁（又はその近傍）まで延長して形成される。２２ａ，２２ｂ等の導電層において、保持部材２０の端縁近傍部分には２８ａ，２８ｂ等の突起状の端子電極が設けられる。各端子電極は、Ａｕ、Ｃｕ又はＳｎ合金等のバンプ又はボールからなるものである。２８ａ，２８ｂ等の２０個の端子電極は、図２に示すように２２ａ，２２ｂ等の２０個の導電層にそれぞれ対応して保持部材２０の一辺当り５個ずつ配置されている。
【００２６】
上記した構成の半導体装置をプリント基板７に実装する際には、保持部材２０の取付面を下にしてプリント基板７の配線形成面に重ねる。このとき、２８ａ，２８ｂ等の端子電極が８ａ，８ｂ等の配線層にそれぞれ接触するように位置合わせを行なう。そして、熱処理により接触状態にある端子電極及び配線層を相互接続する。
【００２７】
上記した実施形態によれば、図３に示したように各リード４のアウターリード部をダムバー４ｄの位置より短く切断除去するので、リードピッチをエッチング加工可能な程度にまで狭くすることができ、例えば０．１２ｍｍにすることができる。従って、容易に多端子化を図ることができる。また、樹脂封止したＩＣ素子１を保持部材２０で保持するようにしたので、半導体チップ３等を上下の両面から封止することができ、樹脂体６のそりやはがれを抑制することができる。
【００２８】
保持部材２０の取付面側では、２８ａ，２８ｂ等の多数の突起状電極を先端位置を揃えて他の樹脂体６、樹脂層３０等の部分より突出させて形成したので、プリント基板７との間に適切な間隔を維持して取付けを行なうことができ、取付作業が簡単である。また、保持部材２０を透明材料で構成したので、位置合せ状態や接続状態を目視して確認することができる。
【００２９】
図４は、端子電極配置の変形例を示すもので、この例の端子電極配置の特徴は、より多くの端子を導出可能にするため、端子電極を千鳥足状に配置したことである。
【００３０】
すなわち、ＩＣ素子１を保持する保持部材２０の取付面において、保持部材２０の一辺の近傍部分には、端子電極Ｂ１ ，Ｂ３ ，Ｂ７ ，Ｂ９ の列と、端子電極Ｂ２ ，Ｂ４ ，Ｂ５ ，Ｂ６ ，Ｂ８ の列とが両列間で電極位置をずらすようにして並設されている。端子電極Ｂ１ 〜Ｂ９ は、いずれも図１の２８ａ，２８ｂと同様のもので、それぞれＩＣ素子１のリードＬ１ 〜Ｌ９ のアウターリード部とボンディングワイヤＰ、ボンディングパッドＱ及び導電層Ｒを介して接続される。
【００３１】
保持部材２０の他の三辺についても図４に関して上記したと同様の端子電極配置になっている。図４の例では、９×４＝３６個の端子を導出することができる。
【００３２】
図５は、この発明の他の実施形態を示すもので、この実施形態が図１のものと異なる点は、ＩＣ素子１における半導体チップ３とは反対側の面が保持部材２０の取付面より突出していることである。図５において、図１と同様の部分には、同様の符号を付してある。
【００３３】
保持部材２０の取付面において、素子孔２０Ａの周辺部には、２２ａ，２２ｂ等の多数の導電層がＩＣ素子１の４ａ，４ｂ等の多数のリードのアウターリード部にそれぞれ対応して配置されている。４ａ，４ｂ等の多数のリードのアウターリード部は、２６ａ，２６ｂ等のボンディングワイヤ及び２４ａ，２４ｂ等の多数のボンディングパッドを介して２２ａ，２２ｂ等の多数の導電層にそれぞれ接続される。
【００３４】
保持部材２０と樹脂体６との間に形成される閉ループ状の凹部には、２６ａ，２６ｂ等のボンディングワイヤ及びその接続部を封止すべくポッティング等にエポキシ樹脂を充填するなどして樹脂層３０が形成される。樹脂層３０は、保持部材２０の取付面に２４ａ，２４ｂ等のボンディングパッドを設けたことに伴って保持部材２０の取付面より突出している。
【００３５】
保持部材２０の取付面において、保持部材２０の端縁近傍には、２２ａ，２２ｂ等の多数の導電層にそれぞれ接続した状態で２８ａ，２８ｂ等の多数の突起状の端子電極が設けられる。
【００３６】
図５の半導体装置をプリント基板７に実装する際には、２８ａ，２８ｂ等の端子電極のサイズをできるだけ大きくする方法及び／又はプリント基板７の配線形成面に凹部７Ａを形成する方法を用いると、２８ａ，２８ｂ等の端子電極を８ａ，８ｂ等の配線層に確実に接続することができる。
【００３７】
保持部材２０としては、樹脂体６のチップ３側の面を全面的に露呈するものに限らず、一点鎖線２０Ｓで示すように樹脂体６のチップ３側の面を一部分だけ露呈するものや一点鎖線２０Ｓ及び破線２０Ｐで示すように樹脂体６のチップ３側の面をすべて覆うもの（この場合、素子孔２０Ａは凹部となる）を用いてもよい。また、ＩＣ素子１は、図示の状態とは上下を逆にして保持部材２０に装着することもできる。
【００３８】
この発明は、上記した実施形態に限定されるものではなく、種々の改変形態で実施可能である。例えば、次の（１）〜（３）のような変更が可能である。
【００３９】
（１）ＩＣ素子としては、５ａ，５ｂ等のボンディングワイヤを用いずにリードのインナーリード部に半導体チップ上の突起状電極をフェースダウンボンディングしたものを用いてもよい。
【００４０】
（２）４ａ，４ｂ等のリードのアウターリード部と２２ａ，２２ｂ等の導電層とは、２４ａ，２４ｂ等のボンディングパッドや２６ａ，２６ｂ等のボンディングワイヤを介さずに接続してもよい。このためには、例えば、導電層をアウターリード部まで延長して形成し、半田等でアウターリード部と接続すればよい。この場合、樹脂層３０を省略してもよい。
【００４１】
（３）２８ａ，２８ｂ等の端子電極を省略し、それらに相当する突起電極を実装基板側に設けてもよい。場合によっては、２２ａ，２２ｂ等の導電層と実装基板側の配線層とを突起電極なしに導電性接着剤等により接続してもよい。
【００４２】
【発明の効果】
以上のように、この発明によれば、各リードをダムバー位置より短く切断することによりリードピッチの減少を可能としたので、多端子化が容易となる効果が得られる。また、樹脂封止した半導体素子を保持部材で保持する構成にしたので、半導体チップやインナーリード部を上下の両面から封止することができ、樹脂体のそりやはがれを抑制できる利点もある。
【００４３】
その上、保持部材の取付面側で多数の突起状の端子電極を先端位置を揃えて他の部分より突出させて形成すると、実装基板への取付けが容易となる利点がある。
【００４４】
さらに、保持部材を透明材料で構成すると、実装基板上の接続状態を目視して確認できる利点がある。
【図面の簡単な説明】
【図１】この発明に係る半導体装置の取付状態を示す断面図である。
【図２】図１の装置の取付面を示す平面図である。
【図３】リードフレームの切断状況を示す平面図である。
【図４】端子電極配置の変形例を示す平面図である。
【図５】この発明の他の実施形態を示す断面図である。
【図６】従来のＩＣ素子の一例を示す断面図である。
【図７】従来のリードフレームの切断状況を示す平面図である。
【図８】従来のＩＣ素子の他の例を示す断面図である。
【符号の説明】
１：ＩＣ素子、２０：保持部材、２０Ａ：素子孔、２２ａ，２２ｂ，Ｒ：導電層、２４ａ，２４ｂ，Ｑ：ボンディングパッド、２６ａ，２６ｂ，Ｐ：ボンディングワイヤ、２８ａ，２８ｂ，Ｂ１ 〜Ｂ９ ：端子電極。
Claims (6)
- 半導体チップ上の多数の電極を多数のリードのインナーリード部にそれぞれ電気的に接続すると共に前記半導体チップ及び前記多数のリードのインナーリード部を互いに対向する２つのフラット面を有する偏平状の樹脂体で封止し、前記多数のリードのアウターリード部を前記樹脂体の側部において前記２つのフラット面の中間の位置から側方に直線的に導出した構成の半導体素子と、
この半導体素子を保持するための保持部材であって、一方の主表面には前記多数のリードのアウターリード部の導出位置から前記樹脂体の一方のフラット面側に位置する前記樹脂体の半分に順応した形状の孔又は凹部が設けられ、前記一方の主表面側で前記多数のリードのアウターリード部を前記孔又は凹部の周辺部に係止すると共に前記樹脂体の前記半分を前記孔又は凹部に挿入した状態で前記半導体素子が固定されたものと、
前記保持部材の一主表面側で前記孔又は凹部の周辺部に前記多数のリードにそれぞれ対応して形成された多数の導電層であって、対応するリードのアウターリード部に電気的に接続されたものと
を備えた半導体装置。 - 前記保持部材の一主表面側で前記孔又は凹部の周辺部に前記多数の導電層にそれぞれ接続した状態で多数の突起状の端子電極を設けると共に、これらの端子電極を先端位置を揃えて前記保持部材の一主表面に垂直な方向に各端子電極以外の部分より突出させた請求項１記載の半導体装置。
- 前記樹脂体の他方のフラット面が前記保持部材の一方の主表面より外方に突出している請求項１又は２記載の半導体装置。
- 前記多数のリードのアウターリード部がいずれもリードフレームのダムバー位置より短く切断されている請求項１〜３のいずれかに記載の半導体装置。
- 前記保持部材の一方の主表面側で前記孔又は凹部の周辺部が閉ループ状の凹部をなしており、この閉ループ状の凹部には前記多数の導電層と前記多数のリードのアウターリード部との電気的接続を覆うように樹脂層が形成されている請求項１〜４のいずれかに記載の半導体装置。
- 前記保持部材を透明材料で構成した請求項１〜５のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27832895A JP3603423B2 (ja) | 1995-10-02 | 1995-10-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27832895A JP3603423B2 (ja) | 1995-10-02 | 1995-10-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09102563A JPH09102563A (ja) | 1997-04-15 |
| JP3603423B2 true JP3603423B2 (ja) | 2004-12-22 |
Family
ID=17595804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27832895A Expired - Fee Related JP3603423B2 (ja) | 1995-10-02 | 1995-10-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3603423B2 (ja) |
-
1995
- 1995-10-02 JP JP27832895A patent/JP3603423B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09102563A (ja) | 1997-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6013946A (en) | Wire bond packages for semiconductor chips and related methods and assemblies | |
| US5953589A (en) | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same | |
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| US6849949B1 (en) | Thin stacked package | |
| JP3155741B2 (ja) | Ｃｓｐのｂｇａ構造を備えた半導体パッケージ | |
| US20030001244A1 (en) | Lead frame, resin-sealed semiconductor device, and method for fabricating the same | |
| JP3679199B2 (ja) | 半導体パッケージ装置 | |
| KR20060121823A (ko) | 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법 | |
| KR20000003743A (ko) | 볼 그리드 어레이 패키지 및 그의 제조 방법 | |
| US20020096790A1 (en) | Semiconductor device and method of making the same | |
| JP2000188366A (ja) | 半導体装置 | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| KR100226335B1 (ko) | 플라스틱 성형회로 패키지 | |
| KR100292033B1 (ko) | 반도체칩패키지및그제조방법 | |
| KR100538485B1 (ko) | 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법 | |
| US5606204A (en) | Resin-sealed semiconductor device | |
| JP3603423B2 (ja) | 半導体装置 | |
| JP2000243875A (ja) | 半導体装置 | |
| JP2003086751A (ja) | リードフレーム、樹脂封止型半導体装置及びその製造方法 | |
| JP2000286376A (ja) | 半導体装置の製造方法 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| JPH10189861A (ja) | 半導体装置及びその製造方法 | |
| JPH07183425A (ja) | 半導体装置とその製造方法 | |
| US20020000674A1 (en) | Semiconductor device and process for production thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040920 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20081008 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |