JPH0898556A - 電力変換装置の制御用電源回路 - Google Patents
電力変換装置の制御用電源回路Info
- Publication number
- JPH0898556A JPH0898556A JP6222856A JP22285694A JPH0898556A JP H0898556 A JPH0898556 A JP H0898556A JP 6222856 A JP6222856 A JP 6222856A JP 22285694 A JP22285694 A JP 22285694A JP H0898556 A JPH0898556 A JP H0898556A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- winding
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 発熱及び消費電力を抑制する。
【構成】 電力変換装置の直流側の主回路直流電圧Ｖin
がＦＥＴによりオン−オフされてコンバータトランスＴ
Ｆの主巻線Ｎｐに入力される。出力巻線Ｎｓ1 ，Ｎｓ2
の出力電圧が制御電圧となり、帰還巻線Ｎｂの出力電圧
は、ダイオードＤ 0 及びコンデンサＣ0 により整流・平
滑され直流電圧となる。この直流電圧は制御信号発生回
路１１の電源電圧となると共に、分圧されて帰還端子Ｆ
／Ｂに入力される。制御信号発生回路１１はＦ／Ｂに入
力される電圧に応じてＦＥＴをオン−オフして制御電圧
を一定化する。サージ電圧抑制抵抗ＲｃはダイオードＤ
0 と巻線Ｎｂとの間に介装されており、半波整流電圧が
印加されているときにのみ電流が流れる。よって抵抗Ｒ
ｃの発熱及び消費電力は小さい。
がＦＥＴによりオン−オフされてコンバータトランスＴ
Ｆの主巻線Ｎｐに入力される。出力巻線Ｎｓ1 ，Ｎｓ2
の出力電圧が制御電圧となり、帰還巻線Ｎｂの出力電圧
は、ダイオードＤ 0 及びコンデンサＣ0 により整流・平
滑され直流電圧となる。この直流電圧は制御信号発生回
路１１の電源電圧となると共に、分圧されて帰還端子Ｆ
／Ｂに入力される。制御信号発生回路１１はＦ／Ｂに入
力される電圧に応じてＦＥＴをオン−オフして制御電圧
を一定化する。サージ電圧抑制抵抗ＲｃはダイオードＤ
0 と巻線Ｎｂとの間に介装されており、半波整流電圧が
印加されているときにのみ電流が流れる。よって抵抗Ｒ
ｃの発熱及び消費電力は小さい。
Description
【０００１】
【産業上の利用分野】本発明は、インバータ、サーボド
ライバなど電力変換装置の制御用電源回路に関するもの
である。
ライバなど電力変換装置の制御用電源回路に関するもの
である。
【０００２】
【従来の技術】図１０に示すような、インバータ、サー
ボドライバなどの電力変換装置においては、逆変換器２
などの制御回路の電源とする制御用電源回路の電源電圧
として、該電力変換装置の主回路直流側（コンデンサ
３）の直流電圧Ｖinを利用することが行われている。な
お図中で１は順変換器である。
ボドライバなどの電力変換装置においては、逆変換器２
などの制御回路の電源とする制御用電源回路の電源電圧
として、該電力変換装置の主回路直流側（コンデンサ
３）の直流電圧Ｖinを利用することが行われている。な
お図中で１は順変換器である。
【０００３】このような電力変換装置の制御用電源回路
は、その出力電圧の定電圧特性が要求されるので、一般
に電圧帰還回路が設けられている。
は、その出力電圧の定電圧特性が要求されるので、一般
に電圧帰還回路が設けられている。
【０００４】図１１は、この種、従来の電力変換装置の
制御用電源回路を示すものである。この回路は電圧帰還
制御型フライバック式スイッチング電源回路であり、イ
ンバータ、サーボドライバなど電力変換装置の主回路直
流側電圧を直流入力電圧Ｖinとし、スイッチング素子
（例えば、電界効果型トランジスタ（ＦＥＴ））のオン
−オフ制御により、負荷である電力変換装置の制御回路
の制御電源１２，１３に電力をを供給する。
制御用電源回路を示すものである。この回路は電圧帰還
制御型フライバック式スイッチング電源回路であり、イ
ンバータ、サーボドライバなど電力変換装置の主回路直
流側電圧を直流入力電圧Ｖinとし、スイッチング素子
（例えば、電界効果型トランジスタ（ＦＥＴ））のオン
−オフ制御により、負荷である電力変換装置の制御回路
の制御電源１２，１３に電力をを供給する。
【０００５】図１１において、ＴＦは、主巻線Ｎｐ，ベ
ース巻線Ｎｂ，出力巻線Ｎｓ1 ，Ｎｓ2 ，Ｎｓ3 を具備
したコンバータトランス、Ｒ1 ，Ｒ2 は起動用抵抗であ
る。前記主巻線Ｎｐはスイッチング素子（ＦＥＴ）のオ
ン−オフ制御により直流入力電圧Ｖinが印加され、ベー
ス巻線Ｎｂはその誘起電圧がダイオードＤ0 とコンデン
サＣ0 により整流され、その直流電圧が制御信号発生回
路（集積回路（ＩＣ））１１に印加されるようにそれぞ
れ接続されている。更に、前記制御信号発生回路１１に
は、該制御用電源回路の起動時における起動電圧（直流
入力電圧Ｖinを起動用抵抗Ｒ1 ，Ｒ2 により分圧された
電圧）が、その電源電圧Ｖccとして供給される。基準電
圧発生回路１４には、該制御用電源回路の出力電圧（制
御電源１２，１３の電圧）を定電圧化するために、コン
バータトランスＴＦの出力巻線（Ｎｓ3 ）の誘起電圧
が、ダイオードＤ3 とコンデンサＣ3 により整流され、
その直流電圧が該制御用電源回路の出力電圧検出値とし
て前記制御信号発生回路１１の帰還端子Ｆ／Ｂに帰還さ
れスイッチング素子（ＦＥＴ）のオン−オフ制御期間
（パルス幅）を制御する。
ース巻線Ｎｂ，出力巻線Ｎｓ1 ，Ｎｓ2 ，Ｎｓ3 を具備
したコンバータトランス、Ｒ1 ，Ｒ2 は起動用抵抗であ
る。前記主巻線Ｎｐはスイッチング素子（ＦＥＴ）のオ
ン−オフ制御により直流入力電圧Ｖinが印加され、ベー
ス巻線Ｎｂはその誘起電圧がダイオードＤ0 とコンデン
サＣ0 により整流され、その直流電圧が制御信号発生回
路（集積回路（ＩＣ））１１に印加されるようにそれぞ
れ接続されている。更に、前記制御信号発生回路１１に
は、該制御用電源回路の起動時における起動電圧（直流
入力電圧Ｖinを起動用抵抗Ｒ1 ，Ｒ2 により分圧された
電圧）が、その電源電圧Ｖccとして供給される。基準電
圧発生回路１４には、該制御用電源回路の出力電圧（制
御電源１２，１３の電圧）を定電圧化するために、コン
バータトランスＴＦの出力巻線（Ｎｓ3 ）の誘起電圧
が、ダイオードＤ3 とコンデンサＣ3 により整流され、
その直流電圧が該制御用電源回路の出力電圧検出値とし
て前記制御信号発生回路１１の帰還端子Ｆ／Ｂに帰還さ
れスイッチング素子（ＦＥＴ）のオン−オフ制御期間
（パルス幅）を制御する。
【０００６】すなわち、基準電圧発生回路１４におい
て、該制御用電源回路の出力電圧であるコンバータトラ
ンスＴＦの出力巻線Ｎｓ3 の誘起電圧を、ダイオードＤ
3 とコンデンサＣ3 により整流した直流電圧が、ある所
定値を超過したとき、次段のフォトカプラＰＣのダイオ
ードを導通とし、前記所定値より下降したとき次段のフ
ォトカプラＰＣのダイオードを非導通とする制御信号
を、制御信号発生回路１１の帰還端子Ｆ／Ｂに供給する
ことにより、スイッチング素子（ＦＥＴ）のオン−オフ
制御期間を制御することによって該電源回路の出力電圧
の定電圧化を図ることができる。なお、前記フォトカプ
ラＰＣは、電力変換装置の制御回路（制御電源１２，１
３）側と主回路側（直流入力電圧Ｖin側）との絶縁をす
るために設置するものである。
て、該制御用電源回路の出力電圧であるコンバータトラ
ンスＴＦの出力巻線Ｎｓ3 の誘起電圧を、ダイオードＤ
3 とコンデンサＣ3 により整流した直流電圧が、ある所
定値を超過したとき、次段のフォトカプラＰＣのダイオ
ードを導通とし、前記所定値より下降したとき次段のフ
ォトカプラＰＣのダイオードを非導通とする制御信号
を、制御信号発生回路１１の帰還端子Ｆ／Ｂに供給する
ことにより、スイッチング素子（ＦＥＴ）のオン−オフ
制御期間を制御することによって該電源回路の出力電圧
の定電圧化を図ることができる。なお、前記フォトカプ
ラＰＣは、電力変換装置の制御回路（制御電源１２，１
３）側と主回路側（直流入力電圧Ｖin側）との絶縁をす
るために設置するものである。
【０００７】このように構成された制御用電源回路にお
いて、いま、電力変換装置の順変換器１（図１０参照）
が作動し、その主回路直流側電圧（直流入力電圧）Ｖin
が上昇し、該直流入力電圧Ｖinを起動抵抗Ｒ1 ，Ｒ2 で
分圧した直流電圧が制御信号発生回路１１の電源電圧Ｖ
ccとして加わり、その起動開始電圧に達すると、制御信
号発生回路１１は所定周期のパルス信号を発生し、該パ
ルス信号によりスイッチング素子（ＦＥＴ）をオン−オ
フ制御して該制御用電源回路を起動する。
いて、いま、電力変換装置の順変換器１（図１０参照）
が作動し、その主回路直流側電圧（直流入力電圧）Ｖin
が上昇し、該直流入力電圧Ｖinを起動抵抗Ｒ1 ，Ｒ2 で
分圧した直流電圧が制御信号発生回路１１の電源電圧Ｖ
ccとして加わり、その起動開始電圧に達すると、制御信
号発生回路１１は所定周期のパルス信号を発生し、該パ
ルス信号によりスイッチング素子（ＦＥＴ）をオン−オ
フ制御して該制御用電源回路を起動する。
【０００８】スイッチング素子（ＦＥＴ）がオン−オフ
制御されるとき、そのオン時において、コンバータトラ
ンスＴＦの主巻線Ｎｐに直流入力電圧Ｖinが印加され、
それによってベース巻線Ｎｂ及び出力巻線Ｎｓ1 ，Ｎｓ
2 ，Ｎｓ3 に電圧が誘起されるが、それぞれの整流回路
を構成するダイオードＤ0 ，Ｄ1 ，Ｄ2 ，Ｄ3 に対して
該誘起電圧の極性が逆方向なので導通状態にならずコン
デンサＣ0 ，Ｃ1 ，Ｃ 2 ，Ｃ3 は充電されない。次に、
スイッチング素子（ＦＥＴ）のオフ時において、オン時
にコンバータトランスＴＦに蓄積されたエネルギーによ
り、それぞれの巻線Ｎｐ，Ｎｂ，Ｎｓ1 ，Ｎｓ2 ，Ｎｓ
3 には逆電圧が誘起され、それによってダイオード
Ｄ0 ，Ｄ1 ，Ｄ2 ，Ｄ3 が導通状態となりコンデンサＣ
0 ，Ｃ1 ，Ｃ 2 ，Ｃ3 はそれぞれ充電される。
制御されるとき、そのオン時において、コンバータトラ
ンスＴＦの主巻線Ｎｐに直流入力電圧Ｖinが印加され、
それによってベース巻線Ｎｂ及び出力巻線Ｎｓ1 ，Ｎｓ
2 ，Ｎｓ3 に電圧が誘起されるが、それぞれの整流回路
を構成するダイオードＤ0 ，Ｄ1 ，Ｄ2 ，Ｄ3 に対して
該誘起電圧の極性が逆方向なので導通状態にならずコン
デンサＣ0 ，Ｃ1 ，Ｃ 2 ，Ｃ3 は充電されない。次に、
スイッチング素子（ＦＥＴ）のオフ時において、オン時
にコンバータトランスＴＦに蓄積されたエネルギーによ
り、それぞれの巻線Ｎｐ，Ｎｂ，Ｎｓ1 ，Ｎｓ2 ，Ｎｓ
3 には逆電圧が誘起され、それによってダイオード
Ｄ0 ，Ｄ1 ，Ｄ2 ，Ｄ3 が導通状態となりコンデンサＣ
0 ，Ｃ1 ，Ｃ 2 ，Ｃ3 はそれぞれ充電される。
【０００９】このようなスイッチング素子（ＦＥＴ）の
オン−オフ制御により、コンデンサＣ0 に充電された直
流電圧は制御信号発生回路１１の電源電圧Ｖcc、コンデ
ンサＣ1 ，Ｃ2 に充電された直流電圧は電力変換装置の
制御回路の制御電源１２，１３、及びコンデンサＣ3 に
充電された直流電圧は制御信号発生回路１１への帰還用
出力電圧としてそれぞれ使用される。
オン−オフ制御により、コンデンサＣ0 に充電された直
流電圧は制御信号発生回路１１の電源電圧Ｖcc、コンデ
ンサＣ1 ，Ｃ2 に充電された直流電圧は電力変換装置の
制御回路の制御電源１２，１３、及びコンデンサＣ3 に
充電された直流電圧は制御信号発生回路１１への帰還用
出力電圧としてそれぞれ使用される。
【００１０】コンデンサＣ3 による前記帰還用出力電圧
は基準電圧発生回路１４に供給され、該基準電圧発生回
路１４において該制御用電源回路の出力電圧（前記帰還
用出力電圧）が、ある所定値を超過したとき次段のフォ
トカプラＰＣのダイオードを導通とし、前記所定値より
下降したとき前記フォトカプラＰＣのダイオードを非導
通とする制御信号を制御信号発生回路１１の帰還端子Ｆ
／Ｂに供給して該制御信号発生回路１１の出力パルス信
号のパルス幅を変化させ、これによるスイッチング素子
（ＦＥＴ）のオン−オフ制御期間の制御を行い、該制御
用電源回路の出力電圧の定電圧制御を行うものである。
は基準電圧発生回路１４に供給され、該基準電圧発生回
路１４において該制御用電源回路の出力電圧（前記帰還
用出力電圧）が、ある所定値を超過したとき次段のフォ
トカプラＰＣのダイオードを導通とし、前記所定値より
下降したとき前記フォトカプラＰＣのダイオードを非導
通とする制御信号を制御信号発生回路１１の帰還端子Ｆ
／Ｂに供給して該制御信号発生回路１１の出力パルス信
号のパルス幅を変化させ、これによるスイッチング素子
（ＦＥＴ）のオン−オフ制御期間の制御を行い、該制御
用電源回路の出力電圧の定電圧制御を行うものである。
【００１１】図１１に示す、インバータ、サーボドライ
バなどの電力変換装置の制御用電源回路においては、そ
の出力電圧を定電圧化するために電圧帰還回路を必要と
し、帰還用出力電圧を得るための帰還電圧検出回路（コ
ンデンサ、ダイオードなど），基準電圧発生回路１４，
フォトカプラＰＣなどの設置による装置全体の大型化と
コストアップになる欠点がある。
バなどの電力変換装置の制御用電源回路においては、そ
の出力電圧を定電圧化するために電圧帰還回路を必要と
し、帰還用出力電圧を得るための帰還電圧検出回路（コ
ンデンサ、ダイオードなど），基準電圧発生回路１４，
フォトカプラＰＣなどの設置による装置全体の大型化と
コストアップになる欠点がある。
【００１２】そこで本願出願人は、図１１に示す制御用
電源回路の欠点を解消した電力変換装置の制御用電源回
路を開発して出願（特願平６−５５５６１号）した。図
１２は先に出願した特願平６−５５５６１号の実施例を
示す。
電源回路の欠点を解消した電力変換装置の制御用電源回
路を開発して出願（特願平６−５５５６１号）した。図
１２は先に出願した特願平６−５５５６１号の実施例を
示す。
【００１３】図１２において、コンバータトランスＴＦ
のベース巻線Ｎｂに並列接続されたサージ吸収用抵抗Ｒ
0 を除いた回路構成は、従来から知られているＲＣＣ
（リンキングチョークコンバータ）方式を採用した電源
回路である。
のベース巻線Ｎｂに並列接続されたサージ吸収用抵抗Ｒ
0 を除いた回路構成は、従来から知られているＲＣＣ
（リンキングチョークコンバータ）方式を採用した電源
回路である。
【００１４】図１２において、ＴＦは、主巻線Ｎｐ，ベ
ース巻線Ｎｂ（制御信号発生回路１１への帰還電圧検出
用巻線，以下、「帰還巻線」という。），出力巻線Ｎｓ
1 ，Ｎｓ2 を具備したコンバータトランス、Ｒ1 ，
Ｒ2 ，Ｒ2'は起動用抵抗、Ｒ0 はサージ電圧吸収用抵抗
である。前記主巻線Ｎｐは、スイッチング素子（ＦＥ
Ｔ）を介して直流入力電圧Ｖinが印加され、帰還巻線Ｎ
ｂは、その誘起電圧がダイオードＤ0 及びコンデンサＣ
0 により整流された直流電圧が前記サージ電圧吸収用抵
抗Ｒ0 を介して制御信号発生回路１１の電源電圧Ｖccと
して印加されるようにそれぞれ接続される。更に、前記
制御信号発生回路１１には、前記起動用抵抗Ｒ 1 ，
Ｒ2 ，Ｒ2'により分圧された電圧が、該制御用電源回路
の起動時における制御信号発生回路１１の電源電圧Ｖcc
として供給される。
ース巻線Ｎｂ（制御信号発生回路１１への帰還電圧検出
用巻線，以下、「帰還巻線」という。），出力巻線Ｎｓ
1 ，Ｎｓ2 を具備したコンバータトランス、Ｒ1 ，
Ｒ2 ，Ｒ2'は起動用抵抗、Ｒ0 はサージ電圧吸収用抵抗
である。前記主巻線Ｎｐは、スイッチング素子（ＦＥ
Ｔ）を介して直流入力電圧Ｖinが印加され、帰還巻線Ｎ
ｂは、その誘起電圧がダイオードＤ0 及びコンデンサＣ
0 により整流された直流電圧が前記サージ電圧吸収用抵
抗Ｒ0 を介して制御信号発生回路１１の電源電圧Ｖccと
して印加されるようにそれぞれ接続される。更に、前記
制御信号発生回路１１には、前記起動用抵抗Ｒ 1 ，
Ｒ2 ，Ｒ2'により分圧された電圧が、該制御用電源回路
の起動時における制御信号発生回路１１の電源電圧Ｖcc
として供給される。
【００１５】以上のように構成された制御用電源回路の
動作について、図１３，図１４の波形図（説明の都合
上、コンバータトランスＴＦの各巻線の巻線比を全て
１：１としている。）を用いて説明をする。
動作について、図１３，図１４の波形図（説明の都合
上、コンバータトランスＴＦの各巻線の巻線比を全て
１：１としている。）を用いて説明をする。
【００１６】いま、電力変換装置の順変換器１（図１０
参照）が作動し、その主回路直流側電圧（直流入力電圧
Ｖin）が上昇して、該直流入力電圧Ｖinを起動抵抗
Ｒ1 ，Ｒ 2 ，Ｒ2'で分圧した直流電圧が制御信号発生回
路１１の電源電圧Ｖccとして供給される。制御信号発生
回路１１の電源電圧Ｖccが起動開始電圧に達すると、図
１３に示すように、制御信号発生回路１１が発振して所
定の周期Ｔの出力パルス信号（イ）を発生し、該出力パ
ルス信号によりスイッチング素子（ＦＥＴ）をオン−オ
フ制御（ロ，ハ参照）して該制御用電源回路を起動させ
る。
参照）が作動し、その主回路直流側電圧（直流入力電圧
Ｖin）が上昇して、該直流入力電圧Ｖinを起動抵抗
Ｒ1 ，Ｒ 2 ，Ｒ2'で分圧した直流電圧が制御信号発生回
路１１の電源電圧Ｖccとして供給される。制御信号発生
回路１１の電源電圧Ｖccが起動開始電圧に達すると、図
１３に示すように、制御信号発生回路１１が発振して所
定の周期Ｔの出力パルス信号（イ）を発生し、該出力パ
ルス信号によりスイッチング素子（ＦＥＴ）をオン−オ
フ制御（ロ，ハ参照）して該制御用電源回路を起動させ
る。
【００１７】スイッチング素子（ＦＥＴ）がオン−オフ
制御されるとき、そのオン時において、コンバータトラ
ンスＴＦの主巻線Ｎｐに直流入力電圧Ｖinが印加され、
それによって帰還巻線Ｎｂ及び出力巻線Ｎｓ1 ，Ｎｓ2
に電圧が誘起されるが、それぞれの整流回路を構成する
ダイオードＤ0 ，Ｄ1 ，Ｄ2 に対して誘起電圧の極性が
逆方向なので導通状態にならずコンデンサＣ0 ，Ｃ1 ，
Ｃ2 は充電されない。次に、スイッチング素子（ＦＥ
Ｔ）のオフ時において、オン時にコンバータトランスＴ
Ｆに蓄積されたエネルギーにより、それぞれの巻線Ｎ
ｐ，Ｎｂ，Ｎｓ1 ，Ｎｓ2 には逆電圧（図１３（ニ，
ホ）に示すように軽負荷時と重負荷時とが異なる電圧）
が誘起され、それによってダイオードＤ0 ，Ｄ1 ，Ｄ2
が導通状態となりコンデンサＣ0 ，Ｃ1 ，Ｃ2 はそれぞ
れ充電される。
制御されるとき、そのオン時において、コンバータトラ
ンスＴＦの主巻線Ｎｐに直流入力電圧Ｖinが印加され、
それによって帰還巻線Ｎｂ及び出力巻線Ｎｓ1 ，Ｎｓ2
に電圧が誘起されるが、それぞれの整流回路を構成する
ダイオードＤ0 ，Ｄ1 ，Ｄ2 に対して誘起電圧の極性が
逆方向なので導通状態にならずコンデンサＣ0 ，Ｃ1 ，
Ｃ2 は充電されない。次に、スイッチング素子（ＦＥ
Ｔ）のオフ時において、オン時にコンバータトランスＴ
Ｆに蓄積されたエネルギーにより、それぞれの巻線Ｎ
ｐ，Ｎｂ，Ｎｓ1 ，Ｎｓ2 には逆電圧（図１３（ニ，
ホ）に示すように軽負荷時と重負荷時とが異なる電圧）
が誘起され、それによってダイオードＤ0 ，Ｄ1 ，Ｄ2
が導通状態となりコンデンサＣ0 ，Ｃ1 ，Ｃ2 はそれぞ
れ充電される。
【００１８】このようなスイッチング素子（ＦＥＴ）の
オン−オフ制御により、コンデンサＣ0 に充電された直
流電圧（図１３（ニ）Ｖcc，Ｖcc’参照）は、制御信号
発生回路１１の電源電圧Ｖccと帰還端子Ｆ／Ｂへの帰還
用出力電圧として使用され、コンデンサＣ1 ，Ｃ2 に充
電された直流電圧（図１３（ホ）Ｖ2 ，Ｖ2'参照）は電
力変換装置（図１０参照）の制御回路の制御電源１２，
１３としてそれぞれ使用される。
オン−オフ制御により、コンデンサＣ0 に充電された直
流電圧（図１３（ニ）Ｖcc，Ｖcc’参照）は、制御信号
発生回路１１の電源電圧Ｖccと帰還端子Ｆ／Ｂへの帰還
用出力電圧として使用され、コンデンサＣ1 ，Ｃ2 に充
電された直流電圧（図１３（ホ）Ｖ2 ，Ｖ2'参照）は電
力変換装置（図１０参照）の制御回路の制御電源１２，
１３としてそれぞれ使用される。
【００１９】この制御用電源回路の出力電圧Ｖ2 （制御
電源１２，１３の電圧）を定電圧化するために、該出力
電圧に比例する制御信号発生回路１１の電源電圧Ｖccを
分圧抵抗Ｒ2 ，Ｒ2'にて分圧して帰還端子Ｆ／Ｂに帰還
させ、該制御用電源回路の出力電圧の変化に応じて制御
信号発生回路１１の出力パルス信号のパルス幅を制御す
ることにより、スイッチング素子（ＦＥＴ）のオン−オ
フ制御期間を制御して該出力電圧の定電圧化を図るもの
である。
電源１２，１３の電圧）を定電圧化するために、該出力
電圧に比例する制御信号発生回路１１の電源電圧Ｖccを
分圧抵抗Ｒ2 ，Ｒ2'にて分圧して帰還端子Ｆ／Ｂに帰還
させ、該制御用電源回路の出力電圧の変化に応じて制御
信号発生回路１１の出力パルス信号のパルス幅を制御す
ることにより、スイッチング素子（ＦＥＴ）のオン−オ
フ制御期間を制御して該出力電圧の定電圧化を図るもの
である。
【００２０】このとき、制御用電源回路（図１２）が無
負荷状態など軽負荷状態にある場合、電源電圧Ｖccは、
帰還巻線Ｎｂの誘起電圧の逆電圧（Ｖ0 ，図１３
（ニ））をダイオードＤ0 とコンデンサＣ0 で整流した
逆電圧Ｖ0 のピーク値に等しい直流電圧となり、出力巻
線Ｎｓ1 ，Ｎｓ2 の誘起電圧の逆電圧（Ｖ0 ，図１３
（ホ））をダイオードＤ1 ，Ｄ2 とコンデンサＣ1 ，Ｃ
2 で整流した該制御用電源回路の所望の出力電圧Ｖ2 と
等しく（Ｖcc＝Ｖ2 ）なるが、制御用電源回路（図１
２）が重負荷状態にある場合、帰還巻線Ｎｂの誘起電圧
はサージ電圧が重畳された逆電圧（Ｖ0'，図１３
（ニ））となるので、電源電圧Ｖcc’は、該逆電圧をダ
イオードＤ0 とコンデンサＣ0 で整流したサージ電圧の
ピーク値に略等しい直流電圧となり、重負荷状態にある
出力巻線Ｎｓ1 ，Ｎｓ2 の誘起電圧の逆電圧をダイオー
ドＤ1 ，Ｄ2 とコンデンサＣ1 ，Ｃ2 で整流した該制御
用電源回路の所望の出力電圧値Ｖ2'に比べ、サージ電圧
を充電した電圧分だけ高くなってしまう（Ｖcc’＞
Ｖ2'）。
負荷状態など軽負荷状態にある場合、電源電圧Ｖccは、
帰還巻線Ｎｂの誘起電圧の逆電圧（Ｖ0 ，図１３
（ニ））をダイオードＤ0 とコンデンサＣ0 で整流した
逆電圧Ｖ0 のピーク値に等しい直流電圧となり、出力巻
線Ｎｓ1 ，Ｎｓ2 の誘起電圧の逆電圧（Ｖ0 ，図１３
（ホ））をダイオードＤ1 ，Ｄ2 とコンデンサＣ1 ，Ｃ
2 で整流した該制御用電源回路の所望の出力電圧Ｖ2 と
等しく（Ｖcc＝Ｖ2 ）なるが、制御用電源回路（図１
２）が重負荷状態にある場合、帰還巻線Ｎｂの誘起電圧
はサージ電圧が重畳された逆電圧（Ｖ0'，図１３
（ニ））となるので、電源電圧Ｖcc’は、該逆電圧をダ
イオードＤ0 とコンデンサＣ0 で整流したサージ電圧の
ピーク値に略等しい直流電圧となり、重負荷状態にある
出力巻線Ｎｓ1 ，Ｎｓ2 の誘起電圧の逆電圧をダイオー
ドＤ1 ，Ｄ2 とコンデンサＣ1 ，Ｃ2 で整流した該制御
用電源回路の所望の出力電圧値Ｖ2'に比べ、サージ電圧
を充電した電圧分だけ高くなってしまう（Ｖcc’＞
Ｖ2'）。
【００２１】このことは、帰還巻線Ｎｂからみた制御信
号発生回路１１側のインピーダンスが高いために、帰還
巻線Ｎｂに誘起されたサージ電圧を完全に吸収できず、
コンデンサＣ0 がサージ電圧の略ピーク値まで充電する
からである。
号発生回路１１側のインピーダンスが高いために、帰還
巻線Ｎｂに誘起されたサージ電圧を完全に吸収できず、
コンデンサＣ0 がサージ電圧の略ピーク値まで充電する
からである。
【００２２】この重負荷状態にある場合の電源電圧（直
流電圧）Ｖcc’の上昇は、制御信号発生回路１１の帰還
端子Ｆ／Ｂへの帰還電圧の上昇となるから、制御信号発
生回路１１の出力パルス信号（図１３（イ））のパルス
幅を減少させ、該パルス信号によるスイッチング素子Ｆ
ＥＴのオン制御期間が減少する結果、見かけ上、前記直
流電圧Ｖcc’は軽負荷状態時の直流電圧Ｖccと等しく
（Ｖcc’＝Ｖcc）制御されるが、コンバータトランスＴ
Ｆの出力側巻線（Ｎｂ，Ｎｓ1 ，Ｎｓ2 ）電圧、すなわ
ち、該制御用電源回路の出力電圧は、所望の出力電圧値
Ｖ2'より低い値（Ｖcc'(Ｖcc）＞Ｖ2'）に制御されてし
まう。
流電圧）Ｖcc’の上昇は、制御信号発生回路１１の帰還
端子Ｆ／Ｂへの帰還電圧の上昇となるから、制御信号発
生回路１１の出力パルス信号（図１３（イ））のパルス
幅を減少させ、該パルス信号によるスイッチング素子Ｆ
ＥＴのオン制御期間が減少する結果、見かけ上、前記直
流電圧Ｖcc’は軽負荷状態時の直流電圧Ｖccと等しく
（Ｖcc’＝Ｖcc）制御されるが、コンバータトランスＴ
Ｆの出力側巻線（Ｎｂ，Ｎｓ1 ，Ｎｓ2 ）電圧、すなわ
ち、該制御用電源回路の出力電圧は、所望の出力電圧値
Ｖ2'より低い値（Ｖcc'(Ｖcc）＞Ｖ2'）に制御されてし
まう。
【００２３】そこで、図１２に示す制御用電源回路によ
れば、トランスＴＦの帰還巻線Ｎｂに誘起するサージ電
圧を吸収するために、ダイオードＤ0 とコンデンサＣ0
とからなる整流回路の出力側にサージ電圧吸収用抵抗Ｒ
0 を挿入して帰還巻線Ｎｂからみた出力側インピーダン
スの低下を図ることにより、前記サージ電圧が吸収され
帰還巻線Ｎｂの誘起電圧の逆電圧を整流した直流電圧Ｖ
cc’の上昇が防止され、制御信号発生回路１１への帰還
電圧のサージ電圧による影響が除去されて、コンバータ
トランスＴＦの出力側巻線（Ｎｂ，Ｎｓ1 ，Ｎｓ2 ）に
誘起される出力電圧Ｖ0'は、巻線比（電圧比）で決まる
所望の電圧値Ｖ0 となる。
れば、トランスＴＦの帰還巻線Ｎｂに誘起するサージ電
圧を吸収するために、ダイオードＤ0 とコンデンサＣ0
とからなる整流回路の出力側にサージ電圧吸収用抵抗Ｒ
0 を挿入して帰還巻線Ｎｂからみた出力側インピーダン
スの低下を図ることにより、前記サージ電圧が吸収され
帰還巻線Ｎｂの誘起電圧の逆電圧を整流した直流電圧Ｖ
cc’の上昇が防止され、制御信号発生回路１１への帰還
電圧のサージ電圧による影響が除去されて、コンバータ
トランスＴＦの出力側巻線（Ｎｂ，Ｎｓ1 ，Ｎｓ2 ）に
誘起される出力電圧Ｖ0'は、巻線比（電圧比）で決まる
所望の電圧値Ｖ0 となる。
【００２４】図１４は、サージ電圧吸収用抵抗Ｒ0 の挿
入前（図左）と挿入後（図右）のトランスＴＦの帰還巻
線Ｎｂの誘起電圧波形を示したものであって、挿入前に
おいては、トランスの巻線比で決まる逆電圧値Ｖ0'（波
高値）と、該逆電圧Ｖ0'を整流した直流電圧値Ｖcc’と
が異なる（Ｖ0'＜Ｖcc’）のに対し、挿入後において
は、トランスの巻線比で決まる逆電圧値Ｖ0 （波高値）
と、該逆電圧分Ｖ0 を整流した直流電圧値Ｖccとが等し
くなる（Ｖ0 ＝Ｖcc）ことにより、前記直流電圧値Ｖcc
に比例する帰還電圧（帰還端子Ｆ／Ｂ電圧）を前記電圧
値Ｖ0 で決まる制御用電源回路の出力電圧Ｖ2 の変化に
応じた電圧値にすることができるから、前記制御用電源
回路の出力電圧を所望の電圧値Ｖ2 に定電圧化すること
ができることを示すものである。
入前（図左）と挿入後（図右）のトランスＴＦの帰還巻
線Ｎｂの誘起電圧波形を示したものであって、挿入前に
おいては、トランスの巻線比で決まる逆電圧値Ｖ0'（波
高値）と、該逆電圧Ｖ0'を整流した直流電圧値Ｖcc’と
が異なる（Ｖ0'＜Ｖcc’）のに対し、挿入後において
は、トランスの巻線比で決まる逆電圧値Ｖ0 （波高値）
と、該逆電圧分Ｖ0 を整流した直流電圧値Ｖccとが等し
くなる（Ｖ0 ＝Ｖcc）ことにより、前記直流電圧値Ｖcc
に比例する帰還電圧（帰還端子Ｆ／Ｂ電圧）を前記電圧
値Ｖ0 で決まる制御用電源回路の出力電圧Ｖ2 の変化に
応じた電圧値にすることができるから、前記制御用電源
回路の出力電圧を所望の電圧値Ｖ2 に定電圧化すること
ができることを示すものである。
【００２５】
【発明が解決しようとする課題】ところで図１２に示す
従来の電力変換装置の制御用電源回路には次のような問
題があった。
従来の電力変換装置の制御用電源回路には次のような問
題があった。
【００２６】（１）前述したサージ電圧吸収用抵抗Ｒ0
には、電源が起動している間、絶えず電流が流れ続ける
ことになるため、この抵抗Ｒ0 の温度上昇が大きく部品
の信頼性に問題が出てくる。 （２）前述したサージ電圧吸収用抵抗Ｒ0 には、電源が
起動している間、絶えず電流が流れ続けることになるた
め、この電源回路での消費電力が大きくなる。
には、電源が起動している間、絶えず電流が流れ続ける
ことになるため、この抵抗Ｒ0 の温度上昇が大きく部品
の信頼性に問題が出てくる。 （２）前述したサージ電圧吸収用抵抗Ｒ0 には、電源が
起動している間、絶えず電流が流れ続けることになるた
め、この電源回路での消費電力が大きくなる。
【００２７】（３）前述した制御用電源回路は、制御信
号発生回路１１のＦ／Ｂ端子への帰還電圧を一定に保つ
ように、スイッチング素子（ＦＥＴ）をオン−オフ制御
している。ここで何らかの要因で分圧抵抗Ｒ2 ，Ｒ2'の
抵抗値の割合が変わってしまうと、この影響により制御
信号発生回路１１が誤発振して、帰還巻線Ｎｂ、出力巻
線Ｎｓ1 ，Ｎｓ2 に過電圧が誘起される場合がある。こ
のような場合、これらの巻線に付属する部品の破壊につ
ながり、場合によっては発火の原因となる。
号発生回路１１のＦ／Ｂ端子への帰還電圧を一定に保つ
ように、スイッチング素子（ＦＥＴ）をオン−オフ制御
している。ここで何らかの要因で分圧抵抗Ｒ2 ，Ｒ2'の
抵抗値の割合が変わってしまうと、この影響により制御
信号発生回路１１が誤発振して、帰還巻線Ｎｂ、出力巻
線Ｎｓ1 ，Ｎｓ2 に過電圧が誘起される場合がある。こ
のような場合、これらの巻線に付属する部品の破壊につ
ながり、場合によっては発火の原因となる。
【００２８】本発明は、上記従来技術に鑑み、温度上昇
及び消費電力上昇を防ぐことができ、また、巻線に付属
する部品の安全性を高めた、電力変換装置の制御用電源
回路を提供することを目的とする。
及び消費電力上昇を防ぐことができ、また、巻線に付属
する部品の安全性を高めた、電力変換装置の制御用電源
回路を提供することを目的とする。
【００２９】
【課題を解決するための手段】上記課題を解決する第１
の本発明の構成は、電力変換装置の直流側の主回路直流
電圧が印加される主巻線と、出力電圧が前記電力変換装
置の制御回路の電源電圧となる出力巻線と、前記出力巻
線の出力電圧を検出する帰還巻線とを有するコンバータ
トランスと、前記コンバータトランスの主巻線に前記主
回路直流電圧を印加するスイッチング素子と、帰還端子
に供給される帰還電圧の大きさに応じて、前記出力巻線
の出力電圧を一定にするよう、前記スイッチング素子を
オン−オフ制御する制御信号を発生する制御信号発生回
路と、前記帰還巻線の出力電圧を整流回路により整流し
平滑して得た直流電圧を、前記制御信号発生回路の帰還
端子へ帰還電圧として供給する帰還電圧供給回路と、前
記直流電圧を、前記制御信号発生回路の電源電圧として
供給する電圧供給回路とを備える電力変換装置の制御用
電源回路において、前記整流回路の中の部分であって整
流した電圧が生じる部分に、サージ電圧抑制抵抗を備え
たことを特徴とする。
の本発明の構成は、電力変換装置の直流側の主回路直流
電圧が印加される主巻線と、出力電圧が前記電力変換装
置の制御回路の電源電圧となる出力巻線と、前記出力巻
線の出力電圧を検出する帰還巻線とを有するコンバータ
トランスと、前記コンバータトランスの主巻線に前記主
回路直流電圧を印加するスイッチング素子と、帰還端子
に供給される帰還電圧の大きさに応じて、前記出力巻線
の出力電圧を一定にするよう、前記スイッチング素子を
オン−オフ制御する制御信号を発生する制御信号発生回
路と、前記帰還巻線の出力電圧を整流回路により整流し
平滑して得た直流電圧を、前記制御信号発生回路の帰還
端子へ帰還電圧として供給する帰還電圧供給回路と、前
記直流電圧を、前記制御信号発生回路の電源電圧として
供給する電圧供給回路とを備える電力変換装置の制御用
電源回路において、前記整流回路の中の部分であって整
流した電圧が生じる部分に、サージ電圧抑制抵抗を備え
たことを特徴とする。
【００３０】第２の本発明の構成は、前記整流回路の出
力部分であって整流回路により整流し平滑して得た前記
直流電圧が生じる部分に、サージ電圧吸収用抵抗を備え
たことを特徴とする。
力部分であって整流回路により整流し平滑して得た前記
直流電圧が生じる部分に、サージ電圧吸収用抵抗を備え
たことを特徴とする。
【００３１】第３の本発明の構成は、電力変換装置の直
流側の主回路直流電圧が印加される主巻線と、出力電圧
が前記電力変換装置の制御回路の電源電圧となる出力巻
線と、前記出力巻線の出力電圧を検出する帰還巻線とを
有するコンバータトランスと、前記コンバータトランス
の主巻線に前記主回路直流電圧を印加するスイッチング
素子と、帰還端子に供給される帰還電圧の大きさに応じ
て、前記出力巻線の出力電圧を一定にするよう、前記ス
イッチング素子をオン−オフ制御する制御信号を発生す
る制御信号発生回路と、前記帰還巻線の出力電圧を整流
回路により整流し平滑して得た直流電圧を、前記制御信
号発生回路の帰還端子へ帰還電圧として供給する帰還電
圧供給回路と、前記直流電圧を、前記制御信号発生回路
の電源電圧として供給する電圧供給回路とを備える電力
変換装置の制御用電源回路において、前記直流電圧が過
大になると前記帰還巻線を短絡して、前記制御信号発生
回路への電源電圧の供給を停止する制御用電源保護回路
を備えたことを特徴とする。
流側の主回路直流電圧が印加される主巻線と、出力電圧
が前記電力変換装置の制御回路の電源電圧となる出力巻
線と、前記出力巻線の出力電圧を検出する帰還巻線とを
有するコンバータトランスと、前記コンバータトランス
の主巻線に前記主回路直流電圧を印加するスイッチング
素子と、帰還端子に供給される帰還電圧の大きさに応じ
て、前記出力巻線の出力電圧を一定にするよう、前記ス
イッチング素子をオン−オフ制御する制御信号を発生す
る制御信号発生回路と、前記帰還巻線の出力電圧を整流
回路により整流し平滑して得た直流電圧を、前記制御信
号発生回路の帰還端子へ帰還電圧として供給する帰還電
圧供給回路と、前記直流電圧を、前記制御信号発生回路
の電源電圧として供給する電圧供給回路とを備える電力
変換装置の制御用電源回路において、前記直流電圧が過
大になると前記帰還巻線を短絡して、前記制御信号発生
回路への電源電圧の供給を停止する制御用電源保護回路
を備えたことを特徴とする。
【００３２】第４の本発明の構成は、前記整流回路の中
の部分であって整流した電圧が生じる部分に、サージ電
圧抑制抵抗を備えたことを特徴とする。
の部分であって整流した電圧が生じる部分に、サージ電
圧抑制抵抗を備えたことを特徴とする。
【００３３】第５の本発明の構成は、前記整流回路の中
の部分であって整流した電圧が生じる部分に、サージ電
圧抑制抵抗を備えると共に、前記整流回路の出力部分で
あって整流回路により整流し平滑して得た前記直流電圧
が生じる部分に、サージ電圧吸収用抵抗を備えたことを
特徴とする。
の部分であって整流した電圧が生じる部分に、サージ電
圧抑制抵抗を備えると共に、前記整流回路の出力部分で
あって整流回路により整流し平滑して得た前記直流電圧
が生じる部分に、サージ電圧吸収用抵抗を備えたことを
特徴とする。
【００３４】第６の本発明の構成は、前記整流回路の出
力部分であって電流回路により整流し平滑して得た前記
直流電圧が生じる部分に、サージ電圧吸収用抵抗を備え
たことを特徴とする。
力部分であって電流回路により整流し平滑して得た前記
直流電圧が生じる部分に、サージ電圧吸収用抵抗を備え
たことを特徴とする。
【００３５】
【作用】第１及び第２の発明では、整流回路のうち整流
電圧（平滑前）が生じる部分にサージ電圧抑制抵抗を備
えたため、このサージ電圧抑制抵抗には整流電圧が生じ
たときにのみ電流が流れることとなり、温度上昇及び消
費電力上昇を抑制できる。
電圧（平滑前）が生じる部分にサージ電圧抑制抵抗を備
えたため、このサージ電圧抑制抵抗には整流電圧が生じ
たときにのみ電流が流れることとなり、温度上昇及び消
費電力上昇を抑制できる。
【００３６】第３〜第６の発明では、帰還巻線の出力電
圧を整流・平滑して得た直流電圧が過大になったら、帰
還巻線を短絡し、制御信号発生回路への電源電圧供給を
停止し、電源電圧出力を停止する。
圧を整流・平滑して得た直流電圧が過大になったら、帰
還巻線を短絡し、制御信号発生回路への電源電圧供給を
停止し、電源電圧出力を停止する。
【００３７】
【実施例】以下に本発明の実施例を図面に基づき詳細に
説明する。なお従来技術と同一部分には同一符号を付し
重複する説明は省略する。
説明する。なお従来技術と同一部分には同一符号を付し
重複する説明は省略する。
【００３８】＜第１実施例＞図１は本発明の第１実施例
に係る電力変換装置の制御用電源回路を示す。第１実施
例の回路構成は、図１２に示した、制御用電源回路のサ
ージ電圧吸収用抵抗Ｒ0 のかわりにサージ電圧抑制抵抗
をＲｃを帰還巻線Ｎｂに挿入してサージ電圧吸収用抵抗
Ｒ0 と同様の効果を得るものである。この第１実施例及
び後述する第２実施例は、前述した（１）（２）の課題
を解決したものである。
に係る電力変換装置の制御用電源回路を示す。第１実施
例の回路構成は、図１２に示した、制御用電源回路のサ
ージ電圧吸収用抵抗Ｒ0 のかわりにサージ電圧抑制抵抗
をＲｃを帰還巻線Ｎｂに挿入してサージ電圧吸収用抵抗
Ｒ0 と同様の効果を得るものである。この第１実施例及
び後述する第２実施例は、前述した（１）（２）の課題
を解決したものである。
【００３９】図１においてＴＦは、主巻線Ｎｐ、帰還巻
線Ｎｂ、出力巻線Ｎｓ1 ，Ｎｓ2 を具備したコンバータ
トランス。Ｒ1 ，Ｒ2 ，Ｒ2'は、起動用抵抗。Ｒｃは、
サージ電圧抑制抵抗であって、前記主巻線Ｎｐは、スイ
ッチング素子（ＦＥＴ）を介して直流入力電圧Ｖinが印
加され、帰還巻線Ｎｂは、その誘起電圧がサージ電圧抑
制抵抗Ｒｃを介してダイオードＤ0 及びコンデンサＣ0
により整流され、その直流電圧が、制御信号発生回路１
１の電源電圧Ｖccとして印加されるようにそれぞれ接続
される。更に、前記制御信号発生回路１１には、前記起
動用抵抗Ｒ1 ，Ｒ2 ，Ｒ2'により分圧された電圧が、制
御用電源回路の起動時における制御信号発生回路１１の
電源電圧Ｖccとして供給される。
線Ｎｂ、出力巻線Ｎｓ1 ，Ｎｓ2 を具備したコンバータ
トランス。Ｒ1 ，Ｒ2 ，Ｒ2'は、起動用抵抗。Ｒｃは、
サージ電圧抑制抵抗であって、前記主巻線Ｎｐは、スイ
ッチング素子（ＦＥＴ）を介して直流入力電圧Ｖinが印
加され、帰還巻線Ｎｂは、その誘起電圧がサージ電圧抑
制抵抗Ｒｃを介してダイオードＤ0 及びコンデンサＣ0
により整流され、その直流電圧が、制御信号発生回路１
１の電源電圧Ｖccとして印加されるようにそれぞれ接続
される。更に、前記制御信号発生回路１１には、前記起
動用抵抗Ｒ1 ，Ｒ2 ，Ｒ2'により分圧された電圧が、制
御用電源回路の起動時における制御信号発生回路１１の
電源電圧Ｖccとして供給される。
【００４０】以上のように構成された制御用電源回路の
動作について、図２，図３の波形図（説明の都合上、コ
ンバータトランスＴＦの各巻線の巻線比を全て１：１と
している。）を用いて説明する。
動作について、図２，図３の波形図（説明の都合上、コ
ンバータトランスＴＦの各巻線の巻線比を全て１：１と
している。）を用いて説明する。
【００４１】いま、電力変換装置の順変換器１（図１０
参照）が作動し、その主回路直流側電圧（直流入力電圧
Ｖin）が上昇して、直流入力電圧Ｖinを起動抵抗Ｒ1 ，
Ｒ2，Ｒ2'で分圧した直流電圧が制御信号発生回路１１
の電源電圧Ｖccとして供給される。制御信号発生回路１
１の電源電圧Ｖccが起動開始電圧に達すると、図２に示
すように、制御信号発生回路１１が発振して所定の周期
Ｔの出力パルス信号（イ）を発生し、出力パルス信号に
よりスイッチング素子（ＦＥＴ）をオン−オフ制御
（ロ，ハ参照）して制御用電源回路を起動させる。
参照）が作動し、その主回路直流側電圧（直流入力電圧
Ｖin）が上昇して、直流入力電圧Ｖinを起動抵抗Ｒ1 ，
Ｒ2，Ｒ2'で分圧した直流電圧が制御信号発生回路１１
の電源電圧Ｖccとして供給される。制御信号発生回路１
１の電源電圧Ｖccが起動開始電圧に達すると、図２に示
すように、制御信号発生回路１１が発振して所定の周期
Ｔの出力パルス信号（イ）を発生し、出力パルス信号に
よりスイッチング素子（ＦＥＴ）をオン−オフ制御
（ロ，ハ参照）して制御用電源回路を起動させる。
【００４２】スイッチング素子（ＦＥＴ）がオン−オフ
制御される時、そのオン時において、コンバータトラン
スＴＦの主巻線Ｎｐの直流入力電圧Ｖinが印加され、そ
れによって帰還巻線Ｎｂ及び出力巻線Ｎｓ1 ，Ｎｓ2 に
電圧が誘起されるが、それぞれの整流回路を構成するダ
イオードＤ0 ，Ｄ1 ，Ｄ2 に対して誘起電圧の極性が逆
方向なので導通状態にならず、コンデンサＣ0 ，Ｃ1 ，
Ｃ2 は充電されない。次にスイッチング素子（ＦＥＴ）
のオフ時において、オン時にコンバータトランスＴＦに
蓄積されたエネルギーにより、それぞれの巻線Ｎｐ，Ｎ
ｂ，Ｎｓ1 ，Ｎｓ2 には逆電圧（図２（ニ，ホ）に示す
ように軽負荷と重負荷時とが異なる電圧）が誘起され、
それによってダイオードＤ0 ，Ｄ1 ，Ｄ2 が導通状態と
なり、コンデンサＣ0 ，Ｃ1 ，Ｃ2 は、それぞれ充電さ
れる。
制御される時、そのオン時において、コンバータトラン
スＴＦの主巻線Ｎｐの直流入力電圧Ｖinが印加され、そ
れによって帰還巻線Ｎｂ及び出力巻線Ｎｓ1 ，Ｎｓ2 に
電圧が誘起されるが、それぞれの整流回路を構成するダ
イオードＤ0 ，Ｄ1 ，Ｄ2 に対して誘起電圧の極性が逆
方向なので導通状態にならず、コンデンサＣ0 ，Ｃ1 ，
Ｃ2 は充電されない。次にスイッチング素子（ＦＥＴ）
のオフ時において、オン時にコンバータトランスＴＦに
蓄積されたエネルギーにより、それぞれの巻線Ｎｐ，Ｎ
ｂ，Ｎｓ1 ，Ｎｓ2 には逆電圧（図２（ニ，ホ）に示す
ように軽負荷と重負荷時とが異なる電圧）が誘起され、
それによってダイオードＤ0 ，Ｄ1 ，Ｄ2 が導通状態と
なり、コンデンサＣ0 ，Ｃ1 ，Ｃ2 は、それぞれ充電さ
れる。
【００４３】この様なスイッチング素子（ＦＥＴ）のオ
ン−オフ制御により、コンデンサＣ 0 に充電された直流
電圧（図２（ニ）Ｖcc，Ｖcc’参照）は、制御信号発生
回路１１の電源電圧Ｖccと帰還端子Ｆ／Ｂへの帰還電圧
に、またコンデンサＣ1 ，Ｃ 2 に充電された直流電圧
（図２（ホ）Ｖ2 ，Ｖ2'参照）は、電力変換装置（図１
０参照）の制御回路の制御電源１２，１３としてそれぞ
れ使用される。
ン−オフ制御により、コンデンサＣ 0 に充電された直流
電圧（図２（ニ）Ｖcc，Ｖcc’参照）は、制御信号発生
回路１１の電源電圧Ｖccと帰還端子Ｆ／Ｂへの帰還電圧
に、またコンデンサＣ1 ，Ｃ 2 に充電された直流電圧
（図２（ホ）Ｖ2 ，Ｖ2'参照）は、電力変換装置（図１
０参照）の制御回路の制御電源１２，１３としてそれぞ
れ使用される。
【００４４】この制御信号発生回路１１は、制御用電源
回路の出力電圧Ｖ2 （制御電源１２，１３の電圧）を定
電圧化するために、出力電圧に比例する制御信号発生回
路１１の電源電圧Ｖccを分圧抵抗Ｒ2 ，Ｒ2'にて分圧し
て帰還端子Ｆ／Ｂに帰還させ、制御用電源回路の出力電
圧の変化に応じて制御信号発生回路１１の出力パルス幅
を制御することにより、スイッチング素子（ＦＥＴ）の
オン−オフ制御期間を制御して出力電圧の定電圧化を図
っている。
回路の出力電圧Ｖ2 （制御電源１２，１３の電圧）を定
電圧化するために、出力電圧に比例する制御信号発生回
路１１の電源電圧Ｖccを分圧抵抗Ｒ2 ，Ｒ2'にて分圧し
て帰還端子Ｆ／Ｂに帰還させ、制御用電源回路の出力電
圧の変化に応じて制御信号発生回路１１の出力パルス幅
を制御することにより、スイッチング素子（ＦＥＴ）の
オン−オフ制御期間を制御して出力電圧の定電圧化を図
っている。
【００４５】ここでサージ電圧抑制抵抗Ｒｃの役割につ
いて述べる。制御電源回路（図１）においていまサージ
電圧抑制抵抗Ｒｃが無いとする。この回路において、無
負荷状態のような軽負荷状態にある場合、電源電圧Ｖcc
は、帰還巻線Ｎｂの誘起電圧の逆電圧（Ｖ0 、図２
（ニ））をダイオードＤ0 とコンデンサＣ0 で整流した
逆電圧Ｖ0 のピーク値に等しい直流電圧となり、出力巻
線Ｎｓ1 ，Ｎｓ2 の誘起電圧の逆電圧（Ｖ0 、図２
（ホ））をダイオードＤ1 ，Ｄ 2 とコンデンサＣ1 ，Ｃ
2 で整流した制御電源回路の所望の出力電圧Ｖ2 と等し
く（Ｖcc＝Ｖ2 ）なる。
いて述べる。制御電源回路（図１）においていまサージ
電圧抑制抵抗Ｒｃが無いとする。この回路において、無
負荷状態のような軽負荷状態にある場合、電源電圧Ｖcc
は、帰還巻線Ｎｂの誘起電圧の逆電圧（Ｖ0 、図２
（ニ））をダイオードＤ0 とコンデンサＣ0 で整流した
逆電圧Ｖ0 のピーク値に等しい直流電圧となり、出力巻
線Ｎｓ1 ，Ｎｓ2 の誘起電圧の逆電圧（Ｖ0 、図２
（ホ））をダイオードＤ1 ，Ｄ 2 とコンデンサＣ1 ，Ｃ
2 で整流した制御電源回路の所望の出力電圧Ｖ2 と等し
く（Ｖcc＝Ｖ2 ）なる。
【００４６】この制御電源回路が重負荷状態にある場
合、帰還巻線Ｎｂの誘起電圧は、サージ電圧が重畳され
た逆電圧（Ｖ0'、図２（ニ））となるので、電源電圧Ｖ
cc’は、逆電圧をダイオードＤ1 ，Ｄ2 とコンデンサＣ
1 ，Ｃ2 で整流した制御電源回路の所望の出力電圧値Ｖ
2'に比べ、サージ電圧を充電した電圧分だけ高くなって
しまう（Ｖcc’＞Ｖ2'）。この重負荷状態にある場合の
電源電圧（直流電圧）Ｖcc’の上昇は、制御信号発生回
路１１の帰還端子Ｆ／Ｂへの帰還電圧の上昇となるか
ら、制御信号発生回路１１の出力パルス信号（図２
（イ））のパルス幅を減少させ、パルス信号によるスイ
ッチング素子ＦＥＴのオン制御期間が減少する結果、見
かけ上、前記直流電圧Ｖcc’は軽負荷状態の時直流電圧
Ｖccと等しく（Ｖcc’＝Ｖcc）制御されるが、コンバー
タトランスＴＦの出力巻線（Ｎｂ，Ｎｓ1，Ｎｓ2 ）電
圧、すなわち、制御用電源回路の出力電圧は、所望の出
力電圧値Ｖ 2'より低い値（Ｖcc'(Ｖcc）＞Ｖ2'）に制御
されてしまう。
合、帰還巻線Ｎｂの誘起電圧は、サージ電圧が重畳され
た逆電圧（Ｖ0'、図２（ニ））となるので、電源電圧Ｖ
cc’は、逆電圧をダイオードＤ1 ，Ｄ2 とコンデンサＣ
1 ，Ｃ2 で整流した制御電源回路の所望の出力電圧値Ｖ
2'に比べ、サージ電圧を充電した電圧分だけ高くなって
しまう（Ｖcc’＞Ｖ2'）。この重負荷状態にある場合の
電源電圧（直流電圧）Ｖcc’の上昇は、制御信号発生回
路１１の帰還端子Ｆ／Ｂへの帰還電圧の上昇となるか
ら、制御信号発生回路１１の出力パルス信号（図２
（イ））のパルス幅を減少させ、パルス信号によるスイ
ッチング素子ＦＥＴのオン制御期間が減少する結果、見
かけ上、前記直流電圧Ｖcc’は軽負荷状態の時直流電圧
Ｖccと等しく（Ｖcc’＝Ｖcc）制御されるが、コンバー
タトランスＴＦの出力巻線（Ｎｂ，Ｎｓ1，Ｎｓ2 ）電
圧、すなわち、制御用電源回路の出力電圧は、所望の出
力電圧値Ｖ 2'より低い値（Ｖcc'(Ｖcc）＞Ｖ2'）に制御
されてしまう。
【００４７】次に本実施例のようにサージ電圧抑制抵抗
Ｒｃを挿入した場合を考えてみる。この場合トランスＴ
Ｆの帰還巻線Ｎｂに誘起する電圧を、サージ電圧抑制抵
抗Ｒｃを介して、ダイオードＤ0 とコンデンサＣ0 によ
り整流するため、前記サージ電圧が抑制され帰還巻線Ｎ
ｂの誘起電圧の逆電圧を整流した直流電圧Ｖcc’の上昇
が防止され、制御信号発生回路１１への帰還電圧のサー
ジ電圧による影響が除去されて、コンバータトランスＴ
Ｆの出力側巻線（Ｎｂ，Ｎｓ1 ，Ｎｓ2 ）に誘起される
出力電圧Ｖ0'は、巻線比（電圧比）で決まる所望の電圧
Ｖ0 となる。つまりこのサージ電圧抑制抵抗Ｒｃは、従
来回路（図１２）のサージ電圧吸収用抵抗Ｒ0 と同様の
効果を持つ。サージ電圧抑制抵抗Ｒｃには、電源起動中
に絶えず電流が流れ続けるわけではないので、抵抗Ｒｃ
の温度上昇はさほど大きくなく、部品の信頼性が上がる
と共に、電源回路での消費電力が小さくて済む。
Ｒｃを挿入した場合を考えてみる。この場合トランスＴ
Ｆの帰還巻線Ｎｂに誘起する電圧を、サージ電圧抑制抵
抗Ｒｃを介して、ダイオードＤ0 とコンデンサＣ0 によ
り整流するため、前記サージ電圧が抑制され帰還巻線Ｎ
ｂの誘起電圧の逆電圧を整流した直流電圧Ｖcc’の上昇
が防止され、制御信号発生回路１１への帰還電圧のサー
ジ電圧による影響が除去されて、コンバータトランスＴ
Ｆの出力側巻線（Ｎｂ，Ｎｓ1 ，Ｎｓ2 ）に誘起される
出力電圧Ｖ0'は、巻線比（電圧比）で決まる所望の電圧
Ｖ0 となる。つまりこのサージ電圧抑制抵抗Ｒｃは、従
来回路（図１２）のサージ電圧吸収用抵抗Ｒ0 と同様の
効果を持つ。サージ電圧抑制抵抗Ｒｃには、電源起動中
に絶えず電流が流れ続けるわけではないので、抵抗Ｒｃ
の温度上昇はさほど大きくなく、部品の信頼性が上がる
と共に、電源回路での消費電力が小さくて済む。
【００４８】図３はサージ電圧抑制抵抗Ｒｃの挿入前
（図左）挿入後（図右）のトランスＴＦの帰還巻線Ｎｂ
の誘起電圧波形を示したものである。挿入前において
は、トランスの巻線比で決まる逆電圧Ｖ0'（波高値）と
逆電圧Ｖ0'を整流した直流電圧値Ｖccとが異なる（Ｖ0
＜Ｖcc）のに対し、挿入後においては、トランスの巻線
比で決まる逆電圧値Ｖ0 （波高値）と逆電圧分Ｖ0 を整
流した直流電圧値Ｖccとが等しくなる（Ｖ0 ＝Ｖcc）。
（図左）挿入後（図右）のトランスＴＦの帰還巻線Ｎｂ
の誘起電圧波形を示したものである。挿入前において
は、トランスの巻線比で決まる逆電圧Ｖ0'（波高値）と
逆電圧Ｖ0'を整流した直流電圧値Ｖccとが異なる（Ｖ0
＜Ｖcc）のに対し、挿入後においては、トランスの巻線
比で決まる逆電圧値Ｖ0 （波高値）と逆電圧分Ｖ0 を整
流した直流電圧値Ｖccとが等しくなる（Ｖ0 ＝Ｖcc）。
【００４９】＜第２実施例＞図４は本発明の第２実施例
を示す。第２実施例は従来回路（図１２）にサージ電圧
抑制抵抗Ｒｃを追加して、サージ電圧吸収抵抗Ｒ0 の利
用率を減らす（発熱を少なくする）ようにしたものであ
り、第１実施例と同様な効果が得られる。
を示す。第２実施例は従来回路（図１２）にサージ電圧
抑制抵抗Ｒｃを追加して、サージ電圧吸収抵抗Ｒ0 の利
用率を減らす（発熱を少なくする）ようにしたものであ
り、第１実施例と同様な効果が得られる。
【００５０】＜第３実施例＞本発明の第３実施例に係る
電力変換装置の制御回路を図５に示す。第３実施例及び
後述する第４〜第６実施例は、前述した（３）の課題を
解決したものである。
電力変換装置の制御回路を図５に示す。第３実施例及び
後述する第４〜第６実施例は、前述した（３）の課題を
解決したものである。
【００５１】図５の回路構成は、ＲＣＣ方式の電源回
路、即ち図１２に示す従来技術において抵抗Ｒｃを除い
た構成の制御用電源回路の帰還巻線にツェナーダイオー
ドＺＤ 0 を挿入したものである。このツェナーダイオー
ドＺＤ0 の役割について説明する。このツェナーダイオ
ードＺＤ0 は、制御用電源回路が正常に動作している時
は、制御信号発生回路１１の電源電圧Ｖccよりそのツェ
ナー電圧が若干大きなものを選定しており、この電源回
路の動作に特に影響は与えない。
路、即ち図１２に示す従来技術において抵抗Ｒｃを除い
た構成の制御用電源回路の帰還巻線にツェナーダイオー
ドＺＤ 0 を挿入したものである。このツェナーダイオー
ドＺＤ0 の役割について説明する。このツェナーダイオ
ードＺＤ0 は、制御用電源回路が正常に動作している時
は、制御信号発生回路１１の電源電圧Ｖccよりそのツェ
ナー電圧が若干大きなものを選定しており、この電源回
路の動作に特に影響は与えない。
【００５２】ここで一例として、ツェナーダイオードＺ
Ｄ0 を備えていない場合において、分圧抵抗Ｒ2 が開放
状態になった場合を考えてみる。図６（ｂ）に波形図を
示す。この場合、帰還端子Ｆ／Ｂへの帰還電圧が０Ｖと
なる。制御信号発生回路１１は帰還端子Ｆ／Ｂへの帰還
電圧が正常時の分圧抵抗Ｒ2 ，Ｒ2'で決まる電圧値にな
るようスイッチング素子（ＦＥＴ）をオン−オフ制御す
るが、帰還端子Ｆ／Ｂへの帰還電圧は０Ｖで固定されて
しまうので、帰還巻線Ｎｂ及び出力巻線Ｎｓ1，Ｎｓ2
には過電圧が誘起されることになる（図６（ニ），
（ホ）参照）。なお図６（ａ）正常時の動作を示す。
Ｄ0 を備えていない場合において、分圧抵抗Ｒ2 が開放
状態になった場合を考えてみる。図６（ｂ）に波形図を
示す。この場合、帰還端子Ｆ／Ｂへの帰還電圧が０Ｖと
なる。制御信号発生回路１１は帰還端子Ｆ／Ｂへの帰還
電圧が正常時の分圧抵抗Ｒ2 ，Ｒ2'で決まる電圧値にな
るようスイッチング素子（ＦＥＴ）をオン−オフ制御す
るが、帰還端子Ｆ／Ｂへの帰還電圧は０Ｖで固定されて
しまうので、帰還巻線Ｎｂ及び出力巻線Ｎｓ1，Ｎｓ2
には過電圧が誘起されることになる（図６（ニ），
（ホ）参照）。なお図６（ａ）正常時の動作を示す。
【００５３】ここで図５の回路において帰還巻線Ｎｂに
誘起された過電圧がツェナー電圧を超えるとツェナーダ
イオードＺＤ0 は、短絡状態にはいり過電流により破壊
される。破壊されたツェナーダイオードＺＤ0 は、短絡
状態で固定されるので帰還巻線Ｎｂへ電圧が誘起され
ず、つまり制御信号発生回路１１の制御電源がオフし制
御信号発生回路１１はその機能を停止する。つまり、こ
の制御用電源回路は、その機能を停止することとなる。
誘起された過電圧がツェナー電圧を超えるとツェナーダ
イオードＺＤ0 は、短絡状態にはいり過電流により破壊
される。破壊されたツェナーダイオードＺＤ0 は、短絡
状態で固定されるので帰還巻線Ｎｂへ電圧が誘起され
ず、つまり制御信号発生回路１１の制御電源がオフし制
御信号発生回路１１はその機能を停止する。つまり、こ
の制御用電源回路は、その機能を停止することとなる。
【００５４】第３実施例では何らかの要因で、電源回路
の帰還巻線Ｎｂに過電圧が誘起されても、それを検出し
て電源回路の機能を速やかに停止するので、火災の原因
となるような部品の破壊を防ぐことができる。
の帰還巻線Ｎｂに過電圧が誘起されても、それを検出し
て電源回路の機能を速やかに停止するので、火災の原因
となるような部品の破壊を防ぐことができる。
【００５５】＜第４〜第６実施例＞図７に示す第４実施
例は、図１に示す電源回路にツェナーダイオードＺＤ0
を付加した構成となっており、図８に示す第５実施例
は、図１２に示す電源回路にツェナーダイオードＺＤ0
を付加した構成となっており、図９に示す第６実施例
は、図４に示す電源回路にツェナーダイオードＺＤ0 を
付加した構成となっている。これら第４〜第６実施例
は、第３実施例と同様に、過電圧が誘起された場合に電
源回路の機能を停止して、火災の原因となるような部品
の破壊を防ぐことができる。
例は、図１に示す電源回路にツェナーダイオードＺＤ0
を付加した構成となっており、図８に示す第５実施例
は、図１２に示す電源回路にツェナーダイオードＺＤ0
を付加した構成となっており、図９に示す第６実施例
は、図４に示す電源回路にツェナーダイオードＺＤ0 を
付加した構成となっている。これら第４〜第６実施例
は、第３実施例と同様に、過電圧が誘起された場合に電
源回路の機能を停止して、火災の原因となるような部品
の破壊を防ぐことができる。
【００５６】
【発明の効果】第１及び第２の発明によれば、サージ電
圧抑制抵抗には、電源起動中に絶えず電流が流れ続ける
わけではないため、サージ電圧抑制抵抗の温度上昇がさ
ほど大きくなく部品の信頼性が上がる。これにより電源
回路での消費電力が小さくて済む。
圧抑制抵抗には、電源起動中に絶えず電流が流れ続ける
わけではないため、サージ電圧抑制抵抗の温度上昇がさ
ほど大きくなく部品の信頼性が上がる。これにより電源
回路での消費電力が小さくて済む。
【００５７】第３〜第６の発明によれば、故障等により
電源回路の帰還巻線に過電圧が誘起された場合には、電
源回路の機能を速やかに停止するので、火災の原因とな
るような部品の破壊を防ぐことができ、安全性が向上す
る。
電源回路の帰還巻線に過電圧が誘起された場合には、電
源回路の機能を速やかに停止するので、火災の原因とな
るような部品の破壊を防ぐことができ、安全性が向上す
る。
【図１】本発明の第１実施例に係る電力変換装置の制御
用電源回路を示す回路図。
用電源回路を示す回路図。
【図２】第１実施例における動作状態を示す波形図。
【図３】第１実施例における巻線電圧状態を示す波形
図。
図。
【図４】本発明の第２実施例に係る電力変換装置の制御
用電源回路を示す回路図。
用電源回路を示す回路図。
【図５】本発明の第３実施例に係る電力変換装置の制御
用電源回路を示す回路図。
用電源回路を示す回路図。
【図６】第３実施例における動作状態を示す波形図。
【図７】本発明の第４実施例に係る電力変換装置の制御
用電源回路を示す回路図。
用電源回路を示す回路図。
【図８】本発明の第５実施例に係る電力変換装置の制御
用電源回路を示す回路図。
用電源回路を示す回路図。
【図９】本発明の第６実施例に係る電力変換装置の制御
用電源回路を示す回路図。
用電源回路を示す回路図。
【図１０】電力変換装置を示す回路図。
【図１１】従来の電力変換装置の制御用電源回路を示す
回路図。
回路図。
【図１２】従来の電力変換装置の制御用電源回路を示す
回路図。
回路図。
【図１３】従来の制御用電源回路の動作状態を示す波形
図。
図。
【図１４】従来技術における巻線電圧状態を示す波形
図。
図。
【符号の説明】 Ｖin 電力変換装置の直流側の主回路直流電圧 ＴＦ コンバータトランス ＩＣ（１１） 制御信号発生回路（集積回路） ＦＥＴ スイッチング素子（電界効果型トランジスタ） Ｒ1 ，Ｒ2 ，Ｒ2' 起動用抵抗 Ｒ0 サージ電圧吸収用抵抗 ＰＣ フォトカプラ Ｄ0 帰還電圧検出用ダイオード Ｃ0 帰還電圧検出用コンデンサ Ｒｃ サージ電圧抑制抵抗 ＺＤ0 ツェナーダイオード
Claims (6)
- 【請求項１】 電力変換装置の直流側の主回路直流電圧
が印加される主巻線と、出力電圧が前記電力変換装置の
制御回路の電源電圧となる出力巻線と、前記出力巻線の
出力電圧を検出する帰還巻線とを有するコンバータトラ
ンスと、 前記コンバータトランスの主巻線に前記主回路直流電圧
を印加するスイッチング素子と、 帰還端子に供給される帰還電圧の大きさに応じて、前記
出力巻線の出力電圧を一定にするよう、前記スイッチン
グ素子をオン−オフ制御する制御信号を発生する制御信
号発生回路と、 前記帰還巻線の出力電圧を整流回路により整流し平滑し
て得た直流電圧を、前記制御信号発生回路の帰還端子へ
帰還電圧として供給する帰還電圧供給回路と、 前記直流電圧を、前記制御信号発生回路の電源電圧とし
て供給する電圧供給回路とを備える電力変換装置の制御
用電源回路において、 前記整流回路の中の部分であって整流した電圧が生じる
部分に、サージ電圧抑制抵抗を備えたことを特徴とする
電力変換装置の制御用電源回路。 - 【請求項２】 前記整流回路の出力部分であって整流回
路により整流し平滑して得た前記直流電圧が生じる部分
に、サージ電圧吸収用抵抗を備えたことを特徴とする請
求項１の電力変換装置の制御用電源回路。 - 【請求項３】 電力変換装置の直流側の主回路直流電圧
が印加される主巻線と、出力電圧が前記電力変換装置の
制御回路の電源電圧となる出力巻線と、前記出力巻線の
出力電圧を検出する帰還巻線とを有するコンバータトラ
ンスと、 前記コンバータトランスの主巻線に前記主回路直流電圧
を印加するスイッチング素子と、 帰還端子に供給される帰還電圧の大きさに応じて、前記
出力巻線の出力電圧を一定にするよう、前記スイッチン
グ素子をオン−オフ制御する制御信号を発生する制御信
号発生回路と、 前記帰還巻線の出力電圧を整流回路により整流し平滑し
て得た直流電圧を、前記制御信号発生回路の帰還端子へ
帰還電圧として供給する帰還電圧供給回路と、 前記直流電圧を、前記制御信号発生回路の電源電圧とし
て供給する電圧供給回路とを備える電力変換装置の制御
用電源回路において、 前記直流電圧が過大になると前記帰還巻線を短絡して、
前記制御信号発生回路への電源電圧の供給を停止する制
御用電源保護回路を備えたことを特徴とする電力変換装
置の制御用電源回路。 - 【請求項４】 前記整流回路の中の部分であって整流し
た電圧が生じる部分に、サージ電圧抑制抵抗を備えたこ
とを特徴とする請求項３の電力変換装置の制御用電源回
路。 - 【請求項５】 前記整流回路の中の部分であって整流し
た電圧が生じる部分に、サージ電圧抑制抵抗を備えると
共に、前記整流回路の出力部分であって整流回路により
整流し平滑して得た前記直流電圧が生じる部分に、サー
ジ電圧吸収用抵抗を備えたことを特徴とする請求項３の
電力変換装置の制御用電源回路。 - 【請求項６】 前記整流回路の出力部分であって電流回
路により整流し平滑して得た前記直流電圧が生じる部分
に、サージ電圧吸収用抵抗を備えたことを特徴とする請
求項３の電力変換装置の制御用電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6222856A JPH0898556A (ja) | 1994-09-19 | 1994-09-19 | 電力変換装置の制御用電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6222856A JPH0898556A (ja) | 1994-09-19 | 1994-09-19 | 電力変換装置の制御用電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0898556A true JPH0898556A (ja) | 1996-04-12 |
Family
ID=16788973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6222856A Pending JPH0898556A (ja) | 1994-09-19 | 1994-09-19 | 電力変換装置の制御用電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0898556A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT512779B1 (de) * | 2012-06-01 | 2013-11-15 | Fronius Int Gmbh | Spannungsversorgung für einen Wechselrichter |
| CN106998149A (zh) * | 2017-05-23 | 2017-08-01 | 湖南晟和电子技术有限公司 | 新型电源电路、供电方法及其制成的计量仪表 |
-
1994
- 1994-09-19 JP JP6222856A patent/JPH0898556A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT512779B1 (de) * | 2012-06-01 | 2013-11-15 | Fronius Int Gmbh | Spannungsversorgung für einen Wechselrichter |
| AT512779A4 (de) * | 2012-06-01 | 2013-11-15 | Fronius Int Gmbh | Spannungsversorgung für einen Wechselrichter |
| CN106998149A (zh) * | 2017-05-23 | 2017-08-01 | 湖南晟和电子技术有限公司 | 新型电源电路、供电方法及其制成的计量仪表 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6493245B1 (en) | Inrush current control for AC to DC converters | |
| JP2004260977A (ja) | Ａｃ−ｄｃコンバータ | |
| EP1364444A1 (en) | Method and apparatus for providing an initial bias and enable signal for a power converter | |
| JPH0898556A (ja) | 電力変換装置の制御用電源回路 | |
| JPH08251915A (ja) | スイッチング・レギュレータ | |
| JP3188627B2 (ja) | 点火制御装置 | |
| JP3155715B2 (ja) | 自励式スイッチング電源回路 | |
| JP3722567B2 (ja) | 点火制御装置 | |
| JPH09285114A (ja) | 過電圧保護回路 | |
| JP4680453B2 (ja) | スイッチング電源 | |
| US5982651A (en) | Half-bridge self-exciting switching power supply with over-voltage cut-off capability | |
| JPS5820546B2 (ja) | スイツチドモ−ド電源回路の保護回路 | |
| KR0138560Y1 (ko) | 전원 단락 보호회로 | |
| JP3134913B2 (ja) | スイッチングデバイス | |
| JP3198347B2 (ja) | 過電流保護回路 | |
| JPH0681496B2 (ja) | 突入電流防止回路 | |
| JP3029152B2 (ja) | 出力短絡保護回路 | |
| JP3049108B2 (ja) | スイッチング式直流安定化電源 | |
| JP3261646B2 (ja) | 自励式スイッチング電源装置 | |
| JP2000060120A (ja) | スイッチング電源装置 | |
| JP3281775B2 (ja) | 半導体スイッチング素子のゲートドライブ装置 | |
| JP3228112B2 (ja) | 短絡保護回路 | |
| JPH07274503A (ja) | 電力変換装置の制御用電源回路 | |
| JPH06233528A (ja) | スイッチング電源装置 | |
| JPH0246231Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020129 |