JP3049108B2 - スイッチング式直流安定化電源 - Google Patents
スイッチング式直流安定化電源Info
- Publication number
- JP3049108B2 JP3049108B2 JP3094658A JP9465891A JP3049108B2 JP 3049108 B2 JP3049108 B2 JP 3049108B2 JP 3094658 A JP3094658 A JP 3094658A JP 9465891 A JP9465891 A JP 9465891A JP 3049108 B2 JP3049108 B2 JP 3049108B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage
- resistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
- Emergency Protection Circuit Devices (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【産業上の利用分野】本発明はスイッチング式直流安定
化電源に関するものである。
化電源に関するものである。
【０００２】
【従来の技術】図１及び図２はこの種の従来回路図及び
その各部動作波形図で、図１において、Ｖｉｎは交流入
力（電圧）、Ｄ１は整流用ブリッジでこれにより直流電
源Ｅを形成する。Ｒ１及びＳＣＲは並列接続されてなる
抵抗及びサイリスタで、前記直流電源Ｅと入力用コンデ
ンサＣ１間に接続され、前記コンデンサＣ１の突入電流
を防止する。次にＴ１は出力トランスで、その１次巻線
ｎ１はスイッチ素子（トランジスタ）Ｑ１と直列接続さ
れてコンデンサＣ１の両端（直流出力端子）に接続され
る。ｎｓはトランスＴ１の補助巻線で、一端を前記１次
巻線ｎ１の一端子に接続され、他端をダイオードＤ２，
コンデンサＣ２及び抵抗Ｒ２を介して前記サイリスタＳ
ＣＲ１のゲートに接続されて、該サイリスタＳＣＲ１の
ゲート回路を形成している。ｎ２は２次（出力）巻線、
Ｄ３、Ｄ４は出力整流用ダイオード、Ｌ１，Ｃ３は出力
平滑回路を形成するチョークコイル及びコンデンサ、Ａ
は前記トランジスタＱ１のスイッチング制御回路で出力
電圧Ｅ０に応じてパルス幅制御されたパルス信号を該ト
ランジスタＱ１に印加する。
その各部動作波形図で、図１において、Ｖｉｎは交流入
力（電圧）、Ｄ１は整流用ブリッジでこれにより直流電
源Ｅを形成する。Ｒ１及びＳＣＲは並列接続されてなる
抵抗及びサイリスタで、前記直流電源Ｅと入力用コンデ
ンサＣ１間に接続され、前記コンデンサＣ１の突入電流
を防止する。次にＴ１は出力トランスで、その１次巻線
ｎ１はスイッチ素子（トランジスタ）Ｑ１と直列接続さ
れてコンデンサＣ１の両端（直流出力端子）に接続され
る。ｎｓはトランスＴ１の補助巻線で、一端を前記１次
巻線ｎ１の一端子に接続され、他端をダイオードＤ２，
コンデンサＣ２及び抵抗Ｒ２を介して前記サイリスタＳ
ＣＲ１のゲートに接続されて、該サイリスタＳＣＲ１の
ゲート回路を形成している。ｎ２は２次（出力）巻線、
Ｄ３、Ｄ４は出力整流用ダイオード、Ｌ１，Ｃ３は出力
平滑回路を形成するチョークコイル及びコンデンサ、Ａ
は前記トランジスタＱ１のスイッチング制御回路で出力
電圧Ｅ０に応じてパルス幅制御されたパルス信号を該ト
ランジスタＱ１に印加する。
【０００３】この回路の動作は交流入力Ｖｉｎ（図２−
ａ）が投入されると、整流用ダイオードＤ１を通して直
流電圧Ｅが発生し、コンデンサＣ１は抵抗Ｒ１により突
入電流を防止され、該抵抗Ｒ１により制限されながら充
電され、図２−ｂに示す如くその充電電圧が上昇する。
そして充電々圧が所定値に達すると、制御回路Ａを介し
てトランジスタＱ１がスイッチング動作を開始する。同
時に補助巻線ｎｓに発生する電圧によりダイオードＤ
２、抵抗Ｒ２を介してサイリスタＳＣＲ１にゲート信号
が送られ、これを導通（ＯＮ）せしめるため、該抵抗Ｒ
１両端は該サイリスタＳＣＲ１により短絡状態になる。
又２次巻線ｎ２側では整流ダイオードＤ３、Ｄ４、平滑
回路Ｌ１、Ｃ３を通して直流を給電する。なお、制御回
路Ａは出力電圧Ｅ０に応じてパルス信号をトランジスタ
Ｑ１に与えるため整流用ダイオード及び平滑回路を介し
て安定化直流Ｅ０を供給する。
ａ）が投入されると、整流用ダイオードＤ１を通して直
流電圧Ｅが発生し、コンデンサＣ１は抵抗Ｒ１により突
入電流を防止され、該抵抗Ｒ１により制限されながら充
電され、図２−ｂに示す如くその充電電圧が上昇する。
そして充電々圧が所定値に達すると、制御回路Ａを介し
てトランジスタＱ１がスイッチング動作を開始する。同
時に補助巻線ｎｓに発生する電圧によりダイオードＤ
２、抵抗Ｒ２を介してサイリスタＳＣＲ１にゲート信号
が送られ、これを導通（ＯＮ）せしめるため、該抵抗Ｒ
１両端は該サイリスタＳＣＲ１により短絡状態になる。
又２次巻線ｎ２側では整流ダイオードＤ３、Ｄ４、平滑
回路Ｌ１、Ｃ３を通して直流を給電する。なお、制御回
路Ａは出力電圧Ｅ０に応じてパルス信号をトランジスタ
Ｑ１に与えるため整流用ダイオード及び平滑回路を介し
て安定化直流Ｅ０を供給する。
【０００４】
【従来技術の問題点】上記の従来回路においては図２に
示す時間ｔ２において交流入力Ｖｉｎにが瞬断が生じる
とコンデンサＣ１は放電を開始する。そしてその電圧が
スイッチングレギュレータのもつ動作可能限界である電
圧まで低下し、時間ｔ３で復電すると、上記状態では補
助巻線ｎｓを通してサイリスタＳＣＲ１はゲート信号が
与えられて導通常状態にあるため、該復電によりコンデ
ンサＣ１は図２−Ｃに示す如く過大な電流が流れるため
に該コンデンサＣ１の劣化を来たし、寿命を短くする等
の問題がある。更に出力トランスＴ１に補助巻線ｎｓを
設けてサイリスタのゲート信号を給電するため、トラン
スＴ１の大型化を招く等の欠点がある。
示す時間ｔ２において交流入力Ｖｉｎにが瞬断が生じる
とコンデンサＣ１は放電を開始する。そしてその電圧が
スイッチングレギュレータのもつ動作可能限界である電
圧まで低下し、時間ｔ３で復電すると、上記状態では補
助巻線ｎｓを通してサイリスタＳＣＲ１はゲート信号が
与えられて導通常状態にあるため、該復電によりコンデ
ンサＣ１は図２−Ｃに示す如く過大な電流が流れるため
に該コンデンサＣ１の劣化を来たし、寿命を短くする等
の問題がある。更に出力トランスＴ１に補助巻線ｎｓを
設けてサイリスタのゲート信号を給電するため、トラン
スＴ１の大型化を招く等の欠点がある。
【０００５】
【本発明の目的】本発明は入力瞬断時の突入電流の防止
を図ると共にゲート回路を簡略化した突入防止回路を備
えた安定化直流電源の提供を目的とする。
を図ると共にゲート回路を簡略化した突入防止回路を備
えた安定化直流電源の提供を目的とする。
【０００６】
【実施例】図３、図４は本発明の一実施例回路図及びそ
の各部動作波形図で従来例と同一符号は同等部分を示
す。本発明の主要構成部は突入電流防止回路Ｂにおい
て、直流電源（Ｅ１）とコンデンサ（Ｃ１）の間に電圧
駆動素子（ＦＥＴ）と抵抗（Ｒ１）の並列回路を設ける
と共に前記電圧駆動素子（ＦＥＴ）のゲート回路を設
け、又、前記並列回路に流れる電流による電圧降下を検
出して前記ゲート回路を開放するバイパス回路を設け
て、前記電圧駆動素子をオフせしめるようにしたことを
特徴とする。因みにゲート回路は、直流電源間に接続さ
れた抵抗R３及び定電圧ダイオードＤＺ１の接続点ａを
ＦＥＴ（電界効果トランジスタ）のゲートに接続して構
成される。又、バイパス回路は、電圧駆動素子（ＦＥ
Ｔ）のゲート回路の一端aと前記並列回路の直流電源側
の一端ｂ間にコレクタ、エミッタが接続され、ベースが
定電圧素子ＤＺ２を介して前記並列回路のコンデンサ側
の一端ｃに接続されるトランジスタＱ２により構成され
る。
の各部動作波形図で従来例と同一符号は同等部分を示
す。本発明の主要構成部は突入電流防止回路Ｂにおい
て、直流電源（Ｅ１）とコンデンサ（Ｃ１）の間に電圧
駆動素子（ＦＥＴ）と抵抗（Ｒ１）の並列回路を設ける
と共に前記電圧駆動素子（ＦＥＴ）のゲート回路を設
け、又、前記並列回路に流れる電流による電圧降下を検
出して前記ゲート回路を開放するバイパス回路を設け
て、前記電圧駆動素子をオフせしめるようにしたことを
特徴とする。因みにゲート回路は、直流電源間に接続さ
れた抵抗R３及び定電圧ダイオードＤＺ１の接続点ａを
ＦＥＴ（電界効果トランジスタ）のゲートに接続して構
成される。又、バイパス回路は、電圧駆動素子（ＦＥ
Ｔ）のゲート回路の一端aと前記並列回路の直流電源側
の一端ｂ間にコレクタ、エミッタが接続され、ベースが
定電圧素子ＤＺ２を介して前記並列回路のコンデンサ側
の一端ｃに接続されるトランジスタＱ２により構成され
る。
【０００７】本発明回路の主回路動作は基本的には従来
例とほぼ同じである。突入電流防止回路Ｂの動作を説明
すると、図４で時間ｔ＝ｔ１の時入力電圧Ｖｉｎが印加
されると、Ｒ３とＤＺ１によりＦＥＴのゲートに電圧が
印加され一度導通するが、Ｃ１に電荷を充電するために
突入電流が流れるとＲ４とシリーズのＦＥＴのＯＮ抵抗
及びその２つに並列に接続されたＲ１との合成抵抗（Ｒ
Ｘ）の両端に発生する電圧降下がＤＺ２のツェナー電圧
をのり越えると、Ｑ２が導通し、ＦＥＴをＯＦＦさせ
る。それ以後Ｒ１により制限される電流によりＣ１は充
電され、Ｃ１が充分に充電されＲ１での電圧降下がＤＺ
２の電圧以下となるとＦＥＴは導通し通常電流を流す。
すなわち突入電流はＤＺ２のツェナー電圧を上記のＲＸ
でわった電流にて制限される。本発明における突入電流
を制限する原理は入力瞬断後復帰の場合にも同様であ
る。時間ｔ＝ｔ２にて、入力の瞬断が発生しｔ３にて復
帰するとＶＣ１の電圧が低下しているためＣ１を充電す
るための突入電流が流れるが、ＲＸに発生する電圧降下
がＤＺ２のツェナー電圧を越えるとＦＥＴをＯＦＦし、
電流が制限される。以後Ｒ１によりＣ１は充電され、Ｒ
１の電圧降下がＤＺ２以下となるとＦＥＴは導通し、通
常電流を流す。本回路においてＦＥＴのＯＮ抵抗により
突入電流を検出することができれば抵抗Ｒ４は不要であ
る。
例とほぼ同じである。突入電流防止回路Ｂの動作を説明
すると、図４で時間ｔ＝ｔ１の時入力電圧Ｖｉｎが印加
されると、Ｒ３とＤＺ１によりＦＥＴのゲートに電圧が
印加され一度導通するが、Ｃ１に電荷を充電するために
突入電流が流れるとＲ４とシリーズのＦＥＴのＯＮ抵抗
及びその２つに並列に接続されたＲ１との合成抵抗（Ｒ
Ｘ）の両端に発生する電圧降下がＤＺ２のツェナー電圧
をのり越えると、Ｑ２が導通し、ＦＥＴをＯＦＦさせ
る。それ以後Ｒ１により制限される電流によりＣ１は充
電され、Ｃ１が充分に充電されＲ１での電圧降下がＤＺ
２の電圧以下となるとＦＥＴは導通し通常電流を流す。
すなわち突入電流はＤＺ２のツェナー電圧を上記のＲＸ
でわった電流にて制限される。本発明における突入電流
を制限する原理は入力瞬断後復帰の場合にも同様であ
る。時間ｔ＝ｔ２にて、入力の瞬断が発生しｔ３にて復
帰するとＶＣ１の電圧が低下しているためＣ１を充電す
るための突入電流が流れるが、ＲＸに発生する電圧降下
がＤＺ２のツェナー電圧を越えるとＦＥＴをＯＦＦし、
電流が制限される。以後Ｒ１によりＣ１は充電され、Ｒ
１の電圧降下がＤＺ２以下となるとＦＥＴは導通し、通
常電流を流す。本回路においてＦＥＴのＯＮ抵抗により
突入電流を検出することができれば抵抗Ｒ４は不要であ
る。
【０００８】
【発明の効果】本発明によれば図４−ｄに示すように入
力瞬断し、又復電した状態であっても過大な突入電流を
防止でき、又、トランスに補助巻線を設ける必要がな
い。従って回路構成が簡単であると同時にコンデンサＣ
１、整流用ダイオードＤ１、及び図示しない入力ヒュー
ズ等の破損を防止できる等実用上の効果は大きい
力瞬断し、又復電した状態であっても過大な突入電流を
防止でき、又、トランスに補助巻線を設ける必要がな
い。従って回路構成が簡単であると同時にコンデンサＣ
１、整流用ダイオードＤ１、及び図示しない入力ヒュー
ズ等の破損を防止できる等実用上の効果は大きい
【図１】従来回路図
【図２】従来回路の各部動作波形図
【図３】本発明の一実施例回路図
【図４】本発明回路の各部動作波形図 Ｄ１ 整流用ブリッジダイオード Ｂ 突入電流防止回路 Ｃ１ 入力用コンデンサ Ｔ 出力トランス Ｑ１ スイッチ素子（トランジスタ） ＦＥＴ 電界効果トランジスタ（電圧駆動素子）
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０２Ｍ 3/28 Ｈ０２Ｍ 3/28 Ｃ
Claims (2)
- 【請求項１】直流電源と前記直流電源の出力端子間に接
続された平滑用コンデンサと、前記平滑用コンデンサの
端子間に出力トランスの１次巻線及びスイッチ素子を直
列に接続し、前記スイッチ素子のスイッチング動作を利
用して、前記出力トランスの２次巻線側に変換出力を供
給すると共に、該直流電源の一端と該平滑用コンデンサ
の一端間に電圧駆動素子と抵抗の並列回路を設け、前記
並列回路を介して該平滑用コンデンサの突入電流を制限
するようにしたスイッチング式直流安定化電源におい
て、前記電圧駆動素子のゲート回路を設けると共に前記
ゲート回路を解放するバイパス回路を設け、且つ前記バ
イパス回路は前記ゲート回路の一端ａと前記並列回路の
前記直流電源側の一端ｂ間にエミッタ、コレクタが接続
され、ベースが定電圧素子を介して前記並列回路の平滑
用コンデンサの一端ｃに接続されたトランジスタを含
み、該並列回路の合成抵抗の両端電圧降下を該定電圧素
子により直接検出し、該検出電圧が該定電圧素子のツェ
ナー電圧に達した時、該バイパス回路を介して該電圧駆
動素子をオフせしめるようにしたことを特徴とするスイ
ッチング式直流安定化電源。 - 【請求項２】直流電源間に抵抗と定電圧ダイオードを直
列に接続し、前記抵抗と定電圧ダイオードの接続点を電
圧駆動素子のゲートに接続してなるゲート回路を設けた
ことを特徴とする特許請求の範囲第（１）項記載のスイ
ッチング式直流安定化電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3094658A JP3049108B2 (ja) | 1991-01-29 | 1991-01-29 | スイッチング式直流安定化電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3094658A JP3049108B2 (ja) | 1991-01-29 | 1991-01-29 | スイッチング式直流安定化電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04244730A JPH04244730A (ja) | 1992-09-01 |
| JP3049108B2 true JP3049108B2 (ja) | 2000-06-05 |
Family
ID=14116359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3094658A Expired - Lifetime JP3049108B2 (ja) | 1991-01-29 | 1991-01-29 | スイッチング式直流安定化電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3049108B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022102874A1 (ko) * | 2020-11-11 | 2022-05-19 | 전남대학교 산학협력단 | 고속 dc 차단기 |
-
1991
- 1991-01-29 JP JP3094658A patent/JP3049108B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022102874A1 (ko) * | 2020-11-11 | 2022-05-19 | 전남대학교 산학협력단 | 고속 dc 차단기 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04244730A (ja) | 1992-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060274468A1 (en) | Active inrush current control using a relay for AC to DC converters | |
| JP3349781B2 (ja) | スイッチングレギュレータ電源装置 | |
| JP3049108B2 (ja) | スイッチング式直流安定化電源 | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JPH041587B2 (ja) | ||
| JPH1032982A (ja) | 突入電流防止回路 | |
| JPH0662577A (ja) | 電源装置 | |
| JPS5937667B2 (ja) | 電圧変換装置 | |
| JPH0749539Y2 (ja) | スイッチング電源 | |
| JP2600224Y2 (ja) | スイッチング電源装置 | |
| JP2773534B2 (ja) | 直流電源装置 | |
| JP3183411B2 (ja) | リンギングチョークコンバータの保護回路 | |
| JPS5842994B2 (ja) | 水平発振回路の電源装置 | |
| JPH07163142A (ja) | スイッチング電源 | |
| JPS6377383A (ja) | 起動回路 | |
| JP3257093B2 (ja) | パルス幅制御インバータ回路 | |
| JPH0226265A (ja) | スイッチング電源装置 | |
| JP3561877B2 (ja) | スイッチング電源の電流検出回路 | |
| JP2720895B2 (ja) | リンギングチョークコンバータ制御回路 | |
| JPH072010B2 (ja) | 電源回路 | |
| JP3011225B2 (ja) | 直流電源装置 | |
| CA2061228C (en) | Ringing choke converter | |
| KR19990003562U (ko) | 모니터 전원회로에서 돌입전류 방지회로 | |
| JPH0360366A (ja) | スイッチングレギュレータ | |
| JP2802810B2 (ja) | 電源装置の過電流保護方法及び過電流保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080324 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |