JPH0681496B2 - 突入電流防止回路 - Google Patents
突入電流防止回路Info
- Publication number
- JPH0681496B2 JPH0681496B2 JP60273212A JP27321285A JPH0681496B2 JP H0681496 B2 JPH0681496 B2 JP H0681496B2 JP 60273212 A JP60273212 A JP 60273212A JP 27321285 A JP27321285 A JP 27321285A JP H0681496 B2 JPH0681496 B2 JP H0681496B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- pulse
- commercial
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は商用交流を入力とするコンデンサインプット型
回路の突入電流防止回路に係り、特に商用交流の短い瞬
断にも有効に動作する突入電流防止回路に関する。
回路の突入電流防止回路に係り、特に商用交流の短い瞬
断にも有効に動作する突入電流防止回路に関する。
従来のスイッチング電源などの商用交流を入力とするコ
ンデンサインプット型回路の突入電流防止回路として
は、たとえば「スイッチングレギユレータの設計法とパ
ワーデバイスの使い方」昭和56年６月、誠文堂新光社発
行、P.154〜155などに示されるように、入力源に対して
入力コンデンサと直列に抵抗とスイッチ素子の並列回路
を接続し、入力源が接続された過渡期に抵抗を介する一
方で定常時にはスイッチ素子を介して通電するようにし
た回路が知られている。
ンデンサインプット型回路の突入電流防止回路として
は、たとえば「スイッチングレギユレータの設計法とパ
ワーデバイスの使い方」昭和56年６月、誠文堂新光社発
行、P.154〜155などに示されるように、入力源に対して
入力コンデンサと直列に抵抗とスイッチ素子の並列回路
を接続し、入力源が接続された過渡期に抵抗を介する一
方で定常時にはスイッチ素子を介して通電するようにし
た回路が知られている。
しかしこの従来回路では、スイッチ素子の投入・切断の
タイミングが重要で、そのタイミングがずれたりすると
目的とする突入電流の防止機能を果さない。このためこ
の回路を十分に機能させるには入力源あるいはそれと同
等のものを監視し、適切な投入・切断の制御を行う必要
があるが、その点についての配慮が十分になされておら
ず、特に商用交流入力の比較的短い瞬断まで注意をはら
った投入・切断の制御がなされていない問題点があっ
た。
タイミングが重要で、そのタイミングがずれたりすると
目的とする突入電流の防止機能を果さない。このためこ
の回路を十分に機能させるには入力源あるいはそれと同
等のものを監視し、適切な投入・切断の制御を行う必要
があるが、その点についての配慮が十分になされておら
ず、特に商用交流入力の比較的短い瞬断まで注意をはら
った投入・切断の制御がなされていない問題点があっ
た。
本発明の目的はスイッチング電源などの商用交流を入力
とするコンデンサインプット型回路において、商用交流
入力のいかなる瞬断にも十分対応できる突入電流防止回
路を提供するにある。
とするコンデンサインプット型回路において、商用交流
入力のいかなる瞬断にも十分対応できる突入電流防止回
路を提供するにある。
本発明は、従来の入力コンデンサと直列に接続された突
入電流制限素子とその素子短絡回路に、商用交流入力の
周波数と同期したパルスを発生するパルス発生回路と、
そのパルス入力の有無により上記電流制限素子を接続ま
たは短絡せしめる駆動回路とを具備させることにより、
商用交流入力のいかなる瞬断にも対応できるようにした
突入電流防止回路である。
入電流制限素子とその素子短絡回路に、商用交流入力の
周波数と同期したパルスを発生するパルス発生回路と、
そのパルス入力の有無により上記電流制限素子を接続ま
たは短絡せしめる駆動回路とを具備させることにより、
商用交流入力のいかなる瞬断にも対応できるようにした
突入電流防止回路である。
以下に本発明の実施例を第１図ないし第４図により説明
する。
する。
第１図は本発明によるスイッチング電源回路の突入電流
防止回路の一実施例を示す回路図である。本実施例は本
発明のスイッチング電源回路への適用例で、１は入力プ
ラグ（コンセント）、2Aはパルス発生回路、２は整流ダ
イオードスタック、３は抵抗、４はツエナダイオード、
５はホトカプラ、6Aはスイッチング電源回路（従来回
路）、６は整流ダイオードスタック、７は抵抗（電流制
限素子）、８は入力コンデンサ、９はダイオード、10は
トランス、11はダイオード、12はチョークコイル、13は
ダイオード、14はコンデンサ、15はトランジスタ、16は
サイリスタ（短絡回路）、17は電源出力安定化制御回
路、18は抵抗、19はトランジスタ、20Aは駆動回路、20
はリトリガブルワンショットマルチバイブレータ、21,2
2はインバータ、23はナンドゲート、24はインバータ、
Ａは飛越し記号である。
防止回路の一実施例を示す回路図である。本実施例は本
発明のスイッチング電源回路への適用例で、１は入力プ
ラグ（コンセント）、2Aはパルス発生回路、２は整流ダ
イオードスタック、３は抵抗、４はツエナダイオード、
５はホトカプラ、6Aはスイッチング電源回路（従来回
路）、６は整流ダイオードスタック、７は抵抗（電流制
限素子）、８は入力コンデンサ、９はダイオード、10は
トランス、11はダイオード、12はチョークコイル、13は
ダイオード、14はコンデンサ、15はトランジスタ、16は
サイリスタ（短絡回路）、17は電源出力安定化制御回
路、18は抵抗、19はトランジスタ、20Aは駆動回路、20
はリトリガブルワンショットマルチバイブレータ、21,2
2はインバータ、23はナンドゲート、24はインバータ、
Ａは飛越し記号である。
まずスイッチング電源回路（従来回路）6Aにおいて、入
力プラグ１よりの商用交流入力Vinは整流ダイオードス
タック６を介し、入力コンデンサ８に未安定の直流とし
て充電される。この直流充電電圧は電源出力安定化制御
回路17によって駆動されるスイッチングトランジスタ15
により高周波電圧に変換され、トランス10を介して２次
側へ転送されたのちダイオード11、13とチョークコイル
12と出力平滑コンデンサ14により平滑されて再度直流に
戻される。この直流出力電圧Voutは出力電圧安定化のた
め制御回路17にフィードバックされる。本電源回路6Aに
は突入電流防止回路として、入力コンデンサ８に直列に
抵抗（電流制限素子）７とそれに並列なサイリスタ（短
絡回路）16が接続されており、スイッチングトランジス
タ15の動作時にはトランス10を介してサイリスタ16のゲ
ート駆動がかかり抵抗７が短絡する。またトランジスタ
15の非動作時にはサイリスタ16が遮断して抵抗７が接続
される。
力プラグ１よりの商用交流入力Vinは整流ダイオードス
タック６を介し、入力コンデンサ８に未安定の直流とし
て充電される。この直流充電電圧は電源出力安定化制御
回路17によって駆動されるスイッチングトランジスタ15
により高周波電圧に変換され、トランス10を介して２次
側へ転送されたのちダイオード11、13とチョークコイル
12と出力平滑コンデンサ14により平滑されて再度直流に
戻される。この直流出力電圧Voutは出力電圧安定化のた
め制御回路17にフィードバックされる。本電源回路6Aに
は突入電流防止回路として、入力コンデンサ８に直列に
抵抗（電流制限素子）７とそれに並列なサイリスタ（短
絡回路）16が接続されており、スイッチングトランジス
タ15の動作時にはトランス10を介してサイリスタ16のゲ
ート駆動がかかり抵抗７が短絡する。またトランジスタ
15の非動作時にはサイリスタ16が遮断して抵抗７が接続
される。
本電源回路6Aにおいて突入電流が発生するのは２つの場
合がある。その第１は入力プラグ１を商用交流供給部に
入れた場合（商用交流入力投入時）で、第２は商用交流
入力Vinが瞬断して回復する場合（商用交流入力瞬断
時）である。まず第１の場合には、従来回路で十分な対
策がなされている。すなわち商用交流投入直後には入力
コンデンサ８の充電電圧が低い状態にあり、サイリスタ
16は次のようにして駆動できない。もし制御回路17の制
御系がこの充電電圧を入力としてDC−DC変換された出力
で動作しているとすると、制御系が完全に動作できるま
での電圧がないためスイツチングトランジスタ15を駆動
することができず、よってサイリスタ16の駆動はない。
また仮りにトランジスタ15を駆動できたとしても、サイ
リスタ16の駆動電圧がトランス10の巻数比できまり、そ
もそも入力コンデンサ８の充電電圧が低い状態ではサイ
リスタ16を駆動できるだけの電力を供給できない。さら
に実際上は市販の電源出力安定化制御用IC（制御回路17
の１構成部分）には次のようなソフトスタート機能を外
部より付加することが可能で、このソフトスタート機能
を付加すればより完全に第１の場合の突入電流抑制の対
策ができる。このソフトスタート機能はネトランジスタ
15の駆動開始信号を受けてから任意の所定時間待って動
作を開始し、かつ時比率も徐々に大きくしていく機能
で、このソフトスタート機能によりトランジスタ15の動
作がさらに遅れると、さらに時比率が徐々に大きくなる
ことになり、その初期段階ではサイリスタ16の駆動電力
が十分でない。このような内容でサイリスタ16が駆動可
能な状態になった時にはすでにコンデンサ８の充電電圧
が定常状態になっている。
合がある。その第１は入力プラグ１を商用交流供給部に
入れた場合（商用交流入力投入時）で、第２は商用交流
入力Vinが瞬断して回復する場合（商用交流入力瞬断
時）である。まず第１の場合には、従来回路で十分な対
策がなされている。すなわち商用交流投入直後には入力
コンデンサ８の充電電圧が低い状態にあり、サイリスタ
16は次のようにして駆動できない。もし制御回路17の制
御系がこの充電電圧を入力としてDC−DC変換された出力
で動作しているとすると、制御系が完全に動作できるま
での電圧がないためスイツチングトランジスタ15を駆動
することができず、よってサイリスタ16の駆動はない。
また仮りにトランジスタ15を駆動できたとしても、サイ
リスタ16の駆動電圧がトランス10の巻数比できまり、そ
もそも入力コンデンサ８の充電電圧が低い状態ではサイ
リスタ16を駆動できるだけの電力を供給できない。さら
に実際上は市販の電源出力安定化制御用IC（制御回路17
の１構成部分）には次のようなソフトスタート機能を外
部より付加することが可能で、このソフトスタート機能
を付加すればより完全に第１の場合の突入電流抑制の対
策ができる。このソフトスタート機能はネトランジスタ
15の駆動開始信号を受けてから任意の所定時間待って動
作を開始し、かつ時比率も徐々に大きくしていく機能
で、このソフトスタート機能によりトランジスタ15の動
作がさらに遅れると、さらに時比率が徐々に大きくなる
ことになり、その初期段階ではサイリスタ16の駆動電力
が十分でない。このような内容でサイリスタ16が駆動可
能な状態になった時にはすでにコンデンサ８の充電電圧
が定常状態になっている。
次の第２の場合には、上記した内容の従来回路だけでは
十分な対策がなされない。すなわち商用交流入力が中断
して入力コンデンサ８の充電電圧が低下しはじめると、
トランジスタ15の動作は出力電圧を確保すべく時比率が
最大の状態になっており、入力コンデンサ８の充電電圧
が相当に低下しないとサイリスタ16を停止できない。よ
って短い瞬断後に正規の回復した場合には従来回路のみ
では突入電流の抑制力はない。このため本発明ではこの
第２の場合であってかつ短い瞬断に対しても次のように
して突入電流の抑制力をもたせる。
十分な対策がなされない。すなわち商用交流入力が中断
して入力コンデンサ８の充電電圧が低下しはじめると、
トランジスタ15の動作は出力電圧を確保すべく時比率が
最大の状態になっており、入力コンデンサ８の充電電圧
が相当に低下しないとサイリスタ16を停止できない。よ
って短い瞬断後に正規の回復した場合には従来回路のみ
では突入電流の抑制力はない。このため本発明ではこの
第２の場合であってかつ短い瞬断に対しても次のように
して突入電流の抑制力をもたせる。
本発明によれば、このため上記の従来回路に整流ダイオ
ードスタック２と抵抗３とツエナーダイオード４とフォ
トカプラー５のほか抵抗18とトランジスタ19を含む商用
交流入力を監視してその周波数と同期したパルスを作る
パルス発生回路2Aと、その出力（飛越し記号Ａ）に接続
されるワンショットマルチバイブレータ20とインバータ
21,22,24とナンドゲート23を含むワンショットマルチバ
イブレータ20の設定時間以上リトリガパルス入力がない
と制御回路17を動作させる回路を制御回路17に付加した
駆動回路20Aとが具備される。
ードスタック２と抵抗３とツエナーダイオード４とフォ
トカプラー５のほか抵抗18とトランジスタ19を含む商用
交流入力を監視してその周波数と同期したパルスを作る
パルス発生回路2Aと、その出力（飛越し記号Ａ）に接続
されるワンショットマルチバイブレータ20とインバータ
21,22,24とナンドゲート23を含むワンショットマルチバ
イブレータ20の設定時間以上リトリガパルス入力がない
と制御回路17を動作させる回路を制御回路17に付加した
駆動回路20Aとが具備される。
第２図は第１図の各部動作の信号波形タイミングチャー
トである。第２図において、Vinは商用交流入力Vinの波
形、Vaはパルス発生回路2Aの出力パルス信号Vaの波形、
Vbはインバータ24の出力信号Vbの波形、Vcはワンショッ
トマルチバイブレータ20の出力信号Vcの波形、Vdはイン
バータ22の出力信号Vdの波形、Veはナンドゲート23の出
力信号Veの波形、Vfは制御回路17の出力信号Vfの波形で
ある。第２図により第１図の本発明による上記第２の場
合の商用交流入力の瞬断時の動作について次に説明す
る。第１図のパルス発生回路2Aの整流ダイオードスタッ
ク２と抵抗３とツエナダイオード４とホトカプラ５の回
路で第２図の波形Vinのような商用交流入力Vinを監視
し、正常入力の場合にはホトカプラ５の受光トランジス
タの出力により低圧直流電圧Vccに接続の抵抗18とトラ
ンジスタ19を介して第２図の波形Vaの商用交流入力Vin
の交流周波数に同期したパルス信号Vaが得られる。第２
図の波形Vinの期間τ１は商用交流入力Vinの瞬断を示
す。駆動回路20Aは上記パルス信号Vaを入力としてまず
第２図の波形Vbのインバータ24の出力信号Vbを得る。リ
トリガブルワンショットマルチバイブレータ20はこのイ
ンバータ24の出力信号Vbをトリガパルス入力として第２
図の波形Vcの所定の所定時間の出力信号Vcを出力する。
この出力信号Vcより第２図の波形Vdのインバータ22の出
力信号Vdが得られ、さらにこの出力信号Vdと第１図のイ
ンバータ21の波形Vaの出力信号より第２図の波形Veのナ
ンドゲート23の出力信号Veを得る。この出力信号Veを入
力として電源出力安定化制御回路17はその出力信号Vfを
制御される。すなわち第２図の波形Veの出力信号Veがロ
ーレベル“L"のときに第２図の波形Vfの制御回路17の出
力信号Vfはオフし、逆に出力信号Veがハイレベル“H"の
ときに制御回路17の出力信号Vfはオンする。ただし制御
回路17のソフトスタート機能により第２図の波形Veの出
力信号Veがローレベル“L"からハイレベル“H"になって
も、所定の時間遅れτ３をともなって制御回路17の出力
信号Vfがオンすることになる。また第２図の波形Vfの出
力信号Vfの期間τ２は第２図の波形Vinの商用交流入力V
inに期間τ１の瞬断があっても、瞬断開始時点からの期
間τ２ではワンショットマルチバイブレータ20の所定時
間に対応して瞬断がなかつたように動作して該期間τ２
は許容瞬断時間を意味する。この許容瞬断時間τ２後の
制御回路17の出力信号Vfのオフ期間にスイッチングトラ
ンジスタ15の動作を停止させ、これによりサイリスタ16
の動作が停止して抵抗７が接続されることになり、商用
交流入力瞬断後の回復時の突入電流はその波高値が制限
される。
トである。第２図において、Vinは商用交流入力Vinの波
形、Vaはパルス発生回路2Aの出力パルス信号Vaの波形、
Vbはインバータ24の出力信号Vbの波形、Vcはワンショッ
トマルチバイブレータ20の出力信号Vcの波形、Vdはイン
バータ22の出力信号Vdの波形、Veはナンドゲート23の出
力信号Veの波形、Vfは制御回路17の出力信号Vfの波形で
ある。第２図により第１図の本発明による上記第２の場
合の商用交流入力の瞬断時の動作について次に説明す
る。第１図のパルス発生回路2Aの整流ダイオードスタッ
ク２と抵抗３とツエナダイオード４とホトカプラ５の回
路で第２図の波形Vinのような商用交流入力Vinを監視
し、正常入力の場合にはホトカプラ５の受光トランジス
タの出力により低圧直流電圧Vccに接続の抵抗18とトラ
ンジスタ19を介して第２図の波形Vaの商用交流入力Vin
の交流周波数に同期したパルス信号Vaが得られる。第２
図の波形Vinの期間τ１は商用交流入力Vinの瞬断を示
す。駆動回路20Aは上記パルス信号Vaを入力としてまず
第２図の波形Vbのインバータ24の出力信号Vbを得る。リ
トリガブルワンショットマルチバイブレータ20はこのイ
ンバータ24の出力信号Vbをトリガパルス入力として第２
図の波形Vcの所定の所定時間の出力信号Vcを出力する。
この出力信号Vcより第２図の波形Vdのインバータ22の出
力信号Vdが得られ、さらにこの出力信号Vdと第１図のイ
ンバータ21の波形Vaの出力信号より第２図の波形Veのナ
ンドゲート23の出力信号Veを得る。この出力信号Veを入
力として電源出力安定化制御回路17はその出力信号Vfを
制御される。すなわち第２図の波形Veの出力信号Veがロ
ーレベル“L"のときに第２図の波形Vfの制御回路17の出
力信号Vfはオフし、逆に出力信号Veがハイレベル“H"の
ときに制御回路17の出力信号Vfはオンする。ただし制御
回路17のソフトスタート機能により第２図の波形Veの出
力信号Veがローレベル“L"からハイレベル“H"になって
も、所定の時間遅れτ３をともなって制御回路17の出力
信号Vfがオンすることになる。また第２図の波形Vfの出
力信号Vfの期間τ２は第２図の波形Vinの商用交流入力V
inに期間τ１の瞬断があっても、瞬断開始時点からの期
間τ２ではワンショットマルチバイブレータ20の所定時
間に対応して瞬断がなかつたように動作して該期間τ２
は許容瞬断時間を意味する。この許容瞬断時間τ２後の
制御回路17の出力信号Vfのオフ期間にスイッチングトラ
ンジスタ15の動作を停止させ、これによりサイリスタ16
の動作が停止して抵抗７が接続されることになり、商用
交流入力瞬断後の回復時の突入電流はその波高値が制限
される。
以上のようにして本実施例によれば、従来の抵抗（電流
制限素子）７とその短絡回路（サイリスタ）16を含むス
イッチング電源回路6Aに商用交流入力を監視して商用交
流周波数に同期したパルス信号を発生するパルス発生回
路2Aと、そのパルス信号の有無によりスイッチングトラ
ンジスタ15したがってサイリスタ16を制御して入力コン
デンサ８と直列に抵抗（電流制限素子）７を接続あるい
は抵抗７を短絡させるようにした従来の電源出力安定化
回路17を含む駆動回路20Aとを具備することにより、瞬
断検出が、入力する商用交流周波数に同期したパルス検
出であるから瞬断発生を正確に検出でき、また瞬断検出
後、所定の許容瞬断時間τ２を設けてこの許容時間内で
あれば短絡回路のサイリスタ16を開路させないようにし
たから、頻繁に発生する許容時間内の瞬断による抵抗７
での損失、発熱、或は破損等を防止することができ、負
荷に対しては正常に電力供給を続けることができる。そ
して、商用交流入力の短い瞬断時にも許容瞬断時間τ２
以上あれば必ずトランジスタ15したがってサイリスタ16
の動作を停止させて抵抗７を接続せしめ確実に突入電流
を制限できる。しかも、サイリスタ16の駆動がスイッチ
ングトランジスタ15の作動によりトランス10を介してサ
イリスタ16をゲート駆動するようにしているので、瞬断
回復突入電流は入力コンデンサ８の充電電圧のみであっ
て負荷電力分の重畳がないから、その分突入電流の波高
値を抑えることができる。なお上記実施例では電流制限
素子は抵抗７として説明したが、抵抗に限らずたとえば
サーミスタなどであってもよい。またその短絡回路もサ
イリスタ16としたが、たとえばトライアックやリレーや
トランジスタなどであってもよい。
制限素子）７とその短絡回路（サイリスタ）16を含むス
イッチング電源回路6Aに商用交流入力を監視して商用交
流周波数に同期したパルス信号を発生するパルス発生回
路2Aと、そのパルス信号の有無によりスイッチングトラ
ンジスタ15したがってサイリスタ16を制御して入力コン
デンサ８と直列に抵抗（電流制限素子）７を接続あるい
は抵抗７を短絡させるようにした従来の電源出力安定化
回路17を含む駆動回路20Aとを具備することにより、瞬
断検出が、入力する商用交流周波数に同期したパルス検
出であるから瞬断発生を正確に検出でき、また瞬断検出
後、所定の許容瞬断時間τ２を設けてこの許容時間内で
あれば短絡回路のサイリスタ16を開路させないようにし
たから、頻繁に発生する許容時間内の瞬断による抵抗７
での損失、発熱、或は破損等を防止することができ、負
荷に対しては正常に電力供給を続けることができる。そ
して、商用交流入力の短い瞬断時にも許容瞬断時間τ２
以上あれば必ずトランジスタ15したがってサイリスタ16
の動作を停止させて抵抗７を接続せしめ確実に突入電流
を制限できる。しかも、サイリスタ16の駆動がスイッチ
ングトランジスタ15の作動によりトランス10を介してサ
イリスタ16をゲート駆動するようにしているので、瞬断
回復突入電流は入力コンデンサ８の充電電圧のみであっ
て負荷電力分の重畳がないから、その分突入電流の波高
値を抑えることができる。なお上記実施例では電流制限
素子は抵抗７として説明したが、抵抗に限らずたとえば
サーミスタなどであってもよい。またその短絡回路もサ
イリスタ16としたが、たとえばトライアックやリレーや
トランジスタなどであってもよい。
第３図は本発明によるスイツチング電源回路の突入電流
防止回路の他の実施例を示す部分回路図である。本実施
例は本発明の第１図と同様のスイッチング電源回路への
他の適用例で、2Bはパルス発生回路、6Bは第１図と同様
のスイッチング電源回路（従来回路）の入力部、25はト
ランス、26は整流ダイオードスタック、27,28,29は抵
抗、30はトランジスタである。なお各図面を通じて同一
符号または記号は同一または相当部分を示すものとす
る。第３図のパルス発生回路2Bは第１図のパルス発生回
路2Aが１−２次回路間の絶縁のためにホトカプラ５を用
いたのに対してトランス25を用いて同一目的を達成して
いる。その他は第１図と同様である。上記の２つの実施
例はスイッチング電源回路への適用例であるが、本発明
はこれに限らず一般的に商用交流などを入力するコンデ
ンサインプット型回路であれば同様に適用可能である。
防止回路の他の実施例を示す部分回路図である。本実施
例は本発明の第１図と同様のスイッチング電源回路への
他の適用例で、2Bはパルス発生回路、6Bは第１図と同様
のスイッチング電源回路（従来回路）の入力部、25はト
ランス、26は整流ダイオードスタック、27,28,29は抵
抗、30はトランジスタである。なお各図面を通じて同一
符号または記号は同一または相当部分を示すものとす
る。第３図のパルス発生回路2Bは第１図のパルス発生回
路2Aが１−２次回路間の絶縁のためにホトカプラ５を用
いたのに対してトランス25を用いて同一目的を達成して
いる。その他は第１図と同様である。上記の２つの実施
例はスイッチング電源回路への適用例であるが、本発明
はこれに限らず一般的に商用交流などを入力するコンデ
ンサインプット型回路であれば同様に適用可能である。
以上のように本発明によれば、商用交流を入力とするコ
ンデンサインプット型回路において、瞬断発生を正確に
検出でき、許容瞬断時間内においては電流制限素子の損
失、発熱等を防ぎ負荷に対して正常に電力供給を続ける
ことができ、瞬断が許容瞬断時間以上であれば、瞬断回
復時の突入電流の波高値を確実に抑えることができ、特
に短絡回路の構成上、瞬断回復突入電流は入力コンデン
サの充電電流のみであって負荷電力分の重畳がないから
その分突入電流の波高値を抑制できるので、電流サージ
による回路素子の破壊や劣化を防止できる効果がある。
ンデンサインプット型回路において、瞬断発生を正確に
検出でき、許容瞬断時間内においては電流制限素子の損
失、発熱等を防ぎ負荷に対して正常に電力供給を続ける
ことができ、瞬断が許容瞬断時間以上であれば、瞬断回
復時の突入電流の波高値を確実に抑えることができ、特
に短絡回路の構成上、瞬断回復突入電流は入力コンデン
サの充電電流のみであって負荷電力分の重畳がないから
その分突入電流の波高値を抑制できるので、電流サージ
による回路素子の破壊や劣化を防止できる効果がある。
第１図は本発明による突入電流防止回路の一実施例を示
す回路図、第２図は第１図の各部信号波形タイミングチ
ャート、第３図は本発明による他の実施例を示す部分回
路図である。 １……入力プラグ、2A,2B……パルス発生回路、２……
整流ダイオードスタック、３……抵抗、４……ツエナダ
イオード、５……ホトカプラ、6A……スイッチング電源
回路、６……整流ダイオードスタック、７……電流制限
素子（抵抗）、８……入力コンデンサ、10……トラン
ス、15……スイッチングトランジスタ、16……短絡回路
（サイリスタ）、17……電源出力安定化制御回路、20A
……駆動回路、20……ワンショットマルチバイブレー
タ、25……トランス。
す回路図、第２図は第１図の各部信号波形タイミングチ
ャート、第３図は本発明による他の実施例を示す部分回
路図である。 １……入力プラグ、2A,2B……パルス発生回路、２……
整流ダイオードスタック、３……抵抗、４……ツエナダ
イオード、５……ホトカプラ、6A……スイッチング電源
回路、６……整流ダイオードスタック、７……電流制限
素子（抵抗）、８……入力コンデンサ、10……トラン
ス、15……スイッチングトランジスタ、16……短絡回路
（サイリスタ）、17……電源出力安定化制御回路、20A
……駆動回路、20……ワンショットマルチバイブレー
タ、25……トランス。
Claims (1)
- 【請求項１】商用交流入力を整流手段を介して入力コン
デンサに入力し負荷電力をスイッチング素子及びトラン
スを介して出力するコンデンサインプット型回路におい
て、上記整流手段と入力コンデンサ間に該入力コンデン
サと直列に接続される電流制限素子と、該電流制限素子
と並列に設けられ上記トランスを介してゲート駆動され
る短絡回路と、上記商用交流入力を監視して正常時に該
商用交流周波数に同期したパルスを発生するパルス発生
回路と、該パルスを入力して該パルス入力がなくなった
時点から所定時間経過した時点で上記スイッチング素子
の作動を停止させるとともに該パルス入力が再開した時
点から所定時間遅れをもって上記スイッチング素子の作
動を開始させる駆動回路とを具備して成る突入電流防止
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60273212A JPH0681496B2 (ja) | 1985-12-06 | 1985-12-06 | 突入電流防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60273212A JPH0681496B2 (ja) | 1985-12-06 | 1985-12-06 | 突入電流防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62135269A JPS62135269A (ja) | 1987-06-18 |
| JPH0681496B2 true JPH0681496B2 (ja) | 1994-10-12 |
Family
ID=17524660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60273212A Expired - Lifetime JPH0681496B2 (ja) | 1985-12-06 | 1985-12-06 | 突入電流防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681496B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02250670A (ja) * | 1989-03-23 | 1990-10-08 | Toko Inc | スイッチング電源 |
| US5886892A (en) * | 1997-12-05 | 1999-03-23 | Hewlett-Packard Company | Power supply with improved inrush circuit for limiting inrush current |
| FR3034922A1 (fr) | 2015-04-07 | 2016-10-14 | St Microelectronics Tours Sas | Circuit de commande d'un pont redresseur |
| US10483869B1 (en) | 2018-07-13 | 2019-11-19 | Stmicroelectronics Ltd | Power conversion circuit having inrush current limiting resistor bypass |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56141585U (ja) * | 1980-03-27 | 1981-10-26 | ||
| JPS5892015A (ja) * | 1981-11-27 | 1983-06-01 | Hitachi Ltd | スイツチングレギユレ−タ |
| JPS5910121A (ja) * | 1982-07-05 | 1984-01-19 | 田淵電機株式会社 | スイツチングレギユレ−タの停電検出回路 |
-
1985
- 1985-12-06 JP JP60273212A patent/JPH0681496B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62135269A (ja) | 1987-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2018126058A (ja) | 同期フライバック変換器における使用のための二次コントローラ、電力変換器、および同期フライバック変換器を制御する方法 | |
| JPH08140260A (ja) | 電源装置 | |
| US6493245B1 (en) | Inrush current control for AC to DC converters | |
| JP4379903B2 (ja) | スイッチング電源装置 | |
| JP3401238B2 (ja) | ワールドワイド電源装置 | |
| JP3871671B2 (ja) | スパーク防止機能付き電源供給装置及び方法 | |
| JPH0866021A (ja) | スイッチング電源装置 | |
| JPH0681496B2 (ja) | 突入電流防止回路 | |
| JPH09261958A (ja) | 無停電性スイッチングレギュレータ | |
| JP2006217753A (ja) | 電源装置及び電子機器 | |
| JPH01292790A (ja) | マグネトロン用インバータ電源 | |
| Redl et al. | Overload-protection methods for switching-mode DC/DC converters: Classification/analysis/and improvements | |
| JP3145442B2 (ja) | スイッチング式直流電源装置 | |
| JP3415566B2 (ja) | スイッチング電源装置 | |
| JP2006296111A (ja) | 変圧器 | |
| JP2905908B2 (ja) | 複数出力のスイッチング電源 | |
| JP3134913B2 (ja) | スイッチングデバイス | |
| JPH0564423A (ja) | チヨツパ装置 | |
| JPH0816852B2 (ja) | 電源回路 | |
| JPH01136562A (ja) | インバータ装置の保護回路 | |
| JP2765704B2 (ja) | スィッチングレギュレータの過負荷保護回路 | |
| JPH04351470A (ja) | 直流電源装置 | |
| JP2021097340A (ja) | 半導体駆動装置および電力変換装置 | |
| JPH0284057A (ja) | 直流電源装置 | |
| JP2561673Y2 (ja) | 交流無停電電源装置 |