JPH0897400A - 真空電子線干渉装置 - Google Patents

Abstract

(57)【要約】 【構成】電子線源１とこれに対向する位置に配置された
陽極２に電圧を印加することによって電子を真空中にと
りだす部分と、電子の通る経路に負の電圧を独立に印加
可能な電子の通る孔４を一つ、もしくは複数開けた遮蔽
板３と、孔から放出される電子を収集する電子収集電極
７を一つ、もしくは複数からなり、孔４を電子線源１に
対して負の電圧を印加することにより電子のエネルギが
量子化される程度の大きさにまで変化させることを可能
にし、孔４に印加する負の電圧を変化させることによ
り、電子線干渉効果によって電子収集電極７から得られ
る電流値を変化させ、スイッチ，増幅素子や論理回路を
構成する。 【効果】真空中での電子の干渉効果により室温、放射線
下でも正常に動作可能なスイッチ，増幅素子や論理回路
を構成することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はスイッチ，増幅素子や論
理回路に係わり、特に、高集積化，高速化，機能化に適
する電子波干渉効果を用いた素子に関する。

【０００２】

【従来の技術】従来のスイッチ，増幅素子や論理回路は
全て半導体中に作られていた。また、高集積化，高速
化，多機能化のために電子波干渉効果が用いられてい
る。例えば、特開平5−7005 号公報「干渉効果半導体装
置」がある。すなわち、図５に示す半導体ヘテロ界面に
生じる二次元電子ガスを用いたもので、この装置ではソ
ース領域５２から取り出された電子の通る経路は全て半
導体５１中であり、ゲート電極５３に電圧を印加して電
子の通るポイントコンタクト５４を狭め、この時、電子
がポイントコンタクト５４を通過するときエネルギが量
子化され、左右のポイントコンタクトを通過した電子の
干渉効果により空間的な電子の強度分布が生じる。そし
て、左右のゲート電極５３の印加する電圧の大きさを変
えることにより、左右のポイントコンタクト５４を通る
電子の波長が異なるため、空間的な電子の強度分布が変
化し、その効果を利用してドレイン領域５５から得る電
流量を調節している。

【０００３】

【発明が解決しようとする課題】前記従来技術の干渉効
果半導体装置では、電子の通る経路は全て固体中であ
り、固体中の電子と格子による散乱の影響を避けるた
め、超微細加工，液体ヘリウム温度程度の極低温が必要
であった。また、材料として半導体を用いているため
に、放射線の入射により容易に電荷を発生し、その結果
回路に誤動作が生じるため、放射線に弱いという問題点
があった。

【０００４】

【課題を解決するための手段】前記問題点を解決するた
めに、本発明における電子線装置は、電子線源とこれに
対向して配置された電子を取り出すための陽極と、取り
出された電子の通る経路に置かれた孔の少なくとも一つ
開いた少なくとも一つの遮蔽板と、前記孔を通過した電
子を収集する少なくとも一つの電子収集電極を全て真空
中に構成する。ただし、前記孔の周囲は導電性の物質で
構成、もしくはコーティングされており、前記孔に前記
電子線源に対して独立に、もしくは同時に負の電圧を加
えることが可能であり、その結果、前記孔の電子の通り
うる大きさが電子のエネルギが量子化される程度、さら
には、全く通さなくなる程度にまで変化できるようにす
る。

【０００５】

【作用】図１（ａ）のように電子の通る経路は真空中で
あり、電子線源１と対向して配置された陽極２の後方に
孔４の開いた遮蔽板３と、さらに後方に電子線源１に対
して正の電圧を印加できる電子収集電極７がある。この
とき孔４は電子線源に対して負の電圧を印加可能であ
り、次に説明するように電子の通ることの可能な領域を
電子のエネルギが量子化される程度にまで変化させるこ
とができる。電圧印加により大きさが変化する一辺の長
さがｄの正方形の孔４の場合、正方形の孔のある一辺に
沿った横軸，縦軸をそれぞれｘ軸，ｙ軸とすれば、とり
うる波長は定在波の立つ条件である数１，数２となる
（図１ｂ）。

【０００６】

【数１】λｘ＝２ｄ／ｎｘ （ｎｘ＝１，２，……）

【０００７】

【数２】λｙ＝２ｄ／ｎｙ （ｎｙ＝１，２，……） このときλｘ，λｙはそれぞれｘ軸，ｙ軸方向の定在波
長、ｎｘ，ｎｙはｘ軸，ｙ軸方向の量子数である。実際
の孔の形は正方形とは限らないが、現象の理解のために
は問題はない。また、ｘ軸，ｙ軸に垂直なｚ軸を考え、
電子線源１に対して電子収集電極７に正の電圧Ｖを印加
するとき、フェルミエネルギＥＦからｅＶ（ｅは電子の
素電荷）低いエネルギまでが電流に寄与するので、ｎ
ｘ，ｎｙは数３を満たさなければならない。

【０００８】

【数３】ＥＦ−ｅＶ＜ｈ×ｈ／(８×π×π×ｍ)×(４
×π×π／(ｄ×ｄ)×(ｎｘ×ｎｘ＋ｎｙ×ｎｙ)＋ｋｚ
×ｋｚ）＜ＥＦ ただし、ｈはプランク定数、ｍは電子の質量、ｋｚはｚ
軸方向の波数である。ここで、孔４に印加する電圧の絶
対値を増し、ｄを非常に小さくすれば、この条件を満た
すｎｘ，ｎｙは存在しなくなり、したがって電流は流れ
なくなる。孔が一個でｄが十分小さくｎｘ，ｎｙの取り
うる値が数個であり、それに対応する波長がλ１，λ２
……である場合、異なる波長間で干渉が起こり空間的な
電子の強度分布が生じる。また、印加電圧を変えるとｄ
が変わり、その結果、孔の中の定在波の波長が変わるた
め、空間的な電子の強度分布が変化する。そのため図１
（ｃ）のように孔４に印加する電圧Ｖ４を変えると電子
収集電極７で得られる電流値Ｉが変わり、それを利用し
てスイッチ，増幅素子を構成できる。

【０００９】また、同様の効果から、孔を二個以上設
け、各孔に印加する電圧Ｖ１，Ｖ２……を入力として各
孔の大きさを変化させ、各々から出る電子の干渉の結果
生じる空間的な電子の強度分布を利用し、電子収集電極
から得られる電流値を出力とした論理回路を構成でき
る。

【００１０】さらに、この装置全体の寸法は数μｍで構
成可能であるため超微細加工を必要とせず、さらに電子
は真空中を通るため液体ヘリウム程度の低温や、放射線
対策も不要である。

【００１１】

【実施例】

（実施例１）図１（ａ）に、本発明に係わる第１の実施
例を示す。ただし、全体は１０の−７乘Ｐａ以上の高真
空度の容器に入っている。電界放出型電子線源１に対向
して２μｍ程度離れたところに配置された陽極２に、電
子線源の先端の電場が数Ｖ／ｎｍ程度になるように、正
の高電圧をかけると電子が陽極２に向かって真空中に取
り出される。電圧印加によって加速された電子は陽極２
より後方に進むように陽極２には２μｍ程度の孔が開い
ている。さらに、孔４を開けた厚さ０.１μmのＷの板か
らなる遮蔽板３を電子の通る経路である陽極２の後方に
置く。また、孔４は電界放出型電子線源１に対して負の
電圧を印加することにより電子エネルギが量子化される
程度（図１ｂ）にまで電子の通る領域を小さくすること
や電子の流れを完全に止めることも可能である。このと
き孔４は、加工が容易、かつ、電圧印加で量子準位がで
きるような、直径０.１μｍ 程度の円である。その結
果、孔４を通過した電子の波数は数個に限られるため、
異なる波数の電子の間の干渉効果により空間的な電子の
強度分布が生じる。したがって、孔４に印加する電圧Ｖ
４を変化させることにより、電子線源１から見て遮蔽板
３より後方に一つ置かれた電子収集電極７から得られる
電流値Ｉを変化させることができる(図１ｃ)。このよう
な電流値変化を利用して、スイッチあるいは増幅素子と
して用いられる。電子波の干渉効果を用いているため、
極めて小さな入力信号でも敏感に反応する、あるいは、
極めて増幅率が高い素子が得られる。

【００１２】本実施例では、電子線源として電界放射型
電子線源を用いたが、指向性が良く、輝度が高く、エネ
ルギ幅の狭い電子線源であれば良く、例えば、共鳴トン
ネル効果あるいはＣｓ及びＣｓＯを半導体表面に吸着さ
せ負の電子親和力を利用した電子線源等のエネルギの単
色性の良いものを用いるといっそう効果がある。

【００１３】また、ここでは遮蔽板３としてＷ板を用い
たが導電体であれば、Ａｕ，Ａｌ，Ａｇ，Ｍｇ，Ｍｏ等
の金属でも良く、遮蔽板３としてＳｉＯ₂ ，ＳｉＮ等の
絶縁体を用いても、孔の周囲に前記導電体を真空蒸着等
の手段によりコーティングすれば同様の効果がある。

【００１４】一方、ここでは孔４として直径０.１μｍ
程度の円を用いたが、孔４に印加する電圧により孔４の
中に量子準位ができれば、孔の形状は楕円でも多角形で
も良い。

【００１５】さらに、電子収集電極７を複数個配置すれ
ば、一つの入力に対して複数個に応答するスイッチある
いは増幅素子として用いられる。

【００１６】（実施例２）図２に本発明に係わる第２の
実施例として論理回路を構成するのに必要かつ十分であ
るＮＡＮＤゲートの構成，動作を示す。

【００１７】構成を図２（ａ）に示す。ただし、全体は
１０の−７乘Ｐａ以上の高真空度の容器に入っている。
電界放射型電子線源１に対向して２μｍ程度離れたとこ
ろに配置された陽極２に、電子線源の先端の電場が数Ｖ
／ｎｍ程度になるように、正の高電圧をかけると電子が
陽極２に向かって真空中に取り出される。電圧印加によ
って加速された電子は陽極２より後方に進むように陽極
２には２μｍ程度の孔を開けておく。さらに、孔２４，
２５を開けた厚さ０.１μｍのＳｉＯ₂からなる遮蔽板２
３を電子の通る経路である陽極２の後方に置く。孔２
４，２５の周囲は電圧を印加できるようにＡｕを真空蒸
着によってコーティングしてある。

【００１８】また、遮蔽板２３に開けた孔２４，２５は
それぞれ独立に電圧を印加できるように絶縁体２６で絶
縁してあり、電子線源１に対して負の電圧を印加するこ
とにより電子のエネルギが量子化される程度にまで電子
の通る領域を小さくすることが可能である。このとき孔
２４，２５は、加工が容易、かつ、電圧印加で量子準位
ができるような、直径０.１μｍ 程度の円である。ま
た、絶縁体２６の電子線によるチャージアップを防ぐた
めに、電子線が絶縁体２６に当たらぬよう接地された金
属の遮蔽板（図示略）を絶縁体２６の前方に置いてあ
る。さらに、遮蔽板２３の後方には孔２４，２５を通過
した電子を収集する電子収集電極７を一つ置く。

【００１９】孔２４に電圧Ｖ４を、孔２５に電圧Ｖ５を
印加するとき、Ｖ４及びＶ５が、１.０Ｖと低い(Ｌ）と
きのｚ軸（遮蔽板に垂直な軸）方向の波動関数ψ分布は
図２(ｂ）の曲線２８となり、１.２Ｖと高い（Ｈ）とき
は同図の曲線２９となる。このとき点線の位置に電子収
集電極７があるので、両者の干渉の結果、電子収集電極
７から得られる出力（ＯＵＴ）は図２（ｃ）の表にな
る。これはＮＡＮＤゲートの真理表であり、このゲート
によりあらゆる論理回路が作成可能となる。

【００２０】また、ここでは遮蔽板２３としてＳｉＯ₂
板に孔を開けたものを用いたが、絶縁体であればＳｉＮ
等でも良い。さらに、孔の周囲にＡｕを真空蒸着した
が、導電体であればＡｌ，Ａｇ，Ｍｇ，Ｍｏ，Ｗ等の金
属でも良いし、孔の周囲にコーティングする手段もスパ
ッタ等を用いても良い。

【００２１】ここでは、孔２４，２５として直径０.１
μｍ 程度の円を用いたが、各孔に印加する電圧によ
り、孔の中に量子準位ができれば孔の形状は楕円でも、
多角形でも良い。

【００２２】一方、電子収集電極７を複数個配置すれ
ば、複数のＮＡＮＤゲート等のゲートが作成可能とな
る。

【００２３】（実施例３）基板上に形成する例を図３，
図４に示す。まず、Ｓｉ（１００）基板３１にＳｉＮ層
３２をＣＶＤ法で２.５μｍ の厚さに堆積する（図３
ａ）。次に直径２μｍのレジスト３３を付け、ＳＦ₆ ガ
スでＳｉＮ層３２をプラズマエッチングする（図３
ｂ）。この後、ＫＯＨ：Ｈ₂Ｏ：ＩＰＡ（isopropyl alc
ohol）＝４０：４００：１００の異方性エッチング液を
用いてＳｉ（１００）基板３１に図３（ｃ）のように円
錐状の電子線源３４を形成する。

【００２４】さらにＣＶＤ法でＳｉＯ₂ 層３５(厚さ１.
５μｍ)，Ｗ層３６(厚さ０.３μｍ)，ＳｉＯ₂ 層３７
(厚さ０.５μｍ）を順に堆積する（図３ｄ）。次に、超
音波洗浄でＳｉＮ層３２のマスクを除去し、異方性エッ
チング液で電子線源３４先端を曲率０.１μｍ 以下に最
終加工し、さらにＳｉＯ₂ 層３５，３７の内壁を軽いＨ
Ｆエッチングして、レジスト３８を流し込み、その上に
ＣＶＤ法でＳｉＯ₂ 層３９(厚さ０.１μｍ）を堆積する
（図３ｅ）。

【００２５】次に直径０.１μｍ 程度の孔を二つ開けた
レジスト４０をマスクとしてＨＦ−ＮＨ４ＯＦ混合水溶
液によりＳｉＯ₂ 層３９に孔４１，４２を開ける(図４
ａ)。レジストを除去後それぞれの孔の周囲にＡｕ蒸着
膜４３を二つの孔の開いたマスクを通して蒸着し形成す
る（図４ｂ）。その後、直径２μｍ，厚さ２μｍのレジ
スト４４を堆積(図４ｃ）、さらにＣＶＤ法でＳｉＯ₂
層４５(厚さ１.０μｍ)，Ｗ層４６(厚さ０.０５μ
ｍ），ＳｉＯ₂ 層４７(厚さ０.５μｍ）を順に堆積する
（図４ｄ）。最後にレジスト３８、４４を除去して、図
４（ｅ）のような真空電子線干渉装置が得られる。

【００２６】各電極には引き出し配線が設けられ、これ
を真空容器中で用いる。Ｗ層３６の電極に電子線源３４
に対して３００Ｖ程度の電圧を印加すると、電子線源３
４から電子が放出される。放出された電子は孔４１，４
２を通り、Ｗ層４６の電子収集電極に達する。また、電
子線源３４に対してＡｕ蒸着膜４３に負の電圧を印加す
ることにより孔４１，４２の電子の通りうる大きさを電
子線の干渉効果があらわれる程度にまで変化可能であ
り、その結果、Ｗ層４６の電子収集電極から得られる電
流値を変化させることができる。

【００２７】この素子を基板上に二つ以上集積すること
で所望の回路が得られる。

【００２８】なお、ここでは真空容器中で用いたが、素
子形成後、真空度１０の−７乘Ｐａ以上の高真空中で全
体にふたをすると、極めてコンパクトな回路が得られ
る。

【００２９】

【発明の効果】本発明によれば、電子線源から取り出さ
れた電子の通る経路に、印加電圧によって電子の通りう
る大きさを制御可能な遮蔽板を有する電子線干渉装置
で、電子の通る経路が全て真空中であるように構成され
た装置や、それを組み合わせた装置によって室温，放射
線下でも正常に動作可能なスイッチ，増幅素子や論理回
路を構成できる。

【図面の簡単な説明】

【図１】本発明の一実施例の真空電子線干渉装置の説明
図。

【図２】本発明の真空電子線干渉装置でＮＡＮＤゲート
を構成した実施例を示す説明図。

【図３】本発明の一実施例の真空電子線干渉装置の製作
工程を示す断面図。

【図４】本発明の一実施例の真空電子線干渉装置の製作
工程を示す断面図。

【図５】従来の電子干渉素子の説明図。

【符号の説明】

１…電界放射型電子線源、２…陽極、３…遮蔽板、４…
孔、７…電子収集電極。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡本 政邦 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 北川 明弘 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内

Claims (7)

【特許請求の範囲】
1. 【請求項１】電子線源とこれに対向して配置された陽極
   と、前記電子線源から放出された電子の通る経路に電子
   の通る孔が少なくとも一つ開いた遮蔽板を少なくとも一
   つ置き、さらに、前記遮蔽板の後方に電子収集電極を少
   なくとも一つ有する電子線装置において、前記孔の周囲
   は導電性の物質で構成、もしくはコーティングされてお
   り、各孔に前記電子線源に対して負の電圧を独立に、も
   しくは同時に加えることにより、前記孔の電子の通るこ
   とができる有効的な大きさを電子のエネルギが量子化さ
   れる程度、電子を全く通さなくする程度にまで変化させ
   ることが可能であり、さらに、前記電子線源から放出さ
   れた電子の通る経路は全て真空中であることを特徴とす
   る真空電子線干渉装置。
2. 【請求項２】請求項１において、前記遮蔽板に開けた孔
   に電圧を印加する手段と、前記電子収集電極に入る電流
   の検出手段からなり、前記孔に電圧を印加し、前記孔の
   電子の通ることのできる有効的な大きさを電子のエネル
   ギが量子化される程度以下にすることによって、前記電
   子収集電極から得られる電流値を変化させ出力とする信
   号処理機能を設けた真空電子線干渉装置。
3. 【請求項３】請求項１または請求項２において、電界放
   出効果、もしくは共鳴トンネル効果等を利用した電子線
   源を使用する真空電子線干渉装置。
4. 【請求項４】請求項１，２または３において、前記電子
   線源先端と前記陽極との距離が0.0〜５.０μｍ であ
   り、前記電子線源から見て前記陽極より後方０.１〜５.
   ０μｍの距離に前記遮蔽板を有し、前記遮蔽板は０.０
   １〜２.０μｍの厚さであり、さらに後方０.１〜５.０
   μｍに前記電子収集電極を有する真空電子線干渉装置。
5. 【請求項５】請求項１，２，３もまたは４において、遮
   蔽板がＳｉＯ₂ 等の絶縁体から成り、前記遮蔽板に開け
   た孔に電圧を加えられるよう、前記孔の周囲にＡｕ，Ａ
   ｌ，Ａｇ，Ｍｇ，Ｍｏ，Ｗ等の導電体材料膜を蒸着等の
   手段で設けた、もしくは、遮蔽板そのものが前記導電体
   から構成されている真空電子線干渉装置。
6. 【請求項６】請求項１，２，３，４または５において、
   遮蔽板に開けた孔の形状が円，楕円、もしくは、多角形
   であり、円の直径，楕円の長軸，短軸，多角形の一辺，
   対角線の長さが０.０１〜２.０μｍである真空電子線干
   渉装置。
7. 【請求項７】基板表面上に電子線源を構成する工程と、
   前記電子線源に対向する位置に陽極を形成する工程と、
   前記陽極の後方に電子の通ることの可能な、導電性の物
   質で構成、もしくはコーティングされた孔が少なくとも
   一つ開いた遮蔽板を少なくとも一つ形成する工程と、さ
   らに後方に電子収集電極を少なくとも一つ形成する工程
   とを有することを特徴とする真空電子線干渉装置の製造
   方法。