JPH088979A - ディジタル伝送システム - Google Patents

ディジタル伝送システム

Info

Publication number
JPH088979A
JPH088979A JP6140350A JP14035094A JPH088979A JP H088979 A JPH088979 A JP H088979A JP 6140350 A JP6140350 A JP 6140350A JP 14035094 A JP14035094 A JP 14035094A JP H088979 A JPH088979 A JP H088979A
Authority
JP
Japan
Prior art keywords
data
transmission
transmission line
exclusive
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6140350A
Other languages
English (en)
Inventor
Hideyuki Sakata
秀幸 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6140350A priority Critical patent/JPH088979A/ja
Publication of JPH088979A publication Critical patent/JPH088979A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】 【目的】ノンフレームのデータでもその変化点の有無に
よる伝送路監視ができるようにすること。 【構成】送信側と受信側との間を結ぶ伝送路3の監視を
所定の監視期間における監視対象信号中のパルス変化を
監視することで行う伝送路監視装置を受信側に設けて構
成したディジタル伝送システムにおいて、送信側10に、
伝送するデータに同期するクロックを用いて原データ中
の0の連続もしくは1の連続を壊す符号化手段12を設け
てこの符号化手段を介してデータを伝送路に送出すると
共に、受信側20には伝送路監視装置としてこの伝送路か
らの伝送データによりトリガされ、トリガ後の所定時間
経過時に出力を異常検知出力として発生するリトリガブ
ル動作のパルス発生手段22を設けまた伝送路を介して得
たデータを符号化前の原データに復元する復元手段21を
設ける。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はディジタル信号を通信す
るディジタル伝送システムにかかわり、特に伝送路の監
視のための伝送路監視装置がノンフレームのデータ伝送
に際しても支障なく監視動作を実施できるようにしたデ
ィジタル伝送システムに関するものである。
【0002】
【従来の技術】従来のディジタル通信システムでは、伝
送路の監視のために、データの有無を監視している。こ
のデータの有無の監視は送信側でデータにフレームビッ
トを付加してある場合、受信側で、そのフレームビット
の変化点の有無を監視することで行われる。
【0003】図12(a)はフレームビット付のデータ
の一例であり、周期T毎に“01”なるフレームビット
が付加されている。このように、データのフレームビッ
トが付加されている場合、例えば、データがオール零
(ALL ZERO)あるいはオール1(ALL ON
E)であっても、必ず、“0”から“1”への変化点が
周期T毎に現われる。よって、受信装置側にデータの変
化点を監視できる回路、例えば、ワンショットマルチバ
イブレータ(単安定マルチバイブレータ)などのような
パルス幅を自由に変えることができるトリガ発振器を用
い、変化点が生じたならばパルスを発生させるようにす
ることで伝送路監視を簡単に監視できる。
【0004】図12(b)にワンショットマルチバイブ
レータIC(集積回路)を用いた従来構成例を、また、
図13に図12(b)の動作を示すタイミングチャート
を示す。
【0005】図12(b)において、1は送信装置、3
は伝送路、4は受信装置、5はワンショットマルチバイ
ブレータICであり、ディジタル伝送システムにおける
従来の伝送路監視装置は、図12(b)に示すように、
ワンショットマルチバイブレータIC(集積回路、例え
ば、型番HC4538のC-MOS 型ICなど)5を伝送路3から
の入力段に用いて構成している。ワンショットマルチバ
イブレータIC 5は時定数回路として抵抗R1とコン
デンサC1からなる回路を接続してあり、クロック入力
端子に伝送路3を接続して、この伝送路3を伝送されて
くるデータをトリガとして、動作してパルスを発生す
る。
【0006】ワンショットマルチバイブレータIC 5
は図13(a)に示すように、伝送路3を伝送されてく
るデータの負方向変位、すなわち、ディジタル信号が
“1”から“0”に変化する際の信号の前縁をトリガと
して、図13(b)に示すように動作し、上記時定数回
路で設定された時間td 対応のタイムラグを置いてパル
スを発生する。
【0007】このように、ワンショットマルチバイブレ
ータIC 5は伝送路3の伝送データの負方向変位をト
リガとし、上記時定数回路で設定された時間td 対応の
タイムラグを置いて動作するが、当該ワンショットマル
チバイブレータIC 5はリトリガブル(トリガを受け
る毎に最初から動作し直す再起動型)であり、リトリガ
されると、この時点から時間td 対応のタイムラグを置
いて動作する。
【0008】このような構成となっているので、伝送路
3に断線等の障害が生じて伝送不能となったとき、ワン
ショットマルチバイブレータIC 5の出力は常に
“0”、それ以外は常に“1”となり、伝送路の監視が
できる。
【0009】しかし、このようなデータの変化点(トリ
ガ点)で、伝送路3の状態を監視する方式の場合は、伝
送されるデータが図12(a)のように、フレームビッ
トの付加されている形式であるならば良いが、ノンフレ
ームのデータを伝送する場合では伝送路の監視ができな
くなると云う問題が生じる。つまり、ノンフレームのデ
ータデータの場合、時として伝送データがオール零や、
オール1である場合があり、このような場合に、伝送デ
ータがオール零や、オール1の状態であるのか、伝送路
の障害なのか判別できない。
【0010】
【発明が解決しようとする課題】上述の如く、ディジタ
ル伝送システムにおける伝送路監視は、リトリガブルな
ワンショットマルチバイブレータを用いて行っている。
これはリトリガブルなワンショットマルチバイブレータ
はリトリガにより、パルス発生時点が先延ばしになるよ
うに動作する性質を利用しており、伝送データの変化点
毎にリトリガを行うようにし、フレームビット付の伝送
データは定期的に必ずビット内容の変化を伴うことか
ら、これを利用してデータの変化が生じる毎にリトリガ
を行うことで、伝送データ伝送されている状態の時はワ
ンショットマルチバイブレータのタイムラグの範囲で繰
り返しリトリガされることでワンショットマルチバイブ
レータから出力が出ないようにすると共に、伝送路が切
断されるとその後、リトリガはかからなくなることを利
用して異常検出ができるようにしている。
【0011】しかしながら、このワンショットマルチバ
イブレータの出力を以て状態監視する従来方式では、デ
ータの変化点の有無で伝送路の監視を行うため、ノンフ
レームのデータを伝送する場合にはオール零(ALL
“0”)や、オール1(ALL “1”)のデータと、伝送
路の障害(断線)との区別がつかず、伝送路の監視がで
きないと云う問題点があった。
【0012】そこで、この発明の目的とするところは、
この問題を解消してノンフレームのデータでもデータの
変化点の有無による伝送路の監視ができるようにした伝
送路監視装置を提供することにある。
【0013】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次のように構成する。すなわち、送信側と
受信側との間を結ぶ伝送路の異常検知を、所定の監視期
間における伝送路伝送データ信号中のパルス変化を監視
することにより行う伝送路監視装置を受信側に設けて構
成したディジタル伝送システムにおいて、送信側に、伝
送するデータに同期するクロック信号を用いて原データ
中の0の連続もしくは1の連続を壊す符号化手段を設け
てこの符号化手段を介してデータを伝送路に送出すると
共に、受信側には前記伝送路監視装置としてこの伝送路
からの伝送データによりトリガされ、トリガ後の所定時
間経過時に出力発生動作して異常検知出力を発生するリ
トリガブル動作のパルス発生手段を設け、また、伝送路
を介して得たデータを符号化前の原データに復元する復
元手段とを設けて構成する。
【0014】また、前記符号化手段および復元手段は排
他的論理和回路を用い構成し、前記符号化手段の排他的
論理和回路には前記原データと前記クロック信号との排
他的論理和結果を出力させると共に、復元手段の排他的
論理和回路には前記伝送路から受信したデータと前記ク
ロック信号との排他的論理和結果を出力させる構成とす
ることを特徴とする。
【0015】更には、前記符号化手段および復元手段は
排他的ノア論理回路を用い構成し、前記符号化手段の排
他的ノア論理回路には前記原データと前記クロック信号
との排他的ノア論理結果を出力させると共に、復元手段
の排他的ノア論理回路には前記伝送路から受信したデー
タと前記クロック信号との排他的ノア論理結果を出力さ
せる構成とすることを特徴とする。
【0016】
【作用】上記の構成において、送信側では送信する原デ
ータを符号化手段を介して伝送路に送出するが、符号化
手段は伝送路中での伝送するデータに同期するクロック
信号を用いて原データ中の“0”の連続もしくは“1”
の連続を壊す符号化を行う。そして、受信側ではこれを
復元手段により復号して原信号を得るが、一方、受信側
には伝送路監視装置として、リトリガブル動作のパルス
発生手段が設けてあり、伝送路からの伝送データにより
トリガされ、トリガ後の所定時間経過時に出力発生動作
して異常検知出力を発生する。
【0017】伝送されるデータは符号化手段により、原
データにおいて“0”や“1”が連続するような場合で
も、クロック信号に同期して内容が変化する符号化を施
しており、従って、原データがたとえ“1”の連続、あ
るいは“0”の連続であっても交番変化するデータの形
式となる。従って、パルス発生手段はデータが正常に伝
送されている限り、繰り返しリトリガされ、伝送路がし
ゃ断された場合にはリトリガされなくなるので、異常検
出出力を発生することになる。
【0018】従って、本発明によれば、ノンフレームの
データでもデータの変化点の有無による伝送路の監視が
できるようになり、また、送信側から受信側に対するデ
ータの正常な授受も行える。
【0019】また、本発明は、送信側に入って来る原デ
ータを出力する段階でクロックと排他的論理和(EXO
R)または排他的ノア(EXNOR)をとって出力する
ことにより構成した。受信側にはデータの変化点を監視
して変化点の有無による異常検知をできる回路とEXO
RまたはEXNORあるいはフリップフロップを用意す
る。
【0020】本発明では送信側に入って来る原データを
出力する段階で、クロックと排他的論理和(EXOR)
または排他的ノア(EXNOR)をとって出力している
ので、原データにオール零(ALL “0”)あるいはオー
ル1(ALL “1”)と云った変化の無いデータが入って
来ても伝送路に出て行く符号化された送出データ(伝送
データ)は同一種のビット内容のデータが連続すること
なく、常に交番を繰り返すため、受信側ではワンショッ
トマルチバイブレータのようなもので、データの変化点
のみを監視していれば、伝送路の監視ができる。
【0021】また、送信側で原データとクロックについ
て、排他的論理和(EXOR)もしくは排他的ノア(E
XNOR)をとられたデータは、受信側にEXORもし
くはEXNORかフリップフロップを設けることによ
り、原データを再現できる。
【0022】従って、本発明によれば、ノンフレームの
データでもデータの変化点の有無による伝送路の監視が
できるようにした伝送路監視装置を有するディジタル伝
送システムを提供することができる。
【0023】
【実施例】以下、本発明の一実施例について、図面を参
照して説明する。 (第1の実施例)図1は本発明の第1実施例を示すブロ
ック図であり、本発明を適用したディジタル通信システ
ムの全体構成を示すブロック図である。図中、10は送
信装置、20は受信装置、3は伝送路である。送信装置
10は送信対象である原データの伝送路3への送出のた
めの装置であり、原データを符号化して得たデータを伝
送データとし、この伝送デ−タと該伝送データの1/2
の周期を有する伝送クロックを出力するもので、少なく
とも送信制御部11と送信データ変換回路12を有して
いる。
【0024】送信制御部11は伝送データの伝送路3へ
の送出を制御するものであり、送信データ変換回路12
はこの送信制御部11から出力される伝送データを伝送
クロックに同期して交番データに変換する(伝送クロッ
クに同期してそのクロック毎にビット値が変わるデー
タ)送信データ変換回路とを有している。伝送路3には
送信データ変換回路12からの出力と伝送クロックが送
り出される。なお、伝送クロックは伝送データの2倍で
あり、伝送クロックと伝送データは互いに同期関係にあ
るものとする。
【0025】また、受信装置20は伝送路3を介して伝
送されてきたデータを受信して取り込むものであり、受
信データ変換回路21、監視回路22、受信制御部23
を有している。
【0026】受信データ変換回路21は伝送路3を介し
て伝送されてきたデータを元のデータに変換するための
回路であり、監視回路22は伝送路3からの受信データ
の信号状態を監視して信号変化が所定時間を越えても生
じない時に、異常検知出力を発生するものである。ま
た、受信制御部23は受信データ変換回路21の出力す
る信号(データ)を受信制御して取り込むための受信部
である。
【0027】このような構成の本装置は送信装置10側
において、送信したいデータである原データを所定の送
信レートに変換して送信制御部11から伝送クロックと
共に送出するが、この送信制御部11の出力段には送信
データ変換回路12が設けてあり、この送信データ変換
回路12は送信制御部11からの送信データと伝送クロ
ックとを受けて交番信号に変換する。つまり、伝送クロ
ックに同期してそのクロック毎にビット値が変わるデー
タに変換し(符号化し)、これを伝送データとして伝送
路3へと出力する。
【0028】一方、受信装置20側では伝送路3を介し
て伝送クロックと、この交番信号化されたデータ(伝送
データ)とを受け、受信データ変換回路21は伝送クロ
ックに同期してそのクロック毎に受信データ(伝送デー
タ)を元のデータに戻す。すなわち、復号化する。そし
て、受信データ変換回路21はこの復号化したデータを
監視回路22と受信制御部23に与える。受信制御部2
3ではこのデータと伝送クロックを受けてデータの取り
込みを行う。
【0029】また、監視回路22では伝送路3の伝送デ
ータを受けて信号の状態変化を監視し、所定時間を越え
ても信号状態が変化しないときは検知結果として異常検
知出力を発生する。
【0030】この結果、原データのデータ列にオール
“0”やオール“1”が続くような場合でも、監視がで
きるようになり、伝送路の切断等の異常は発生と区別で
きるようになる。
【0031】図2は図1のシステムの要部構成例を具体
的に示した回路図であり、本発明の第1実施例としての
回路図である。図2において、10は送信装置であり、
12は送信データ変換回路であって、この図ではエクス
クルーシブオア(排他的論理和回路)EXOR1を使用
して構成している。EXOR1は送信制御部11からの
送信データDATAと伝送クロックCLK とを入力とし、これ
らの排他的論理和を求めて出力とするものである。
【0032】20は受信装置であり、21は受信データ
変換回路、22は監視回路であり、受信データ変換回路
21はこの例の場合、エクスクルーシブオア(排他的論
理和回路)EXOR2を使用している。この排他的論理
和回路EXOR2は伝送路3からの伝送データと伝送ク
ロックとを入力とし、これらの排他的論理和を求めて出
力とするものである。
【0033】また、監視回路22はワンショットマルチ
バイブレータMMを用いて構成してあり、出力パルスを
監視結果の信号すなわち、警報信号として出力する構成
である。
【0034】図3は図2の回路動作を示すタイミングチ
ャートであり、これを参照して説明する。このような構
成の本装置は、送信装置10内の原データA(図3
(a))と伝送クロックB(図3(b)のCLK )を伝送
路3に送信する直前のところでEXOR1により、原デ
ータAと伝送クロックBの排他的論理和がとられ、その
排他的論理和の結果が伝送データとして伝送路3に出力
される。排他的論理和は2つの入力が異なる場合に、論
理“1”、2つの入力が同じ場合に論理“0”を出力す
るものである。そして、図3の(a),(b)に示すよ
うに、伝送クロックBが伝送データ(送出データ)Cの
正数倍であるとすると、伝送データの1ビットあたりの
伝送期間よりクロックの方の変化が速いので、伝送デー
タの1ビットあたりの伝送期間内に必ず信号状態が変化
するかたちとなり、これにより、伝送路3には図3の
(c)のようなデータCが送出される。
【0035】一方、受信装置20側では伝送路3を介し
て送られてきた伝送データ(送出データ)および伝送ク
ロックをEXOR2を介して取り込む。EXOR2は伝
送データと伝送クロックとの排他的論理和をとる。この
結果、EXOR2からは原データが復元されて得られる
(図3(d)の再生データD参照)。
【0036】また、受信装置20側では伝送路3を介し
て送られてきたデータを監視回路22を構成するワンシ
ョットマルチバイブレータMMにも入力する。ワンショ
ットマルチバイブレータMMはパルス幅を自由に変える
ことができるリトリガブル単安定発振器である。すなわ
ち、リトリガとはトリガされてからある設定時間を経過
した時点でパルスを発生するワンショットマルチバイブ
レータにおいて、トリガをする毎にその時点から設定時
間経過時点でパルスを発生するように動作する再起動動
作機能であり、従って、ワンショットマルチバイブレー
タMMの動作時点を伝送データの数ビット程度の設定時
間(タイミングチャートはパルス幅の設定を3クロック
分として記してある)にしておくと、最後のトリガが与
えられてから当該設定時間経過時点でパルス(図3の
(e)E参照、図3では負レベル出力)を発生するよう
になり、伝送路3が正常である期間は検出出力は発生し
ないようになる(図3では正レベル出力状態)。なお、
図3の(e)では“1”が正常、“0”が異常である。
【0037】このように、送信側に排他的論理和回路を
設けて送信データとこれよりレートの速い伝送クロック
との排他的論理和をとることで符号化し、原データに変
化がなくとも必ず送信データの各ビット期間内で状態変
化が起きる形態にデータ変換処理し、これを伝送データ
として伝送路で伝送すると共に、受信側でも排他的論理
和回路を設けて送信されてきたデータと伝送クロックと
の排他的論理和をとることで、データを元のデータに復
元するようにし、また、受信側に伝送路の監視回路とし
てリトリガブルなワンショットマルチバイブレータMM
を設けて、伝送路を伝送されてきた前記データ変換処理
されたデータにより、このワンショットマルチバイブレ
ータをトリガし、リトリガの設定時間を越えてデータの
状態変化がないときにこのワンショットマルチバイブレ
ータから出力を発生することで、検出結果としての異常
検出信号を得るようにしたので、ノンフレームのデータ
でもデータの変化点の有無による伝送路の監視ができる
ようになる。
【0038】(第2の実施例)図4は受信装置20側の
受信データ変換回路21の構成を第1の実施例の場合と
異なる構成とした別の実施例である。送信装置10側の
構成は図2と同じであるが、受信データ変換回路21は
フリップフロップFFおよび遅延線DLで構成してあ
る。
【0039】伝送路3からの伝送データはフリップフロ
ップFFのD入力端子に入力されるようにし、伝送路3
からの伝送クロックは遅延線DLを介してフリップフロ
ップFFのクロック入力端子に入力される構成としてあ
る。フリップフロップFFはDフリップフロップであ
り、クロック入力端子のクロックに同期して動作するこ
とになる。なお、遅延線DLは入力信号の位相を例えば
135°±180N°(但し、Nは整数)遅延させるよ
うに設定してある。
【0040】図5は図4の回路の動作を示すタイミング
チャートである。このタイミングチャートに従って図4
の回路の動作を説明する。伝送路3を伝送されて来たデ
ータC(図5の(c))はフリップフロップFFのD入
力端子に入力され、一方、伝送クロック(図5(b)の
CLK )は遅延線DLを介してフリップフロップFFのク
ロック入力端子に入力されてフリップフロップFFを動
作させる。
【0041】この結果、フリップフロップFFは遅延線
DLにより位相を135°±180N°(但し、Nは整
数)ずらしたクロックで、入力データである伝送データ
をラッチすることになり、これにより、図5の(e)の
ようにデータを再生できる。図5のタイミングチャート
のI部拡大図を図6に示す。
【0042】また、伝送路3の監視方法は図2で説明し
たものと動作は変わりはない。 (第3の実施例)第3の実施例は送信装置10側の送信
データ変換回路12および受信装置20側の受信データ
変換回路21の構成を上述の実施例における排他的論理
和回路(EXOR1,EXOR2)から排他的ノア論理
回路(EXNOR1,EXNOR2)に置き換えて構成
したものであり、図7にその詳細を示す。また、図8に
図7の構成の動作タイミングチャートを一例として示
す。
【0043】図7において、10は送信装置であり、1
2は送信データ変換回路であって、この図ではエクスク
ルーシブノア(排他的ノア論理回路)EXOR1を使用
して構成している。EXNOR1は送信制御部11から
の伝送データDATAと伝送クロックCLK とを入力とし、こ
れらの排他的ノア論理を求めて出力とするものである。
【0044】20は受信装置であり、21は受信データ
変換回路、22は監視回路であり、受信データ変換回路
21はこの例の場合、エクスクルーシブノア(排他的ノ
ア論理回路)EXNOR2を使用している。このEXN
OR2は伝送路3からの伝送データと伝送クロックとを
入力とし、これらの排他的ノア論理を求めて出力とする
ものである。
【0045】また、監視回路22はワンショットマルチ
バイブレータMMを用いて構成してあり、出力パルスを
監視結果の信号すなわち、警報信号として出力する構成
である。
【0046】この実施例では送信装置10内の原データ
A(図8(a))と伝送クロックB(図8(b))とを
伝送路3に送信する直前のところでEXNOR1により
排他的ノア論理をとることにより、伝送路3には図8
(c)のような伝送データCが送出される。
【0047】排他的ノア論理は2つの入力が異なる場合
に、論理“0”、2つの入力が同じ場合に論理“1”を
出力するものである。そして、図3の(a),(b)に
示すように、伝送クロックBが伝送データAの2倍であ
るとすると、伝送データの1ビットあたりの伝送期間よ
り伝送クロックの方の変化が速いので、伝送データの1
ビットあたりの伝送期間内に必ず信号状態が変化するか
たちとなり、これにより、伝送路3には図8の(c)の
ような伝送データ(送出データ)Cに符号化されて送出
される。
【0048】一方、受信装置20側では伝送路3を介し
て送られてきたデータおよび伝送クロックをEXNOR
2を介して取り込む。EXNOR2は受信データと伝送
クロックとの排他的ノア論理をとる。この結果、EXN
OR2からは原データが復元されて得られる(図8の
(d)D参照)。
【0049】また、受信装置20側では伝送路3を介し
て送られてきたデータを監視回路22を構成するワンシ
ョットマルチバイブレータMMにも入力する。ワンショ
ットマルチバイブレータMMはパルス幅を自由に変える
ことができるリトリガブル単安定発振器である。
【0050】すなわち、リトリガとはトリガされてから
ある設定時間を経過した時点でパルスを発生するワンシ
ョットマルチバイブレータにおいて、トリガをする毎に
その時点から設定時間経過時点でパルスを発生するよう
に動作する再起動動作機能であり、従って、ワンショッ
トマルチバイブレータMMの動作時点を伝送データの数
ビット程度の設定時間(タイミングチャートはパルス幅
の設定を3クロック分として記してある)にしておく
と、最後のトリガが与えられてから当該設定時間経過時
点でパルス(図8の(e)参照、図3では負レベル出
力)を発生するようになり、伝送路が正常である期間は
検出出力は発生しないようになる(図8では正レベル出
力状態)。なお、図8の(e)では“1”が正常、
“0”が異常である。
【0051】本実施例では送信データ(原データ)と伝
送クロックとを排他的ノア論理を取ってから送信してい
るため、伝送路に送出されるデータCは原データが図8
の(a)のように、“0”が連続したり、“1”が連続
したものとなっていても、交番波形となる。
【0052】従って、受信装置20側にパルス幅を自由
に変えることができるリトリガブル単安定発振器である
ワンショットマルチバイブレータ5を設けることにより
(タイミングチャートはパルス幅の設定を3クロック分
として記してある)、伝送路3の監視ができる。そし
て、データの再生は受信装置20の入力部にEXNOR
を設けることにより、簡単に実施できるから、実施にあ
たって問題もない。
【0053】このように、送信側に排他的ノア論理回路
を設けて送信データとこれよりレートの速い伝送クロッ
クとの排他的ノア論理をとることで、データに変化がな
くとも必ず送信データの各ビット期間内で状態変化が起
きる形態にデータ変換処理し、これを伝送路で伝送する
と共に、受信側でも排他的ノア論理回路を設けて送信さ
れてきた伝送データと伝送クロックとの排他的ノア論理
をとることで、データを復元するようにし、また、受信
側に伝送路の監視回路としてリトリガブルなワンショッ
トマルチバイブレータMMを設けて、伝送路を伝送され
てきた前記データ変換処理されたデータによりこのワン
ショットマルチバイブレータをトリガし、リトリガの設
定時間を越えてデータの状態変化がないときにこのワン
ショットマルチバイブレータから出力を発生すること
で、検出結果としての異常検出信号を得るようにしたの
で、ノンフレームのデータでもデータの変化点の有無に
よる伝送路の監視ができるようになる。
【0054】(第4の実施例)図9は受信装置20側の
受信データ変換回路21の構成を、第3の実施例の場合
と異なる構成とした別の実施例である。送信装置10側
の構成は図7と同じであるが、受信データ変換回路21
はフリップフロップFFおよび遅延線DLで構成してあ
る。
【0055】伝送路3からの伝送データはフリップフロ
ップFFのD入力端子に入力されるようにし、伝送路3
からの伝送クロックは遅延線DLを介してフリップフロ
ップFFのクロック入力端子に入力される構成としてあ
る。フリップフロップFFはDフリップフロップであ
り、クロック入力端子のクロックに同期して動作するこ
とになる。なお、遅延線DLは入力信号の位相を例えば
45°±180N°(但し、Nは整数)遅延させるよう
に設定してある。
【0056】図10は図9の回路の動作を示すタイミン
グチャートである。このタイミングチャートに従って図
9の回路の動作を説明する。伝送路3を伝送されて来た
データC(図10の(c))はフリップフロップFFの
D入力端子に入力され、一方、伝送クロック(図10の
(b))は遅延線DLを介して所定の遅延をあたえ、遅
延クロック(図10の(d))としてからフリップフロ
ップFFのクロック入力端子に入力され、フリップフロ
ップFFを動作させる。
【0057】この結果、フリップフロップFFは遅延線
DLにより位相を45°±180N°ずらしたクロック
で、入力データである伝送データをラッチすることにな
り、これにより、図10の(e)のようにデータを再生
できる。
【0058】このように伝送路3を通って来た伝送デー
タCを、遅延線DLで位相を45°±180N°ずらし
た伝送クロックに同期して動作するフリップフロップF
Fによりラッチすることにより、元のデータに再生でき
る。図10のタイミングチャートのII部拡大図を図11
に示す。なお、伝送路3のワンショットマルチバイブレ
ータMMによる伝送路監視方法は図2で説明した動作と
同じである。
【0059】なお。本発明は上記し、かつ図面に示す実
施例に限定することなく、その要旨を変更しない範囲内
で適宜変形して実施し得るものである。本システムは、
送信装置内の原データとクロックを伝送路に送信するに
あたり、EXORまたはEXNORにより原データとク
ロックの排他的論理和または排他的ノア論理をとってか
らその結果を送信データとして出力するようにした。こ
れにより、送出データは原データにおいて“0”が連続
したり、“1”が連続していたりする場合にも、交番波
形となる。
【0060】従って、受信装置側にパルス幅を自由に変
えることができるリトリガブル単安定発振器であるワン
ショットマルチバイブレータを設けることにより、その
ワンショットマルチバイブレータの動作出力を以て伝送
路の監視ができるようになる。データの再生は受信装置
の入力部にEXORやEXNORなどを設けることによ
り簡単にできる。
【0061】
【発明の効果】以上説明したように本発明によれば、デ
ィジタル伝送システムの出力部に、原データとクロック
をEXORもしくはEXNORをとって得た結果を伝送
路に送出して伝送するようにしたので、交番変化のある
データに符号化できるようになり、このデータを監視に
用いるようにすることで、ノンフレームデータでありな
がら、データの変化点の有無で伝送路の監視ができるよ
うになるディジタル伝送システムを提供できる。
【図面の簡単な説明】
【図1】本発明の実施例を説明するための図であって、
本発明システムの全体構成を概略的に示すブロック図。
【図2】本発明の実施例を説明するための図であって、
本発明システムの要部構成を示す回路図。
【図3】本発明の実施例を説明するための図であって、
本発明システムの動作を説明するタイミングチャート。
【図4】本発明の実施例を説明するための図であって、
受信装置20側の受信データ変換回路21の構成を第1
の実施例の場合と異なる構成とした別の実施例を示す
図。
【図5】本発明の実施例を説明するための図であって、
図4の回路の動作を示すタイミングチャート。
【図6】本発明の実施例を説明するための図であって、
図5のタイミングチャートのI部拡大図。
【図7】本発明の実施例を説明するための図であって、
本発明の第3の実施例を示す回路図。
【図8】本発明の実施例を説明するための図であって、
図7の構成の動作タイミングチャートを示す図。
【図9】本発明の実施例を説明するための図であって、
受信装置20側の受信データ変換回路21の構成を、第
3の実施例の場合と異なる構成とした別の実施例を示す
回路図。
【図10】本発明の実施例を説明するための図であっ
て、図9の回路の動作を示すタイミングチャート。
【図11】本発明の実施例を説明するための図であっ
て、図10のタイミングチャートのII部拡大図。
【図12】従来技術を説明するための図。
【図13】従来技術を説明するための図。
【符号の説明】
1,10…送信装置 3…伝送路 4,20…受信装置 11…送信制御部 12…送信データ変換回路 21…受信データ変換回路 22…監視回路 23…受信制御部 EXOR1,EXOR2…エクスクルーシブオア(排他
的論理和回路) EXNOR1,EXNOR2…排他的ノア論理回路 MM…ワンショットマルチバイブレータ FF…フリップフロップ(Dフリップフロップ) DL…遅延線

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 送信側と受信側との間を結ぶ伝送路の異
    常検知を、所定の監視期間における伝送路伝送データ信
    号中のパルス変化を監視することにより行う伝送路監視
    装置を受信側に設けて構成したディジタル伝送システム
    において、 送信側に、伝送するデータに同期するクロック信号を用
    いて原データ中の0の連続もしくは1の連続を壊す符号
    化手段を設けてこの符号化手段を介してデータを伝送路
    に送出すると共に、受信側には前記伝送路監視装置とし
    てこの伝送路からの伝送データによりトリガされ、トリ
    ガ後の所定時間経過時に出力発生動作して異常検知出力
    を発生するリトリガブル動作のパルス発生手段を設け、
    また、伝送路を介して得たデータを符号化前の原データ
    に復元する復元手段とを設けて構成することを特徴とす
    るディジタル伝送システム。
  2. 【請求項2】 前記符号化手段および復元手段は排他的
    論理和回路を用い構成し、前記符号化手段の排他的論理
    和回路には前記原データと前記クロック信号との排他的
    論理和結果を出力させると共に、復元手段の排他的論理
    和回路には前記伝送路から受信したデータと前記クロッ
    ク信号との排他的論理和結果を出力させる構成とするこ
    とを特徴とする請求項1記載のディジタル伝送システ
    ム。
  3. 【請求項3】 前記符号化手段および復元手段は排他的
    ノア論理回路を用い構成し、前記符号化手段の排他的ノ
    ア論理回路には前記原データと前記クロック信号との排
    他的ノア論理結果を出力させると共に、復元手段の排他
    的ノア論理回路には前記伝送路から受信したデータと前
    記クロック信号との排他的ノア論理結果を出力させる構
    成とすることを特徴とする請求項1記載のディジタル伝
    送システム。
  4. 【請求項4】 前記復元手段は前記クロック信号を位相
    シフトさせる遅延手段と、この遅延手段を介して得たク
    ロック信号に同期して動作し、前記伝送路からのデータ
    を取り込むDフリップフロップにより構成することを特
    徴とする請求項2または3いずれか記載のディジタル伝
    送システム。
JP6140350A 1994-06-22 1994-06-22 ディジタル伝送システム Pending JPH088979A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6140350A JPH088979A (ja) 1994-06-22 1994-06-22 ディジタル伝送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6140350A JPH088979A (ja) 1994-06-22 1994-06-22 ディジタル伝送システム

Publications (1)

Publication Number Publication Date
JPH088979A true JPH088979A (ja) 1996-01-12

Family

ID=15266791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6140350A Pending JPH088979A (ja) 1994-06-22 1994-06-22 ディジタル伝送システム

Country Status (1)

Country Link
JP (1) JPH088979A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084402A (ja) * 2006-09-27 2008-04-10 Semiconductor Energy Lab Co Ltd 記憶装置およびそれを用いた半導体装置
JP2010032452A (ja) * 2008-07-31 2010-02-12 Oval Corp 流量計
JP2011061927A (ja) * 2009-09-08 2011-03-24 Hitachi Ltd 電池制御装置および電力装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084402A (ja) * 2006-09-27 2008-04-10 Semiconductor Energy Lab Co Ltd 記憶装置およびそれを用いた半導体装置
JP2010032452A (ja) * 2008-07-31 2010-02-12 Oval Corp 流量計
JP2011061927A (ja) * 2009-09-08 2011-03-24 Hitachi Ltd 電池制御装置および電力装置

Similar Documents

Publication Publication Date Title
US6606360B1 (en) Method and apparatus for receiving data
JPH0628288A (ja) 短待ち時間データ回復装置及びメッセージデータの同期化方法
US6985546B2 (en) Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus
US5619532A (en) Digital communication system
JPH088979A (ja) ディジタル伝送システム
JPH01205237A (ja) 同期機能不全検出
US5825834A (en) Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor
JPH07288516A (ja) シリアルデータ送受信回路
US6970527B2 (en) Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus
JPH10313349A (ja) データ通信装置
JP4712233B2 (ja) 伝送装置
KR100248426B1 (ko) 동기식 디지탈 계위 기반의 비동기 전달 방식 통신에서 자동 초기화기능을 가진 동기식 전송모듈 타이머의 오류검출 및 자동복구를 위한 리셋신호 생성장치
JP3449231B2 (ja) シリアルデータ監視装置
JP3469710B2 (ja) クロック監視装置
JPH09298530A (ja) 現用予備方式用送信フレームタイミング同期回路
JP2596318B2 (ja) 伝送装置
JP2602738B2 (ja) 出力断検出回路
JP3286926B2 (ja) リングシステムにおけるクロック切替方式
JP3990064B2 (ja) パス監視方法およびパス監視回路
JPH0595305A (ja) 信号中継装置
JP2000059466A (ja) 電源断検出方法および電源断検出装置
JPH0786893A (ja) クロック信号異常検出回路
JPS6029084A (ja) オフライン検出方式
JPH01292925A (ja) 位相同期発振器の障害検出方法
JPH10135933A (ja) ディジタルデータ伝送システム