JP2010032452A - 流量計 - Google Patents

流量計 Download PDF

Info

Publication number
JP2010032452A
JP2010032452A JP2008197201A JP2008197201A JP2010032452A JP 2010032452 A JP2010032452 A JP 2010032452A JP 2008197201 A JP2008197201 A JP 2008197201A JP 2008197201 A JP2008197201 A JP 2008197201A JP 2010032452 A JP2010032452 A JP 2010032452A
Authority
JP
Japan
Prior art keywords
pulse signal
cpu
circuit
output
flow meter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008197201A
Other languages
English (en)
Other versions
JP4997195B2 (ja
Inventor
Kenji Washio
健二 鷲尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oval Corp
Original Assignee
Oval Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oval Corp filed Critical Oval Corp
Priority to JP2008197201A priority Critical patent/JP4997195B2/ja
Publication of JP2010032452A publication Critical patent/JP2010032452A/ja
Application granted granted Critical
Publication of JP4997195B2 publication Critical patent/JP4997195B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Volume Flow (AREA)

Abstract

【課題】単純且つ低消費電力となる回路構成によってCPUの動作を監視するとともに、CPUの動作異常を検出した場合には正常な状態に復旧することが可能な回路を備える流量計を提供する。
【解決手段】CPU動作監視回路3は、CPU2の動作が正常であるか異常であるかを監視する回路であって、流量パルス信号5と警報用出力パルス信号8とのXORを取る論理回路11と、この論理回路11からの出力波形のノイズを除去するフィルタ回路12と、フィルタ回路12からの出力波形によりトリガしてCPU2に対するリセット信号を生成するワンショット回路13とを有している。CPU2は、流量パルス信号5と同じパルス信号を警報出力用パルス信号8として出力するようになっている。
【選択図】図1

Description

本発明は、被測定流体を計測する流量計要素と、この流量計要素からのパルス信号である例えば流量パルス信号が入力されるCPU(中央処理装置)とを備える流量計に関する。
容積式流量計や渦式流量計などの流量計は、この流量計要素から出力される流量パルス信号がCPUに入力されるようになっている。CPUに流量パルス信号が入力されると、これに伴って諸演算が行われ、所望の出力等が得られるようになっている。
CPUは、流量計に限らず様々な機器等に備えられている。CPUが正常に動作しているか否かは、CPUの動作監視を行うことにより分かるようになっている。CPUの動作監視を行うためには、ウオッチドッグタイマ回路を用いることが一般的に知られている(例えば下記特許文献1、2参照)。
特開平6−259288号公報 特開平9−73404号公報
CPUの動作を監視して異常を検出する技術としては、従来から様々なものが知られているが、原理上、消費電力が大きくなってしまうものがほとんどであり、これが問題点になっている。従って、例えば電池駆動で低消費電力が前提となる流量計に採用することは困難であると言える。また、従来技術にあっては、回路構成が複雑になってしまうものがほとんどであり、これも問題点になっている。
ところで、CPU自体にウオッチドッグタイマ回路を内蔵させて構成を簡素化することを考えてみると、ウオッチドッグタイマ回路の内蔵に伴ってソフトウェアが関与してくるようになることから、独立した外部監視回路と比べると、言い換えればハードウェアのみの構成と比べると、信頼性が劣ってしまうことになる。
尚、流量計に限るものではないが、信頼性の高いものを採用する必要があるのは言うまでもない。
本発明は、上記した事情に鑑みてなされたもので、単純且つ低消費電力となる回路構成によってCPUの動作を監視するとともに、CPUの動作異常を検出した場合には正常な状態に復旧することが可能な回路を備える流量計を提供することを課題とする。
上記課題を解決するためになされた請求項1記載の本発明の流量計は、被測定流体を計測する流量計要素と、パルス信号が入力されるCPUとを備える流量計において、前記CPUの動作を監視するCPU動作監視回路を更に備えるとともに、前記パルス信号を前記流量計要素で生成され出力される流量計要素パルス信号であるものとし、前記CPU動作監視回路は、前記流量計要素パルス信号と前記CPUから出力される警報用出力パルス信号とのXORを取る論理回路と、該論理回路からの出力波形のノイズを除去するフィルタ回路と、該フィルタ回路からの出力波形によりトリガして前記CPUに対するリセット信号を生成するワンショット回路とを有することを特徴としている。
また、上記課題を解決するためになされた請求項2記載の本発明の流量計は、被測定流体を計測する流量計要素と、該流量計要素からの流量パルス信号が入力されるCPUとを備える流量計において、前記CPUの動作を監視するCPU動作監視回路を更に備え、該CPU動作監視回路は、前記流量パルス信号と前記CPUから出力される警報用出力パルス信号とのXORを取る論理回路と、該論理回路からの出力波形のノイズを除去するフィルタ回路と、該フィルタ回路からの出力波形によりトリガして前記CPUに対するリセット信号を生成するワンショット回路とを有することを特徴としている。
このような特徴を有する本発明によれば、CPUの動作を監視するために流量パルス信号と警報用出力パルス信号とを用いる(又は流量計要素パルス信号と警報用出力パルス信号)。流量パルス信号のような既存の信号を用いることにより、また、上記特徴からも分かるように、CPU動作監視回路は少ない数で回路が構成されるようになる。本発明によれば、回路構成の簡素化により低消費電力となる回路にすることが可能になる。
本発明によれば、CPUの動作異常が検出されると、CPUにはリセット信号が入力される。これにより、CPUのリセット(初期化)がなされ、正常な状態へと復旧することが可能になる。
請求項3記載の本発明の流量計は、請求項2に記載の流量計において、前記警報出力用パルス信号は、前記CPUに入力された前記流量パルス信号と同じパルス信号であることを特徴としている。
このような特徴を有する本発明によれば、CPUは入力された流量パルス信号と同じパルス信号を警報出力用パルス信号として出力する。これにより、論理回路においてXORを取り、この後にノイズを除去して出力信号をワンショット回路に入力すれば、CPUの動作が異常である場合にリセット信号が生成される。
本発明によれば、流量パルス信号と警報出力用パルス信号は同じパルス信号になっているはずであり、差が生じている場合にはCPUに動作異常が生じていることから、リセット信号が生成される。リセット信号がCPUに入力されると、動作異常の状態にあるCPUのリセットがなされ、この後、正常な状態へと復旧することが可能になる。
請求項4記載の本発明の流量計は、請求項2に記載の流量計において、前記警報出力用パルス信号は、前記CPUに入力された前記流量パルス信号の立ち上がり/立ち下がりに基づいて出力されるパルス信号であることを特徴としている。
このような特徴を有する本発明によれば、CPUは入力された流量パルス信号の立ち上がり/立ち下がりに基づいて警報出力用パルス信号を出力する。この出力により、警報出力用パルス信号は流量パルス信号と同じパルス信号を出力するようになる(CPUが正常な動作をしている場合)。
本発明によれば、論理回路において流量パルス信号と警報用出力パルス信号とのXORを取り、この後にノイズを除去して出力信号をワンショット回路に入力すれば、CPUの動作が異常である場合にリセット信号が生成される。CPUにリセット信号が入力されると、動作異常となるCPUのリセットがなされ、正常な状態へと復旧することが可能になる。
請求項5記載の本発明の流量計は、請求項2に記載の流量計において、前記流量パルス信号は、一定幅となるパルス信号であり、前記警報出力用パルス信号は、前記CPUに入力された前記流量パルス信号の立ち上がりに基づいて出力される一定幅パルス信号であることを特徴としている。
このような特徴を有する本発明によれば、流量パルス信号が一定幅となるパルス信号の場合に有効な発明になる。すなわち、CPUは入力された流量パルス信号の立ち上がりに基づいて一定幅パルス信号となる警報出力用パルス信号を出力する。一定幅パルス信号の出力により、警報出力用パルス信号は一定幅となる流量パルス信号と同じパルス信号を出力するようになる(CPUが正常な動作をしている場合)。
本発明によれば、論理回路において流量パルス信号と警報用出力パルス信号とのXORを取り、この後にノイズを除去して出力信号をワンショット回路に入力すれば、CPUの動作が異常である場合にリセット信号が生成される。CPUにリセット信号が入力されると、動作異常となるCPUのリセットがなされ、正常な状態へと復旧することが可能になる。
請求項6記載の本発明の流量計は、請求項1ないし請求項5いずれか記載の流量計において、前記CPU動作監視回路は、前記フィルタ回路からの出力波形を警報出力として出力する警報出力部を更に有することを特徴としている。
このような特徴を有する本発明によれば、フィルタ回路からの出力信号を警報出力として取り出すことが可能になる。これにより、CPUの動作異常の有無を外部において把握することが可能になる。
請求項1、2に記載された本発明によれば、単純且つ低消費電力となる回路構成によってCPUの動作を監視することができるという効果を奏する。また、CPUの動作異常を検出した場合には、CPUを正常な状態に復旧させることができるという効果を奏する。本発明は、従来、消費電力の制限上、CPUを監視する機能を外部に付加することができない製品に適用することが効果的である。本発明は、低コストで信頼性の高いCPU監視機能を付加することができるという効果を奏する。
請求項3〜5に記載された本発明によれば、警報出力用パルス信号のより良い形態を提供することができるという効果を奏する。
請求項6に記載された本発明によれば、CPUの動作異常の有無を外部において把握することができるという効果を奏する。
以下、図面を参照しながら説明する。図1は本発明の流量計の一実施の形態を示すCPU動作監視回路の構成図である。また、図2はCPU動作監視回路に係るタイミングチャートである。
本発明は、例えば電池駆動で低消費電力が前提となる流量計に適用することが好ましいものとする。本発明の流量計は、容積式流量計や渦式流量計などであり、以下においては渦式流量計を例に挙げて説明するものとする。
渦式流量計は、被測定流体が流通する測定管(流管)と、測定管内において流れに対向するように配設されてカルマン渦を発生させる渦発生体と、渦発生体により発生したカルマン渦の信号を検出する流量検出部(渦信号検出部)と、流量検出部で検出された信号を変換して流量パルス信号を出力する変換器と、変換器からの流量パルス信号を計測して被測定流体の流量又は流速を演算・測定する図1に示す如くの流量計数機構1とを備えて構成されている。
図1において、流量計数機構1は、CPU(中央処理装置)2と、CPU動作監視回路3と、パワーオン・リセット回路4とを含んで構成されている(他の構成は省略するものとする)。先ず、上記の各構成について説明する。
上記CPU2は、上記変換器からの流量パルス信号5が入力される流量入力部分6を有している。CPU2は、この流量入力部分6に流量パルス信号5が入力されることにより諸演算を実行して所定の出力等をするように構成されている。この他、CPU2は、各種構成の制御をするようにもなっている。CPU2における引用符号7は、上記所定の出力等を行う各入/出力部分を示している。
CPU2は、警報出力用パルス信号8を出力する警報用出力部分9と、後述するリセット信号が入力されるリセット信号入力部分10とを有している。警報出力用パルス信号8は、CPU2に入力された流量パルス信号5を一定時間間隔でスキャンし、「L」or「H」レベルを認識した上で出力される信号であって、流量パルス信号5と同じパルス信号になっている。つまりCPU2は、本形態において、流量パルス信号5と同じパルス信号を警報出力用パルス信号8として出力するようになっている。
CPU2は、リセット信号入力部分10を介して入力される後述のリセット信号によって初期化されるようになっている。CPU2は、初期化されると、再スタートするようになっている。
上記CPU動作監視回路3は、CPU2の動作が正常であるか異常であるかを監視する回路であって、流量パルス信号5と警報用出力パルス信号8とのXORを取る論理回路11と、この論理回路11からの出力波形のノイズを除去するフィルタ回路12と、フィルタ回路12からの出力波形によりトリガしてCPU2に対するリセット信号を生成するワンショット回路13とを有している。尚、論理回路11、フィルタ回路12、及びワンショット回路13の作用については後述する。
CPU動作監視回路3は、フィルタ回路12からの出力波形を警報出力として出力するための警報出力部14を更に有している(フィルタ回路12からの出力波形を警報出力として取り出すことにより、CPU2の動作異常の有無を外部において把握することができるようになる。警報出力部14の設定は任意であるものとする)。
上記パワーオン・リセット回路4は、流量計の起動時にCPU2を初期化するリセット信号を生成するように構成されている。生成されたリセット信号は、リセット信号入力部分10を介してCPU2に入力されるようになっている。
次に、上記構成に基づきながら、また、図1及び図2を参照しながら、CPU動作監視回路3の作用について説明する。
CPU2には、図2(a)で示す如くの流量パルス信号5が入力されるようになる。また、CPU2からは、入力された流量パルス信号5に基づいて生成された警報出力用パルス信号8(図2(b)参照)が出力されるようになる。ここで、仮にCPU2に異常が生じた場合を考えると、警報出力用パルス信号8は流量パルス信号5と同じに出力されず、図2(b)に示す如くの「L」レベルのままの状態、若しくは「H」レベルのままの状態が生じるようになる。
論理回路11によって流量パルス信号5及び警報用出力パルス信号8のXORを取ると、図2(c)に示す如くの波形15が出力されるようになる。CPU2が正常な状態の場合にあっては、波形15にインパルス状のノイズ16が生じるようになる。このインパルス状のノイズ16は、警報出力用パルス信号8の時間的遅れに起因して生じるものとする(CPU2に入力された流量パルス信号5に基づいて警報出力用パルス信号8が生成されるために時間的遅れが生じる)。一方、CPU2が動作異常となる場合にあっては、流量パルス信号5と警報用出力パルス信号8との間に差が生じることから、波形17が生成されるようになる。
図2(c)に示す如くの波形15をフィルタ回路12に通すと、インパルス状のノイズ16が除去されて、図2(d)に示す如くの波形18が出力されるようになる。CPU2が正常な状態の場合にあっては、「L」レベルで固定されることから、ワンショット回路13はトリガすることがなく、一方、CPU2が動作異常となる場合にあっては、波形17によってワンショット回路13がトリガし、図2(e)に示す如くのリセット信号19が出力される。リセット信号19が出力されると、この後にCPU2のリセットがなされ、CPU2は正常な状態へと復旧する(図2中の「C:CPU正常」を参照)。
以上、本発明によれば、CPU動作監視回路3によってCPU2の動作を監視することができる。また、CPU2の動作異常を検出した場合には、CPU2を正常な状態に復旧することができる。CPU動作監視回路3は、上記説明からも分かるように、単純な回路構成であることから、低消費電力を実現することもできる。
本発明によれば、流量計を信頼性の高いCPU監視機能を付加したものとすることができる。また、流量計を低コストのものとすることができる。
尚、上記説明では、CPU2に入力された流量パルス信号5と同じものを警報出力用パルス信号8として出力しているが(流量パルス信号5を一定時間間隔でスキャンし、「L」or「H」レベルを認識した上で警報出力用パルス信号8として出力する。言い換えれば、入力された流量パルス信号5をそのまま出力する)、この限りでないものとする。すなわち、CPU2に入力された流量パルス信号5の立ち上がり/立ち下がりに基づいて警報出力用パルス信号8を出力しても良いものとする。
この他、流量パルス信号5を一定幅となるパルス信号とした場合、CPU2に入力された流量パルス信号5の立ち上がりに基づいて一定幅パルス信号を出力するようにしても良いものとする(一定幅パルス信号を警報出力用パルス信号8とする)。
本発明は本発明の主旨を変えない範囲で種々変更実施可能なことは勿論である。
尚、上記説明では、CPU2に入力されるパルス信号を流量パルス信号5としていたが、これに限らず、容積式流量計や渦式流量計などの流量計要素で生成され出力される流量計要素固有のパルス信号(流量計要素パルス信号)であれば、パルス信号の種類は特に限定されないものとする。
上記流量計要素パルス信号としては、例えば、操作スイッチ信号(押しボタンや、何らかの機能設定用スイッチのON/OFF信号など)が一例として挙げられるものとする。また、温度や圧力等の値をパルス信号化(通常はアナログ値であるが、これをA/D変換して用いる)したものも一例として挙げられるものとする。さらに、外部コミュニケータとの通信信号も一例として挙げられるものとする。
この他、流量計要素固有のパルス信号ではないが、流量計要素で監視専用のパルス信号を生成し、これと警報用出力パルス信号とのXORを取ってCPU2の動作異常を検出することも可能であるものとする。
本発明の流量計の一実施の形態を示すCPU動作監視回路の構成図である。 CPU動作監視回路に係るタイミングチャートである。
符号の説明
1 流量計数機構
2 CPU
3 CPU動作監視回路
4 パワーオン・リセット回路
5 流量パルス信号
6 流量入力部分
7 入/出力部分
8 警報出力用パルス信号
9 リセット信号入力部分
10 リセット信号入力部分
11 論理回路
12 フィルタ回路
13 ワンショット回路
14 警報出力部
15、17、18 波形
16 インパルス状のノイズ
19 リセット信号

Claims (6)

  1. 被測定流体を計測する流量計要素と、パルス信号が入力されるCPUとを備える流量計において、
    前記CPUの動作を監視するCPU動作監視回路を更に備えるとともに、前記パルス信号を前記流量計要素で生成され出力される流量計要素パルス信号であるものとし、
    前記CPU動作監視回路は、前記流量計要素パルス信号と前記CPUから出力される警報用出力パルス信号とのXORを取る論理回路と、該論理回路からの出力波形のノイズを除去するフィルタ回路と、該フィルタ回路からの出力波形によりトリガして前記CPUに対するリセット信号を生成するワンショット回路とを有する
    ことを特徴とする流量計。
  2. 被測定流体を計測する流量計要素と、該流量計要素からの流量パルス信号が入力されるCPUとを備える流量計において、
    前記CPUの動作を監視するCPU動作監視回路を更に備え、
    該CPU動作監視回路は、前記流量パルス信号と前記CPUから出力される警報用出力パルス信号とのXORを取る論理回路と、該論理回路からの出力波形のノイズを除去するフィルタ回路と、該フィルタ回路からの出力波形によりトリガして前記CPUに対するリセット信号を生成するワンショット回路とを有する
    ことを特徴とする流量計。
  3. 請求項2に記載の流量計において、
    前記警報出力用パルス信号は、前記CPUに入力された前記流量パルス信号と同じパルス信号である
    ことを特徴とする流量計。
  4. 請求項2に記載の流量計において、
    前記警報出力用パルス信号は、前記CPUに入力された前記流量パルス信号の立ち上がり/立ち下がりに基づいて出力されるパルス信号である
    ことを特徴とする流量計。
  5. 請求項2に記載の流量計において、
    前記流量パルス信号は、一定幅となるパルス信号であり、前記警報出力用パルス信号は、前記CPUに入力された前記流量パルス信号の立ち上がりに基づいて出力される一定幅パルス信号である
    ことを特徴とする流量計。
  6. 請求項1ないし請求項5いずれか記載の流量計において、
    前記CPU動作監視回路は、前記フィルタ回路からの出力波形を警報出力として出力する警報出力部を更に有する
    ことを特徴とする流量計。
JP2008197201A 2008-07-31 2008-07-31 流量計 Active JP4997195B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008197201A JP4997195B2 (ja) 2008-07-31 2008-07-31 流量計

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008197201A JP4997195B2 (ja) 2008-07-31 2008-07-31 流量計

Publications (2)

Publication Number Publication Date
JP2010032452A true JP2010032452A (ja) 2010-02-12
JP4997195B2 JP4997195B2 (ja) 2012-08-08

Family

ID=41737089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008197201A Active JP4997195B2 (ja) 2008-07-31 2008-07-31 流量計

Country Status (1)

Country Link
JP (1) JP4997195B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088979A (ja) * 1994-06-22 1996-01-12 Toshiba Corp ディジタル伝送システム
JPH0918306A (ja) * 1995-06-27 1997-01-17 Hitachi Commun Syst Inc クロック異常検出回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088979A (ja) * 1994-06-22 1996-01-12 Toshiba Corp ディジタル伝送システム
JPH0918306A (ja) * 1995-06-27 1997-01-17 Hitachi Commun Syst Inc クロック異常検出回路

Also Published As

Publication number Publication date
JP4997195B2 (ja) 2012-08-08

Similar Documents

Publication Publication Date Title
JP2007293682A (ja) クロック異常検出回路、及びクロック異常検出方法
JP5850016B2 (ja) フィールド機器
JP4997195B2 (ja) 流量計
JP5630453B2 (ja) 劣化検出回路及び半導体集積装置
JP7359949B2 (ja) 圧電変換器の状態監視
JP2013156075A (ja) 超音波流量計
US8717066B2 (en) Clock diagnosis circuit
JP2010286371A5 (ja)
JP5438667B2 (ja) マイクロプロセッサの間欠異常検出方法
EP2009407B1 (en) Converter pulse width shaping circuit and excessive flow rate meter
JP6026980B2 (ja) パルス信号に対する遮断周波数検出装置及びその方法
JP2003307194A (ja) ファン回転数異常検出装置
JP5147473B2 (ja) 流量計測装置
JP5294138B2 (ja) パルス出力装置
JP5310001B2 (ja) 超音波ガスメータ
US11959783B2 (en) Field device
JP2015190951A (ja) 積算量出力機器、積算量入力機器、積算パルス伝送装置、および積算パルス伝送装置のエラー検出方法
JP2011151576A (ja) 信号検出回路および誤検出防止方法
JP5322884B2 (ja) 警報器
JP4396572B2 (ja) 信号処理装置のリセット方法
JP2006112843A (ja) 渦流量計
JP6161105B2 (ja) 情報処理システム
JP5820567B2 (ja) 解析システム及び半導体装置
JP2004354280A (ja) 導圧管詰まり検出器およびそれを内蔵した差圧・圧力伝送器
JP5287628B2 (ja) 流体の流れ計測装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120514

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4997195

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250