JP3449231B2 - シリアルデータ監視装置 - Google Patents
シリアルデータ監視装置Info
- Publication number
- JP3449231B2 JP3449231B2 JP22962598A JP22962598A JP3449231B2 JP 3449231 B2 JP3449231 B2 JP 3449231B2 JP 22962598 A JP22962598 A JP 22962598A JP 22962598 A JP22962598 A JP 22962598A JP 3449231 B2 JP3449231 B2 JP 3449231B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- pulse
- transmission
- frame pulse
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【0001】
【発明の属する技術分野】本発明はシリアルデータ監視
装置に係わり、詳細には送受信側で同期化されたシリア
ル伝送データの誤りを監視するシリアルデータ監視装置
に関する。
装置に係わり、詳細には送受信側で同期化されたシリア
ル伝送データの誤りを監視するシリアルデータ監視装置
に関する。
【0002】
【従来の技術】従来、ディジタル伝送では送信側で複数
個の低次群ディジタル信号を時間軸上で分割して多重化
することによって作成した高次群ディジタル信号を伝送
し、受信側でこれを分離して元の低次群ディジタル信号
を得ている。このようなディジタル伝送は、送受信側双
方で正しく低(高)次群ディジタル信号の多重化(分
離)を行うために互いに信号の同期をとる必要があり、
その同期化技術の1つとしてフレーム同期がある。フレ
ーム同期は、時分割多重化された高次群ディジタル信号
を「フレーム」と呼ばれる信号群とし、これをシリアル
データ伝送単位とする一方、フレーム同期パルスパター
ンと呼ばれる特定のパターンを有するパルス群を挿入す
ることによってフレームの境界とする。受信側では受信
フレームからフレーム同期パルスパターンを識別するこ
とで、受信フレームから低次群ディジタル信号を正しく
分離することができる。このようなフレーム同期のディ
ジタル伝送では、送受信側での同期はずれを回避あるい
は早期に復帰することが望まれている。その1つとして
同期用クロック信号とフレームパルス(Frame Pulse:
以下、FPと略す。)を用いてシリアルデータを伝送
し、伝送途中の故障を検出するものがある。
個の低次群ディジタル信号を時間軸上で分割して多重化
することによって作成した高次群ディジタル信号を伝送
し、受信側でこれを分離して元の低次群ディジタル信号
を得ている。このようなディジタル伝送は、送受信側双
方で正しく低(高)次群ディジタル信号の多重化(分
離)を行うために互いに信号の同期をとる必要があり、
その同期化技術の1つとしてフレーム同期がある。フレ
ーム同期は、時分割多重化された高次群ディジタル信号
を「フレーム」と呼ばれる信号群とし、これをシリアル
データ伝送単位とする一方、フレーム同期パルスパター
ンと呼ばれる特定のパターンを有するパルス群を挿入す
ることによってフレームの境界とする。受信側では受信
フレームからフレーム同期パルスパターンを識別するこ
とで、受信フレームから低次群ディジタル信号を正しく
分離することができる。このようなフレーム同期のディ
ジタル伝送では、送受信側での同期はずれを回避あるい
は早期に復帰することが望まれている。その1つとして
同期用クロック信号とフレームパルス(Frame Pulse:
以下、FPと略す。)を用いてシリアルデータを伝送
し、伝送途中の故障を検出するものがある。
【0003】図7は、この従来提案されたフレーム同期
伝送のシリアルデータ監視装置の構成の概要を表わした
ものである。この装置では、送信ブロック10と受信ブ
ロック11が伝送路12を介して接続されている。伝送
路12は、シリアルデータ13とFP14と同期クロッ
ク信号15とパリティ信号16をそれぞれ伝送するため
の信号線から構成されている。パリティ信号16は、送
信ブロック10で生成された送信データのパリティ情報
であり、送信側と受信側の間の伝送途中でデータ誤りが
発生した場合の故障検出を目的としている。このパリテ
ィ情報と、受信ブロック11で受信データから生成した
パリティと比較することによって、受信データのエラー
を検出することができる。パリティ情報としては、デー
タビットの“1”の数が偶数になるようにするかあるい
は奇数になるようにするかで、偶数パリティあるいは奇
数パリティがある。パリティ信号16によって受信デー
タのエラーを検出すると、受信側から送信側に対して再
送要求するなどして誤って同期検出されないようにす
る。
伝送のシリアルデータ監視装置の構成の概要を表わした
ものである。この装置では、送信ブロック10と受信ブ
ロック11が伝送路12を介して接続されている。伝送
路12は、シリアルデータ13とFP14と同期クロッ
ク信号15とパリティ信号16をそれぞれ伝送するため
の信号線から構成されている。パリティ信号16は、送
信ブロック10で生成された送信データのパリティ情報
であり、送信側と受信側の間の伝送途中でデータ誤りが
発生した場合の故障検出を目的としている。このパリテ
ィ情報と、受信ブロック11で受信データから生成した
パリティと比較することによって、受信データのエラー
を検出することができる。パリティ情報としては、デー
タビットの“1”の数が偶数になるようにするかあるい
は奇数になるようにするかで、偶数パリティあるいは奇
数パリティがある。パリティ信号16によって受信デー
タのエラーを検出すると、受信側から送信側に対して再
送要求するなどして誤って同期検出されないようにす
る。
【0004】また特開平5−219044号公報には、
データブロックの先頭に0,1交番パターンをフレーム
同期パターンとするフレーム同期回路で、シリアルデー
タの少なくとも1フレーム分をシフトレジスタに蓄積さ
せ、このシフトレジスタから1フレーム前のシフトデー
タを出力させる。そして、常にこの出力したシフトデー
タと受信データのそれぞれのフレーム内の同じ位置のビ
ット同士0,1交番関係を論理判定することによって、
同期はずれ状態から同期確立状態までの後方保護動作時
間を短縮した技術が開示されている。
データブロックの先頭に0,1交番パターンをフレーム
同期パターンとするフレーム同期回路で、シリアルデー
タの少なくとも1フレーム分をシフトレジスタに蓄積さ
せ、このシフトレジスタから1フレーム前のシフトデー
タを出力させる。そして、常にこの出力したシフトデー
タと受信データのそれぞれのフレーム内の同じ位置のビ
ット同士0,1交番関係を論理判定することによって、
同期はずれ状態から同期確立状態までの後方保護動作時
間を短縮した技術が開示されている。
【0005】
【発明が解決しようとする課題】このような図7に示し
た従来のシリアルデータ監視装置は、送信側で生成した
パリティを受信側へ送出するために、データ信号線、同
期クロック信号線、FP信号線の他にパリティ信号線を
追加する必要がある。したがって、長距離伝送する場
合、信号線の追加とその中継装置が必要となり、非常に
コストが高くなってしまうという問題がある。また、こ
のようなパリティ信号線の追加を回避する策として、伝
送速度を上げて送信データに送信側データのパリティを
多重する手段を用いることができるが、信号の伝送速度
の上昇にともない、電圧制御発振器(Voltage Controll
ed Oscillator:VCO)等を用いなければならず、回
路の大規模化を招く。また、信号速度が増加すると、送
受信装置あるいは伝送路の周波数特性の影響を受け、元
の信号速度と同じ距離を伝送する場合、伝送時の劣化が
大きくなることは避けられず、伝送距離が短くなってし
まう。これにより、やはり中継装置などが必要になって
コストが高くなってしまう。
た従来のシリアルデータ監視装置は、送信側で生成した
パリティを受信側へ送出するために、データ信号線、同
期クロック信号線、FP信号線の他にパリティ信号線を
追加する必要がある。したがって、長距離伝送する場
合、信号線の追加とその中継装置が必要となり、非常に
コストが高くなってしまうという問題がある。また、こ
のようなパリティ信号線の追加を回避する策として、伝
送速度を上げて送信データに送信側データのパリティを
多重する手段を用いることができるが、信号の伝送速度
の上昇にともない、電圧制御発振器(Voltage Controll
ed Oscillator:VCO)等を用いなければならず、回
路の大規模化を招く。また、信号速度が増加すると、送
受信装置あるいは伝送路の周波数特性の影響を受け、元
の信号速度と同じ距離を伝送する場合、伝送時の劣化が
大きくなることは避けられず、伝送距離が短くなってし
まう。これにより、やはり中継装置などが必要になって
コストが高くなってしまう。
【0006】また特開平5−219044号公報にある
ようなフレーム同期パターンをデータブロックの0,1
交番パターンでフレームの境界を識別すると、図7のシ
ステムで伝送した情報と同一内容の情報を伝送しようと
した場合、伝送すべきデータ長が長くなってしまう。シ
リアルデータの性質に着目した場合、同じ伝送速度であ
れば伝送時間が短ければ短いほど、伝送信頼性は向上す
る。
ようなフレーム同期パターンをデータブロックの0,1
交番パターンでフレームの境界を識別すると、図7のシ
ステムで伝送した情報と同一内容の情報を伝送しようと
した場合、伝送すべきデータ長が長くなってしまう。シ
リアルデータの性質に着目した場合、同じ伝送速度であ
れば伝送時間が短ければ短いほど、伝送信頼性は向上す
る。
【0007】そこで本発明の目的は、余分な信号線を追
加せず、かつ送信データの信号速度を向上させる必要の
ないデータ誤りの監視を行うシリアルデータ監視装置を
提供することにある。
加せず、かつ送信データの信号速度を向上させる必要の
ないデータ誤りの監視を行うシリアルデータ監視装置を
提供することにある。
【0008】また本発明の他の目的は、上述したような
データ誤りの監視によって受信側で伝送路での誤りを検
出しても下流に対してFPを再生することが可能なシリ
アルデータ監視装置を提供することにある。
データ誤りの監視によって受信側で伝送路での誤りを検
出しても下流に対してFPを再生することが可能なシリ
アルデータ監視装置を提供することにある。
【0009】
【課題を解決するための手段】請求項1記載の発明で
は、(イ)基準クロックに同期した送信データを、所定
のフレーム周期の区切りごとにこの基準クロックの1ク
ロックに相当する区間だけそれ以外の区間の信号状態と
反転させた信号とした第1のフレームパルスとの間で排
他的論理和をとり、これによってパルス伝送信号を生成
するパルス伝送信号生成手段と、(ロ)送信データとこ
のパルス伝送信号生成手段によって生成されたパルス伝
送信号とをそれぞれ別個の伝送路に送出する送出手段
と、(ハ)この送出手段によって伝送路を介して送出さ
れた送信データおよびパルス伝送信号とを受信する受信
手段と、(ニ)この受信手段によって受信されたパルス
伝送信号を送信データの受信後の信号と排他的論理和を
とって第1のフレームパルスと同一周期の第2のフレー
ムパルスを生成するフレームパルス生成手段と、(ホ)
このフレームパルス生成手段によって生成された第2の
フレームパルスが第1のフレームパルスと同一周期であ
るか否かを判別する同一周期判別手段と、(ヘ)この同
一周期判別手段によって第1および第2のフレームパル
スが同一周期でないと判別されたときには伝送路の誤り
の発生を通知する伝送路誤り発生通知手段とをシリアル
データ監視装置に具備させている。
は、(イ)基準クロックに同期した送信データを、所定
のフレーム周期の区切りごとにこの基準クロックの1ク
ロックに相当する区間だけそれ以外の区間の信号状態と
反転させた信号とした第1のフレームパルスとの間で排
他的論理和をとり、これによってパルス伝送信号を生成
するパルス伝送信号生成手段と、(ロ)送信データとこ
のパルス伝送信号生成手段によって生成されたパルス伝
送信号とをそれぞれ別個の伝送路に送出する送出手段
と、(ハ)この送出手段によって伝送路を介して送出さ
れた送信データおよびパルス伝送信号とを受信する受信
手段と、(ニ)この受信手段によって受信されたパルス
伝送信号を送信データの受信後の信号と排他的論理和を
とって第1のフレームパルスと同一周期の第2のフレー
ムパルスを生成するフレームパルス生成手段と、(ホ)
このフレームパルス生成手段によって生成された第2の
フレームパルスが第1のフレームパルスと同一周期であ
るか否かを判別する同一周期判別手段と、(ヘ)この同
一周期判別手段によって第1および第2のフレームパル
スが同一周期でないと判別されたときには伝送路の誤り
の発生を通知する伝送路誤り発生通知手段とをシリアル
データ監視装置に具備させている。
【0010】すなわち請求項1記載の発明では、基準ク
ロックに同期した送信データを、所定のフレーム周期の
区切りごとにこの基準クロックの1クロックに相当する
区間だけそれ以外の区間の信号状態と反転させた信号と
した第1のフレームパルスとの間で排他的論理和をと
り、これによってパルス伝送信号を生成し、送信データ
とともに伝送路に送出するようにしている。そして、こ
れらを伝送路を介して受信すると、受信されたパルス伝
送信号を送信データの受信後の信号と排他的論理和をと
って第1のフレームパルスと同一周期の第2のフレーム
パルスを生成するようにしている。同一周期判別手段で
は、この第2のフレームパルスの周期が第1のフレーム
パルスと同一周期であるか否かを判別し、これらが同一
周期でないことが判別されたときに伝送路誤り発生通知
手段では伝送途中に伝送路で誤りが発生したものと判断
するようにしている。
ロックに同期した送信データを、所定のフレーム周期の
区切りごとにこの基準クロックの1クロックに相当する
区間だけそれ以外の区間の信号状態と反転させた信号と
した第1のフレームパルスとの間で排他的論理和をと
り、これによってパルス伝送信号を生成し、送信データ
とともに伝送路に送出するようにしている。そして、こ
れらを伝送路を介して受信すると、受信されたパルス伝
送信号を送信データの受信後の信号と排他的論理和をと
って第1のフレームパルスと同一周期の第2のフレーム
パルスを生成するようにしている。同一周期判別手段で
は、この第2のフレームパルスの周期が第1のフレーム
パルスと同一周期であるか否かを判別し、これらが同一
周期でないことが判別されたときに伝送路誤り発生通知
手段では伝送途中に伝送路で誤りが発生したものと判断
するようにしている。
【0011】請求項2記載の発明では、(イ)基準クロ
ックに同期した送信データを、所定のフレーム周期の区
切りごとにこの基準クロックの1クロックに相当する区
間だけそれ以外の区間の信号状態と反転させた信号とし
た第1のフレームパルスとの間で排他的論理和をとり、
これによってパルス伝送信号を生成するパルス伝送信号
生成手段と、(ロ)送信データとこのパルス伝送信号生
成手段によって生成されたパルス伝送信号とをそれぞれ
別個の伝送路に送出する送出手段と、(ハ)この送出手
段によって伝送路を介して送出された送信データおよび
パルス伝送信号とを受信する受信手段と、(ニ)この受
信手段によって受信されたパルス伝送信号を送信データ
の受信後の信号と排他的論理和をとって第1のフレーム
パルスと同一周期の第2のフレームパルスを生成するフ
レームパルス生成手段と、(ホ)このフレームパルス生
成手段によって生成された第2のフレームパルスが第1
のフレームパルスと同一周期であるか否かを判別する同
一周期判別手段と、(ヘ)この同一周期判別手段によっ
て第1および第2のフレームパルスが同一周期でないと
判別されたときには伝送路誤りの発生を通知するととも
に前記第2のフレームパルスの出力を停止する伝送路誤
り発生通知手段と、(ト)基準クロックに基づいて第1
のフレームパルスと同一周期の自走フレームパルスを生
成する自走フレームパルス生成手段と、(チ)フレーム
パルス生成手段によって生成された第2のフレームパル
スの位相に合わせてこの自走フレームパルス生成手段に
よって生成された自走フレームパルスを出力するフレー
ムパルス位相調整手段とをシリアルデータ監視装置に具
備させている。
ックに同期した送信データを、所定のフレーム周期の区
切りごとにこの基準クロックの1クロックに相当する区
間だけそれ以外の区間の信号状態と反転させた信号とし
た第1のフレームパルスとの間で排他的論理和をとり、
これによってパルス伝送信号を生成するパルス伝送信号
生成手段と、(ロ)送信データとこのパルス伝送信号生
成手段によって生成されたパルス伝送信号とをそれぞれ
別個の伝送路に送出する送出手段と、(ハ)この送出手
段によって伝送路を介して送出された送信データおよび
パルス伝送信号とを受信する受信手段と、(ニ)この受
信手段によって受信されたパルス伝送信号を送信データ
の受信後の信号と排他的論理和をとって第1のフレーム
パルスと同一周期の第2のフレームパルスを生成するフ
レームパルス生成手段と、(ホ)このフレームパルス生
成手段によって生成された第2のフレームパルスが第1
のフレームパルスと同一周期であるか否かを判別する同
一周期判別手段と、(ヘ)この同一周期判別手段によっ
て第1および第2のフレームパルスが同一周期でないと
判別されたときには伝送路誤りの発生を通知するととも
に前記第2のフレームパルスの出力を停止する伝送路誤
り発生通知手段と、(ト)基準クロックに基づいて第1
のフレームパルスと同一周期の自走フレームパルスを生
成する自走フレームパルス生成手段と、(チ)フレーム
パルス生成手段によって生成された第2のフレームパル
スの位相に合わせてこの自走フレームパルス生成手段に
よって生成された自走フレームパルスを出力するフレー
ムパルス位相調整手段とをシリアルデータ監視装置に具
備させている。
【0012】すなわち請求項2記載の発明では、基準ク
ロックに同期した送信データを、所定のフレーム周期の
区切りごとにこの基準クロックの1クロックに相当する
区間だけそれ以外の区間の信号状態と反転させた信号と
した第1のフレームパルスとの間で排他的論理和をと
り、これによってパルス伝送信号を生成し、送信データ
とともに伝送路に送出するようにしている。そして、こ
れらを伝送路を介して受信すると、受信されたパルス伝
送信号を送信データの受信後の信号と排他的論理和をと
って第1のフレームパルスと同一周期の第2のフレーム
パルスを生成するようにしている。同一周期判別手段で
は、この第2のフレームパルスの周期が第1のフレーム
パルスと同一周期であるか否かを判別し、これらが同一
周期でないことが判別されたときに伝送路誤り発生通知
手段では伝送途中に伝送路で誤りが発生したものと判断
し、第2のフレームパルスの出力を停止するようにして
いる。さらに自走フレームパルス生成手段で基準クロッ
クに基づいて第1のフレームパルスと同一周期の自走フ
レームパルスを生成し、第2のフレームパルスの位相に
合わせてこの自走フレームパルスを生成するようにして
いる。これにより、伝送路誤り発生通知手段で伝送途中
の誤りの発生が検出された場合でも、伝送路誤りが発生
していないときの第2のフレームパルスの位相に合わせ
て、第1のフレームパルスと同一周期のフレームパルス
を下流装置に供給することができるようになる。
ロックに同期した送信データを、所定のフレーム周期の
区切りごとにこの基準クロックの1クロックに相当する
区間だけそれ以外の区間の信号状態と反転させた信号と
した第1のフレームパルスとの間で排他的論理和をと
り、これによってパルス伝送信号を生成し、送信データ
とともに伝送路に送出するようにしている。そして、こ
れらを伝送路を介して受信すると、受信されたパルス伝
送信号を送信データの受信後の信号と排他的論理和をと
って第1のフレームパルスと同一周期の第2のフレーム
パルスを生成するようにしている。同一周期判別手段で
は、この第2のフレームパルスの周期が第1のフレーム
パルスと同一周期であるか否かを判別し、これらが同一
周期でないことが判別されたときに伝送路誤り発生通知
手段では伝送途中に伝送路で誤りが発生したものと判断
し、第2のフレームパルスの出力を停止するようにして
いる。さらに自走フレームパルス生成手段で基準クロッ
クに基づいて第1のフレームパルスと同一周期の自走フ
レームパルスを生成し、第2のフレームパルスの位相に
合わせてこの自走フレームパルスを生成するようにして
いる。これにより、伝送路誤り発生通知手段で伝送途中
の誤りの発生が検出された場合でも、伝送路誤りが発生
していないときの第2のフレームパルスの位相に合わせ
て、第1のフレームパルスと同一周期のフレームパルス
を下流装置に供給することができるようになる。
【0013】請求項3記載の発明では、請求項1または
請求項2記載のシリアルデータ監視装置で、フレームパ
ルス生成手段は、送信データに基づいてパルス伝送信号
から第1のフレームパルスと同一周期の第3のフレーム
パルスを生成し、この第3のフレームパルスの同期保護
をとることによって第2のフレームパルスを生成するこ
とを特徴としている。
請求項2記載のシリアルデータ監視装置で、フレームパ
ルス生成手段は、送信データに基づいてパルス伝送信号
から第1のフレームパルスと同一周期の第3のフレーム
パルスを生成し、この第3のフレームパルスの同期保護
をとることによって第2のフレームパルスを生成するこ
とを特徴としている。
【0014】すなわち請求項3記載の発明では、送信デ
ータに基づいてパルス伝送信号から第1のフレームパル
スと同一周期の第3のフレームパルスを生成してから、
同期保護をとったフレームパルスを第2のフレームパル
スとして出力するようにしている。これにより、誤同期
防止のために従来から用いられているフレーム同期保護
を行うことができ、より信頼性を向上させることができ
る。
ータに基づいてパルス伝送信号から第1のフレームパル
スと同一周期の第3のフレームパルスを生成してから、
同期保護をとったフレームパルスを第2のフレームパル
スとして出力するようにしている。これにより、誤同期
防止のために従来から用いられているフレーム同期保護
を行うことができ、より信頼性を向上させることができ
る。
【0015】請求項4記載の発明では、請求項2記載の
シリアルデータ監視装置で、フレームパルス位相調整手
段は、フレームパルス生成手段によって生成された第2
のフレームパルスが予め決められた期間内に入力されな
いときには自走フレームパルスの出力を停止することを
特徴としている。
シリアルデータ監視装置で、フレームパルス位相調整手
段は、フレームパルス生成手段によって生成された第2
のフレームパルスが予め決められた期間内に入力されな
いときには自走フレームパルスの出力を停止することを
特徴としている。
【0016】すなわち請求項4記載の発明では、フレー
ムパルス生成手段によって生成された第2のフレームパ
ルスが予め決められた期間内に入力されないときには、
伝送路誤りが頻発していると判断し、このような場合に
下流装置に対してフレームパルスを送出することが好ま
しくないようなシステムでは、自走フレームパルスの送
出を停止することができる。
ムパルス生成手段によって生成された第2のフレームパ
ルスが予め決められた期間内に入力されないときには、
伝送路誤りが頻発していると判断し、このような場合に
下流装置に対してフレームパルスを送出することが好ま
しくないようなシステムでは、自走フレームパルスの送
出を停止することができる。
【0017】請求項5記載の発明では、請求項1または
請求項2記載のシリアルデータ監視装置で、パルス伝送
信号は送信データと第1のフレームパルスとをビット単
位で排他的論理和をとることによって生成され、第2の
フレームパルスは受信手段によって受信された送信デー
タとパルス伝送信号とをビット単位で排他的論理和をと
ることによって生成することを特徴としている。
請求項2記載のシリアルデータ監視装置で、パルス伝送
信号は送信データと第1のフレームパルスとをビット単
位で排他的論理和をとることによって生成され、第2の
フレームパルスは受信手段によって受信された送信デー
タとパルス伝送信号とをビット単位で排他的論理和をと
ることによって生成することを特徴としている。
【0018】すなわち請求項5記載の発明では、パルス
伝送信号は第1のフレームパルスと送信データとをビッ
ト単位で排他的論理和をとり、さらに第2のフレームパ
ルスは受信した送信データとパルス伝送信号とをビット
単位で排他的論理和をとることでそれぞれ生成するよう
にしている。
伝送信号は第1のフレームパルスと送信データとをビッ
ト単位で排他的論理和をとり、さらに第2のフレームパ
ルスは受信した送信データとパルス伝送信号とをビット
単位で排他的論理和をとることでそれぞれ生成するよう
にしている。
【0019】
【0020】
【実施例】以下実施例につき本発明を詳細に説明する。
【0021】図1は本発明の一実施例におけるシリアル
データ監視装置の構成の概要を表わしたものである。こ
のシリアルデータ監視装置では、送信ブロック20と受
信ブロック21とが伝送路22を介して接続されてい
る。伝送路22上には、シリアルデータ信号23と送信
FP24と同期クロック信号25とがそれぞれ別個に伝
送されている。このように本実施例におけるシリアルデ
ータ監視装置は、送信ブロック20および受信ブロック
21に同期のとれたクロックが同期クロック信号25と
して供給され、FPを用いてシリアルデータを伝送する
フレーム同期伝送が行われている。本実施例におけるシ
リアルデータ監視装置の特徴とするところは、送信側で
FPと送信データの排他的論理和をとることで伝送路で
の信号誤りを検出するための情報を生成し、受信側でそ
の信号誤りを検出するための情報と受信データの排他的
論理和をとることで伝送路での誤りの発生を検出するこ
とを第1の特徴としている。さらに受信したシリアルデ
ータ信号23と誤り検出信号24と同期クロック信号2
5からFPを再生することを第2の特徴としている。
データ監視装置の構成の概要を表わしたものである。こ
のシリアルデータ監視装置では、送信ブロック20と受
信ブロック21とが伝送路22を介して接続されてい
る。伝送路22上には、シリアルデータ信号23と送信
FP24と同期クロック信号25とがそれぞれ別個に伝
送されている。このように本実施例におけるシリアルデ
ータ監視装置は、送信ブロック20および受信ブロック
21に同期のとれたクロックが同期クロック信号25と
して供給され、FPを用いてシリアルデータを伝送する
フレーム同期伝送が行われている。本実施例におけるシ
リアルデータ監視装置の特徴とするところは、送信側で
FPと送信データの排他的論理和をとることで伝送路で
の信号誤りを検出するための情報を生成し、受信側でそ
の信号誤りを検出するための情報と受信データの排他的
論理和をとることで伝送路での誤りの発生を検出するこ
とを第1の特徴としている。さらに受信したシリアルデ
ータ信号23と誤り検出信号24と同期クロック信号2
5からFPを再生することを第2の特徴としている。
【0022】このようなシリアルデータ監視装置の送信
ブロック20では、送信すべきデータがシリアルデータ
である送信データ26は、信号分岐器27によって第1
の分岐送信データ28と第2の分岐送信データ29とに
2分岐される。第1の分岐送信データ28は、フリップ
フロップ30に入力され、送受信側で同期がとれている
同期クロック25によってリタイミングされる。フリッ
プフロップ30によってリタイミングされた送信データ
は、シリアルデータ信号23として受信ブロック21に
送出される。一方、第2の分岐送信データ29は、排他
的論理和(EXclusive OR:以下、EXORと略す。)回
路31の一方の入力端に入力される。また、EXOR回
路31の他方の入力端には同期FP32が入力されてお
り、シリアルデータである第2の分岐送信データ29と
同期FP32がビット単位で排他的論理和が演算され、
EXOR演算信号33として送出される。このEXOR
演算信号33は、フリップフロップ34に入力され、同
期クロック25によってリタイミングされる。フリップ
フロップ34によってリタイミングされたEXOR演算
信号は、送信FP24として受信ブロック21に送出さ
れる。
ブロック20では、送信すべきデータがシリアルデータ
である送信データ26は、信号分岐器27によって第1
の分岐送信データ28と第2の分岐送信データ29とに
2分岐される。第1の分岐送信データ28は、フリップ
フロップ30に入力され、送受信側で同期がとれている
同期クロック25によってリタイミングされる。フリッ
プフロップ30によってリタイミングされた送信データ
は、シリアルデータ信号23として受信ブロック21に
送出される。一方、第2の分岐送信データ29は、排他
的論理和(EXclusive OR:以下、EXORと略す。)回
路31の一方の入力端に入力される。また、EXOR回
路31の他方の入力端には同期FP32が入力されてお
り、シリアルデータである第2の分岐送信データ29と
同期FP32がビット単位で排他的論理和が演算され、
EXOR演算信号33として送出される。このEXOR
演算信号33は、フリップフロップ34に入力され、同
期クロック25によってリタイミングされる。フリップ
フロップ34によってリタイミングされたEXOR演算
信号は、送信FP24として受信ブロック21に送出さ
れる。
【0023】シリアルデータ監視装置の受信ブロック2
1では、シリアルデータ信号23が信号分岐器35に入
力される。信号分岐器35に入力された送信データ信号
は、第1の分岐受信データ36と第2の分岐受信データ
37とに2分岐される。第1の分岐受信データ36は、
フリップフロップ38に入力され、送受信側で同期がと
れている同期クロック25によってリタイミングされ
る。フリップフロップ38によってリタイミングされた
分岐受信データは、受信ブロック21で受信すべきシリ
アルデータである受信データ39となる。一方、第2の
分岐受信データ37は、EXOR回路40の一方の入力
端に入力される。また、EXOR回路40の他方の入力
端には送信FP24が入力されており、EXOR回路3
1で同期FP32と送信シリアルデータとの間で排他的
論理和が演算された送信FPと受信データとがビット単
位で再び排他的論理和演算され、EXOR演算信号41
として送出される。EXOR演算信号41は、信号分岐
器35で受信されたシリアルデータ信号23とEXOR
回路40で受信された送信FP24と同期クロック25
いずれにも伝送誤りがない場合、同期FP32と同じ信
号が得られる。EXOR演算信号41は、フリップフロ
ップ42に入力され、同期クロック25によってリタイ
ミングされる。フリップフロップ42によってリタイミ
ングされたEXOR演算信号は、受信FP43としてフ
レーム周期カウンタ44に入力される。
1では、シリアルデータ信号23が信号分岐器35に入
力される。信号分岐器35に入力された送信データ信号
は、第1の分岐受信データ36と第2の分岐受信データ
37とに2分岐される。第1の分岐受信データ36は、
フリップフロップ38に入力され、送受信側で同期がと
れている同期クロック25によってリタイミングされ
る。フリップフロップ38によってリタイミングされた
分岐受信データは、受信ブロック21で受信すべきシリ
アルデータである受信データ39となる。一方、第2の
分岐受信データ37は、EXOR回路40の一方の入力
端に入力される。また、EXOR回路40の他方の入力
端には送信FP24が入力されており、EXOR回路3
1で同期FP32と送信シリアルデータとの間で排他的
論理和が演算された送信FPと受信データとがビット単
位で再び排他的論理和演算され、EXOR演算信号41
として送出される。EXOR演算信号41は、信号分岐
器35で受信されたシリアルデータ信号23とEXOR
回路40で受信された送信FP24と同期クロック25
いずれにも伝送誤りがない場合、同期FP32と同じ信
号が得られる。EXOR演算信号41は、フリップフロ
ップ42に入力され、同期クロック25によってリタイ
ミングされる。フリップフロップ42によってリタイミ
ングされたEXOR演算信号は、受信FP43としてフ
レーム周期カウンタ44に入力される。
【0024】フレーム周期カウンタ44は、送信時と同
じ所定のフレーム周期Fで受信FP43が入力されてい
るか否かを検出することができるようになっている。受
信FP43が所定のフレーム周期Fで入力されているこ
とが検出された場合には、このフレーム周期と同じ周期
のフレーム周期一致信号45を出力することができるよ
うになっている。一方、受信FP43が所定のフレーム
周期の間、入力されていないと検出された場合には、信
号伝送中に誤りが発生したと判断し、データエラー・ア
ラームとして警報信号46を出力することができるよう
になっている。この警報信号46は、送信側に再送を要
求したり、受信データを廃棄するなど伝送データの信頼
性を向上させるために用いることができる。
じ所定のフレーム周期Fで受信FP43が入力されてい
るか否かを検出することができるようになっている。受
信FP43が所定のフレーム周期Fで入力されているこ
とが検出された場合には、このフレーム周期と同じ周期
のフレーム周期一致信号45を出力することができるよ
うになっている。一方、受信FP43が所定のフレーム
周期の間、入力されていないと検出された場合には、信
号伝送中に誤りが発生したと判断し、データエラー・ア
ラームとして警報信号46を出力することができるよう
になっている。この警報信号46は、送信側に再送を要
求したり、受信データを廃棄するなど伝送データの信頼
性を向上させるために用いることができる。
【0025】フレーム周期カウンタ44から出力された
フレーム周期一致信号45は、同期FP32と同じ周期
でフレーム保護回路47に入力される。フレーム保護回
路47は、誤同期防止のためn段のフレーム同期保護を
とり、n段一致した場合にフレーム同期保護信号48を
出力する。このフレーム同期保護信号48は、FP生成
回路49にトリガ信号として入力される。FP生成回路
49は、フレーム同期保護信号48の入力位相に合わせ
て再生FP50を出力することができるようになってい
る。また、伝送誤りによりフレーム同期保護信号48の
入力がない場合でも、フレーム周期で自走を行うことで
伝送中の信号誤りによるFP位相誤りを吸収し、正常な
タイミングのFPを再生FP50として出力することが
できるようになっている。これにより、送信側の同期F
P32の位相が変化した場合でも、n段同期保護後に正
常なタイミングのFPを出力させることができる。
フレーム周期一致信号45は、同期FP32と同じ周期
でフレーム保護回路47に入力される。フレーム保護回
路47は、誤同期防止のためn段のフレーム同期保護を
とり、n段一致した場合にフレーム同期保護信号48を
出力する。このフレーム同期保護信号48は、FP生成
回路49にトリガ信号として入力される。FP生成回路
49は、フレーム同期保護信号48の入力位相に合わせ
て再生FP50を出力することができるようになってい
る。また、伝送誤りによりフレーム同期保護信号48の
入力がない場合でも、フレーム周期で自走を行うことで
伝送中の信号誤りによるFP位相誤りを吸収し、正常な
タイミングのFPを再生FP50として出力することが
できるようになっている。これにより、送信側の同期F
P32の位相が変化した場合でも、n段同期保護後に正
常なタイミングのFPを出力させることができる。
【0026】次に、このようなFPの再生を可能とする
受信ブロックの要部について説明する。まず、フレーム
周期カウンタ44の構成の一例について説明する。
受信ブロックの要部について説明する。まず、フレーム
周期カウンタ44の構成の一例について説明する。
【0027】図2は、図1に示したフレーム周期カウン
タ44の要部構成を表わしたものである。このフレーム
周期カウンタ44では、カウンタ55を備えている。こ
のカウンタ55には同期クロック25および受信FP4
3がそれぞれ入力されている。カウンタ55は同期クロ
ック25を基準クロックとしてカウントを行い、受信F
P43によってカウント値のリセットが行われる。ま
た、カウンタ55は送信ブロック20の同期FP32と
同一のフレーム周期分のカウントを終了した後は、フレ
ーム周期一致信号45を送出するが、受信FP43の入
力がない限りカウントを開始しないようになっている。
したがって、カウンタ55は、予め送信ブロック20の
同期FP32と同一のフレーム周期分に対応して適切な
受信FP43が入力されている限り、このこのフレーム
周期ごとにフレーム周期一致信号45を出力できるよう
になっている。また、このフレーム周期カウンタ44
は、EXOR回路56を備えており、受信FP43およ
びフレーム周期一致信号45を入力とし、これらの排他
的論理和が警報信号46として出力されるようになって
いる。すなわちカウンタ55が適切な受信FP43が入
力されて同期クロック25を基準クロックとしてフレー
ム周期一致信号45が、受信FP43と同一タイミング
で出力されないときに、この誤り分がパルスとして警報
信号46として出力されることになる。このとき、1フ
レーム内に複数の警報信号46パルスが出力されること
になる。
タ44の要部構成を表わしたものである。このフレーム
周期カウンタ44では、カウンタ55を備えている。こ
のカウンタ55には同期クロック25および受信FP4
3がそれぞれ入力されている。カウンタ55は同期クロ
ック25を基準クロックとしてカウントを行い、受信F
P43によってカウント値のリセットが行われる。ま
た、カウンタ55は送信ブロック20の同期FP32と
同一のフレーム周期分のカウントを終了した後は、フレ
ーム周期一致信号45を送出するが、受信FP43の入
力がない限りカウントを開始しないようになっている。
したがって、カウンタ55は、予め送信ブロック20の
同期FP32と同一のフレーム周期分に対応して適切な
受信FP43が入力されている限り、このこのフレーム
周期ごとにフレーム周期一致信号45を出力できるよう
になっている。また、このフレーム周期カウンタ44
は、EXOR回路56を備えており、受信FP43およ
びフレーム周期一致信号45を入力とし、これらの排他
的論理和が警報信号46として出力されるようになって
いる。すなわちカウンタ55が適切な受信FP43が入
力されて同期クロック25を基準クロックとしてフレー
ム周期一致信号45が、受信FP43と同一タイミング
で出力されないときに、この誤り分がパルスとして警報
信号46として出力されることになる。このとき、1フ
レーム内に複数の警報信号46パルスが出力されること
になる。
【0028】図3は、図2に示したフレーム周期カウン
タ44において受信FP43が誤って挿入されたときの
各信号の動作波形を表わしたものである。図3(a)は
受信FP43、同図(b)は同期クロック25、同図
(c)はフレーム周期一致信号45、同図(d)は警報
信号46それぞれの動作波形の概要を表わしている。
タ44において受信FP43が誤って挿入されたときの
各信号の動作波形を表わしたものである。図3(a)は
受信FP43、同図(b)は同期クロック25、同図
(c)はフレーム周期一致信号45、同図(d)は警報
信号46それぞれの動作波形の概要を表わしている。
【0029】フレーム57、58のように伝送途中に誤
りが発生せず、波形59に示すように受信FP43が同
期FP32と同一のフレーム周期Fでフレーム周期カウ
ンタ44に入力されているとき、カウンタ55は受信F
P43が入力されるたびに波形60に示す同期クロック
25を基準クロックとしてカウントを行い、送信ブロッ
ク20の同期FP32と同一のフレーム周期ごとにフレ
ーム周期一致信号45を出力する(図3の波形61)。
このときは受信FP43とフレーム周期一致信号45が
同一タイミングで出力されるので、警報信号46のパル
スは出力されない(図3の波形62)。
りが発生せず、波形59に示すように受信FP43が同
期FP32と同一のフレーム周期Fでフレーム周期カウ
ンタ44に入力されているとき、カウンタ55は受信F
P43が入力されるたびに波形60に示す同期クロック
25を基準クロックとしてカウントを行い、送信ブロッ
ク20の同期FP32と同一のフレーム周期ごとにフレ
ーム周期一致信号45を出力する(図3の波形61)。
このときは受信FP43とフレーム周期一致信号45が
同一タイミングで出力されるので、警報信号46のパル
スは出力されない(図3の波形62)。
【0030】しかし、伝送途中に誤りが発生してフレー
ム63の誤りパルス64が受信FP43に挿入されたと
き、カウンタ55はフレーム63の最初の受信FP43
のパルス65の入力により、カウントを開始する。しか
し、カウンタ55には送信ブロック20の同期FP32
と同一のフレーム周期分のカウントが終了しないうちに
誤りパルス64が入力されてしまうため、この時点で再
びカウント値をリセットしてしまう。従ってカウンタ5
5はフレーム66の所定のフレーム周期一致信号45は
出力しないことになる(図3のパルス67)。EXOR
回路56は、受信FP43とカウンタ55の出力である
フレーム周期一致信号45との排他的論理和を出力する
ので、フレーム63の受信FP43に挿入された誤りパ
ルス64のタイミングと、フレーム66のフレーム周期
一致信号45に本来出力されるはずのパルス67のタイ
ミングにおいて、警報信号46として2つのパルスが出
力される(図3のパルス681、682)。また同期クロ
ック信号25が伝送途中に誤りが発生しても同様に検出
できる。
ム63の誤りパルス64が受信FP43に挿入されたと
き、カウンタ55はフレーム63の最初の受信FP43
のパルス65の入力により、カウントを開始する。しか
し、カウンタ55には送信ブロック20の同期FP32
と同一のフレーム周期分のカウントが終了しないうちに
誤りパルス64が入力されてしまうため、この時点で再
びカウント値をリセットしてしまう。従ってカウンタ5
5はフレーム66の所定のフレーム周期一致信号45は
出力しないことになる(図3のパルス67)。EXOR
回路56は、受信FP43とカウンタ55の出力である
フレーム周期一致信号45との排他的論理和を出力する
ので、フレーム63の受信FP43に挿入された誤りパ
ルス64のタイミングと、フレーム66のフレーム周期
一致信号45に本来出力されるはずのパルス67のタイ
ミングにおいて、警報信号46として2つのパルスが出
力される(図3のパルス681、682)。また同期クロ
ック信号25が伝送途中に誤りが発生しても同様に検出
できる。
【0031】図4は、図2に示したフレーム周期カウン
タ44において受信FP43が誤って挿入されないとき
の各信号の動作波形を表わしたものである。図4(a)
は受信FP43、同図(b)は同期クロック25、同図
(c)はフレーム周期一致信号45、同図(d)は警報
信号46それぞれの動作波形の概要を表わしている。
タ44において受信FP43が誤って挿入されないとき
の各信号の動作波形を表わしたものである。図4(a)
は受信FP43、同図(b)は同期クロック25、同図
(c)はフレーム周期一致信号45、同図(d)は警報
信号46それぞれの動作波形の概要を表わしている。
【0032】フレーム57、58のように伝送途中に誤
りが発生せず、波形59に示すように受信FP43が同
期FP32と同一のフレーム周期Fでフレーム周期カウ
ンタ44に入力されているとき、カウンタ55は受信F
P43が入力されるたびに波形60に示す同期クロック
25を基準クロックとしてカウントを行い、送信ブロッ
ク20の同期FP32と同一のフレーム周期ごとにフレ
ーム周期一致信号45を出力する(図4の波形61)。
このときは受信FP43とフレーム周期一致信号45が
同一タイミングで出力されるので、警報信号46のパル
スは出力されない(図4の波形62)。
りが発生せず、波形59に示すように受信FP43が同
期FP32と同一のフレーム周期Fでフレーム周期カウ
ンタ44に入力されているとき、カウンタ55は受信F
P43が入力されるたびに波形60に示す同期クロック
25を基準クロックとしてカウントを行い、送信ブロッ
ク20の同期FP32と同一のフレーム周期ごとにフレ
ーム周期一致信号45を出力する(図4の波形61)。
このときは受信FP43とフレーム周期一致信号45が
同一タイミングで出力されるので、警報信号46のパル
スは出力されない(図4の波形62)。
【0033】しかし、伝送途中に誤りが発生してフレー
ム66の受信FP43に本来挿入されているはずのパル
スがないとき(図4の691)、カウンタ55はフレー
ム66の受信FP43の入力によりカウントを開始する
ため、このフレームにおいてカウンタ55のカウントが
開始されない。したがって、フレーム66の次フレーム
の最初に出力されるはずのフレーム周期一致信号45が
出力されない(図4の692)。EXOR回路56は、
受信FP43とカウンタ55の出力であるフレーム周期
一致信号45との排他的論理和を出力するので、フレー
ム66の受信FP43に本来挿入されるはずのパルス6
91のタイミングと、フレーム66の次フレームの最初
にフレーム周期一致信号45に本来出力されるはずのパ
ルス69 2のタイミングにおいて、警報信号46として
2つのパルスが出力される(図4のパルス681、6
82)。また同期クロック信号25が伝送途中に誤りが
発生しても同様に検出できる。
ム66の受信FP43に本来挿入されているはずのパル
スがないとき(図4の691)、カウンタ55はフレー
ム66の受信FP43の入力によりカウントを開始する
ため、このフレームにおいてカウンタ55のカウントが
開始されない。したがって、フレーム66の次フレーム
の最初に出力されるはずのフレーム周期一致信号45が
出力されない(図4の692)。EXOR回路56は、
受信FP43とカウンタ55の出力であるフレーム周期
一致信号45との排他的論理和を出力するので、フレー
ム66の受信FP43に本来挿入されるはずのパルス6
91のタイミングと、フレーム66の次フレームの最初
にフレーム周期一致信号45に本来出力されるはずのパ
ルス69 2のタイミングにおいて、警報信号46として
2つのパルスが出力される(図4のパルス681、6
82)。また同期クロック信号25が伝送途中に誤りが
発生しても同様に検出できる。
【0034】このようにフレーム周期カウンタ44は、
受信FP43の入力によりカウント値をリセットすると
ともに、カウント終了後は受信FP43が入力されない
限りカウントを開始しないようにしたカウンタ55を備
えるようにした。そして、同期クロック25に基づいて
カウント値をフレーム周期一致信号45として出力し、
このフレーム周期一致信号45と受信FP43との排他
的論理和をとることで、受信FP43あるいは同期クロ
ック25の伝送途中の誤りを検出し、これをフレーム周
期一致信号45および警報信号46として出力すること
ができるようになっている。
受信FP43の入力によりカウント値をリセットすると
ともに、カウント終了後は受信FP43が入力されない
限りカウントを開始しないようにしたカウンタ55を備
えるようにした。そして、同期クロック25に基づいて
カウント値をフレーム周期一致信号45として出力し、
このフレーム周期一致信号45と受信FP43との排他
的論理和をとることで、受信FP43あるいは同期クロ
ック25の伝送途中の誤りを検出し、これをフレーム周
期一致信号45および警報信号46として出力すること
ができるようになっている。
【0035】フレーム保護回路47は、公知の前方n段
後方1段のフレーム同期保護回路であり、図示は省略す
る。フレーム保護回路47に入力されるフレーム周期一
致信号45は、伝送誤りが無ければ同期FP32と同一
周期Fで入力されるはずである。そこで、周期Fで出力
されるフレーム位置パルスを生成し、これとフレーム周
期一致信号45とが同一タイミングで出力されているか
否かを1フレームごとに検出し、n回連続して同一タイ
ミングで出力されていることが検出されたときには、同
期がとれているものと判断して後方n段保護が行われ
る。このようにしてn回連続して同一タイミングで出力
されていることが検出されたときにフレーム同期保護信
号48がFP生成回路49に対してトリガ信号として出
力されるようになっている。もちろん、適用するシステ
ムに応じて最適な前方保護段数および後方保護段数を選
択することが望ましい。
後方1段のフレーム同期保護回路であり、図示は省略す
る。フレーム保護回路47に入力されるフレーム周期一
致信号45は、伝送誤りが無ければ同期FP32と同一
周期Fで入力されるはずである。そこで、周期Fで出力
されるフレーム位置パルスを生成し、これとフレーム周
期一致信号45とが同一タイミングで出力されているか
否かを1フレームごとに検出し、n回連続して同一タイ
ミングで出力されていることが検出されたときには、同
期がとれているものと判断して後方n段保護が行われ
る。このようにしてn回連続して同一タイミングで出力
されていることが検出されたときにフレーム同期保護信
号48がFP生成回路49に対してトリガ信号として出
力されるようになっている。もちろん、適用するシステ
ムに応じて最適な前方保護段数および後方保護段数を選
択することが望ましい。
【0036】次に、FP生成回路49について説明す
る。
る。
【0037】図5は、FP生成回路49の構成の概要を
表わしたものである。FP生成回路49に入力されたフ
レーム同期保護信号48は、位相検出回路70に入力さ
れている。位相検出回路70は同期クロック25からの
フレーム同期保護信号48の位相のずれを検出すること
ができ、その位相のずれを自走FP発生回路71に送出
する。自走FP発生回路71は、同期クロック25に基
づいて自走し、送信ブロック20の同期FP32と同一
のフレーム周期Fを有する自走FP75を生成し、位相
検出回路70から通知された位相のずれに合わせてこれ
を再生FP50として出力することができるようになっ
ている。
表わしたものである。FP生成回路49に入力されたフ
レーム同期保護信号48は、位相検出回路70に入力さ
れている。位相検出回路70は同期クロック25からの
フレーム同期保護信号48の位相のずれを検出すること
ができ、その位相のずれを自走FP発生回路71に送出
する。自走FP発生回路71は、同期クロック25に基
づいて自走し、送信ブロック20の同期FP32と同一
のフレーム周期Fを有する自走FP75を生成し、位相
検出回路70から通知された位相のずれに合わせてこれ
を再生FP50として出力することができるようになっ
ている。
【0038】このようにFP生成回路49は、フレーム
同期保護信号48の入力位相に合わせて位相調整を行っ
た再生FP50を出力するとともに、このフレーム同期
保護信号48が伝送路誤りにより入力されない場合でも
フレーム周期Fで自走FPを出力させることでビット誤
り時のFP位相誤りを吸収して正常なFPを下流に出力
することができるようになっている。
同期保護信号48の入力位相に合わせて位相調整を行っ
た再生FP50を出力するとともに、このフレーム同期
保護信号48が伝送路誤りにより入力されない場合でも
フレーム周期Fで自走FPを出力させることでビット誤
り時のFP位相誤りを吸収して正常なFPを下流に出力
することができるようになっている。
【0039】次に、図1および図6を参照してこれまで
説明した要部構成のシリアルデータ監視装置の動作につ
いて説明する。
説明した要部構成のシリアルデータ監視装置の動作につ
いて説明する。
【0040】図6は本実施例におけるシリアルデータ監
視装置の各部の信号動作波形の概要を表わしたものであ
る。ここでは、フレーム保護回路47は前方2段後方1
段のフレーム同期保護回路であるものとする。送信ブロ
ック20内の各部の信号動作波形として、図6(a)は
同期クロック信号25、同図(b)は送信データ26、
同図(c)は同期FP32、同図(d)はEXOR演算
信号33それぞれの信号動作波形を表わしている。ま
た、受信ブロック21内の各部の信号動作波形として、
図6(e)は同期クロック信号25、同図(f)はシリ
アルデータ信号23、同図(g)は送信FP24、同図
(h)はEXOR演算信号41、同図(i)はフレーム
周期一致信号45、同図(j)はフレーム同期保護信号
48、同図(k)は再生FP50それぞれの信号動作波
形を表わしている。
視装置の各部の信号動作波形の概要を表わしたものであ
る。ここでは、フレーム保護回路47は前方2段後方1
段のフレーム同期保護回路であるものとする。送信ブロ
ック20内の各部の信号動作波形として、図6(a)は
同期クロック信号25、同図(b)は送信データ26、
同図(c)は同期FP32、同図(d)はEXOR演算
信号33それぞれの信号動作波形を表わしている。ま
た、受信ブロック21内の各部の信号動作波形として、
図6(e)は同期クロック信号25、同図(f)はシリ
アルデータ信号23、同図(g)は送信FP24、同図
(h)はEXOR演算信号41、同図(i)はフレーム
周期一致信号45、同図(j)はフレーム同期保護信号
48、同図(k)は再生FP50それぞれの信号動作波
形を表わしている。
【0041】送信ブロック20では、同期クロック信号
25および送信データ26がそれぞれ図6(a)、
(b)に示すように入力されているものとする(図6の
波形80、81)。同期クロック信号25は、送信ブロ
ック20および受信ブロック21において同期がとれて
いる(図6の波形80、82)。同期FP32は、同期
クロック25に同期して所定のフレーム周期Fごとに入
力されている(図6の波形83)。送信データ26は信
号分岐器27によって第1および第2の分岐送信データ
28、29に2分岐され、EXOR回路31において同
期FP32と第2の分岐送信データ28との排他的論理
和が演算される。すなわち、同一タイミングにおける送
信データ26と同期FP32とがビット単位で、互いに
1または0の相反するビット値であるときにのみ“1”
となり、その結果としてEXOR演算信号33が出力さ
れている(図6の波形84)。そして、EXOR演算信
号33および第1の分岐送信データ28は、ともにフリ
ップフロップ34および30により同期クロック25で
リタイミングされる。このように送信ブロック20で
は、同期クロック信号25と、この信号でリタイミング
された送信FP24およびシリアルデータ信号23を送
出することによって、伝送誤り検出のための監視信号等
の信号本数増加を防いでいる。
25および送信データ26がそれぞれ図6(a)、
(b)に示すように入力されているものとする(図6の
波形80、81)。同期クロック信号25は、送信ブロ
ック20および受信ブロック21において同期がとれて
いる(図6の波形80、82)。同期FP32は、同期
クロック25に同期して所定のフレーム周期Fごとに入
力されている(図6の波形83)。送信データ26は信
号分岐器27によって第1および第2の分岐送信データ
28、29に2分岐され、EXOR回路31において同
期FP32と第2の分岐送信データ28との排他的論理
和が演算される。すなわち、同一タイミングにおける送
信データ26と同期FP32とがビット単位で、互いに
1または0の相反するビット値であるときにのみ“1”
となり、その結果としてEXOR演算信号33が出力さ
れている(図6の波形84)。そして、EXOR演算信
号33および第1の分岐送信データ28は、ともにフリ
ップフロップ34および30により同期クロック25で
リタイミングされる。このように送信ブロック20で
は、同期クロック信号25と、この信号でリタイミング
された送信FP24およびシリアルデータ信号23を送
出することによって、伝送誤り検出のための監視信号等
の信号本数増加を防いでいる。
【0042】受信ブロック21では、伝送路22を介し
て送信ブロック20によって送出されたシリアルデータ
信号(図6の波形85)は、信号分岐器35で第1およ
び第2の分岐受信データ36、37に2分岐される。こ
こで、図6(f)のシリアルデータ信号23に破線部8
6で示すような伝送路誤りが発生したものとする。上述
したように送信FP24は、EXOR演算信号33をフ
リップフロップでリタイミングしただけであるから、各
フレームにおける波形は図6(d)に示すEXOR演算
信号33と同じ波形で伝送されてくる(図6の波形8
7)。そこで受信ブロック21のEXOR回路40で、
シリアルデータ信号を2分岐した第2の分岐受信データ
37と送信FP24との排他的論理演算を行うと、ビッ
ト単位で、互いに1または0の相反するビット値である
ときにのみ“1”となるため、伝送路誤りがなければ同
期FP32と同一波形がEXOR演算信号41として出
力されることになる。しかし、破線部86で示すように
伝送路誤りがある場合は、EXOR回路40での排他的
論理和演算により誤検出パルス88が伝送路誤り位置と
同タイミングで検出されることになる(図6の波形8
9)。
て送信ブロック20によって送出されたシリアルデータ
信号(図6の波形85)は、信号分岐器35で第1およ
び第2の分岐受信データ36、37に2分岐される。こ
こで、図6(f)のシリアルデータ信号23に破線部8
6で示すような伝送路誤りが発生したものとする。上述
したように送信FP24は、EXOR演算信号33をフ
リップフロップでリタイミングしただけであるから、各
フレームにおける波形は図6(d)に示すEXOR演算
信号33と同じ波形で伝送されてくる(図6の波形8
7)。そこで受信ブロック21のEXOR回路40で、
シリアルデータ信号を2分岐した第2の分岐受信データ
37と送信FP24との排他的論理演算を行うと、ビッ
ト単位で、互いに1または0の相反するビット値である
ときにのみ“1”となるため、伝送路誤りがなければ同
期FP32と同一波形がEXOR演算信号41として出
力されることになる。しかし、破線部86で示すように
伝送路誤りがある場合は、EXOR回路40での排他的
論理和演算により誤検出パルス88が伝送路誤り位置と
同タイミングで検出されることになる(図6の波形8
9)。
【0043】このようなEXOR演算信号41がフリッ
プフロップ42でリタイミングされた後、フレーム周期
カウンタ44に入力されると、図2に示すカウンタ55
からフレーム周期Fごとに受信FP43の入力に合わせ
てカウントされるフレーム周期一致信号45が出力され
ず(図6の波形90)、また同時に伝送路データ誤りが
発生したと判断して外部に対して警報信号46が出力さ
れることになる。しかし、破線部86の伝送路誤り以外
についてはフレーム周期一致信号45をフレーム周期F
ごとに出力する(図6の波形91)。
プフロップ42でリタイミングされた後、フレーム周期
カウンタ44に入力されると、図2に示すカウンタ55
からフレーム周期Fごとに受信FP43の入力に合わせ
てカウントされるフレーム周期一致信号45が出力され
ず(図6の波形90)、また同時に伝送路データ誤りが
発生したと判断して外部に対して警報信号46が出力さ
れることになる。しかし、破線部86の伝送路誤り以外
についてはフレーム周期一致信号45をフレーム周期F
ごとに出力する(図6の波形91)。
【0044】フレーム保護回路47では、フレーム周期
一致信号45のパルスを保護を取ることにより万が一デ
ータがフレーム周期で誤り、フレーム周期一致信号45
のパルスが誤って発生した場合でも下流に誤ったフレー
ムパルスを送出することを防ぐために、前方2段後方1
段保護をとっている。これにより、フレーム周期一致信
号45が2回連続して所定のフレーム周期Fで入力され
てはじめて、フレーム同期保護信号48を出力する(図
6の波形92)。FP生成回路49では、フレーム同期
保護信号48が入力されると、その周期に合わせて再生
FP50を自走して生成する。フレーム保護回路47で
図6(j)に示すフレーム同期保護信号48が歯抜け状
態になったとしても、下流には正常にフレーム周期Fで
再生FPを送出される(図6に波形93)。
一致信号45のパルスを保護を取ることにより万が一デ
ータがフレーム周期で誤り、フレーム周期一致信号45
のパルスが誤って発生した場合でも下流に誤ったフレー
ムパルスを送出することを防ぐために、前方2段後方1
段保護をとっている。これにより、フレーム周期一致信
号45が2回連続して所定のフレーム周期Fで入力され
てはじめて、フレーム同期保護信号48を出力する(図
6の波形92)。FP生成回路49では、フレーム同期
保護信号48が入力されると、その周期に合わせて再生
FP50を自走して生成する。フレーム保護回路47で
図6(j)に示すフレーム同期保護信号48が歯抜け状
態になったとしても、下流には正常にフレーム周期Fで
再生FPを送出される(図6に波形93)。
【0045】これまで説明したように本実施例における
シリアルデータ監視装置は、送信ブロック10で送信デ
ータ26と同期FP32の排他的論理和を行って送信F
P24を生成し、受信側では受信データと送信FP24
の排他的論理和を行って、所定のフレーム周期Fとの一
致の検出を行うようにしている。これにより、伝送途中
で発生した伝送路誤りを検出できる。さらに、このよう
にして伝送路に誤りが発生してフレーム周期Fとの不一
致が検出されたときにも、n段保護後にそれまで入力さ
れていたフレーム周期Fとの一致検出信号であるフレー
ム同期保護信号48の位相に合わせて自走FPを再生F
P50として下流に送出させることで、ビット誤り時の
FP位相誤りを吸収し、正常なFPを下流側に供給して
いる。
シリアルデータ監視装置は、送信ブロック10で送信デ
ータ26と同期FP32の排他的論理和を行って送信F
P24を生成し、受信側では受信データと送信FP24
の排他的論理和を行って、所定のフレーム周期Fとの一
致の検出を行うようにしている。これにより、伝送途中
で発生した伝送路誤りを検出できる。さらに、このよう
にして伝送路に誤りが発生してフレーム周期Fとの不一
致が検出されたときにも、n段保護後にそれまで入力さ
れていたフレーム周期Fとの一致検出信号であるフレー
ム同期保護信号48の位相に合わせて自走FPを再生F
P50として下流に送出させることで、ビット誤り時の
FP位相誤りを吸収し、正常なFPを下流側に供給して
いる。
【0046】変形例
【0047】本実施例におけるシリアルデータ監視装置
では、フレーム周期カウンタ44およびフレーム保護回
路47およびFP生成回路49により、フレーム周期カ
ウンタ44でデータエラーの発生時にもFP生成回路4
9で生成した自走FPにより下流に再生FPを送出する
ようにしていた。しかし、システムによってはデータエ
ラーが頻発した場合、もはや下流にFPを送出する必要
がない場合もある。そこで、本実施例におけるシリアル
データ監視装置のFP生成回路で、フレーム保護回路4
8から入力されるフレーム同期保護信号48を監視し、
ある一定期間に任意の複数のN個のフレーム入力がない
ことに起因してこの信号の入力が検出されない場合、再
生FP50の送出を停止させることによって下流に不要
なFPが送出されるのを防ぐことができる。
では、フレーム周期カウンタ44およびフレーム保護回
路47およびFP生成回路49により、フレーム周期カ
ウンタ44でデータエラーの発生時にもFP生成回路4
9で生成した自走FPにより下流に再生FPを送出する
ようにしていた。しかし、システムによってはデータエ
ラーが頻発した場合、もはや下流にFPを送出する必要
がない場合もある。そこで、本実施例におけるシリアル
データ監視装置のFP生成回路で、フレーム保護回路4
8から入力されるフレーム同期保護信号48を監視し、
ある一定期間に任意の複数のN個のフレーム入力がない
ことに起因してこの信号の入力が検出されない場合、再
生FP50の送出を停止させることによって下流に不要
なFPが送出されるのを防ぐことができる。
【0048】なお本実施例および本変形例におけるシリ
アルデータ監視装置では、送信側で送信データとFPの
排他的論理和をとった送信FPを生成し、受信側で受信
データと送信FPの排他的論理和でFPを再生するとと
もに、伝送途中における伝送路誤りを検出するようにし
ていたが、送信側および受信側での演算が排他的論理和
演算のみに限定されない。送信側における送信データと
FP、受信側における送信FPと受信データを演算し
て、伝送路誤り検出および受信側でのFPの再生を行う
ことができれば、この演算方法に限定されるものではな
い。
アルデータ監視装置では、送信側で送信データとFPの
排他的論理和をとった送信FPを生成し、受信側で受信
データと送信FPの排他的論理和でFPを再生するとと
もに、伝送途中における伝送路誤りを検出するようにし
ていたが、送信側および受信側での演算が排他的論理和
演算のみに限定されない。送信側における送信データと
FP、受信側における送信FPと受信データを演算し
て、伝送路誤り検出および受信側でのFPの再生を行う
ことができれば、この演算方法に限定されるものではな
い。
【0049】また本実施例および本変形例におけるフレ
ーム周期カウンタ44あるいはFP生成回路49の要部
構成に限定されるものではないのは当然である。
ーム周期カウンタ44あるいはFP生成回路49の要部
構成に限定されるものではないのは当然である。
【0050】また送信ブロック20と受信ブロック21
とを接続する伝送路は、その伝送路の信号形態に限定さ
れない。例えば、伝送路を介して伝送される信号が、光
信号であっても電気信号であっても構わない。
とを接続する伝送路は、その伝送路の信号形態に限定さ
れない。例えば、伝送路を介して伝送される信号が、光
信号であっても電気信号であっても構わない。
【0051】
【発明の効果】以上説明したように請求項1記載の発明
によれば、新たに送受信ブロック間で信号線を追加する
ことなく、伝送途中に発生した伝送路誤りの発生の検出
と、受信側でのフレームパルスの再生を行うことができ
るようになる。さらに、伝送速度を上げて信号を多重化
するといった手法を用いる必要がなくなるため、装置を
小型化することも可能となる。また、送受信ブロック間
はデータ信号線、FP、クロック信号線のみで接続すれ
ばよいので、送受側において変更に必要が生じたとして
も伝送路を変更する必要がなくなるため、システムの拡
張性に優れている。
によれば、新たに送受信ブロック間で信号線を追加する
ことなく、伝送途中に発生した伝送路誤りの発生の検出
と、受信側でのフレームパルスの再生を行うことができ
るようになる。さらに、伝送速度を上げて信号を多重化
するといった手法を用いる必要がなくなるため、装置を
小型化することも可能となる。また、送受信ブロック間
はデータ信号線、FP、クロック信号線のみで接続すれ
ばよいので、送受側において変更に必要が生じたとして
も伝送路を変更する必要がなくなるため、システムの拡
張性に優れている。
【0052】また請求項2記載の発明によれば、請求項
1記載の発明による効果に加えて、伝送路誤り発生通知
手段で伝送途中の誤り発生が検出された場合でも、伝送
路誤りが発生していないときの第2のフレームパルスの
入力位相に合わせて、第1のフレームパルスと同一周期
のフレームパルスを下流装置に供給することができるよ
うになる。
1記載の発明による効果に加えて、伝送路誤り発生通知
手段で伝送途中の誤り発生が検出された場合でも、伝送
路誤りが発生していないときの第2のフレームパルスの
入力位相に合わせて、第1のフレームパルスと同一周期
のフレームパルスを下流装置に供給することができるよ
うになる。
【0053】さらに請求項3記載の発明によれば、誤同
期防止のために従来から用いられているフレーム同期保
護を行うことができ、より信頼性を向上させることがで
きる。
期防止のために従来から用いられているフレーム同期保
護を行うことができ、より信頼性を向上させることがで
きる。
【0054】さらにまた請求項4記載の発明によれば、
下流装置に対してフレームパルスを送出することが好ま
しくないようなシステムにおいても、自走フレームパル
スの送出を停止させるのみで適用することができる。
下流装置に対してフレームパルスを送出することが好ま
しくないようなシステムにおいても、自走フレームパル
スの送出を停止させるのみで適用することができる。
【0055】さらに請求項5記載の発明によれば、排他
的論理和は非常に簡素な構成で実現することができるの
で、装置の低コスト化を実現することができる。
的論理和は非常に簡素な構成で実現することができるの
で、装置の低コスト化を実現することができる。
【図1】本発明の一実施例におけるフレームデータ監視
装置の構成の概要を示すブロック図である。
装置の構成の概要を示すブロック図である。
【図2】本実施例におけるフレーム周期カウンタの要部
構成の概要を示すブロック図である。
構成の概要を示すブロック図である。
【図3】本実施例におけるフレーム周期カウンタの伝送
誤りによるパルスが挿入されたときの各部の動作波形を
示すタイミングチャートである。
誤りによるパルスが挿入されたときの各部の動作波形を
示すタイミングチャートである。
【図4】本実施例におけるフレーム周期カウンタの伝送
誤りによる本来挿入されるパルスがないときの各部の動
作波形を示すタイミングチャートである。
誤りによる本来挿入されるパルスがないときの各部の動
作波形を示すタイミングチャートである。
【図5】本実施例におけるFP生成回路の要部構成の概
要を示すブロック図である。
要を示すブロック図である。
【図6】本実施例におけるフレームデータ監視装置の各
部の動作波形を示すタイミングチャートである。
部の動作波形を示すタイミングチャートである。
【図7】従来提案されたフレーム同期伝送システムの構
成の概要を示すブロック図である。
成の概要を示すブロック図である。
20 送信ブロック
21 受信ブロック
22 伝送路
23 シリアルデータ信号
24 送信FP
25 同期クロック信号
26 送信データ
27、35 信号分岐器
28 第1の分岐送信データ
29 第2の分岐送信データ
30、34、38、42 フリップフロップ
31、40 EXOR回路
32 同期FP
33、41 EXOR演算信号
36 第1の分岐受信データ
37 第2の分岐受信データ
39 受信データ
43 受信FP
44 フレーム周期カウンタ
45 フレーム周期一致信号
46 警報信号
47 フレーム保護回路
48 フレーム同期保護信号
49 FP生成回路
50 再生FP
Claims (5)
- 【請求項1】 基準クロックに同期した送信データを、
所定のフレーム周期の区切りごとにこの基準クロックの
1クロックに相当する区間だけそれ以外の区間の信号状
態と反転させた信号とした第1のフレームパルスとの間
で排他的論理和をとり、これによってパルス伝送信号を
生成するパルス伝送信号生成手段と、 前記送信データとこのパルス伝送信号生成手段によって
生成されたパルス伝送信号とをそれぞれ別個の伝送路に
送出する送出手段と、 この送出手段によって前記伝送路を介して送出された前
記送信データおよび前記パルス伝送信号とを受信する受
信手段と、 この受信手段によって受信された前記パルス伝送信号を
前記送信データの受信後の信号と排他的論理和をとって
前記第1のフレームパルスと同一周期の第2のフレーム
パルスを生成するフレームパルス生成手段と、 このフレームパルス生成手段によって生成された第2の
フレームパルスが前記第1のフレームパルスと同一周期
であるか否かを判別する同一周期判別手段と、 この同一周期判別手段によって前記第1および第2のフ
レームパルスが同一周期でないと判別されたときには前
記伝送路の誤りの発生を通知する伝送路誤り発生通知手
段とを具備することを特徴とするシリアルデータ監視装
置。 - 【請求項2】 基準クロックに同期した送信データを、
所定のフレーム周期の区切りごとにこの基準クロックの
1クロックに相当する区間だけそれ以外の区間の信号状
態と反転させた信号とした第1のフレームパルスとの間
で排他的論理和をとり、これによってパルス伝送信号を
生成するパルス伝送信号生成手段と、 前記送信データとこのパルス伝送信号生成手段によって
生成されたパルス伝送信号とをそれぞれ別個の伝送路に
送出する送出手段と、 この送出手段によって前記伝送路を介して送出された前
記送信データおよび前記パルス伝送信号とを受信する受
信手段と、 この受信手段によって受信された前記パルス伝送信号を
前記送信データの受信後の信号と排他的論理和をとって
前記第1のフレームパルスと同一周期の第2のフレーム
パルスを生成するフレームパルス生成手段と、 このフレームパルス生成手段によって生成された第2の
フレームパルスが前記第1のフレームパルスと同一周期
であるか否かを判別する同一周期判別手段と、 この同一周期判別手段によって前記第1および第2のフ
レームパルスが同一周期でないと判別されたときには伝
送路誤りの発生を通知するとともに前記第2のフレーム
パルスの出力を停止する伝送路誤り発生通知手段と、 前記基準クロックに基づいて前記第1のフレームパルス
と同一周期の自走フレームパルスを生成する自走フレー
ムパルス生成手段と、 前記フレームパルス生成手段によって生成された第2の
フレームパルスの位相に合わせてこの自走フレームパル
ス生成手段によって生成された自走フレームパルスを出
力するフレームパルス位相調整手段とを具備することを
特徴とするシリアルデータ監視装置。 - 【請求項3】 前記フレームパルス生成手段は、前記送
信データに基づいて前記パルス伝送信号から前記第1の
フレームパルスと同一周期の第3のフレームパルスを生
成し、この第3のフレームパルスの同期保護をとること
によって第2のフレームパルスを生成することを特徴と
する請求項1または請求項2記載のシリアルデータ監視
装置。 - 【請求項4】 前記フレームパルス位相調整手段は、前
記フレームパルス生成手段によって生成された第2のフ
レームパルスが予め決められた期間内に入力されないと
きには前記自走フレームパルスの出力を停止することを
特徴とする請求項2記載のシリアルデータ監視装置。 - 【請求項5】 前記パルス伝送信号は前記送信データと
前記第1のフレームパルスとをビット単位で排他的論理
和をとることによって生成され、前記第2のフレームパ
ルスは前記受信手段によって受信された送信データと前
記パルス伝送信号とをビット単位で排他的論理和をとる
ことによって生成することを特徴とする請求項1または
請求項2記載のシリアルデータ監視装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22962598A JP3449231B2 (ja) | 1998-08-14 | 1998-08-14 | シリアルデータ監視装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22962598A JP3449231B2 (ja) | 1998-08-14 | 1998-08-14 | シリアルデータ監視装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000059351A JP2000059351A (ja) | 2000-02-25 |
JP3449231B2 true JP3449231B2 (ja) | 2003-09-22 |
Family
ID=16895134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22962598A Expired - Fee Related JP3449231B2 (ja) | 1998-08-14 | 1998-08-14 | シリアルデータ監視装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3449231B2 (ja) |
-
1998
- 1998-08-14 JP JP22962598A patent/JP3449231B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000059351A (ja) | 2000-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4207329B2 (ja) | フレーム同期回路 | |
JP2578334B2 (ja) | デイジタル伝送方式 | |
JPH0637746A (ja) | フレーム同期制御方式 | |
JP2861932B2 (ja) | バーストフレーム位相同期回路 | |
JPH07177116A (ja) | デジタル信号伝送装置 | |
JP3449231B2 (ja) | シリアルデータ監視装置 | |
JP3565206B2 (ja) | 伝送データフレーム同期回路及び伝送データフレーム同期方法 | |
JP3465386B2 (ja) | フレーム同期回路と同回路を用いた符号化/復号化処理回路 | |
JP2785755B2 (ja) | ヒットレス切替装置 | |
JP3240869B2 (ja) | 同期回路 | |
US8218701B2 (en) | Communication system | |
JPH0435937B2 (ja) | ||
JP2655624B2 (ja) | フレ−ム同期検出回路 | |
JPH088979A (ja) | ディジタル伝送システム | |
JP2718050B2 (ja) | 中間中継器 | |
JP4768486B2 (ja) | 同期検出回路,通信システムおよび同期検出プログラム | |
JP2680962B2 (ja) | フレーム同期回路 | |
JP2000349728A (ja) | ルート切替制御システム、切替制御方法及び記録媒体 | |
JP3868047B2 (ja) | バッファ回路 | |
JPH0522279A (ja) | フレーム検出保護回路 | |
JPH09298530A (ja) | 現用予備方式用送信フレームタイミング同期回路 | |
JP2000269908A (ja) | パス監視方法およびパス監視回路 | |
JPH0430772B2 (ja) | ||
JPH09116515A (ja) | 自己診断機能付き同期検出回路 | |
JP2000059466A (ja) | 電源断検出方法および電源断検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |