JPH088322B2 - 集積回路パツケ−ジ - Google Patents
集積回路パツケ−ジInfo
- Publication number
- JPH088322B2 JPH088322B2 JP1938087A JP1938087A JPH088322B2 JP H088322 B2 JPH088322 B2 JP H088322B2 JP 1938087 A JP1938087 A JP 1938087A JP 1938087 A JP1938087 A JP 1938087A JP H088322 B2 JPH088322 B2 JP H088322B2
- Authority
- JP
- Japan
- Prior art keywords
- metallized
- ground
- power supply
- integrated circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （ア） 技術分野 この発明は、100Mb/s以上の高速デジタル信号や、500
MHz以上の周波数を処理する集積回路を組込むパツケー
ジに関する。
MHz以上の周波数を処理する集積回路を組込むパツケー
ジに関する。
半導体集積回路チツプのパツケージには、次のような
機能がある。
機能がある。
（ｉ） チツプを環境から保護すること。
（ii） チツプを機械的に支持すること。
（iii） 電力供給手段を与える事。
（iiii） 信号の入出力手段を与える事。
（ｖ） 外部回路などからチツプを絶縁する事。
（vi） ICチツプから生ずる熱を放散する事。
などである。
ICパツケージは大別して、 （ａ） プラスチツクパツケージ （ｂ） サーデイツプ（CERDIP） （ｃ） セラミツクパツケージ などがある。
（イ） 従来技術 プラスチツクパツケージを第４図に示す。SiのICチツ
プの電極部とリードフレームの電極部とが、Auワイヤで
接続されている。ICチツプワイヤ、リードフレームなど
の全体を樹脂で覆つている。
プの電極部とリードフレームの電極部とが、Auワイヤで
接続されている。ICチツプワイヤ、リードフレームなど
の全体を樹脂で覆つている。
リードフレームが側面に並んでいるものが多いが、こ
れはDIP（Dual in line package）という。
れはDIP（Dual in line package）という。
プラスチツクパツケージは量的には、全パツケージ生
産量の内、80％を占め汎用性に富む。安価で使いやす
い。
産量の内、80％を占め汎用性に富む。安価で使いやす
い。
しかし、放熱性が悪いので、高速性を要するICのパツ
ケージとしては不適である。
ケージとしては不適である。
CERDIPパツケージの構造を第５図に示す。これはセラ
ミツク板２枚を用いてパツケージとしたものである。リ
ードフレームは、セラミツク板の両側に樹脂封止されて
いる。ICの電極部とリードフレームの電極部がAlワイヤ
で接続されている。 セラミツク板を使うから、熱放散
性に優れる。プラスチツクパツケージよりも使用温度域
が広い。より高速動作するICチツプのパツケージとして
も用いる事ができる。生産量は全パツケージのうちの約
15％である。セラミツク製のパツケージであるが、セラ
ミツクパツケージとはいわない。単にCERDIPという。
ミツク板２枚を用いてパツケージとしたものである。リ
ードフレームは、セラミツク板の両側に樹脂封止されて
いる。ICの電極部とリードフレームの電極部がAlワイヤ
で接続されている。 セラミツク板を使うから、熱放散
性に優れる。プラスチツクパツケージよりも使用温度域
が広い。より高速動作するICチツプのパツケージとして
も用いる事ができる。生産量は全パツケージのうちの約
15％である。セラミツク製のパツケージであるが、セラ
ミツクパツケージとはいわない。単にCERDIPという。
第６図に示すのは、現在市販されているパツケージの
うち、最も高級なものである。
うち、最も高級なものである。
セラミツク板を４層以上積層してある。セラミツク板
が多数積層されているので、Multi Laminate Ceramic P
acKage（MLCP）と呼ぶ。単にセラミツクパツケージとい
う事もある。
が多数積層されているので、Multi Laminate Ceramic P
acKage（MLCP）と呼ぶ。単にセラミツクパツケージとい
う事もある。
リードフレームは２方向又は４方向に平行して設けら
れている。底板にはメタライズ面があり、これはグラン
ドとする事が多い。底板の上にICチツプをダイボンドし
てある。底板より上の開口のある第１セラミツク板の上
には信号線メタライズ配線と電源・グランドメタライズ
配線が同一平面上に設けられている。
れている。底板にはメタライズ面があり、これはグラン
ドとする事が多い。底板の上にICチツプをダイボンドし
てある。底板より上の開口のある第１セラミツク板の上
には信号線メタライズ配線と電源・グランドメタライズ
配線が同一平面上に設けられている。
メタライズ配線の内側端が、Auワイヤにより、ICチツ
プの電極部に接続される。メタライズ配線の外側端にリ
ードフレームがろう付けされる。
プの電極部に接続される。メタライズ配線の外側端にリ
ードフレームがろう付けされる。
このようにメタライズ配線により、リードフレームと
ICチツプが仲介されることになる。
ICチツプが仲介されることになる。
リードフレームよりもメタライズ配線は微細に形成で
きるから、ICチツプを収容する開口部が、ピン本の増加
とともに拡大するのを防ぐことができる。
きるから、ICチツプを収容する開口部が、ピン本の増加
とともに拡大するのを防ぐことができる。
またセラミツクであるから、プラスチツクよりも放熱
性がよい。
性がよい。
MLCPは高級なパツケージで、高価である。量的には、
全ICパツケージの内の約３％にすぎない。
全ICパツケージの内の約３％にすぎない。
（ウ） 発明が解決しようとする問題点 以上に説明したIC用パツケージは、いずれも、500MHz
というような高い周波数の信号を扱うICのパツケージと
しては不適である。
というような高い周波数の信号を扱うICのパツケージと
しては不適である。
高速、高周波で動作する集積回路用パツケージとして
要求される特性としては次のようなものがある。
要求される特性としては次のようなものがある。
（ｉ） 信号線を伝送線路として取り扱う必要がある。
このため信号線を所定の特性インピーダンスZ0になるよ
うにしなければならない。
このため信号線を所定の特性インピーダンスZ0になるよ
うにしなければならない。
（ii） 雑音の影響を少なくしなければならない。この
ため、信号線の間隔はできるかぎり広くしなければなら
ない。また信号線の長さはできるだけ短くしなければな
らない。パツケージはできるだけ小さくしなければなら
ない。
ため、信号線の間隔はできるかぎり広くしなければなら
ない。また信号線の長さはできるだけ短くしなければな
らない。パツケージはできるだけ小さくしなければなら
ない。
（iii） 電源へ入る雑音を除去するため電源とグラン
ドGNDの間にできるだけ大きい容量のコンデンサのある
事が望ましい。
ドGNDの間にできるだけ大きい容量のコンデンサのある
事が望ましい。
第４図〜第６図に示す従来のICパツケージは、信号線
のインピーダンスが一定であるという（ｉ）の条件を満
していない。
のインピーダンスが一定であるという（ｉ）の条件を満
していない。
信号線や電源の数が多くなると、第４図〜第６図のIC
パツケージは、（ii）の条件を満たす事ができない。
パツケージは、（ii）の条件を満たす事ができない。
電源線、GND線は同一平面上にあるから第４図〜第６
図のものは（iii）の条件を満たす事ができない。
図のものは（iii）の条件を満たす事ができない。
（エ） 信号線・電源線分離型パツケージ 特願昭60−253074号（S60。11.12出願）は、多層にセ
ラミツク板を重ね、その１枚は信号用メタライズ配線を
全て設け、その他のセラミツク板には電源、グランドメ
タライズ面を四辺全体に設けたセラミツクパツケージを
提案している。
ラミツク板を重ね、その１枚は信号用メタライズ配線を
全て設け、その他のセラミツク板には電源、グランドメ
タライズ面を四辺全体に設けたセラミツクパツケージを
提案している。
このパツケージは極めて洗練された構造となつてい
る。前節の問題において、（ｉ）、（ii）の問題は解決
される。
る。前節の問題において、（ｉ）、（ii）の問題は解決
される。
しかしながら、（iii）の問題については十分な解決
を与えていない。本発明者はこう考える。
を与えていない。本発明者はこう考える。
（オ） 目的 集積回路の電源へ雑音が入りにくいようにするため、
電源とGNDの間に大きい容量のコンデンサを形成した集
積回路パツケージを提供する事が本発明の第１の目的で
ある。
電源とGNDの間に大きい容量のコンデンサを形成した集
積回路パツケージを提供する事が本発明の第１の目的で
ある。
信号線のインピーダンスをある特定インピーダンスに
合致させ高周波、高速信号が通りやすくなつている集積
回路パツケージを提供する事が本発明の第２の目的であ
る。
合致させ高周波、高速信号が通りやすくなつている集積
回路パツケージを提供する事が本発明の第２の目的であ
る。
（カ） 構成 本発明の集積回路パツケージの特徴は以下の如くであ
る。
る。
電源供給用のメタライズ面を４辺に有するセラミツク
板を、グランドメタライズ面を有するセラミツク板を挾
んで、電源とグランドの間に大きい容量のコンデンサを
構成する。
板を、グランドメタライズ面を有するセラミツク板を挾
んで、電源とグランドの間に大きい容量のコンデンサを
構成する。
信号用配線は唯ひとつのセラミツク板の上に集合させ
る。電源メタライズ面をグランドメタライズ面で挾んだ
組を、信号用配線のセラミツク板の上下に少くともひと
つづつ設ける。
る。電源メタライズ面をグランドメタライズ面で挾んだ
組を、信号用配線のセラミツク板の上下に少くともひと
つづつ設ける。
図式的に一般的な説明をする。
電源（VTT、VSS、VDD、…）はそれぞれ１枚のセラミ
ツク板に対応させ、セラミツク板の４辺に電源メタライ
ズ面を設ける。
ツク板に対応させ、セラミツク板の４辺に電源メタライ
ズ面を設ける。
グランドGNDもメタライズ面として１枚のセラミツク
板の全体に形成する。
板の全体に形成する。
つまり、電源面、グランド面は、セラミツク板に一対
一の対応をする。
一の対応をする。
ｎ個の異なる電源があれば、少なくともｎ枚の電源用
セラミツク板が必要となる。
セラミツク板が必要となる。
電源面、グランド面は、各セラミツク板の上面全体に
設ける。１枚のセラミツク板に、２以上の電源面が存在
するという事はない。電源面とグランド面が共存すると
いう事もない。信号線が電源、グランド面にあるという
事もない。
設ける。１枚のセラミツク板に、２以上の電源面が存在
するという事はない。電源面とグランド面が共存すると
いう事もない。信号線が電源、グランド面にあるという
事もない。
、このようにセラミツク板と、電源、グランド面、信号
線面が一対一に対応している。
線面が一対一に対応している。
従つて、積層の順序を表現するため、電源面、グラン
ド面、信号線面が形成されたセラミツク板の順序を述べ
るかわりに、面自体の順序を述べる事ができる。
ド面、信号線面が形成されたセラミツク板の順序を述べ
るかわりに、面自体の順序を述べる事ができる。
電源面をＫによつて表現する。
グランド面をＧによつて表現する。
信号線面をＳによつて表現する。
本発明は、Ｋが必ずＧによつて挾まれている事を要求
する。つまりGKGという層構造を要求しているのであ
る。
する。つまりGKGという層構造を要求しているのであ
る。
さらに、本発明は、これらの構造が信号線面の上下に
少なくとも１組ある、という事を要求している。
少なくとも１組ある、という事を要求している。
つまり、本発明の集積回路パツケージの一般構造は、
下から上への順で、次の積層構造として表現できる。
下から上への順で、次の積層構造として表現できる。
GKGK…GSGKGK…Ｇ （１） これが一般式である。電源層、グランド層を区別する
必要がある場合は、次のように書く。
必要がある場合は、次のように書く。
GoK1G1K2G2…Gj-1SGjKjGj+1…KnGn+1 （２） 任意の電源面Kiは、それより下のGi-1と、それより上
のGiとの間にコンデンサを形成する。上又は下だけにあ
る場合に比べて、コンデンサの容量は２倍になる。また
GK間の厚みを、通常の場合の半分にすれば、これによつ
て容量は２倍になる。
のGiとの間にコンデンサを形成する。上又は下だけにあ
る場合に比べて、コンデンサの容量は２倍になる。また
GK間の厚みを、通常の場合の半分にすれば、これによつ
て容量は２倍になる。
同じ表記法で特願昭60−253074のパツケージの構造を
表現すると、 GSKG （３） となる。Ｓの上下に於て、本発明の要件を持つていな
い。
表現すると、 GSKG （３） となる。Ｓの上下に於て、本発明の要件を持つていな
い。
第４図〜第６図のパツケージは、ひとつの平面上に電
源、グランド、信号線が共存しているから、前記の表記
では記述できない。
源、グランド、信号線が共存しているから、前記の表記
では記述できない。
以下、実施例を示す図面によつて説明する。
第１図は本発明の集積回路パツケージの斜視図、第２
図は縦断面図である。このパツケージは、中央に開口を
有するセラミツク板１〜６を積層し、最下層に盲板であ
る底板７を貼付けたものである。
図は縦断面図である。このパツケージは、中央に開口を
有するセラミツク板１〜６を積層し、最下層に盲板であ
る底板７を貼付けたものである。
底板７は金属板であつてもよいし、上面にメタライズ
面を設けたセラミツク板であつてもよい。
面を設けたセラミツク板であつてもよい。
メタライズというのは、物体の表面に金属を被覆す
る、という事である。ここでは、セラミツク板の表面に
導電体を形成するために、金属層を形成する事である。
る、という事である。ここでは、セラミツク板の表面に
導電体を形成するために、金属層を形成する事である。
セラミツクに接触する部分はタングステンＷである。
外部に露呈しない場合はタングステンだけでもよい。外
部に露出する場合は、さらに、金Auで被覆する。
外部に露呈しない場合はタングステンだけでもよい。外
部に露出する場合は、さらに、金Auで被覆する。
一般に厚膜であつて、10μｍ〜30μｍの厚みがある。
第１図に於てメタライズ面又はメタライズ線を示すた
めに、斜線を付している。これは断面を表わすハツチン
ではない。
めに、斜線を付している。これは断面を表わすハツチン
ではない。
底板７の上面は、グランド面となる。前述の説明では
第０グランド面Goであつたものに当る。底板７が金属板
であつても、この上面がGoに当ることに変りはない。メ
タライズ面であつても金属であつても同じことである。
第０グランド面Goであつたものに当る。底板７が金属板
であつても、この上面がGoに当ることに変りはない。メ
タライズ面であつても金属であつても同じことである。
第１セラミツク板１より上のセラミツク板は全て中央
に開口W1、W2、W3、W4を有する。
に開口W1、W2、W3、W4を有する。
第１セラミツク板１〜第３セラミツク板３は同じ辺長
W1の開口を有する。開口W1と底板７で囲まれる空間をキ
ヤビテイ12という。ここにICチツプをダイボンドするの
である。
W1の開口を有する。開口W1と底板７で囲まれる空間をキ
ヤビテイ12という。ここにICチツプをダイボンドするの
である。
第４セラミツク板４の開口W2は、W1より大きい。ここ
に第１段部D1が生ずる。
に第１段部D1が生ずる。
第５セラミツク板５の開口W3は、W2よりさらに大き
い。第４セラミツク板４の内縁に第２段部D2が生ずる。
い。第４セラミツク板４の内縁に第２段部D2が生ずる。
第６セラミツク板６の開口W4は、W3よりも大きい。第
５セラミツク板５の内縁に第３段部D3が生ずる。
５セラミツク板５の内縁に第３段部D3が生ずる。
第３セラミツク板３までは外辺長が等しく、外側面は
面一（つらいち）になつている。
面一（つらいち）になつている。
第４セラミツク板４〜第６セラミツク板６までの外辺
長は等しく、第３セラミツク板３までのものより短い。
そこで第３セラミツク板３の外縁に第４段部D4が生じ
る。
長は等しく、第３セラミツク板３までのものより短い。
そこで第３セラミツク板３の外縁に第４段部D4が生じ
る。
第１セラミツク板１の上には電源メタライズ面K1が形
成されている。これは外部に露呈していない。この電源
メタライズ面はワイヤボンデングの対象とはならない。
単に、グランドとの間にコンデンサを形成するために追
加されたものである。
成されている。これは外部に露呈していない。この電源
メタライズ面はワイヤボンデングの対象とはならない。
単に、グランドとの間にコンデンサを形成するために追
加されたものである。
第２セラミツク板２の上面には、第１グランドメタラ
イズ面G1が形成されている。このグランドメタライズ面
G1も外部に露呈していない。ワイヤボンデングの対象に
ならない。つまり、ICチツプにグランドレベルを与える
ためのグランド面ではない。単にコンデンサを形成する
ためのものである。
イズ面G1が形成されている。このグランドメタライズ面
G1も外部に露呈していない。ワイヤボンデングの対象に
ならない。つまり、ICチツプにグランドレベルを与える
ためのグランド面ではない。単にコンデンサを形成する
ためのものである。
コンデンサの極板距離である、第１セラミツク板１、
第２セラミツク板の厚みT1、T2は十分に小さい。
第２セラミツク板の厚みT1、T2は十分に小さい。
第３セラミツク板３は重要なセラミツク板である。こ
れの上には、多数の信号メタライズ配線11が形成されて
いる。信号メタライズ配線11は、線幅が一定で、開口縁
W1から放射状に延長し、外縁にまで至つている。
れの上には、多数の信号メタライズ配線11が形成されて
いる。信号メタライズ配線11は、線幅が一定で、開口縁
W1から放射状に延長し、外縁にまで至つている。
信号メタライズ配線11は、内縁に於ては、第１段部D1
に露呈し、外縁に於ては第４段部D4に露呈している。
に露呈し、外縁に於ては第４段部D4に露呈している。
信号メタライズ配線11は全てが第３セラミツク板３の
上にある。これが信号線面Ｓである。D4に於て、信号メ
タライズ配線11の外縁に、信号用リードフレーム８がろ
う付けされている。
上にある。これが信号線面Ｓである。D4に於て、信号メ
タライズ配線11の外縁に、信号用リードフレーム８がろ
う付けされている。
第３セラミツク板３の上には、信号メタライズ配線の
他に、電源用メタライズ配線26、グランド用メタライズ
配線27が設けられている。
他に、電源用メタライズ配線26、グランド用メタライズ
配線27が設けられている。
これらは、セラミツク板を上下に貫くスルーホールに
よつて、上下の電源メタライズ面、グランドメタライズ
面と電気的に接続される。
よつて、上下の電源メタライズ面、グランドメタライズ
面と電気的に接続される。
電源用メタライズ配線26、グランド用メタライズ配線
27は第３セラミツク板３の外縁から、中間部まで続いて
いる。中央開口には至らない。
27は第３セラミツク板３の外縁から、中間部まで続いて
いる。中央開口には至らない。
電源用メタライズ配線26の外縁は、D4に於て、電源用
リードフレーム９にろう付けされる。
リードフレーム９にろう付けされる。
グランド用メタライズ配線27の外縁は、D4に於て、グ
ランド用リードフレーム10にろう付けされる。
ランド用リードフレーム10にろう付けされる。
第４セラミツク板４の上面には、第２グランドメタラ
イズ面G2が形成されている。第２段部D2に於て、グラン
ドメタライズ面G2の一部が露出している。この面G2は、
ICチツプのグランドのボンデインパツドとワイヤボンド
されるべき面である。
イズ面G2が形成されている。第２段部D2に於て、グラン
ドメタライズ面G2の一部が露出している。この面G2は、
ICチツプのグランドのボンデインパツドとワイヤボンド
されるべき面である。
グランド面G2が、ICチツプを囲む４辺にあるから、IC
チツプのどの位置にグランドレベルを必要とする場合で
あつても、最短のワイヤによつてボンデイングできる。
チツプのどの位置にグランドレベルを必要とする場合で
あつても、最短のワイヤによつてボンデイングできる。
第５セラミツク板５の上面には、第２電源メタライズ
面K2が形成されている。
面K2が形成されている。
電源メタライズ面K2の内縁は、第３段部D3に露出して
いる。この電源面K2は、ICチツプの電源用ボンデイング
パツドとワイヤによつて接続される面である。つまり、
K2はICに対する電源供給面である。
いる。この電源面K2は、ICチツプの電源用ボンデイング
パツドとワイヤによつて接続される面である。つまり、
K2はICに対する電源供給面である。
電源面はICチツプを囲む４辺にあるから、ICチツプの
どの位置に電源用のパツドがあつても、最短のワイヤに
よつて接続できる。
どの位置に電源用のパツドがあつても、最短のワイヤに
よつて接続できる。
第６セラミツク板６の上面は、第３グランドメタライ
ズ面G3となつている。
ズ面G3となつている。
第６セラミツク板６の上には、蓋板（図示せず）が貼
付けられる。
付けられる。
第５セラミツク板５、第６セラミツク板６によつて、
G2K2G3よりなるコンデンサが構成される。これらのセラ
ミツク板５、６の厚みT5、T6は十分小さい。
G2K2G3よりなるコンデンサが構成される。これらのセラ
ミツク板５、６の厚みT5、T6は十分小さい。
これらのグランド面Go〜G3、電源面K1、K2は、スルー
ホールにより、信号線面Ｓ上の電源メタライズ配線26、
グランドメタライズ配線27と接続される。
ホールにより、信号線面Ｓ上の電源メタライズ配線26、
グランドメタライズ配線27と接続される。
電源メタライズ配線26と、第１電源メタライズ面K1、
第２電源メタライズ面K2とは、スルーホール18、19によ
つて結合される。
第２電源メタライズ面K2とは、スルーホール18、19によ
つて結合される。
グランドメタライズ配線27と、第０グランド面Goはス
ルーホール20によつて結合される。グランドメタライズ
配線27と、第１グランド面G1〜第３グランド面G3は、ス
ルーホール21、22、23によつて結合されている。
ルーホール20によつて結合される。グランドメタライズ
配線27と、第１グランド面G1〜第３グランド面G3は、ス
ルーホール21、22、23によつて結合されている。
第３セラミツク板、第４セラミツク板の厚みT3、T
4は、T1、T2、T5、T6よりも厚い事が望ましい。これは
信号線面ＳをグランドＧ、Ｇから遠ざける、という事で
ある。
4は、T1、T2、T5、T6よりも厚い事が望ましい。これは
信号線面ＳをグランドＧ、Ｇから遠ざける、という事で
ある。
T1、T2、T5、T6はグランドと電源のコンデンサの厚み
にあたる。これが薄い方が、コンデンサ容量が大きくな
る。望ましくは100μｍ以下であるのがよい。
にあたる。これが薄い方が、コンデンサ容量が大きくな
る。望ましくは100μｍ以下であるのがよい。
（キ） 他の構成 第３図に本発明の他の実施例を示す。
これは、第２グランド面G2と同一の面上の段部D2に、
終端抵抗R1、R2と、電極28、29を設けたものである。
終端抵抗R1、R2と、電極28、29を設けたものである。
第７図にこの部分の拡大部を示す。
R1はグランド面G2と電極28を結ぶ。
R2は電極28、29を結ぶ。
ワイヤ31により、１段下の信号用メタライズ配線11と
電極28を接続する。ワイヤ32によつて、１段上の電源用
メタライズ面K2と電極29を接続する。
電極28を接続する。ワイヤ32によつて、１段上の電源用
メタライズ面K2と電極29を接続する。
すると、信号用メタライズ配線11の直流レベルは、電
源VTTを、抵抗R2とR1で分圧したものになる。
源VTTを、抵抗R2とR1で分圧したものになる。
また、信号用メタライズ配線11の、グランド間の終端
抵抗はR1とR2の並列抵抗になる。特性インピーダンスを
Zoとすると とする。R1とR2の比は、直流レベルの値で決まるから、
望ましいR1のR2の値が決まる。
抵抗はR1とR2の並列抵抗になる。特性インピーダンスを
Zoとすると とする。R1とR2の比は、直流レベルの値で決まるから、
望ましいR1のR2の値が決まる。
こうして、信号線の終端は、その特性インピーダンス
Zoで終端されることになる。
Zoで終端されることになる。
その他の構成は、第１図、第２図に表わされるものと
同様である。
同様である。
一般にこのような抵抗は、Goを除き、G1〜Gnの任意の
グランド面に設ける事ができる。Gn+1は蓋板が貼付けら
れるから除外される。抵抗を設ける場合、全面にグラン
ドメタライズすることはできない。４辺の外縁のみにメ
タライズ面を形成することになる。
グランド面に設ける事ができる。Gn+1は蓋板が貼付けら
れるから除外される。抵抗を設ける場合、全面にグラン
ドメタライズすることはできない。４辺の外縁のみにメ
タライズ面を形成することになる。
この例ではグランド面に抵抗を設けているが、電源面
K1、K2、…、Knであつてもよい。
K1、K2、…、Knであつてもよい。
さらに、直流レベルに条件が課されない場合は、電極
28と、抵抗R1だけにしてもよい。この場合、R1＝Zoとす
る。電極28を信号メタライズ配線11の始端にワイヤで結
合することにより、特性インピーダンスで信号線が終端
されることになる。
28と、抵抗R1だけにしてもよい。この場合、R1＝Zoとす
る。電極28を信号メタライズ配線11の始端にワイヤで結
合することにより、特性インピーダンスで信号線が終端
されることになる。
（ク） 実 施 例 第１図の例に於て、セラミツク板１〜６の厚みT1〜T6
を次のようにしたパツケージを作成した。
を次のようにしたパツケージを作成した。
T1＝0.1mm T2＝0.1mm T3＝0.3mm T4＝0.3mm T5＝0.1mm T6＝0.1mm ここで、0.1mmの厚みはコンデンサを形成する部分の
セラミツクの厚さである。
セラミツクの厚さである。
0.3mmの厚み（T3、T4）は信号線が、所定の特性イン
ピーダンスを持つように決められた値である。セラミツ
クがAl2O3であり、誘電率が9.5である時、信号用メタラ
イズ線の幅が0.12mmである場合、0.3mmの厚みのセラミ
ツクで、信号線がグランドと挾まれた時、特性インピー
ダンス が50Ωになる。
ピーダンスを持つように決められた値である。セラミツ
クがAl2O3であり、誘電率が9.5である時、信号用メタラ
イズ線の幅が0.12mmである場合、0.3mmの厚みのセラミ
ツクで、信号線がグランドと挾まれた時、特性インピー
ダンス が50Ωになる。
以上の値に於て、電源とグランド間に形成される４つ
のコンデンサの容量の和は150pFであつた。パツケージ
の一辺は7mmのパツケージである。７×7mmの外形のパツ
ケージに於て、電源、グランド間の容量が150pFという
のは極めて大きい値である。
のコンデンサの容量の和は150pFであつた。パツケージ
の一辺は7mmのパツケージである。７×7mmの外形のパツ
ケージに於て、電源、グランド間の容量が150pFという
のは極めて大きい値である。
次に、このパツケージに４〜18GHzの帯域を有する増
幅器チツプを着装した。この増幅器チツプは４〜18GHz
の帯域で8dBの利得をもつものである。
幅器チツプを着装した。この増幅器チツプは４〜18GHz
の帯域で8dBの利得をもつものである。
そして、5GHzの入力信号に対する利得を測定した。
電源、グランド間のコンデンサの効果を見るために、
電源には、直流電圧と、この直流電圧の1/100の振幅を
もつ10GHzの交流を雑音成分として加えた。
電源には、直流電圧と、この直流電圧の1/100の振幅を
もつ10GHzの交流を雑音成分として加えた。
電源のとり方として、本発明のパツケージの （ａ） 電源用メタライズ面からチツプに与えたもの （ｂ） 信号用メタライズ線のひとつを使つてチツプに
与えたもの の２つの場合について実験を行なつた。（ａ）が本発明
の場合に当り、（ｂ）が従来例に当る。
与えたもの の２つの場合について実験を行なつた。（ａ）が本発明
の場合に当り、（ｂ）が従来例に当る。
（ａ）の場合、雑音成分は減衰して1/20以下であつ
た。出力波形の歪みもみられなかつた。
た。出力波形の歪みもみられなかつた。
（ｂ）の場合、雑音成分は減衰せず、出力波形の歪み
が著しかつた。
が著しかつた。
（ケ） 効果 本発明のパツケージは、電源メタライズ面を、グラン
ドメタライズ面で挟む構造GKGを取ることにより、内部
に大きい容量のコンデンサを持つ。このため電源が安定
し、電源の雑音が問題となるような、高速、高周波用途
の集積回路のパツケージとして最適である。また、信号
線面Ｓとグランドメタライズ面Ｇ間のセラミツク板を、
グランドメタライズ面Ｇと電源メタライズ面間のセラミ
ックより厚くすることにより、電源の影響を抑える。さ
らにセラミックの厚さと信号線の線幅の比によって定ま
る特性インピーダンスと終端抵抗を等しくすることによ
り高速デジタル信号を処理するGaAs集積回路のパツケー
ジとして極めて有効である。
ドメタライズ面で挟む構造GKGを取ることにより、内部
に大きい容量のコンデンサを持つ。このため電源が安定
し、電源の雑音が問題となるような、高速、高周波用途
の集積回路のパツケージとして最適である。また、信号
線面Ｓとグランドメタライズ面Ｇ間のセラミツク板を、
グランドメタライズ面Ｇと電源メタライズ面間のセラミ
ックより厚くすることにより、電源の影響を抑える。さ
らにセラミックの厚さと信号線の線幅の比によって定ま
る特性インピーダンスと終端抵抗を等しくすることによ
り高速デジタル信号を処理するGaAs集積回路のパツケー
ジとして極めて有効である。
第１図は本発明の実施例にかかるパツケージの斜視図。 第２図は同じものの縦断面図。 第３図は本発明の他の実施例にかかるパツケージの斜視
図。 第４図は公知のプラスチツクパツケージ（Ｐ−DIP）の
１例を示す縦断面図。 第５図は公知のサーデイプ（CERDIP）の１例を示す縦断
面図。 第６図は従来例にかかるセラミツクパツケージの１例を
示す縦断面図。 第７図は第３図の実施例に於て、抵抗の部分のみを拡大
した平面図。 １……第１セラミツク板 ２……第２セラミツク板 ３……第３セラミツク板 ４……第４セラミツク板 ５……第５セラミツク板 ６……第６セラミツク板 ７……底板 ８……信号用リードフレーム ９……電源用リードフレーム 10……グランド用リードフレーム 11……信号メタライズ配線 Go、G1〜Gn……グランドメタライズ面 K1〜Kn……電源メタライズ面 Ｓ……信号線面 18〜23……スルーホール 26……電源用メタライズ配線 27……グランド用メタライズ配線
図。 第４図は公知のプラスチツクパツケージ（Ｐ−DIP）の
１例を示す縦断面図。 第５図は公知のサーデイプ（CERDIP）の１例を示す縦断
面図。 第６図は従来例にかかるセラミツクパツケージの１例を
示す縦断面図。 第７図は第３図の実施例に於て、抵抗の部分のみを拡大
した平面図。 １……第１セラミツク板 ２……第２セラミツク板 ３……第３セラミツク板 ４……第４セラミツク板 ５……第５セラミツク板 ６……第６セラミツク板 ７……底板 ８……信号用リードフレーム ９……電源用リードフレーム 10……グランド用リードフレーム 11……信号メタライズ配線 Go、G1〜Gn……グランドメタライズ面 K1〜Kn……電源メタライズ面 Ｓ……信号線面 18〜23……スルーホール 26……電源用メタライズ配線 27……グランド用メタライズ配線
Claims (9)
- 【請求項１】少なくとも上面がグランド面G0となる導体
であって開口のない底板７と、中央に開口を有し該中央
開口から外縁に至る全ての信号メタライズ配線11と中間
部から外縁に至る電源用メタライズ配線26及びグランド
用メタライズ配線27とよりなる信号線面Ｓを有する１枚
のセラミック板と、中央に開口を有し四辺の全面或は一
部に電源メタライズ面K1、K2、…、Knを形成したｎ枚の
セラミック板と、中央に開口を有し四辺の全面或は一部
にグランドメタライズ面G1、G2、…、Gn+1を形成した
（ｎ＋１）枚のセラミック板と、信号線面Ｓを有するセ
ラミック板の外縁に於て信号メタライズ配線11、電源用
メタライズ配線26、グランド用メタライズ配線27にそれ
ぞれ接続される信号用リードフレーム８、電源用リード
フレーム９、グランド用リードフレーム10と、前記電源
用メタライズ配線26と電源メタライズ面K1、K2、…、Kn
とを結合するスルーホールと、前記グランド用メタライ
ズ配線27とグランドメタライズ面G0、G1、G2、…、Gnと
を結合するスルーホールとよりなり、電源メタライズ面
Ｋがグランドメタライズ面Ｇによって挟まれたGKGの層
構造を、信号線面Ｓの上下に少なくともひとつ以上有す
るようにセラミック板が積層されており、中央の開口部
の底板上面のキャビティ12に集積回路チップを収容でき
るようにした事を特徴とする集積回路パッケージ。 - 【請求項２】底板７が金属板であることを特徴とする特
許請求の範囲第（１）項記載の集積回路パッケージ。 - 【請求項３】底板７が上面にメタライズ面を形成したセ
ラミック板である事を特徴とする特許請求の範囲第
（１）項記載の集積回路パッケージ。 - 【請求項４】電源メタライズ面Ｋとグランドメタライズ
面Ｇの距離が、グランドメタライズ面Ｇと信号線面の距
離よりも小さい事を特徴とする特許請求の範囲第（１）
項記載の集積回路パッケージ。 - 【請求項５】電源メタライズ面Ｋとグランドメタライズ
面Ｇとの距離が100μｍ以下である事を特徴とする特許
請求の範囲第（４）項記載の集積回路パッケージ。 - 【請求項６】電源メタライズ面K1、K2、…、Knのうちの
ひとつの面に、信号メタライズ配線の特性インピーダン
スに等しい抵抗を電源メタライズ面から電極28に至るよ
うに形成してある事を特徴とする特許請求の範囲第
（１）項又は第（４）項記載の集積回路パッケージ。 - 【請求項７】グランドメタライズ面G1、G2、…、Gnのう
ちのひとつの面に信号メタライズ配線の特性インピーダ
ンスに等しい抵抗をグランドメタライズ面から電極28に
至るように形成した事を特徴とする特許請求の範囲第
（１）項又は第（４）項記載の集積回路パッケージ。 - 【請求項８】電源メタライズ面K1、K2、…、Knのうちの
ひとつの面に、該電源メタライズ面から抵抗R1を電極28
に至るように設け、電極28から抵抗R2を電極29に至るよ
うに設け、R1、R2の並列抵抗が信号メタライズ配線の特
性インピーダンスに等しくなるようにしてある事を特徴
とする特許請求の範囲第（１）項又は第（４）項記載の
集積回路パッケージ。 - 【請求項９】グランドメタライズ面G1、G2、…、Gnのう
ちのひとつの面に、該グランドメタライズ面から抵抗R1
を電極28に至るように設け、電極28から抵抗R2を電極29
に至るように設け、R1、R2の並列抵抗が信号メタライズ
配線の特性インピーダンスに等しくなるようにしてある
事を特徴とする特許請求の範囲第（１）項又は第（４）
項記載の集積回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1938087A JPH088322B2 (ja) | 1987-01-29 | 1987-01-29 | 集積回路パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1938087A JPH088322B2 (ja) | 1987-01-29 | 1987-01-29 | 集積回路パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63187650A JPS63187650A (ja) | 1988-08-03 |
| JPH088322B2 true JPH088322B2 (ja) | 1996-01-29 |
Family
ID=11997707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1938087A Expired - Fee Related JPH088322B2 (ja) | 1987-01-29 | 1987-01-29 | 集積回路パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088322B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975761A (en) * | 1989-09-05 | 1990-12-04 | Advanced Micro Devices, Inc. | High performance plastic encapsulated package for integrated circuit die |
| US5128628A (en) * | 1990-12-26 | 1992-07-07 | Sgs-Thomson Microelectronics, Inc. | Solid state high power amplifier module |
| US5608261A (en) * | 1994-12-28 | 1997-03-04 | Intel Corporation | High performance and high capacitance package with improved thermal dissipation |
| JP3883046B2 (ja) * | 2001-10-11 | 2007-02-21 | 日立金属株式会社 | 非可逆回路モジュール |
-
1987
- 1987-01-29 JP JP1938087A patent/JPH088322B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63187650A (ja) | 1988-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879588A (en) | Integrated circuit package | |
| KR900001273B1 (ko) | 반도체 집적회로 장치 | |
| US5717245A (en) | Ball grid array arrangement | |
| US4890153A (en) | Single bonding shelf, multi-row wire-bond finger layout for integrated circuit package | |
| US5523622A (en) | Semiconductor integrated device having parallel signal lines | |
| US5752182A (en) | Hybrid IC | |
| US5049979A (en) | Combined flat capacitor and tab integrated circuit chip and method | |
| KR20010108329A (ko) | 높은 양호도의 반응성 소자를 구비하는 집적 회로를 위한장치 및 방법 | |
| JPH10126213A (ja) | 分波器パッケージ | |
| GB2306775A (en) | integrated circuit package | |
| EP1104026B1 (en) | Ground plane for a semiconductor chip | |
| JPH07235632A (ja) | コンデンサユニットおよびコンデンサユニット内蔵電子回路装置 | |
| US20050258529A1 (en) | High-frequency chip packages | |
| US5523621A (en) | Semiconductor device having a multilayer ceramic wiring substrate | |
| JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
| JPH09116091A (ja) | 混成集積回路装置 | |
| US7332799B2 (en) | Packaged chip having features for improved signal transmission on the package | |
| JPH088322B2 (ja) | 集積回路パツケ−ジ | |
| KR20040085169A (ko) | 스플릿 게이트 파워 모듈과 그 모듈안의 진동을 억제하는방법 | |
| JP2502306B2 (ja) | 集積回路パツケ−ジ | |
| JPH07307412A (ja) | バイパス用コンデンサ搭載積層パッケージ | |
| JP3489926B2 (ja) | 高周波回路装置 | |
| JPS6077436A (ja) | 半導体集積回路 | |
| JPH09283693A (ja) | 高周波半導体装置 | |
| JPH0645401A (ja) | 半導体装置用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |