JPH0864748A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0864748A JPH0864748A JP6200658A JP20065894A JPH0864748A JP H0864748 A JPH0864748 A JP H0864748A JP 6200658 A JP6200658 A JP 6200658A JP 20065894 A JP20065894 A JP 20065894A JP H0864748 A JPH0864748 A JP H0864748A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- group
- lead group
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】 半導体チップ１上に延在するリード４とチッ
プ上に延在して先端部分が折り曲げられているダミーリ
ード５とリード４と同一平面上にあってチップ側面に沿
って折り曲げられているダミーリード６を備えている。 【効果】 ダミーリード５はワイヤボンド時のチップの
垂直方向の位置ずれを防止し、一方ダミーリード６は樹
脂封止時のチップの水平方向の位置ずれを防止すること
ができる。従って、ダイパッドを省略した状態で確実に
半導体チップを固定でき、ダイパッド裏面での封止樹脂
の剥離が無くなり、かつ封止樹脂内の内部応力が低減さ
れ、樹脂封止型半導体装置の高信頼性化が実現できる。
またリード間リーク電流の発生しにくい樹脂封止型半導
体装置を提供することができる。
プ上に延在して先端部分が折り曲げられているダミーリ
ード５とリード４と同一平面上にあってチップ側面に沿
って折り曲げられているダミーリード６を備えている。 【効果】 ダミーリード５はワイヤボンド時のチップの
垂直方向の位置ずれを防止し、一方ダミーリード６は樹
脂封止時のチップの水平方向の位置ずれを防止すること
ができる。従って、ダイパッドを省略した状態で確実に
半導体チップを固定でき、ダイパッド裏面での封止樹脂
の剥離が無くなり、かつ封止樹脂内の内部応力が低減さ
れ、樹脂封止型半導体装置の高信頼性化が実現できる。
またリード間リーク電流の発生しにくい樹脂封止型半導
体装置を提供することができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に係わり、特に樹脂封止型半導体装置及びその製造
方法に関する。
方法に係わり、特に樹脂封止型半導体装置及びその製造
方法に関する。
【０００２】
【従来の技術】電子機器の小型、薄型化が急速に進み搭
載する部品も小型、薄型化の要求が年々強くなってきて
いる。
載する部品も小型、薄型化の要求が年々強くなってきて
いる。
【０００３】一方、半導体チップはシステムオンシリコ
ンを目指し始めている。そのためチップ面積はますます
大きくなる傾向にある。それ故樹脂封止型半導体装置に
たいしても、大面積チップをいかに小型、薄型パッケー
ジに収納するかが求められている。
ンを目指し始めている。そのためチップ面積はますます
大きくなる傾向にある。それ故樹脂封止型半導体装置に
たいしても、大面積チップをいかに小型、薄型パッケー
ジに収納するかが求められている。
【０００４】以下図面を参照しながら、まず従来の樹脂
封止型半導体装置の一例について説明する。図１０は第
１の従来の樹脂封止型半導体装置の断面構造を示すもの
である。
封止型半導体装置の一例について説明する。図１０は第
１の従来の樹脂封止型半導体装置の断面構造を示すもの
である。
【０００５】図１０において２１は半導体チップ、２２
は半導体チップ上電極、２３は金属細線（ボンデイング
ワイヤ等）、２４はリード（リードフレーム）、２７は
封止樹脂、２８はダイパッド、２９はダイボンドペース
ト（樹脂）である。
は半導体チップ上電極、２３は金属細線（ボンデイング
ワイヤ等）、２４はリード（リードフレーム）、２７は
封止樹脂、２８はダイパッド、２９はダイボンドペース
ト（樹脂）である。
【０００６】以上のように構成された従来の樹脂封止型
半導体装置についてその構造及び製造工程について説明
する。
半導体装置についてその構造及び製造工程について説明
する。
【０００７】ダイパッド２８の上にダイボンドペースト
（樹脂）２９をつけて半導体チップ（ダイ）２１を搭載
し、固定する。次に半導体チップ上の電極２２と半導体
チップ周辺に位置する内部リード２４ａとを金属細線２
３で電気的に接続し、封止樹脂２７で封止する。その時
外部リード２４ｂは封止樹脂２７本体から外に突き出し
ている。
（樹脂）２９をつけて半導体チップ（ダイ）２１を搭載
し、固定する。次に半導体チップ上の電極２２と半導体
チップ周辺に位置する内部リード２４ａとを金属細線２
３で電気的に接続し、封止樹脂２７で封止する。その時
外部リード２４ｂは封止樹脂２７本体から外に突き出し
ている。
【０００８】次に従来の「大面積チップを小型パッケー
ジに収納する技術」の一例について説明する。図１１は
半導体チップ上に内部リードを延在させた構造の第２の
従来の樹脂封止型半導体装置（ＬＯＣ：Ｌｅａｄ Ｏｎ
Ｃｈｉｐ）の断面図であり、以下ではこの構造のパッケ
ージをＬＯＣパッケージと表現する。
ジに収納する技術」の一例について説明する。図１１は
半導体チップ上に内部リードを延在させた構造の第２の
従来の樹脂封止型半導体装置（ＬＯＣ：Ｌｅａｄ Ｏｎ
Ｃｈｉｐ）の断面図であり、以下ではこの構造のパッケ
ージをＬＯＣパッケージと表現する。
【０００９】図１１において３１は半導体チップ、３２
は半導体チップ上電極、３３は金属細線（ボンデイング
ワイヤ等）、３４はリード（リードフレーム）、３７は
封止樹脂、３８は絶縁テープである。
は半導体チップ上電極、３３は金属細線（ボンデイング
ワイヤ等）、３４はリード（リードフレーム）、３７は
封止樹脂、３８は絶縁テープである。
【００１０】以上のように構成されたＬＯＣパッケージ
についてその構造及び製造工程について説明する。
についてその構造及び製造工程について説明する。
【００１１】絶縁テープ３８を貼りつけたリードフレー
ム３４と半導体チップ３１を位置合わせし、熱圧着法に
よりリードフレーム３４と絶縁テープ３８をはさんで半
導体チップ３１を接着する。次に半導体チップ３１上に
延びた内部リード３４ａと半導体チップ上電極３２とを
金属細線３３で電気的に接続し、封止樹脂３７で封止す
る。その時外部リード３４ｂは封止樹脂３７本体から外
に突き出している。
ム３４と半導体チップ３１を位置合わせし、熱圧着法に
よりリードフレーム３４と絶縁テープ３８をはさんで半
導体チップ３１を接着する。次に半導体チップ３１上に
延びた内部リード３４ａと半導体チップ上電極３２とを
金属細線３３で電気的に接続し、封止樹脂３７で封止す
る。その時外部リード３４ｂは封止樹脂３７本体から外
に突き出している。
【００１２】
【発明が解決しようとする課題】しかしながら、上記の
第１の従来の樹脂封止型半導体装置においてはリードの
強度及び信頼性上の問題から半導体チップ端と封止樹脂
本体との間隔を片側１．０ｍｍ程度以上とる必要があ
り、大面積半導体チップを収納するとき封止樹脂本体も
大型化せざるを得ない。またダイパッドを有するため、
封止樹脂の水分吸湿により面実装時に熱によりダイパッ
ドと封止樹脂の界面が剥離し、さらにはクラックを生じ
るという問題があった。
第１の従来の樹脂封止型半導体装置においてはリードの
強度及び信頼性上の問題から半導体チップ端と封止樹脂
本体との間隔を片側１．０ｍｍ程度以上とる必要があ
り、大面積半導体チップを収納するとき封止樹脂本体も
大型化せざるを得ない。またダイパッドを有するため、
封止樹脂の水分吸湿により面実装時に熱によりダイパッ
ドと封止樹脂の界面が剥離し、さらにはクラックを生じ
るという問題があった。
【００１３】また第２の従来の樹脂封止型半導体装置で
あるＬＯＣパッケージにおいては構造上、半導体チップ
端と封止樹脂本体との間隔を片側０．５ｍｍ程度以下で
も問題なく、大面積チップを収納するとき有利であり、
またダイパッドがないために樹脂のクラックも生じにく
いという利点がある。
あるＬＯＣパッケージにおいては構造上、半導体チップ
端と封止樹脂本体との間隔を片側０．５ｍｍ程度以下で
も問題なく、大面積チップを収納するとき有利であり、
またダイパッドがないために樹脂のクラックも生じにく
いという利点がある。
【００１４】しかしながら、リードフレームに絶縁テー
プを貼りつけるためにリードフレームのコストが高くな
り、さらに絶縁テープを内部リード間に跨って貼りつけ
るために、特に水分を吸湿したときに内部リード間にリ
ーク電流が発生するという問題があった。
プを貼りつけるためにリードフレームのコストが高くな
り、さらに絶縁テープを内部リード間に跨って貼りつけ
るために、特に水分を吸湿したときに内部リード間にリ
ーク電流が発生するという問題があった。
【００１５】本発明は上記問題点を対策するものであ
り、ＬＯＣパッケージの利点を備え、かつ、低コストで
内部リード間にリーク電流も発生しない高信頼性の樹脂
封止型半導体装置を提供することを目的とする。
り、ＬＯＣパッケージの利点を備え、かつ、低コストで
内部リード間にリーク電流も発生しない高信頼性の樹脂
封止型半導体装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の樹脂封止型半導体装置は半導体チップと、
リードフレームと、前記半導体装置の電極群と前記リー
ドフレーム間を電気的に接続する金属細線と、前記半導
体チップ、前記リードフレームのうちの内部リード及び
前記金属細線を封止する封止樹脂を有する樹脂封止型半
導体装置において、前記内部リードが、前記半導体チッ
プの周辺叉は電極群の近傍に延在し前記金属細線を介し
て前記半導体チップの電極群と電気的に接続される第１
のリード群と、前記半導体チップ表面に沿って延在し前
記半導体チップの垂直方向の位置ずれを防止する第２の
リード群と、前記半導体チップの少なくとも対向する２
つの辺の側面に沿ってに配置され前記半導体チップ水平
方向の位置ずれを防止する第３のリード群とを有する構
成となっている。
めに本発明の樹脂封止型半導体装置は半導体チップと、
リードフレームと、前記半導体装置の電極群と前記リー
ドフレーム間を電気的に接続する金属細線と、前記半導
体チップ、前記リードフレームのうちの内部リード及び
前記金属細線を封止する封止樹脂を有する樹脂封止型半
導体装置において、前記内部リードが、前記半導体チッ
プの周辺叉は電極群の近傍に延在し前記金属細線を介し
て前記半導体チップの電極群と電気的に接続される第１
のリード群と、前記半導体チップ表面に沿って延在し前
記半導体チップの垂直方向の位置ずれを防止する第２の
リード群と、前記半導体チップの少なくとも対向する２
つの辺の側面に沿ってに配置され前記半導体チップ水平
方向の位置ずれを防止する第３のリード群とを有する構
成となっている。
【００１７】
【作用】本発明は上記した構成により、ダイパッドを省
略できるため従来の樹脂封止型半導体装置で問題となっ
ていた封止樹脂のクラックが発生しにくいことになる。
またリードフレームに絶縁テープを貼りつける必要がな
いため低コストでかつ内部リード間にリーク電流が発生
しにくいことになる。
略できるため従来の樹脂封止型半導体装置で問題となっ
ていた封止樹脂のクラックが発生しにくいことになる。
またリードフレームに絶縁テープを貼りつける必要がな
いため低コストでかつ内部リード間にリーク電流が発生
しにくいことになる。
【００１８】
【実施例】以下本発明の実施例の樹脂封止型半導体装置
について図面を参照しながら説明する。
について図面を参照しながら説明する。
【００１９】（実施例１）図１は本発明の第１の実施例
における樹脂封止型半導体装置の透視平面図である。図
２は本発明の第１の実施例における透視断面図である。
図３は図１におけるＡ−Ａ´の断面図、図４は同じくＢ
−Ｂ´の断面図、図５は同じくＣ−Ｃ´の断面図であ
る。図１において１は半導体チップ、２は半導体チップ
上電極、３は金属細線（Ａｕワイヤー等）、４は第１の
リード群であるリ−ド、５は第２のリード群であるダミ
ーリード、６は第３のリード群であるダミーリード、７
は封止樹脂である。図２〜図５における１〜７は上記図
１の１〜７に対応する。
における樹脂封止型半導体装置の透視平面図である。図
２は本発明の第１の実施例における透視断面図である。
図３は図１におけるＡ−Ａ´の断面図、図４は同じくＢ
−Ｂ´の断面図、図５は同じくＣ−Ｃ´の断面図であ
る。図１において１は半導体チップ、２は半導体チップ
上電極、３は金属細線（Ａｕワイヤー等）、４は第１の
リード群であるリ−ド、５は第２のリード群であるダミ
ーリード、６は第３のリード群であるダミーリード、７
は封止樹脂である。図２〜図５における１〜７は上記図
１の１〜７に対応する。
【００２０】以上のように構成された樹脂封止型半導体
装置について図１〜図５に従って説明する。
装置について図１〜図５に従って説明する。
【００２１】図１に示すようにダミーリード５は半導体
チップ１の対向する辺に位置し、半導体チップ１表面上
に延在してその先端部分は図２に示すように半導体チッ
プ表面に向かって折り曲げられている。ここで折り曲げ
角度は０゜〜１８０゜の範囲であればいずれでもよい。
また先端部分と半導体チップ１表面とは接しているか叉
はワイヤボンデイング時の半導体チップの浮き上がりを
防止できる程度の間隔を設けるのが望ましい。ダミーリ
ード５は半導体チップ１の対向する辺に位置しているが
必ずしも対向している必要はなく半導体チップ１の端部
コーナーに位置しても良い。ここで、ダミーリード５は
半導体チップ１の垂直方向の位置ずれを防止している。
チップ１の対向する辺に位置し、半導体チップ１表面上
に延在してその先端部分は図２に示すように半導体チッ
プ表面に向かって折り曲げられている。ここで折り曲げ
角度は０゜〜１８０゜の範囲であればいずれでもよい。
また先端部分と半導体チップ１表面とは接しているか叉
はワイヤボンデイング時の半導体チップの浮き上がりを
防止できる程度の間隔を設けるのが望ましい。ダミーリ
ード５は半導体チップ１の対向する辺に位置しているが
必ずしも対向している必要はなく半導体チップ１の端部
コーナーに位置しても良い。ここで、ダミーリード５は
半導体チップ１の垂直方向の位置ずれを防止している。
【００２２】次にダミーリード６は図１にしめすように
半導体チップ１の対向する辺に位置し、図２に示すよう
にその先端部分は半導体チップ上リード４の水平面にた
いして半導体チップ１側面垂直方向に沿って折り曲げら
れている。そしてダミーリード６の折り曲げられた先端
部分と半導体チップ１の側面は樹脂封止時の樹脂の圧力
により横方向に大きく動くことを防止し、かつ封止樹脂
本体から外に出ない程度の隙間を設定する。図１に示す
ダミーリード６は半導体チップ１の４辺に位置している
が、対向する２辺だけでもよい。また半導体チップ１の
４つのコーナー部あるいは２つのコーナー部に位置して
もよい。図２ではダミーリード６の折り曲げられた先端
部分は半導体チップ１の裏面と同一面上にしているが、
表面近辺叉は側面中央付近叉は裏面より下にあってもよ
い。
半導体チップ１の対向する辺に位置し、図２に示すよう
にその先端部分は半導体チップ上リード４の水平面にた
いして半導体チップ１側面垂直方向に沿って折り曲げら
れている。そしてダミーリード６の折り曲げられた先端
部分と半導体チップ１の側面は樹脂封止時の樹脂の圧力
により横方向に大きく動くことを防止し、かつ封止樹脂
本体から外に出ない程度の隙間を設定する。図１に示す
ダミーリード６は半導体チップ１の４辺に位置している
が、対向する２辺だけでもよい。また半導体チップ１の
４つのコーナー部あるいは２つのコーナー部に位置して
もよい。図２ではダミーリード６の折り曲げられた先端
部分は半導体チップ１の裏面と同一面上にしているが、
表面近辺叉は側面中央付近叉は裏面より下にあってもよ
い。
【００２３】次に本発明の第１の実施例の製造方法につ
いて図面を参照しながら説明する。図９は第１の実施例
の透視断面図であり、製造工程を示したものである。図
９(a)でリード４、ダミーリード５、ダミーリード６が
一体に形成されたリードフレームと半導体チップ１を位
置合わせし、半導体チップ１表面と所定の間隔に設定す
る。
いて図面を参照しながら説明する。図９は第１の実施例
の透視断面図であり、製造工程を示したものである。図
９(a)でリード４、ダミーリード５、ダミーリード６が
一体に形成されたリードフレームと半導体チップ１を位
置合わせし、半導体チップ１表面と所定の間隔に設定す
る。
【００２４】次に図９(b)で半導体チップ上電極２とリ
ード４を金属細線３により電気的に接続する。この時半
導体チップ上電極２に金属細線３をワイヤボンデイング
した後リード４にワイヤボンデイングする際に半導体チ
ップ１は上方向に浮き上がる。この浮き上がりを防止す
るのがダミーリード５である。金属細線３による接続の
あと樹脂封止まで半導体チップ１は金属細線３により支
えられている。金属細線３の本数が多いほど支える力は
大きい。しかし本数が少なく半導体チップ１を支えるの
が難しい場合図９(b)のリードフレームと半導体チップ
１の関係を逆（裏返し）にし、ダミーリード５により半
導体チップ１を支えた状態で樹脂封止することもでき
る。
ード４を金属細線３により電気的に接続する。この時半
導体チップ上電極２に金属細線３をワイヤボンデイング
した後リード４にワイヤボンデイングする際に半導体チ
ップ１は上方向に浮き上がる。この浮き上がりを防止す
るのがダミーリード５である。金属細線３による接続の
あと樹脂封止まで半導体チップ１は金属細線３により支
えられている。金属細線３の本数が多いほど支える力は
大きい。しかし本数が少なく半導体チップ１を支えるの
が難しい場合図９(b)のリードフレームと半導体チップ
１の関係を逆（裏返し）にし、ダミーリード５により半
導体チップ１を支えた状態で樹脂封止することもでき
る。
【００２５】図９(c)は樹脂封止し、リード成形した後
の断面透視図である。樹脂封止工程において封止樹脂７
が封止金型内に導入された時その樹脂圧により半導体チ
ップ１は完全に固定されていないので動くが、垂直方向
に動くのをのダミーリード５で防止し、水平方向方向に
動くのをダミーリード６で防止する。リード成形後はダ
ミーリード５、ダミーリード６は封止樹脂７内にのみ存
在する。
の断面透視図である。樹脂封止工程において封止樹脂７
が封止金型内に導入された時その樹脂圧により半導体チ
ップ１は完全に固定されていないので動くが、垂直方向
に動くのをのダミーリード５で防止し、水平方向方向に
動くのをダミーリード６で防止する。リード成形後はダ
ミーリード５、ダミーリード６は封止樹脂７内にのみ存
在する。
【００２６】（実施例２）図６は本発明の第２の実施例
における透視平面図である。図７は図６におけるＤ−Ｄ
´の断面図を、図８はＥ−Ｅ´の断面図を示したもので
ある。図６、７、８の１１は半導体チップ、１２は半導
体チップ上電極、１３は金属細線（Ａu，Ａｌワイヤ
等）、１４は第１のリード群であるリード、１５は第４
のリード群であるダミーリード、１７は封止樹脂であ
る。
における透視平面図である。図７は図６におけるＤ−Ｄ
´の断面図を、図８はＥ−Ｅ´の断面図を示したもので
ある。図６、７、８の１１は半導体チップ、１２は半導
体チップ上電極、１３は金属細線（Ａu，Ａｌワイヤ
等）、１４は第１のリード群であるリード、１５は第４
のリード群であるダミーリード、１７は封止樹脂であ
る。
【００２７】ダミーリード１５は図７にしめすように半
導体チップ１１の対向する辺に位置し、半導体チップ１
１の側面に沿って半導体チップ１１表面方向に折り曲げ
られ、さらに半導体チップ１１表面と平行になるように
折り曲げられている。先端部分は半導体チップ１１表面
に向かってさらに折り曲げられている。半導体チップ１
１表面と先端部分は接しているか叉は隙間がある。
導体チップ１１の対向する辺に位置し、半導体チップ１
１の側面に沿って半導体チップ１１表面方向に折り曲げ
られ、さらに半導体チップ１１表面と平行になるように
折り曲げられている。先端部分は半導体チップ１１表面
に向かってさらに折り曲げられている。半導体チップ１
１表面と先端部分は接しているか叉は隙間がある。
【００２８】第２の実施例のダミーリード１５はワイヤ
ボンデイング時の半導体チップ１１の浮き上がりを防止
し、さらに樹脂封止時に半導体チップ１１が垂直方向及
び水平方向大きく動くことを同時に防止することができ
る。
ボンデイング時の半導体チップ１１の浮き上がりを防止
し、さらに樹脂封止時に半導体チップ１１が垂直方向及
び水平方向大きく動くことを同時に防止することができ
る。
【００２９】
【発明の効果】以上のように本発明はダミ−リ−ドの先
端を折り曲げて半導体チップが大きく動くことを防止す
るという構造にすることにより、ダイパッドを省略した
状態であっても確実に半導体チップを固定でき、またダ
イパッド裏面での封止樹脂の剥離が無くなり、かつ封止
樹脂内の内部応力が低減され、樹脂封止型半導体装置の
高信頼性化が実現できる。さらに樹脂封止型半導体装置
の薄型化にも有利である。なお、本発明ではダミーリー
ドの先端部分等の加工により半導体チップの垂直方向及
び水平方向の位置ずれを防止したが、必ずしもリードを
折曲げることにより行う必要はなく、ダミーリードが半
導体チップの表面及び側面に近接あるいは接触した状態
にすることで達成される。
端を折り曲げて半導体チップが大きく動くことを防止す
るという構造にすることにより、ダイパッドを省略した
状態であっても確実に半導体チップを固定でき、またダ
イパッド裏面での封止樹脂の剥離が無くなり、かつ封止
樹脂内の内部応力が低減され、樹脂封止型半導体装置の
高信頼性化が実現できる。さらに樹脂封止型半導体装置
の薄型化にも有利である。なお、本発明ではダミーリー
ドの先端部分等の加工により半導体チップの垂直方向及
び水平方向の位置ずれを防止したが、必ずしもリードを
折曲げることにより行う必要はなく、ダミーリードが半
導体チップの表面及び側面に近接あるいは接触した状態
にすることで達成される。
【００３０】またリードフレームに絶縁テープを貼り付
ける必要がないため低コストでかつリード間リーク電流
の発生しにくい樹脂封止型半導体装置を提供することが
できる。
ける必要がないため低コストでかつリード間リーク電流
の発生しにくい樹脂封止型半導体装置を提供することが
できる。
【図１】本発明の第１の実施例における樹脂封止型半導
体装置の透視平面図
体装置の透視平面図
【図２】本発明の第１の実施例における樹脂封止型半導
体装置の断面透視図
体装置の断面透視図
【図３】本発明の第１の実施例における樹脂封止型半導
体装置の図１におけるＡ−Ａ´の断面図
体装置の図１におけるＡ−Ａ´の断面図
【図４】本発明の第１の実施例における樹脂封止型半導
体装置の図１におけるＢ−Ｂ´の断面図
体装置の図１におけるＢ−Ｂ´の断面図
【図５】本発明の第１の実施例における樹脂封止型半導
体装置の図１におけるＣ−Ｃ´の断面図
体装置の図１におけるＣ−Ｃ´の断面図
【図６】本発明の第２の実施例における樹脂封止型半導
体装置の透視平面図
体装置の透視平面図
【図７】本発明の第２の実施例における樹脂封止型半導
体装置の図６におけるＤ−Ｄ´の断面図
体装置の図６におけるＤ−Ｄ´の断面図
【図８】本発明の第２の実施例における樹脂封止型半導
体装置の図６におけるＥ−Ｅ´の断面図
体装置の図６におけるＥ−Ｅ´の断面図
【図９】本発明の第１の実施例における樹脂封止型半導
体装置の製造工程における断面透視図
体装置の製造工程における断面透視図
【図１０】第１の従来の樹脂封止型半導体装置の断面図
【図１１】第２の従来のＬＯＣパッケージの断面図
１、１１、２１、３１ 半導体チップ ２、１２、２２、３２ 半導体チップ上電極 ３、１３、２３、３３ 金属細線 ４、１４、２４、３４ リード ５、１５ ダミーリード ６ ダミーリード ７、１７、２７、３７ 封止樹脂 ２８ ダイパッド ２９ ダイボンドペースト ３８ 絶縁テープ
Claims (11)
- 【請求項１】半導体チップと、リードフレームと、前記
半導体チップの電極群と前記リードフレーム間を電気的
に接続する金属細線と、前記半導体チップ、前記リード
フレームのうちの内部リード及び前記金属細線を封止す
る封止樹脂を有する半導体装置であって、前記内部リー
ドが、前記半導体チップの周辺叉は電極群の近傍に延在
し前記金属細線を介して前記半導体チップの電極群と電
気的に接続される第１のリード群と、前記半導体チップ
表面に沿って延在し前記半導体チップの垂直方向の位置
ずれを防止する第２のリード群と、前記半導体チップの
少なくとも対向する２つの辺の側面に沿ってに配置され
前記半導体チップ水平方向の位置ずれを防止する第３の
リード群とを有することを特徴とする半導体装置。 - 【請求項２】第２のリード群の先端部分が半導体チップ
の表面に対して折曲げられていることを特徴とする請求
項１記載の半導体装置。 - 【請求項３】第２のリード群の先端部分の半導体チップ
表面に対向する面叉は点叉は角が前記半導体チップ表面
と接しているか叉は隙間があることを特徴とする請求項
２記載の半導体装置。 - 【請求項４】第３のリード群の先端部分が半導体チップ
の側面に沿って折曲げられていることを特徴とする請求
項１記載の半導体装置。 - 【請求項５】第３のリード群の折り曲げられた先端部分
と半導体チップ側面との間に隙間があることを特徴とす
る請求項４記載の半導体装置。 - 【請求項６】半導体チップと、リードフレームと、前記
半導体チップの電極群と前記リードフレーム間を電気的
に接続する金属細線と、前記半導体チップ、前記リード
フレームのうちの内部リード及び前記金属細線を封止す
る封止樹脂を有する半導体装置であって、前記内部リー
ドが、前記半導体チップの周辺叉は電極群の近傍に延在
し前記金属細線を介して前記半導体チップの電極群と電
気的に接続される第１のリード群と、前記半導体チップ
表面に及び側面に沿って延在し前記半導体チップの垂直
方向及び水平方向の位置ずれを防止する第４のリード群
とを有することを特徴とする半導体装置。 - 【請求項７】第４のリード群が半導体チップの側面に沿
って折曲げられ、さらにその先端部分が前記半導体チッ
プの表面に対して折曲げられていることを特徴とする請
求項６記載の半導体装置。 - 【請求項８】第４のリード群の先端部分の半導体チップ
表面に対向する面叉は点叉は角が前記半導体チップ表面
と接しているか叉は隙間があることを特徴とする請求項
７記載の半導体装置。 - 【請求項９】第４のリード群において、半導体チップ側
面に沿って折り曲げられた部分と前記半導体チップ側面
との間に隙間があることを特徴とする特許請求の範囲第
７項記載の半導体装置。 - 【請求項１０】半導体チップと内部リードが前記半導体
チップの周辺叉は電極群の近傍に延在し金属細線を介し
て前記半導体チップの電極群と電気的に接続される第１
のリード群と、前記半導体チップ表面に沿って延在し前
記半導体チップの垂直方向の位置ずれを防止する第２の
リード群と、前記半導体チップの少なくとも対向する２
つの辺の側面に沿ってに配置され前記半導体チップ水平
方向の位置ずれを防止する第３のリード群とを有するリ
ードフレームを位置合わせする工程と、前記第２のリー
ド群により前記半導体チップの垂直方向の位置ずれを防
止しながら前記第１のリード群と前記半導体チップ表面
上の電極とを複数の金属細線で電気的に接続する工程
と、第２のリード群及び第３のリード群により前記半導
体チップの垂直方向及び水平方向の位置ずれを防止しな
がら前記内部リード及び前記金属細線を樹脂封止する工
程と有する半導体装置の製造方法。 - 【請求項１１】半導体チップと内部リードが前記半導体
チップの周辺叉は電極群の近傍に延在し金属細線を介し
て前記半導体チップの電極群と電気的に接続される第１
のリード群と、前記半導体チップ表面に及び側面に沿っ
て延在し前記半導体チップの垂直方向及び水平方向の位
置ずれを防止する第４のリード群とを有するリードフレ
ームとを位置合わせする工程と、前記第４のリード群に
より前記半導体チップの垂直方向の位置ずれを防止しな
がら前記第１のリード群と前記半導体チップ表面上の電
極とを複数の金属細線で電気的に接続する工程と、第４
のリード群により前記半導体チップの垂直方向及び水平
方向の位置ずれを防止しながら前記内部リード及び前記
金属細線を樹脂封止する工程と有する半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6200658A JPH0864748A (ja) | 1994-08-25 | 1994-08-25 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6200658A JPH0864748A (ja) | 1994-08-25 | 1994-08-25 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864748A true JPH0864748A (ja) | 1996-03-08 |
Family
ID=16428074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6200658A Pending JPH0864748A (ja) | 1994-08-25 | 1994-08-25 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0864748A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6987313B2 (en) * | 1999-12-24 | 2006-01-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
| KR100632256B1 (ko) * | 1999-11-12 | 2006-10-11 | 삼성전자주식회사 | 더미리드들을 포함하는 리드 온 칩형 리드 프레임 |
| KR100687067B1 (ko) * | 2000-11-23 | 2007-02-27 | 삼성전자주식회사 | 패키지 균열 방지용 더미 리드를 가지는 리드 프레임과그를 이용한 반도체 칩 패키지 |
| KR100900229B1 (ko) * | 2006-12-01 | 2009-06-02 | 주식회사 하이닉스반도체 | Ｆｂｇａ 패키지 |
| JP2013197573A (ja) * | 2012-03-23 | 2013-09-30 | Mitsubishi Electric Corp | 半導体装置 |
-
1994
- 1994-08-25 JP JP6200658A patent/JPH0864748A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100632256B1 (ko) * | 1999-11-12 | 2006-10-11 | 삼성전자주식회사 | 더미리드들을 포함하는 리드 온 칩형 리드 프레임 |
| US6987313B2 (en) * | 1999-12-24 | 2006-01-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
| KR100687067B1 (ko) * | 2000-11-23 | 2007-02-27 | 삼성전자주식회사 | 패키지 균열 방지용 더미 리드를 가지는 리드 프레임과그를 이용한 반도체 칩 패키지 |
| KR100900229B1 (ko) * | 2006-12-01 | 2009-06-02 | 주식회사 하이닉스반도체 | Ｆｂｇａ 패키지 |
| JP2013197573A (ja) * | 2012-03-23 | 2013-09-30 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3012816B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3781913B2 (ja) | マルチチップパッケージ | |
| JP2915892B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP4195804B2 (ja) | デュアルダイパッケージ | |
| JPH1131776A (ja) | 半導体チップパッケージ | |
| JP2891692B1 (ja) | 半導体装置 | |
| JPH06105721B2 (ja) | 半導体装置 | |
| JPH08116016A (ja) | リードフレーム及び半導体装置 | |
| JPH0815165B2 (ja) | 樹脂絶縁型半導体装置の製造方法 | |
| JPH0864748A (ja) | 半導体装置及びその製造方法 | |
| JP2000124235A (ja) | 樹脂封止半導体装置 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| KR100373891B1 (ko) | 반도체장치 | |
| JP3953746B2 (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JPH11111750A (ja) | 半導体装置 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JP2001332684A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3406147B2 (ja) | 半導体装置 | |
| JP3082507U (ja) | ダブルサイドチップパッケージ | |
| JPH0621304A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JP3013611B2 (ja) | 半導体装置の製造方法 | |
| JPH10303350A (ja) | リードフレーム | |
| JP2582534B2 (ja) | 半導体装置の製造方法 | |
| JPH1126643A (ja) | 半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 |