JP3837937B2 - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3837937B2 JP3837937B2 JP27373698A JP27373698A JP3837937B2 JP 3837937 B2 JP3837937 B2 JP 3837937B2 JP 27373698 A JP27373698 A JP 27373698A JP 27373698 A JP27373698 A JP 27373698A JP 3837937 B2 JP3837937 B2 JP 3837937B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- plasma
- hydrogen
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は薄膜トランジスタ(TFT)やシリコン・オン・インシュレーター(SOI)等に代表される薄膜半導体装置の製造方法に関する。更に詳しくは、本願発明は高性能で信頼性に富む薄膜半導体装置を425℃程度以下の比較的低温にて製造する方法に関する。
【0002】
【従来の技術】
多結晶硅素薄膜トランジスタ(p−Si TFT)に代表される薄膜半導体装置を汎用ガラス基板を使用し得る425℃程度以下の低温にて製造する場合、従来以下の如き製造方法が取られて居た。まずエキシマレーザー照射法などで多結晶硅素膜(p−Si膜)形成した後、ゲート絶縁膜と成る酸化硅素膜を化学気相堆積法(CVD法)や物理気相堆積法(PVD法)にて形成する。次にタンタル等でゲート電極を作成して、金属(ゲート電極)−酸化膜(ゲート絶縁膜)−半導体(多結晶硅素膜)から成る電界効果トランジスタ(MOS−FET)を構成する。次に層間絶縁膜を堆積し、コンタクトホールを開孔した後に金属薄膜にて配線を施す。必要に応じて電気特性を改善する為に、最後に水素100%から成るプラズマ照射の処理を2時間程行い、薄膜半導体装置が完成する。
【0003】
【発明が解決しようとする課題】
しかしながら此等従来の薄膜半導体装置の製造方法では半導体特性を改善する為に水素プラズマ照射を施しても、半導体特性は僅かしか改善されなかった。しかもその処理時間が余りにも長い為に半導体膜や酸化硅素膜、更にはプラズマ処理装置自身にもプラズマに依る損傷が入ったり、高価格なプラズマ処理装置を何台も購入せねばならぬ等、多くの問題を抱えて居た。斯くした事実に則し、従来の製造方法にてp−Si TFT等の半導体装置を製造すると、製造価格は高騰し、完成した半導体装置もその電気特性に優れぬにのみならず、使用途上に経時劣化が生ずる等の信頼性にも課題を有して居た。
【0004】
そこで本発明は上述の諸事情を鑑み、その目的とする所は425℃程度以下との低温工程で優良な薄膜半導体装置を製造する方法を提供する事に有る。
【0005】
【課題を解決するための手段】
本発明の薄膜半導体装置の製造方法は、絶縁性物質を含む基板上に硅素単体または硅素を主体とする半導体物質を含む半導体膜を形成する第一工程と、前記半導体膜上に酸化硅素を含む絶縁膜を形成する第二工程と、前記基板の温度を425℃以下に保ちながら前記絶縁膜に水素原子活性種を照射し前記絶縁膜と前記半導体膜とを水素化処理する第三工程とを含み、前記水素原子活性種は希ガスと水素含有気体との混合気体からなるプラズマにて生成され、前記混合気体中に占める水素含有気体の割合が1%以上6%以下であることを特徴とする。
【0006】
【発明の実施の形態】
まず本発明は第一工程としてガラス基板や三次元半導体装置の層間絶縁膜等の縁性物質上に多結晶硅素(p−Si)に代表される半導体膜を形成する。この半導体膜は単結晶状態に有っても、多結晶状態に有っても、或いは非晶質状態に有っても構わないが、多結晶状態に有る時に本願発明は殊の外その効果を示す。此は本願発明が半導体膜と絶縁膜との界面に存在する捕獲準位(界面準位)を低減せしめると共に、結晶粒と結晶粒との間に位置する捕獲準位(粒界準位)をも低減せしめるが故で有る。言う迄もなく界面準位は結晶状態に拘わらず半導体膜と絶縁膜との接合界面には必ず存在する。この界面準位を低減させるから、本願発明は半導体膜の状態の如何に拘わらず有効なので有る。一方、多結晶膜に対しては此の効果に加え、粒界準位を減らすとの効果も認められる。半導体膜は硅素(Si)や硅素ゲルマニウム(SixGe1-x:0<x<1)等如何なる半導体物質で有っても構わないが、簡便に良好なMOS界面を構成するとの視点からは、硅素単体や硅素をその主構成元素(硅素原子構成比が80%程度以上)として居る半導体物質が優れて居る。半導体膜は物理気相堆積法(PVD法)や化学気相堆積法(CVD法)等の気相堆積法等で形成される。PVD法にはスパッター法や蒸着法等が考えられる。又CVD法には常圧化学気相堆積法(APCVD法)や低圧化学気相堆積法(LPCVD法)、プラズマ化学気相堆積法(PECVD法)等が使用され得る。気相堆積法で形成された半導体膜は、堆積直後には通常多結晶状態か非晶質状態に、又は此等の混合状態に有る。多結晶状態に有る薄膜は多結晶膜と称され、非晶質状態や混合状態に有る薄膜は非晶質膜や混晶質膜と其々称される。半導体装置の能動部(電界効果型トランジスタのソース・ドレイン領域やチャンネル形成領域、及びバイポーラ型トランジスタのエミッター・ベース・コレクター領域)としては堆積直後に得られた多結晶膜をその侭使用する事も可能で有る。此とは対照的に非晶質膜や混晶質膜を結晶化したり、或いは多結晶膜を再結晶化するなどして、新たな多結晶膜を得た後に此等を能動部として使用する事も可能で有る。結晶化や再結晶化を簡単に行うにはレーザー照射や急速熱処理が用いられる。
【0007】
次に第二工程としてプラズマ化学気相堆積装置(PECVD装置)等を用いて絶縁膜を半導体膜上に形成する。絶縁膜の形成はPECVD法の他にもスパッター法や蒸着法等のPVD法や、常圧化学気相堆積法(APCVD法)や低圧化学気相堆積法(LPCVD法)等の他のCVD法に依っても良い。只、第三工程の水素活性種照射を第二工程の絶縁膜形成に引き続いて連続で行うとの立場からはPECVD法が最も適している。斯うすれば基板が空気等に触れて空気中の水分等の不純物が絶縁膜中や界面に混入する前に水素活性種照射が出来るので、界面や半導体膜内、及び酸化膜内に存在する不対結合対等の欠陥を効率的に終端化出来るからで有る。更に連続工程とする事で生産性は向上する。絶縁膜形成時の温度は高くとも425℃程度以下、通常は400℃程度以下で有る。此は本願が対象として居る半導体装置を非晶質硅素薄膜半導体装置(a−Si TFT)が製造される汎用ガラス基板や、プラスチック基板等の耐熱性の乏しい基板上に製造する事を前提として居るからで有る。又、後述する様に第三工程の温度は400℃程度以下が好ましく、第二工程と第三工程とは連続で有る事が望ましい事にも依る。絶縁膜の形成は酸素等を含む酸化性気体のプラズマを半導体膜に照射して、半導体膜表層部に3nm程度から10nm程度の極薄酸化硅素膜を成長させる。10nm程度以上の厚みを有する絶縁膜が必要な場合には極薄酸化硅素膜上にCVD法で酸化硅素膜や窒化硅素膜を堆積し絶縁膜を積層構造とする。此の場合、半導体膜表層部に第一のプラズマ酸化膜を形成した後、真空を破る事無く連続して第二の絶縁膜を堆積する。ゲート絶縁膜内での不用意な準位形成やゲート絶縁膜への不純物混入等の不具合を避ける為にも、プラズマ酸化が終了した後直ちに、長くとも5分程度以内に第二の絶縁膜の堆積を開始する。プラズマ酸化終了から絶縁膜堆積開始迄の間、プラズマ処理室はプラズマを立てる事を除いて絶縁膜堆積時と同一条件としておく。斯様な工程を実行するには、プラズマ酸化に於ける基板温度と絶縁膜堆積に於ける基板温度とが略同等でなければ成らない。即ち、両者の温度差は大きくとも30℃程度未満とする。斯うする事で先の短時間内で有っても基板温度は平衡に達し、均質な絶縁膜を安定的に堆積する事が可能と成る。
【0008】
堆積絶縁膜として酸化硅素を利用する時には原料気体としてモノシラン(SiH4)やジシラン(Si2H6)、ジクロールシラン(Si2H2Cl2)等のシラン気体、乃至はTEOS(Si(0C2H5)4)等の硅素含有化合物と、酸素(O2)や亜酸化窒素(N2O)等の酸化性気体とを用いる。窒化硅素を利用する時には上述のシラン気体と、アンモニア(NH3)や窒素(N2)等の窒化性気体とを用いる。
【0009】
斯様にして得られた絶縁膜をMOS−FETのゲート絶縁膜として利用する。しかしながら此等の絶縁膜は1100℃程度以上の温度で形成される硅素の熱酸化膜に比べて膜中に絶縁膜捕獲準位や固定電荷を多量に含み、更に界面準位も遥かに高いのが普通で有る。それ故、本願発明では以下の工程を以て、ゲート絶縁膜と界面、及び同時に半導体膜の結晶粒界の改質を図る訳で有る。
【0010】
第二工程が終了した後に、第三工程として半導体膜や酸化硅素等の絶縁膜、及び半導体膜と酸化硅素膜との界面が有する不対結合対に水素を結合させる水素化処理を行う。本第三工程で半導体膜内や界面に存在する不対結合対を水素で終端し、禁制帯中の中心部付近(真性フェルミレベル近傍)に於ける捕獲準位(ディープ・ステイツ)を減少させるので有る。同時に酸化膜中や絶縁膜中に存在する不対結合対も水素で終端し、酸化膜固定電荷等の絶縁膜中電荷を減少させる。ディープ・ステイツの主因は半導体膜の界面や粒界に存在する不対結合対で有る。此等は水素化処理に依り容易に不活性とされ、不活性化されれば捕獲準位は減少する。又、絶縁膜中の固定電荷はフラットバンド電位に変動をもたらしたり、絶縁膜への電荷の注入を容易として半導体装置の動作信頼性を低下させる。従って第三工程の水素化処理を行う事で半導体装置のフラットバンド電位を理想値に近づけ、ディープ・ステイツを減少させ、更に半導体装置の信頼性を増す事が可能と成る。
【0011】
最も効果的に水素化処理を行うには半導体膜と絶縁膜が形成された基板に水素活性種を照射する事で有る。水素活性種はヘリウム等の希ガスと水素等の水素含有気体との混合気体から成るプラズマにて生成される。従って本願発明での水素化処理はプラズマ化学気相堆積装置(PECVD装置)等のプラズマ処理装置にて行われる。水素化処理時に於ける基板温度は、それが低過ぎる(100℃程度未満)と反応が進行せず、反対に高過ぎる(425℃程度以上)と水素離脱と言った逆反応の進行が速く成るので、100℃程度から425℃程度の間の基板温度で行う。理想的には250℃程度から400℃程度の間の温度で有る。生産性を高めるとの視点からは第二工程と第三工程は同じPECVD装置にて連続処理されるのが好ましい。此の場合、第二工程の処理温度と第三工程の処理温度が大きく異なると基板が熱平衡に達する迄に長時間を費やす事と成る。5分程度以内の短時間内に熱平衡を実現するには第二工程と第三工程との温度差は30℃程度以下でなくてはならない。
【0012】
水素活性種照射はヘリウム(He)やネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)と云った希ガスと、水素(H2)や水(H2O)、アンモニア(NH3)と云った水素含有気体との混合気体から成るプラズマで水素の原子状活性種を生成し、此の水素原子活性種を含むプラズマを半導体膜や絶縁膜に照射する事で行われる。斯様なプラズマ照射にて半導体膜表層部や多結晶半導体膜の粒界部、及び絶縁膜中に存在する不対結合対が水素で終端化され、此等の欠陥が不活性化されるので有る。
【0013】
希ガスと水素含有気体との混合気体から成るプラズマのプラズマ源としてはラジオ波(rf波:13.56MHzや此の整数倍の周波数で27.12MHz等)や超高周波(VHF波:100MHz程度から数百MHzの周波数を有する電磁波)、或いはマイクロ波(2.45GHzや8.3GHz等のGHz帯の周波数を有する電磁波)が使用される。超高周波やマイクロ波を用いればプラズマ密度が上がるので、水素化処理が迅速に進行する。しかしながら550mm×650mmと云った様な大型基板に対応する汎用PECVD装置を使用出来るとの視点からは13.56MHzに代表されるラジオ波の使用が最適で有る。混合プラズマの照射を行う際には、希ガスと水素含有気体との混合気体中に占める水素含有気体の割合を1%程度以上10%程度以下とする。特にラジオ波をプラズマ源としているPECVD装置を使用する場合にはプラズマ密度の低下に応じて、水素含有気体の割合を1%程度以上6%程度未満とせねばならない。これは本願発明が希ガスの励起状態を多量に生成し、此の励起状態からのエネルギー遷移を以て水素含有気体の原子状活性種(水素原子活性種H*、水酸基活性種OH*、アミノ基活性種NH2 *、イミノ基活性種NH*、窒素原子活性種N*)を生成し、不対結合対に此等の官能基を結合させるとの原理に基づいて居るからで有る。従来の水素化では、例えば純水素のプラズマを用いて多結晶硅素膜表面の水素化を行って居た。此の場合、プラズマ中に発生する活性種の殆ど総てが水素分子の活性種(H2 *)で有る。本願の様に硅素等の半導体物質表面や多結晶性半導体膜の粒界部を425℃程度未満の低温で効果的に水素化させる場合、水素原子が無作為に存在する各不対結合対に一つずつ結合しなければならない。水素分子の活性種では分子が原子に解離する必要が有り、此の解離エネルギーの多くは基板から熱的に供給されて居る。それ故、基板温度が425℃程度未満との低温では水素化の進行が著しく抑制されて仕舞うので有る。此に対して本願ではプラズマ中に希ガスの活性種を多量に生成する。希ガスの活性種は励起エネルギーが20eV程度と高い。一方、例えば水素分子が二つの水素原子に解離し、その内の一つの水素原子が第一励起状態に迄達する総エネルギーは凡そ19eVで有る。従って水素分子が希ガスの励起種からエネルギーを受け取れば、容易に水素原子の第一励起種、即ち水素原子活性種が生成される。斯うして生成された水素原子活性種は化学的に窮めて活性で、425℃乃至は400℃程度未満との低温で有っても半導体膜表面や粒界部に於ける不対結合対を終端する事が出来、斯くして半導体膜の低温での欠陥補修が進行する訳で有る。此の場合、水素含有気体の割合が1%程度未満ではプラズマ中の水素含有気体の原子状活性種の数が少なく、逆に10%程度以上だと希ガスの活性種の数が減少して水素含有気体の分子状活性種が増えて仕舞う為、矢張り水素含有気体の原子状活性種の数は減って仕舞う。取り分けプラズマ密度の低いラジオ波を用いたプラズマでは水素含有気体の原子状活性種の数を多くする必要が有り、混合気体中に於ける水素含有気体の割合を1%程度以上6%程度未満とせねばならない。斯うすればrfプラズマで有っても捕獲準位が低い良質な界面や粒界を、比較的短時間で形成出来る訳で有る。本願発明の半導体装置の製造工程中で第二工程乃至は第三工程を除いた最高温度は半導体膜堆積時で凡そ425℃程度と成って居る。此の半導体装置製造工程中での最高温度以下、或いは半導体膜堆積時の温度以下、即ち425℃程度以下の低温で本第三工程を行うには、低温化に伴う還元反応速度の低下を補償する為に水素含有気体の原子状活性種の数を最大とせねば成らず、故に混合気体中に於ける水素含有気体の割合を1.5%程度以上4.5%程度未満とする必要が有る。更に結晶粒界が存在する多結晶性半導体膜に於いては、粒界での乱れた結合を解き放して此等に水素を新たに結合させる必要が有る為、優良な半導体装置を得るには混合気体中に於ける水素含有気体の割合を2%程度以上4%程度未満とするのが好ましい。尚、低温でのプラズマ還元反応を促進するにはプラズマ照射の直前に基板を希釈沸酸水溶液等に浸して、半導体膜表面や粒界部を水素で終端化しておく。斯うすると半導体膜表面等は秩序有る状態と成っており、乱れた結合を解く必要がないので水素化処理は容易に進行する。
【0014】
従来の水素化処理は2時間から6時間も行われていた。此に対して本願発明の第三工程に於ける水素化処理時間は10秒間程度から10分間程度で有る。此は従来の方法ではゲート電極(厚さ500nm程度以上)や層間絶縁膜(厚さ500nm程度以上)、金属配線(厚さ500nm程度以上)等が出来上がった後に水素化処理を行って居た為で有る。水素化を効率的に行うにはプラズマ等で水素の活性種を生成する必要が有るが、此等は化学的に不安定で有る為、その寿命が短く、ゲート電極や層間絶縁膜、金属配線等が存在すると、ゲート絶縁膜や能動層半導体膜迄はなかなか達しない。それが故、従来は水素プラズマ処理時間を長くせざるを得ず、斯くして水素化処理と同時に半導体装置には多くのプラズマ損傷が入り、プラズマ処理装置も自身が発生するプラズマにその寿命を短くして居たので有った。此に対して本願発明ではゲート絶縁膜が形成された直後に水素化処理を施す。ゲート電極も層間絶縁膜も金属配線も存在せぬ状況下にて直に水素化処理を行うので有る。然も本願発明の半導体装置ではゲート絶縁膜が5nm程度から120nm程度と薄い為、水素の原子状活性種は容易に半導体膜迄達する。これが本願発明では水素化処理時間を従来に比べて10分の1から100分の1へと大幅に短縮し得た理由で有る。プラズマ照射時間の短縮に伴い、薄膜半導体装置に対するプラズマ損傷も10分の1から100分の1へと低減され、プラズマ処理装置の寿命内での処理枚数も10倍から100倍へと増加するので有る。水素化処理時間は10秒程度未満だと水素化の効果は現れず、10分程度以上だと酸化膜や半導体膜にプラズマ損傷が後に修繕出来ぬ程入る恐れが有る。理想的には30秒程度から120秒程度で有る。
【0015】
斯様にして半導体膜と絶縁膜、及び其れ等の間の界面に気ガスと水素含有気体との混合気体のプラズマで生成された水素含有気体の原子状活性種を多量に照射して、絶縁膜内の欠陥や多結晶性半導体膜の粒界部、及び半導体膜の表面を効率的に終端化させるので、斯うした部位に於ける不対結合対の数が著しく減少する。取り分け、多結晶性半導体膜の粒界部終端化は半導体膜の禁制帯中での捕獲準位数を低減し、以て薄膜半導体装置のサブスレーシュホールド特性や閾値電圧を小さくし、同時に粒界部に於ける荷電単体の非弾性散乱数を減らす事で移動度の向上をもたらす。又、界面近傍に於ける酸化膜中の欠陥が減少してゲート絶縁膜の品質が向上するが故、薄膜半導体装置の動作信頼性が高く、寿命の長い薄膜半導体装置が得られる。
【0016】
(実施例1)
図1(a)〜(d)はMOS型電界効果トランジスタを形成する薄膜半導体装置の製造工程を断面で示した図で有る。本実施例1では基板101として歪点が650℃程度の汎用無アルカリガラスを用いた。まず基板101上にECR−PECVD法で酸化硅素膜を200nm程度堆積し、下地保護膜102とした。酸化硅素膜のECR−PECVD法での堆積条件は以下の通りで有る。
【0017】
モノシラン(SiH4)流量・・・60sccm
酸素(O2)流量・・・100sccm
圧力・・・2.40mTorr
マイクロ波(2.45GHz)出力・・・2250W
印可磁場・・・875Gauss
基板温度・・・100℃
成膜時間・・・40秒
此の下地保護膜上に半導体膜として真性非晶質硅素膜をLPCVD法にて50nm程度の膜厚に堆積した。LPCVD装置はホット・ウォール型で容積が184.5lで、基板挿入後の反応総面積は約44000cm2で有る。堆積温度は425℃で原料ガスとして純度99.99%以上のジシラン(Si2H6)を用い、200sccm反応炉に供給した。堆積圧力は凡そ1.1Torrで有り、此の条件下で硅素膜の堆積速度は0.77nm/minで有った。斯様にして得られた非晶質半導体膜にキセノン塩素(XeCl)エキシマレーザーを照射して半導体膜の結晶化を進めた。照射レーザーエネルギー密度は425mJ・cm-2で、半導体膜が膜厚方向全体に渡り完全溶融して微結晶化が生ずるエネルギー密度よりも10mJ・cm-2低いエネルギー密度で有った。レーザー結晶化終了後の多結晶硅素薄膜に厚みは61.8nmで有った。こうして結晶性半導体膜(多結晶硅素膜)を形成した(第一工程)後、この結晶性半導体膜を島状に加工して、後に半導体装置の能動層と成る半導体膜の島103を形成した。(図1−a)
次にパターニング加工された半導体膜の島103を被う様に酸化硅素膜104をPECVD法にて形成(第二工程)した。此の酸化硅素膜は半導体装置のゲート絶縁膜として機能する。ゲート絶縁膜形成に先立ち基板を次の手順で洗浄した。
【0018】
(1)超音波照射に依るイソプロピルアルコール洗浄(27℃、5分間)
(2)窒素バブリングされた純水洗浄(27℃、5分間)
(3)アンモニア過水洗浄(80℃、5分間)
(4)窒素バブリングされた純水洗浄(27℃、5分間)
(5)硫酸過水洗浄(97℃、5分間)
(6)窒素バブリングされた純水洗浄(27℃、5分間)
(7)希釈弗酸水溶液(弗酸濃度1.67%)洗浄(27℃、20秒間)
(8)窒素バブリングされた純水洗浄(27℃、5分間)
上記8番目の純水洗浄が終了してから基板がPECVD装置のプラズマ処理室に設置される迄の時間は約15分間で有った。
【0019】
PECVD装置は枚葉式容量結合型でプラズマは工業用周波数(13.56MHz)のラジオ高周波電源を用いて平行平板電極間に発生させる。プラズマ処理室は反応容器に依り外気から隔絶され、プラズマ処理中で凡0.1Torrから10Torr程度の減圧状態とされる。反応容器内には下部平板電極と上部平板電極が互いに平行に設置されて居り、これら二枚の電極が平行平板電極を形成する。この平行平板電極間がプラズマ処理室となる。本願発明で用いたPECVD装置は470mm×560mmの平行平板電極を備え、此等平行平板電極間距離は下部平板電極の位置を上下させる事に依り、18.0mmから37.0mmの間で自由に設定し得る。此に応じてプラズマ処理室の容積は4738cm3から9738cm3と変化する。又電極間距離を所定の値に設定した場合、470mm×560mmの平板電極面内での電極間距離の偏差は僅か0.5mmで有る。従って電極間に生ずる電界強度の偏差は平板電極面内で2%程度以下となり窮めて均質なプラズマがプラズマ処理室に発生する。下部平板電極上に酸化膜を形成すべき硅素基板を置く。下部平板電極内部にはヒーターが設けられて居り、下部平板電極の温度を250℃から400℃の間で任意に調整し得る。周辺2mmを除いた下部平板電極内の温度分布は設定温度に対して±5℃以内で有り、基板として360mm×465mmとの大きな物を使用しても基板内温度偏差を±2℃以内に保つ事が出来る。プラズマ処理に使用する原料気体は配管を通じて上部平板電極内に導入され、更に上部平板電極内に設けられたガス拡散板の間を擦り抜けて上部平板電極全面より略均一な圧力でプラズマ処理室に流れ出る。処理中で有れば混合気体の一部は上部平板電極から出た所で電離し、平行平板電極間にプラズマを発生させる。原料気体の一部乃至全部は酸化膜成長や水素活性種照射に関与し、成長や照射に関与しなかった残留混合気体及び酸化膜形成等の化学反応の結果として生じた生成ガスは排気ガスと成って反応容器周辺上部に設けられた排気穴を介して排気される。排気穴のコンダクタンスは平行平板電極間のコンダクタンスに比べて十分に大きく、その値は平行平板電極間のコンダクタンスの100倍以上が好ましい。更に平行平板電極間のコンダクタンスはガス拡散板のコンダクタンスよりも十分に大きく、やはりその値はガス拡散板のコンダクタンスの100倍以上が好ましい。こうした構成に依り470mm×560mmとの大型上部平板電極全面より略均一な圧力で反応ガスがプラズマ処理室に導入され、同時に排気ガスがプラズマ処理室から総ての方向に均等な流量で排気されるので有る。各種反応ガスの流量は配管に導入される前にマス・フロー・コントローラーに依り所定の値に調整される。又プラズマ処理室内の圧力は排気穴出口に設けられたコンダクタンス・バルブに依り所望の値に調整される。コンダクタンス・バルブの排気側にはターボ分子ポンプ等の真空排気装置が設けられて居る。本願発明ではオイル・フリーのドライ・ポンプが真空排気装置の一部として用いられ、プラズマ処理室等の反応容器内の背景真空度を10ー5Torr台として居る。反応容器及び下部平板電極は接地電位に有り、これらと上部平板電極は絶縁リングに依り電気的に絶縁状態が保たれる。プラズマ発生時には高周波発振源から出力された13.56MHzのラジオ高周波がインピーダンス・マッチング回路を介して上部平板電極に印加される。
【0020】
本発明に用いたPECVD装置は上述の如く窮めて精巧たる電極間制御と均質なガス流を実現した事に依り360mm×465mmとの大型基板に対応可能な薄膜形成装置となった。しかしながらこれらの基礎概念さえ踏襲すれば、更なる基板の大型化には寧ろ容易に対応出来、実際550mm×650mmとのより大型な基板に対応し得る装置も実現可能で有る。又本願発明では最も汎用性の高い周波数13.56MHzの高周波を用いているが、この他にこの高周波の整数倍の高周波を利用しても良い。例えば2倍の27.12MHzや3倍の40.68MHz、4倍の54.24MHz等も有効で有る。更には100MHz〜1GHz程度のVHF波を利用しても良い。周波数が10MHz程度のrf波から数百MHz程度のVHF波で有れば平行平板電極間にプラズマを発生させる事が可能で有る。従って本願発明に用いたPECVD装置の高周波発振源とインピーダンス・マッチング回路を交換する事に依り容易に所望の周波数の高周波を用いてプラズマを発生出来る。
【0021】
本実施例1では、基板は下部平板電極の温度が375℃に保たれているプラズマ処理室に設置される。設置基板がプラズマ処理室と平衡状態となった後の基板表面温度は350℃で有る。半導体膜表面にはまず酸素プラズマを照射して3nm程度の厚みを有する酸化膜を形成する。酸化条件は酸素を5000SCCM流し、プラズマ処理室内の圧力を1.5Torrに保つ。平行平板電極間距離は21.6mmで、ラジオ高周波出力を500W(0.19W/cm2)とする。酸素プラズマ照射時間は300秒で有る。酸素プラズマ照射後、プラズマ処理室を酸化膜堆積条件とプラズマを立てる事を除いて同一とする。酸化膜堆積前の処理室条件は以下の通りとなる。
【0022】
酸素流量:O2=1200SCCM
アルゴン流量:Ar=4700SCCM
TEOS流量:TEOS=100SCCM
ラジオ高周波出力:RF=0W(プラズマは立てない)
圧力:P=1.5Torr
電極間距離:S=20.9mm
下部平板電極温度:Tsus=375℃
ガラス基板表面温度:Tsub=350℃
安定化時間:t=20秒間
此の状態に連続して、上部平板電極にラジオ高周波を印加してプラズマを発生させ、半導体膜表面に酸化膜を堆積する。高周波出力は1000Wで有る。即ち、以下の条件にて絶縁膜を堆積する。
【0023】
酸素流量:O2=1200SCCM
アルゴン流量:Ar=4700SCCM
TEOS流量:TEOS=100SCCM
ラジオ高周波出力:RF=1000W(0.38W/cm2)
圧力:P=1.5Torr
電極間距離:S=20.9mm
下部平板電極温度:Tsus=375℃
ガラス基板表面温度:Tsub=350℃
堆積時間:t=33秒
斯様にして第二工程で酸化硅素膜を形成した後、プラズマ処理室を真空引きし、更に連続して半導体膜と酸化膜に対してヘリウムと水素との混合気体プラズマが照射された(第三工程)。プラズマ処理条件は以下の通りで有る。
【0024】
ヘリウム流量:He=4900SCCM
水素流量:H2=100SCCM
ラジオ高周波出力:RF=400W(0.152W/cm2)
圧力:P=1.0Torr
電極間距離:S=25mm
下部平板電極温度:Tsus=375℃
ガラス基板表面温度:Tsub=350℃
プラズマ処理時間:t=90秒
次に第四工程として酸化性雰囲気下にて第一熱処理を行った。濃度16%の塩化水素酸水溶液を空気中に露点で96℃含む塩酸水蒸気空気下にて熱処理は施こされた。処理温度は345℃で処理時間は2時間、処理室内圧力は1気圧で有った。この塩酸に依る熱処理が終了した後、引き続いて酸化膜中のハロゲン元素を抜く目的で1時間の熱処理を継続した。この熱処理雰囲気は露点96℃の水蒸気含有空気中で行われ、雰囲気に塩酸は含まれて居ない。熱処理温度は矢張り345℃で圧力は1気圧で有る。
【0025】
斯うして第四工程が終了した後に第五工程の第二熱処理を行い、酸化膜を乾燥さた。第二熱処理はアルゴン中に水素を3%含む非酸化性雰囲気下にて1気圧、350℃で2時間施された。第五工程終了後にゲート絶縁膜の厚みを測定したところ、その厚みは93nmで有った。斯様にしてゲート絶縁膜形成と、半導体膜及び酸化膜と界面の改質が完了した。(図1−b)
引き続いて金属薄膜に依りゲート電極105をスパッター法にて形成する。スパッター時の基板温度は150℃で有った。本実施例1では750nmの膜厚を有するタンタル(Ta)にてゲート電極を作成し、このゲート電極のシート抵抗は2.44Ω/□で有った。次にゲート電極をマスクとして、ドナー又はアクセプターとなる不純物イオン106を打ち込み、ソース・ドレイン領域107とチャンネル形成領域108をゲート電極に対して自己整合的に作成する。本実施例1ではCMOS半導体装置を作製した。NMOSトランジスタを作製する際にはPMOSトランジスタ部をアルミニウム(Al)薄膜で覆った上で、不純物元素として水素中に5%の濃度で希釈されたフォスヒィン(PH3)を選び、加速電圧70kVにて水素を含んだ総イオンを5×1015cm-2の濃度でNMOSトランジスタのソース・ドレイン領域に打ち込んだ。反対にPMOSトランジスタを作製する際にはNMOSトランジスタ部をアルミニウム(Al)薄膜で覆った上で、不純物元素として水素中に5%の濃度で希釈されたジボラン(B2H6)を選び、加速電圧70kVにて水素を含んだ総イオンを4×1015cmー2の濃度でPMOSトランジスタのソース・ドレイン領域に打ち込んだ。(図1−c)イオン打ち込み時の基板温度は300℃で有る。
【0026】
次にPECVD法でTEOS(Si−(OCH2CH3)4)と酸素を原料気体として、基板温度300℃で層間絶縁膜109を堆積した。層間絶縁膜は二酸化硅素膜から成り、その膜厚は凡そ500nmで有った。層間絶縁膜堆積後、層間絶縁膜の焼き締めとソース・ドレイン領域に添加された不純物元素の活性化を兼ねて、窒素雰囲気下350℃にて2時間の熱処理を施した。最後にコンタクト・ホールを開穴し、スパッター法で基板温度を180℃としてアルミニウムを堆積し、配線110を作成して薄膜半導体装置が完成した。(図1−d)
この様にして作成した薄膜半導体装置の伝達特性を測定した。測定した半導体装置のチャンネル形成領域の長さは10μmで幅は10μmで有った。伝達特性の測定は室温にて行われた。NMOSトランジスタのVds=8Vに於ける飽和領域より求めた移動度は99cm2・Vー1・s-1で有り、閾値電圧は3.273V、サブスレーシュホールド・スイングは0.316Vで有った。又、PMOSトランジスタのVds=−8Vに於ける飽和領域より求めた移動度は79cm2・Vー1・s-1で有り、閾値電圧は−2.145V、サブスレーシュホールド・スイングは0.384Vで有った。此に対して水素プラズマ照射を水素100%で薄膜半導体装置の完成後に2時間行った比較例(従来技術に相当、本実施例中の第三、四、五工程は行われない)ではNMOSの移動度は55cm2・Vー1・s-1で有り、閾値電圧は3.685V、サブスレーシュホールド・スイングは0.336Vで有った。又、比較例のPMOSの移動度は77cm2・Vー1・s-1で有り、閾値電圧は−2.639V、サブスレーシュホールド・スイングは0.486Vで有った。此の例が示す様に本願発明に依りN型とP型の両半導体装置共に大きな移動度を有し、急峻なサブスレーシュホールド特性を示す優良な薄膜半導体装置を安定的に製造出来る様に成った。然も界面遷移領域の酸化膜質が高い為に酸化膜の信頼性が良く、長寿命の薄膜半導体装置を汎用ガラス基板を使用し得る低温工程にて、簡便且つ容易に作成し出来る様に成った。更に水素化処理時間を従来の二時間余りから数分へと低減し得た。
【0027】
【発明の効果】
以上詳述してきた様に、従来長時間を有しながら其の効果が僅かで有った水素化処理を本館発明により短時間で、而も窮めて効果的に行い得る様に成った。これに依り薄膜トランジスタに代表される半導体装置の高速動作や省エネ化、並びに低価格化を促進し、同時に半導体装置の動作安定性をも高めるとの効果が認められる。
【図面の簡単な説明】
【図1】 本願発明の製造工程を説明した図。
【符号の説明】
101・・・基板
102・・・下地保護膜
103・・・半導体膜の島
104・・・酸化硅素膜
105・・・ゲート電極
106・・・不純物イオン
107・・・ソース・ドレイン領域
108・・・チャネル形成領域
109・・・層間絶縁膜
110・・・配線
Claims (7)
- 絶縁性物質を含む基板上に硅素単体または硅素を主体とする半導体物質を含む半導体膜を形成する第一工程と、
前記半導体膜上に酸化硅素を含む絶縁膜を形成する第二工程と、
前記基板の温度を425℃以下に保ちながら前記絶縁膜に水素原子活性種を照射し前記絶縁膜と前記半導体膜とを水素化処理する第三工程とを含み、
前記水素原子活性種は希ガスと水素含有気体との混合気体からなるプラズマにて生成され、前記混合気体中に占める水素含有気体の割合が1%以上6%以下であることを特徴とする薄膜半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記プラズマのプラズマ源がラジオ波であることを特徴とする薄膜半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記プラズマのプラズマ源が超高周波であることを特徴とする薄膜半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記プラズマのプラズマ源がマイクロ波であることを特徴とする薄膜半導体装置の製造方法。 - 請求項1乃至4のいずれかに記載の半導体装置の製造方法において、
前記第三工程は前記第二工程と同一装置で行われ、前記第三工程中の前記基板の温度と前記第二工程中の前記基板の温度との差が30℃以下であることを特徴とする薄膜半導体装置の製造方法。 - 請求項1乃至5のいずれかに記載の半導体装置の製造方法において、
前記水素含有気体の前記混合気体中に占める割合が1.5%以上4.5%以下であることを特徴とする薄膜半導体装置の製造方法。 - 請求項1乃至5のいずれかに記載の半導体装置の製造方法において、
前記水素含有気体の前記混合気体中に占める割合が2%以上4%以下であることを特徴とする薄膜半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27373698A JP3837937B2 (ja) | 1998-09-28 | 1998-09-28 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27373698A JP3837937B2 (ja) | 1998-09-28 | 1998-09-28 | 薄膜半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000106438A JP2000106438A (ja) | 2000-04-11 |
JP3837937B2 true JP3837937B2 (ja) | 2006-10-25 |
Family
ID=17531859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27373698A Expired - Fee Related JP3837937B2 (ja) | 1998-09-28 | 1998-09-28 | 薄膜半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3837937B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4334225B2 (ja) * | 2001-01-25 | 2009-09-30 | 東京エレクトロン株式会社 | 電子デバイス材料の製造方法 |
WO2005029565A1 (ja) * | 2003-09-17 | 2005-03-31 | Tokyo Electron Limited | 低誘電率絶縁膜の製造 |
-
1998
- 1998-09-28 JP JP27373698A patent/JP3837937B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000106438A (ja) | 2000-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3417072B2 (ja) | 半導体装置の製法 | |
WO2004079826A1 (ja) | 薄膜トランジスタの製造方法、及び表示装置と電子機器 | |
KR20050054788A (ko) | 다결정 실리콘 박막 제조 방법 및 이를 적용한트랜지스터의 제조방법 | |
JPH06232158A (ja) | 薄膜トランジスタ及びその作製方法 | |
JPWO2003056622A1 (ja) | 基板処理方法および半導体装置の製造方法 | |
US20040038463A1 (en) | Semiconductor device and method of manufacturing the same | |
JP3837938B2 (ja) | 薄膜半導体装置の製造方法 | |
JP3596188B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3837935B2 (ja) | 薄膜半導体装置の製造方法 | |
US7446023B2 (en) | High-density plasma hydrogenation | |
JP3837937B2 (ja) | 薄膜半導体装置の製造方法 | |
JP2000269133A (ja) | 薄膜半導体装置の製造方法 | |
JP3837934B2 (ja) | 半導体装置の製造方法 | |
JP3565911B2 (ja) | 半導体装置の作製方法 | |
JP3941316B2 (ja) | 半導体装置の製造方法、電子機器の製造方法、半導体装置、および電子機器 | |
JP3603611B2 (ja) | 半導体装置の製造方法 | |
JP4200530B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3707287B2 (ja) | 半導体装置の製造方法 | |
JP3173757B2 (ja) | 半導体装置の作製方法 | |
JP4214989B2 (ja) | 半導体装置の製造方法 | |
Higashi et al. | Development of high-performance polycrystalline silicon thin-film transistors (TFTs) using defect control process technologies | |
JP4222232B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH06232117A (ja) | 絶縁膜の形成方法とこれによる半導体装置の製法 | |
JP3648998B2 (ja) | 半導体装置の製造方法 | |
JP4281753B2 (ja) | 薄膜半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060724 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |