JPH0855857A

JPH0855857A - 絶縁膜加工法

Info

Publication number: JPH0855857A
Application number: JP21316194A
Authority: JP
Inventors: Takashi Tawara; 傑田原
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1994-08-15
Filing date: 1994-08-15
Publication date: 1996-02-27

Abstract

(57)【要約】【目的】絶縁膜加工法において、微細パターンの孔や
凹部を寸法精度よく形成可能にする。【構成】層間絶縁膜２４の上にＴｉＮ（又はＴｉＯ
Ｎ）膜２６を形成した後、レジスト層をマスクとするド
ライエッチング処理によりＴｉＮ膜２６に所望の接続孔
２４ａ〜２４ｃに対応する孔を形成する。レジスト層を
除去した後、ＴｉＮ膜２６をマスクとするドライエッチ
ング処理により絶縁膜２４に接続孔２４ａ〜２４ｃを形
成する。レジスト層とＴｉＮ膜２６との積層をマスクと
して用いてもよい。基板上面に配線材を被着してパター
ニングすることにより接続孔２４ａ〜２４ｃに通ずる１
又は複数の配線層を形成する。ＴｉＮ膜２６は、残して
おいて配線の一部として用いてもよい。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＬＳＩ製造等で用い
られる絶縁膜加工法に関し、特にＴｉＮ等の反射防止膜
をマスクとするドライエッチング処理により微細パター
ンの孔又は凹部を寸法精度よく形成可能としたものであ
る。

【０００２】

【従来の技術】従来、ＬＳＩ等の配線形成法としては、
次の（イ）〜（ホ）の方法が知られている。

【０００３】（イ）図１５に示すように半導体基板１の
表面に絶縁膜２を形成した後、周知のホトリソグラフィ
処理により所望の孔を有するレジスト層３を絶縁膜２の
上に形成し、レジスト層３をマスクとするドライエッチ
ング処理により絶縁膜２に接続孔２ａを形成する。レジ
スト層３を除去した後、接続孔２ａを介して基板表面の
被接続部につながる配線層を形成する。

【０００４】ドライエッチング処理では、レジスト層の
表面が正に帯電するのを抑制するようなエッチングガス
系を用いることが提案されている（例えば、特開平５−
８２４８２号公報、Ｍ．Ｓａｔｏｅｔａｌ．，“Ｓ
ｕｐｐｒｅｓｓｉｏｎｏｆＭｉｃｒｏｌｏａｄｉｎｇ
ＥｆｆｅｃｔｂｙＬｏｗ−Ｔｅｍｐｅｒａｔｕｒ
ｅＳｉＯ₂ Ｅｔｃｈｉｎｇ”Ｊｐｎ．Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．，Ｖｏｌ．３１（１９９２）第４３７０
〜４３７５頁等参照）。また、エッチングマスクとして
ポリＳｉ層を使用することも提案されている（前掲のＪ
ｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３１（１９９
２）第４３７０〜４３７５頁等参照）。

【０００５】（ロ）図１７に示すように半導体基板１の
表面を覆う絶縁膜２の上に１層目の配線層４を形成した
後、配線層４を覆って層間絶縁膜５を形成し、絶縁膜５
の上に孔６ａを有するレジスト層６を形成する。次に、
図１８に示すようにレジスト層６をマスクとするドライ
エッチングにより絶縁膜５に接続孔５ａを形成する。レ
ジスト層６を除去した後、図１９に示すように絶縁膜５
の上に配線材を被着してパターニングすることにより配
線層８を形成する。

【０００６】（ハ）高反射率基板上でドライエッチング
により絶縁膜に孔を設ける際にエッチングマスクとして
吸光性染料入りのレジスト層を用いる。

【０００７】（ニ）高反射率基板上でドライエッチング
により絶縁膜に孔を設ける際にエッチングマスクとして
ポリＳｉ層上にレジスト層を積層した積層膜を用いる
（例えば、Ａ．Ｎａｇｙ，“Ｖｅｒｔｉｃａｌｏｘｉ
ｄｅｅｔｃｈｉｎｇｗｉｔｈｏｕｔｉｎｄｕｃｉ
ｎｇｃｈａｎｇｅｉｎｃｒｉｔｉｃａｌｄｉｍ
ｅｎｔｉｏｎｓ”ＯＰＴＩＣＡＬＥＮＧＩＮＥＥＲＩ
ＮＧ，Ｖｏｌ．３１Ｎｏ．２，Ｆｅｂ．１９９２，第
３３５〜３４０頁等参照）。

【０００８】（ホ）高反射率基板上で金属膜をパターニ
ングする際に金属膜の表面に反射防止膜を設ける（例え
ば、特開昭６０−２４０１２７号公報、特開昭６１−１
８５９２８号公報、特開昭６３−２３２４３２号公報等
参照）。

【０００９】

【発明が解決しようとする課題】上記した（イ）の方法
によると、孔の寸法によりエッチング速度やエッチング
後の寸法が異なってくる現象（いわゆるマイクロローデ
ィング効果）が生ずる不都合がある。

【００１０】すなわち、図１５，１６に示すように孔の
直径Ｗが小さくなる（換言すれば孔のアスペクト比Ｈ／
Ｗが大きくなる）に従ってエッチング速度が低下し、エ
ッチング深さＤが浅くなる。このため、小さい孔を底部
まで完全にエッチングしようとすると、大きい孔では、
下地が不所望にエッチングされてしまう。下地が図１５
に示すように基板表面である場合、下地がエッチングさ
れると、ＰＮ接合のリーク電流が増大したり、ＰＮ接合
が破壊されたりすることがある。

【００１１】一方、下地が下層配線である場合は、図１
８に示すように下地のＴｉ化合物やＡｌ合金がフッ素に
よりエッチングされて孔の側壁に「クラウン」と呼ばれ
る付着物７を生ずる。付着物７は、蒸気圧の低いＴｉや
Ａｌのフッ化物を含むもので、アッシング処理、酸又は
有機溶剤による洗浄処理等のレジスト除去処理を行なっ
ても除去できないものである。このため、図１９に示す
ように配線層８を形成すると、付着物７の頂部で矢印Ｑ
に示すように断線が生ずることがある。なお、クラウン
については、特開平２−１３４８１８号公報、特開平２
−２７０３４７号公報等に記述がある。

【００１２】上記のようなマイクロローディング効果を
低減するためには、前述したようにエッチングガス系と
してレジスト層の表面が正に帯電するのを抑制する性質
を有するものを用いるとよい。また、前述したようにエ
ッチングマスクとしてポリＳｉ層を用いてもよい。ポリ
Ｓｉ層は、導電性を有するため帯電を防ぐことができる
からである。

【００１３】しかしながら、エッチングマスクとしてポ
リＳｉ層を用いる方法では、エッチング後に該ポリＳｉ
層をＳｉ供給源としてＳｉノジュールが形成されること
がある。Ｓｉノジュールは、接続孔を塞ぎ、導通不良を
招くことが多い。

【００１４】エッチングマスクとして使用されるレジス
ト層の厚さを薄くすると、フォトリソグラフィの焦点深
度が深くなり、微細なパターン形成が可能となる。ま
た、レジスト層の厚さを薄くすることで、ドライエッチ
ングのマイクロローディング効果も低減される。

【００１５】しかしながら、レジスト層を薄くしても、
次に述べるような高反射率基板上のパターン形成にまつ
わる問題点を解決することはできない。

【００１６】高反射率基板上のパターン形成について
は、（ｉ）基板表面での光の乱反射によりパターン寸法
精度が劣化すること、（ｉｉ）設計寸法が同じであって
も、基板上で場所により反射率が異なるため、レジスト
パターンの寸法が異なってくることなどの問題点があ
る。これらの問題点を順次に説明する。

【００１７】図２０は、高反射率基板上で光が乱反射す
る状況を示したものである。半導体基板１の表面には、
配線層等の段差形成物９を介して絶縁膜２が形成され、
絶縁膜２の上には、段差形成物９に重なるような配線層
４を介して絶縁膜５が形成されている。

【００１８】孔Ｍ_O を有する遮光マスクＭを介して露光
用の光Ｌを基板上面に照射すると、照射光は斜面ＡＢで
反射され、散乱光Ｌ_S としてレジスト層の非露光領域に
まで回り込み、該非露光領域を感光させてしまう。図２
１は、このような露光により形成されたレジスト層をマ
スクとして絶縁膜５をドライエッチングすることにより
得られた接続孔５Ａを示している。接続孔５Ａは、設計
通りの直径ｒの円形の孔ではなく、長さｒ’（ｒ’＞
ｒ）の長軸を有する楕円形の孔として形成される。

【００１９】図２２は、図２１のＸ−Ｘ’線断面を示す
ものである。基板上面に配線材を被着した後、その被着
層をレジスト層１０をマスクとしてパターニングするこ
とにより配線層１１を形成すると、配線層１１と絶縁膜
５との間には凹部５ａが生ずることがある。凹部５ａ
は、配線の信頼性を低下させるなどデバイスに悪影響を
及ぼすものである。

【００２０】図２３は、高反射率基板上で場所により反
射率が異なる状況を示すものである。半導体基板１上に
絶縁膜１２及びゲート電極層１３を覆って絶縁膜１４を
形成した後、レジスト層１５をマスクとするドライエッ
チング処理により基板表面に達する接続孔１４ａとゲー
ト電極層１３に達する接続孔１４ｂとを形成する場合、
接続孔１４ａの寸法Ｗ_A よりも接続孔１４ｂの寸法Ｗ_B
の方が大きくなる。このように接続孔１４ｂの寸法が大
きくなると、フォトリソグラフィ工程での位置合せ余裕
が少なくなり、図２４に示すように接続孔１４ｂがゲー
ト電極層１３からずれた位置に形成されることがある。
この結果、配線層１６は、ゲート電極層１３と基板表面
とを電気的に短絡させるように形成される。このような
事態を防ぐには、設計的に位置合せ余裕を大きくする必
要があり、集積度の低下を招く。

【００２１】反射率が高い場所で接続孔の寸法が大きく
なるのは、レジスト層１５の孔の直径Ｒが大きくなるこ
とによるもので、孔の直径Ｒが大きくなる理由は、次の
ように説明される。

【００２２】すなわち、フォトリソグラフィ技術におい
ては、レジストを現像液に溶けにくくしている感光剤を
光照射部分のみ分解させて現像液に溶かすことによって
パターンを形成している。感光剤の分解量は、露光エネ
ルギーを増やすと増加する。従って、図２５に示すよう
に孔の直径Ｒは、露光エネルギーの増加に伴って増大す
る。

【００２３】ゲート電極層１３のように反射率が高い物
体がレジスト層１５の下方に存在すると、かかる物体か
らの反射光がレジスト層１５に加えられる。このため、
レジスト層１５に吸収される実効的な露光エネルギー
は、反射率が低い場所に比べて大きくなる。従って、感
光剤の分解が促進され、孔の直径Ｒが大きくなる。

【００２４】前述した（ハ）の方法では、露光用の光を
吸収するような染料をレジスト層に添加するので、光の
反射による寸法精度の低下をある程度抑制することがで
きる。

【００２５】しかしながら、図２６に示すように半導体
基板１の表面を覆う絶縁膜２の上に所望の孔１７ａを有
する染料入りレジスト層１７を形成すると、レジスト層
１７の断面形状は、裾をひいたテーパ状となる。これ
は、レジストの露光エネルギーがレジスト表面から深く
なるにつれて減衰し、レジストパターンの寸法は、露光
エネルギーが小さくなるほど太くなることによるもので
ある。レジスト層１７の裾部Ｐは、レジスト層１７をマ
スクとして絶縁膜２をドライエッチングして接続孔を形
成する際に、ドライエッチングによりエッチ除去されて
しまい、接続孔の直径が増大することがある。また、レ
ジスト層１７は、染料を含むため、フォトリソグラフィ
工程での解像度が低下する。従って、前記（ハ）の方法
は、パターンの微細化には不向きである。

【００２６】また、前述した（ニ）の方法は、前記
（ハ）の方法にあったような問題点がないものの、エッ
チングマスクの一部としてポリＳｉ層を用いるため、Ｓ
ｉノジュールによる接続孔の導通不良が発生するという
問題点がある。

【００２７】一方、前述した（ホ）の方法を接続孔形成
に応用することが考えられる。このような方法では、レ
ジスト層の下で絶縁膜の表面に反射防止膜を設けて光反
射を抑制するので、光反射による寸法精度の低下を防止
するのに有効であり、しかも前記（ハ）及び（ニ）の方
法にあったような問題点もない。

【００２８】しかしながら、このような方法では、光反
射に基づく寸法精度の低下を抑えられるものの、エッチ
ングマスクとしては十分な厚さのレジスト層を用いるの
で、ドライエッチング時のマイクロローディング効果を
低減することができない。

【００２９】この発明の目的は、微細パターンの孔又は
凹部を寸法精度よく形成することができる新規な絶縁膜
加工法を提供することにある。

【００３０】

【課題を解決するための手段】この発明に係る絶縁膜加
工方法は、基板の表面を覆う絶縁膜の上に反射防止用の
導電材層を形成する工程と、前記導電材層の上にフォト
リソグラフィ処理により所望パターンの孔を有するレジ
スト層を形成する工程と、前記レジスト層をマクスとす
るドライエッチング処理により前記導電材層に前記レジ
スト層の孔に対応する孔を形成する工程と、前記レジス
ト層を除去した後、前記導電材層をマスクとするドライ
エッチング処理により前記絶縁膜に前記導電材層の孔に
対応する孔又は凹部を形成する工程とを含むものであ
る。

【００３１】このような絶縁膜加工法にあっては、レジ
スト層の厚さを導電材層を選択エッチングするには足り
るが絶縁膜を選択エッチングするには足りない程度に設
定してもよい。そして、導電材層の選択エッチングの後
レジスト層を除去せずに、レジスト層と導電材層とをマ
スクとするドライエッチング処理を行ない、孔又は凹部
の形成中にレジスト層を除去するようにしてもよい。

【００３２】

【作用】この発明の方法によれば、絶縁膜を選択エッチ
ングする際のエッチングマスクとして反射防止用の導電
材層が用いられる。反射防止用の導電材層としては、Ｔ
ｉＮ層又はＴｉＯＮ層等を用いることができる。どのよ
うな厚さであっても反射防止効果が得られるが、例えば
ＴｉＮ層では３０〜５０ｎｍ程度の厚さで最大の反射防
止効果が得られる。

【００３３】従って、反射防止用の導電材層を選択エッ
チングする際に用いるレジスト層の厚さを薄くすること
ができ、フォトリソグラフィ工程での焦点深度を深くす
ることができる。また、絶縁膜を選択エッチングする際
には、エッチングマスクとしての導電材層が薄いので、
マイクロローディング効果が低減される。

【００３４】上記したようにレジスト層と導電材層とを
マスクとするドライエッチング処理により孔又は凹部を
形成する際にレジスト層を除去すると、レジスト層を除
去するための独立した工程が不要である。

【００３５】

【実施例】図１〜１３は、この発明の一実施例に係るＭ
ＯＳ型ＬＳＩの配線形成法を示すもので、各々の図に対
応する工程（１）〜（１３）を順次に説明する。

【００３６】（１）例えばシリコンからなる半導体基板
２０の表面に周知の選択酸化処理によりシリコンオキサ
イドからなるフィールド絶縁膜２２を形成する。そし
て、絶縁膜２２の素子孔内の基板表面を酸化してシリコ
ンオキサイドからなるゲート絶縁膜Ｉ₁ ，Ｉ₂ を形成す
る。絶縁膜Ｉ₁ ，Ｉ₂ としては、Ｓｉ₃ Ｎ₄ 膜を用いて
もよい。

【００３７】基板上面にポリＳｉ及びシリサイド（ＷＳ
ｉ₂ 等）を順次に堆積した後、その堆積層をパターニン
グすることによりポリＳｉ層Ｐ₁ 及びシリサイド層Ｍ₁
からなるゲート電極層Ｇ₁ とポリＳｉ層Ｐ₂ 及びシリサ
イド層Ｍ₂ からなるゲート電極層Ｇ₂ とを形成する。そ
して、ゲート電極層Ｇ₁ ，Ｇ₂ 及び絶縁膜２２をマスク
とする選択的イオン注入処理等により低不純物濃度のソ
ース領域及びドレイン領域を形成する。電極層Ｇ₁ ，Ｇ
₂ にそれぞれサイドスペーサＮ₁ ，Ｎ₂ を設けた後、再
び上記したと同様に選択的イオン注入処理を行なうこと
により高不純物濃度のソース領域及びドレイン領域を形
成する。この結果、いずれも低濃度部を有するソース領
域Ｓ₁ ，Ｓ₂ 及びドレイン領域Ｄ₁ ，Ｄ₂ が得られる。

【００３８】ＭＯＳ型トランジスタＴ₁ は、ゲート電極
層Ｇ₁ 、ソース領域Ｓ₁ 及びドレイン領域Ｄ₁ を含むも
のであり、ＭＯＳ型トランジスタＴ₂ は、ゲート電極層
Ｇ₂、ソース領域Ｓ₂ 及びドレイン領域Ｄ₂ を含むもの
である。

【００３９】ＣＶＤ（ケミカル・ベーパー・デポジショ
ン）法等により基板上面にトランジスタＴ₁ ，Ｔ₂ 及び
絶縁膜２２を覆って層間絶縁膜２４を形成する。絶縁膜
２４としては、シリコンオキサイド膜、シリコンナイト
ライド膜、ＰＳＧ（リンケイ酸ガラス）膜、ＢＰＳＧ
（ボロン・リンケイ酸ガラス）膜等を用いることができ
る。

【００４０】（２）絶縁膜２４の上に反射防止兼エッチ
ングマスク用の導電材層２６を形成する。導電材層２６
としては、ＴｉＮ層又はＴｉＯＮ層を用いることがで
き、いずれの層もＣＶＤ法又は反応性スパッタ法により
形成可能である。導電材層２６の厚さは、反射防止効果
が得られる最小の厚さとすることができ、例えばＴｉＮ
層又はＴｉＯＮ層を用いると共に露光にｉ線又はｇ線の
光を用いる場合、３０〜５０ｎｍ程度あればよい。

【００４１】（３）フォトリソグラフィ処理により基板
上面に導電材層２６を覆って所望パターンの孔を有する
レジスト層２８を形成する。レジスト層２８の厚さは、
導電材層２６を選択エッチングするには足りるが絶縁膜
２４を選択エッチングするには足りない程度に設定し、
一例として０．５μｍにすることができる。レジスト露
光処理時には、導電材層２６が反射防止膜として働くの
で、ゲート電極層の上方で孔サイズが大きくなるのを防
ぐことができる。また、段差部の斜面での光の散乱が抑
制されるので、斜面上の孔が楕円形状になるのを防ぐこ
とができる。

【００４２】次に、レジスト層２８をマスクとするドラ
イエッチング処理により導電材層２６にレジスト層２８
の孔に対応する孔を形成する。このとき、エッチングガ
スとしては、Ｃｌ₂ を用いるとよい。

【００４３】（４）レジスト層２８を除去する。レジス
ト除去法としては、アッシング処理又は有機溶剤による
洗浄処理等を用いることができる。

【００４４】（５）導電材層２６をマスクとするドライ
エッチング処理により絶縁膜２４にソース領域Ｓ₁ に達
する接続孔２４ａとゲート電極層Ｇ₁ ，Ｇ₂ にそれぞれ
達する接続孔２４ｂ，２４ｃとを形成する。このとき、
エッチングガスとしては、フッ素（又はフレオン）を含
み且つＣｌ又はＢｒを含まないガス系を用いるとよい。
Ｃｌ又はＢｒを含むガス系を用いると、Ｔｉの塩化物や
臭化物がＴｉの酸化物やフッ化物に比べて蒸気圧が高い
（Ｔｉ及びＴｉ化合物はＣｌ又はＢｒでエッチングされ
易い）ため、導電材層２６をエッチングマスクとして機
能させるのが困難となる。

【００４５】使用可能なエッチングガス系を例示する
と、ＣＦ₄ ＋ＣＨＦ₃ ＋Ａｒ、ＣＨＦ₃ ＋Ｏ₂ 、ＣＨＦ
₃ ＋ＣＯ₂ 、Ｃ₂ Ｆ₆ ＋ＣＨＦ₃ 、ＣＨ₂ Ｆ₂ ＋Ｃ₄ Ｆ
₈ 、ＣＨＦ₃ ＋ＣＯ₂ ＋Ａｒ等がある。Ｏ₂ やＦを含む
エッチングガスを使用すると、ＴｉＮ（又はＴｉＯＮ）
層の表面に蒸気圧の低い酸化チタン（ＴｉＯ，Ｔｉ
Ｏ₂，Ｔｉ₂ Ｏ₃ ）やフッ化チタン（ＴｉＦ₃ ）が形成
され、ＴｉＮ（又はＴｉＯＮ）層のエッチング進行を抑
制する。このため、ＴｉＮ（又はＴｉＯＮ）層は、エッ
チングマスクとしての機能を十分に果たす。

【００４６】（６）スパッタ法等により基板上面に絶縁
膜２４及び接続孔２４ａ〜２４ｃを覆ってＡｌ又はＡｌ
合金等の配線材層３０を形成する。そして、配線材層３
０の上にＴｉＮ又はＴｉＯＮ等の反射防止用の導電材層
３２を反応性スパッタ法等により形成する。

【００４７】（７）図７，８の工程では、フォトリソグ
ラフィ処理により配線パターニング用のレジストパター
ンを形成する。まず、回転塗布法等により基板上面に導
電材層３２を覆ってレジスト層３４を形成する。そし
て、レジスト層３４に露光処理を施す。露光処理では、
所望の配線パターンを有する遮光性マスクＭを介してレ
ジスト層３４に露光用の光Ｌを照射する。

【００４８】（８）レジスト層３４に現像処理を施し、
所望の配線パターンに対応するレジスト層３４Ａ，３４
Ｂ，３４Ｃを残存させる。

【００４９】（９）レジスト層３４Ａ〜３４Ｃをマスク
とするドライエッチング処理により導電材層２６と配線
材層３０と導電材層３２との積層をパターニングして導
電材層２６Ａ〜２６Ｃと配線材層３０Ａ〜３０Ｃと導電
材層３２Ａ〜３２Ｃとを残存させる。

【００５０】導電材層２６Ａ、配線材層３０Ａ及び導電
材層３２Ａは、接続孔２４ａを介してソース領域Ｓ₁ に
つながる配線層３６Ａを構成する。また、導電材層２６
Ｂ、配線材層３０Ｂ及び導電材層３２Ｂは、接続孔２４
ｂを介してゲート電極層Ｇ₁につながる配線層３６Ｂを
構成する。さらに、導電材層２６Ｃ、配線材層３０Ｃ及
び導電材層３２Ｃは、接続孔２４ｃを介してゲート電極
層Ｇ₂ につながる配線層３６Ｃを構成する。

【００５１】（１０）基板上面に絶縁膜２４及び配線層
３６Ａ〜３６Ｃを覆って層間絶縁膜３８をＣＶＤ法等に
より形成する。そして、絶縁膜３８の上にＴｉＮ又はＴ
ｉＯＮ等の反射防止兼エッチングマスク用の導電材層４
０を形成する。

【００５２】（１１）フォトリソグラフィ処理により導
電材層４０の上に所望パターンの孔を有するレジスト層
４２を形成する。レジスト層４２の厚さは、図３のレジ
スト層２８と同様に薄くてよい。そして、レジスト層４
２をマスクとするドライエッチング処理により導電材層
４０にレジスト層４２の孔に対応する孔４０ａ，４０ｂ
を形成する。

【００５３】（１２）レジスト層４２を除去した後、導
電材層４０をマスクとするドライエッチング処理により
絶縁膜３８に導電材層４０の孔４０ａ，４０ｂに対応す
る接続孔３８ａ，３８ｂを形成する。接続孔３８ａ，３
８ｂは、それぞれ配線層３６Ａ，３６Ｃに達するように
形成する。

【００５４】（１３）導電材層４０の上にＡｌ又はＡｌ
合金等の配線材を被着して配線材層を形成する。そし
て、この配線材層と導電材層４０との積層を所望の配線
パターンに従ってパターニングすることにより導電材層
４０Ａ，４０Ｂ及び配線材層４４Ａ，４４Ｂを残存させ
る。この結果、導電材層４０Ａ及び配線材層４４Ａは、
接続孔３８ａを介して配線層３６Ａにつながる配線層４
６Ａを構成する。また、導電材層４０Ｂ及び配線材層４
４Ｂは、接続孔３８ｂを介して配線層３６Ｃにつながる
配線層４６Ｂを構成する。

【００５５】上記した実施例にあっては、導電材層２６
Ａ〜２６Ｃ又は導電材層４０Ａ，４０Ｂを残し、配線の
一部として利用するようにしたが、例えば図５又は図１
２の工程で接続孔を形成した後、導電材層２６又は４０
を除去するようにしてもよい。このときの除去処理とし
ては、Ｈ₂ ＳＯ₄ ＋Ｈ₂ Ｏ₂ によるピラニア洗浄処理を
用いることができる。

【００５６】また、上記実施例にあっては、図５又は図
１２の工程でレジスト層を除去した状態で絶縁膜２４又
は３８を選択エッチングしたが、レジスト層２８又は４
２を除去せずに、レジスト層２８と導電材層２６との積
層又はレジスト層４２と導電材層４０との積層をマスク
として絶縁膜２４又は３８を選択エッチングするように
してもよい。このようにすると、絶縁膜２４又は３８を
エッチングしている途中でレジスト層２８又は４２が除
去される。従って、レジスト層２８又は４２を除去する
ための独立の工程は不要となる。

【００５７】ＴｉＮ層がエッチングマスクとして有効で
あることを確認するため、図１４に示すようなマグネト
ロンＲＩＥ（反応性イオンエッチング）装置を用いてＴ
ｉＮ、プラズマＳｉＯ₂ （プラズマＣＶＤ法で堆積した
ＳｉＯ₂ ）、ＢＰＳＧをそれぞれエッチングする実験が
行なわれた。

【００５８】図１４のマグネトロンＲＩＥ装置におい
て、反応室５０内には、被処理ウエハＷＦを保持する電
極５２が設けられており、電極５２には、１３．５６Ｍ
Ｈｚの高周波源ＲＦが接続されている。反応室５０内に
は、図示しないコイル又は永久磁石によりウエハＷＦの
表面に平行な磁場Ｂが形成されると共に、上方からエッ
チングガスＧが供給される。反応室５０の下部は、排気
手段ＶＡＣに接続される。

【００５９】図１４に示すような装置を用いてＴｉＮ、
プラズマＳｉＯ₂ 、ＢＰＳＧをエッチングしたところ、
次の表１に示すようなデータが得られた。このときのエ
ッチング条件は、ＣＦ₄ ／ＣＨＦ₃ ／Ａｒ＝５／３０／
１００ｓｃｃｍ、ガス圧＝２００ｍＴｏｒｒ、高周波
（１３．５６ＭＨｚ）パワー＝７００Ｗ、磁束密度＝４
０Ｇａｕｓｓであった。

【００６０】

【表１】表１のデータによると、１０００ｎｍのプラズマＳｉＯ
₂ 膜をＴｉＮ層をマスクとしてエッチングするときに必
要なＴｉＮ層の厚さは、オーバーエッチ率を３０％とす
ると、７６．５ｎｍである。また、１０００ｎｍのＢＰ
ＳＧ膜をＴｉＮ層をマスクとしてエッチングするときに
必要なＴｉＮ層の厚さは、オーバーエッチ率を３０％と
すると、４７．４ｎｍである。

【００６１】なお、この発明は、上記実施例のように絶
縁膜に接続孔を形成する場合に限らず、絶縁膜に配線溝
等の凹部を形成する場合等にも適用可能なものである。

【００６２】

【発明の効果】以上のように、この発明によれば、絶縁
膜を選択エッチングする際のエッチングマスクとしてＴ
ｉＮ等の反射防止用の導電材層を用いるようにしたの
で、（１）反射防止用の導電材層を選択エッチングする
際のレジスト層の厚さを薄くすることでフォトリソグラ
フィ工程での焦点深度が向上し、微細パターンの孔又は
凹部を形成可能になること、（２）絶縁膜を選択エッチ
ングする際にはエッチングマスクとしての導電材層が薄
いので、ドライエッチング時のマイクロローディング効
果が低減され、寸法精度が向上することなどの効果が得
られるものである。

【００６３】その上、薄いレジスト層と反射防止用の導
電材層とをエッチングマスクとして用いると、孔又は凹
部を形成中にレジスト層が除去されるので、レジスト層
を除去するための独立の工程が不要になる利点もある。

【図面の簡単な説明】

【図１】この発明の一実施例に係る配線形成法におけ
る層間絶縁膜形成工程を示す基板断面図である。

【図２】図１の工程に続く導電材の堆積工程を示す基
板断面図である。

【図３】図２の工程に続く導電材層のパターニング工
程を示す基板断面図である。

【図４】図３の工程に続くレジスト除去工程を示す基
板断面図である。

【図５】図４の工程に続く接続孔形成工程を示す基板
断面図である。

【図６】図５の工程に続く配線材及び導電材の堆積工
程を示す基板断面図である。

【図７】図６の工程に続くレジスト層の形成及び露光
工程を示す基板断面図である。

【図８】図７の工程に続くレジスト現像工程を示す基
板断面図である。

【図９】図８の工程に続く配線パターニング工程を示
す基板断面図である。

【図１０】図９の工程に続く層間絶縁膜形成及び導電
材堆積工程を示す基板断面図である。

【図１１】図１０の工程に続くレジスト層形成及び導
電材エッチング工程を示す基板断面図である。

【図１２】図１１の工程に続く接続孔形成工程を示す
基板断面図である。

【図１３】図１２の工程に続く配線形成工程を示す基
板断面図である。

【図１４】マグネトロンＲＩＥ装置の一例を示す断面
図である。

【図１５】小サイズの接続孔でエッチング速度が低下
する状況を示す基板断面図である。

【図１６】接続孔の直径とエッチング速度との関係を
示すグラフである。

【図１７】従来の配線形成法におけるレジスト層形成
工程を示す基板断面図である。

【図１８】図１７の工程に続く接続孔形成工程を示す
基板断面図である。

【図１９】図１８の工程に続く配線材被着工程を示す
基板断面図である。

【図２０】段差を有する高反射率基板上での光の散乱
状況を示す基板断面図である。

【図２１】図２０の基板上の絶縁膜に形成された接続
孔を示す上面図である。

【図２２】接続孔での配線形成状況を示す図２１Ｘ−
Ｘ’線対応の基板断面図である。

【図２３】基板の反射率が場所によって異なる場合の
接続孔形成状況を示す基板断面図である。

【図２４】接続孔形成位置がずれた場合の配線形成状
況を示す基板断面図である。

【図２５】露光エネルギーと孔の直径との関係を示す
グラフである。

【図２６】染料入りレジスト層の形成工程を示す基板
断面図である。

【符号の説明】

２０：半導体基板、２２，２４，３８：絶縁膜、２６，
３２，４０：導電材層、２８，３４，４２：レジスト
層、３０，４４Ａ，４４Ｂ：配線材層、３６Ａ〜３６
Ｃ，４６Ａ，４６Ｂ：配線層。

Claims

【特許請求の範囲】

【請求項１】基板の表面を覆う絶縁膜の上に反射防止用
の導電材層を形成する工程と、前記導電材層の上にフォトリソグラフィ処理により所望
パターンの孔を有するレジスト層を形成する工程と、前記レジスト層をマクスとするドライエッチング処理に
より前記導電材層に前記レジスト層の孔に対応する孔を
形成する工程と、前記レジスト層を除去した後、前記導電材層をマスクと
するドライエッチング処理により前記絶縁膜に前記導電
材層の孔に対応する孔又は凹部を形成する工程とを含む
絶縁膜加工法。
【請求項２】基板の表面を覆う絶縁膜の上に反射防止用
の導電材層を形成する工程と、前記導電材層の上にフォトリソグラフィ処理により所望
パターンの孔を有するレジスト層を形成する工程であっ
て、該レジスト層の厚さを前記導電材層を選択エッチン
グするには足りるが前記絶縁膜を選択エッチングするに
は足りない程度に設定するものと、前記レジスト層をマクスとするドライエッチング処理に
より前記導電材層に前記レジスト層の孔に対応する孔を
形成する工程と、前記レジスト層及び前記導電材層をマスクとするドライ
エッチング処理により前記絶縁膜に前記導電材層の孔に
対応する孔又は凹部を形成すると共に前記レジスト層を
除去する工程とを含む絶縁膜加工法。