JPH0855804A

JPH0855804A - 半導体薄膜の製造方法

Info

Publication number: JPH0855804A
Application number: JP18804394A
Authority: JP
Inventors: Takaaki Kamimura; 孝明上村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-08-10
Filing date: 1994-08-10
Publication date: 1996-02-27
Anticipated expiration: 2019-11-24
Also published as: JP3593363B2

Abstract

(57)【要約】【構成】この発明は、半導体薄膜の製造方法であっ
て、半導体薄膜を堆積させる前に、反応炉内をフッ素
（Ｆ）を含むクリーニング・ガスで清浄する清浄工程
と、反応炉内に少なくともシリコン（Ｓｉ）を含む半導
体被膜と，半導体被膜上に窒化被膜もしくは窒素含有酸
化被膜を積層して堆積させる堆積工程とを備えている。【効果】この発明の半導体薄膜の製造方法によれば、
清浄工程直後であっても、安定した膜特性が得られ、し
かも従来に比べてパーティクル発生量の低い、液晶表示
装置に適した半導体薄膜を得ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体薄膜の製造方
法に係り、特に薄膜トランジスタ（以下、ＴＦＴと称す
る。）等の活性層に有用な半導体薄膜の製造方法に関す
る。

【０００２】

【従来の技術】従来、半導体薄膜をはじめ、各種薄膜の
堆積にＣＶＤ（Chemical Vapor Diposition ）装置が用
いられている。ＣＶＤ装置には、原料ガスの活性化に、
熱を用いるもの、光を用いるもの、プラズマ反応を用い
るもの、更にはサイクロトロン共鳴を用いるもの等が知
られている。中でも、プラズマＣＶＤ装置は、均質で、
比較的生産性良く薄膜の堆積が可能であることから、各
種分野で利用されている。

【０００３】このようなプラズマＣＶＤ装置には、プラ
ズマ反応により活性化された原料ガスを反応炉内に導き
基板上に堆積させるもの、あるいは原料ガスを反応炉内
で活性化して基板上に堆積させるもの等、種々の構成が
あるが、いずれにしても基板上のみならず、反応炉内壁
等にも同様の薄膜が堆積される。この反応炉内壁や電極
板に付着した膜が厚くなると、膜が剥離することにより
パーティクルが発生し、製品の歩留まりを低下させる要
因となっている。

【０００４】

【発明が解決しようとする課題】このようなことから、
反応炉内壁等に堆積される不要被膜の膜厚の程度に応じ
て、反応炉内の防着板や電極板等を交換・清浄する、あ
るいは四沸化炭素（ＣＦ₄ ），三沸化窒素（ＮＦ₃ ）等
のフッ素系クリーニングガスとアルゴン（Ａｒ）等のキ
ャリアガスとを反応炉内に導入し、プラズマを発生させ
て反応炉内壁に堆積される不要膜を除去することが知ら
れている。また、更に、反応炉内を清浄にした後、実際
の成膜前に、基板を配置することなく、反応炉内壁に窒
化被膜あるいは実際に成膜すると同一の半導体被膜を堆
積させる、いわゆるプリコート工程を経ることにより、
反応炉内の不純物を排気除去すると共に、反応炉内壁か
らの不純物が実際の成膜に悪影響を及ぼすことを防止す
る技術が、例えば特開昭６３−２１５０３７号、特開昭
６３−２６７４３０号等で知られている。

【０００５】しかしながら、窒化被膜によるプリコート
工程を経ても、初期に成膜される半導体薄膜の移動度
が、それ以降に成膜される半導体薄膜に比べて低く、成
膜された半導体薄膜を活性層として用いたＴＦＴにあっ
ては、しきい値電圧が所望の範囲内に制御されないとい
った問題点があった。また、半導体皮膜では、このプリ
コートによりパーティクルが増大するという問題点があ
った。

【０００６】この発明は、上記した技術課題に鑑み成さ
れたものであって、製造ばらつきが抑えられ、製造歩留
り良く製造することが可能な半導体薄膜の製造方法を提
供することを目的としている。

【０００７】

【課題を解決するための手段】請求項１に記載される発
明は、シリコン（Ｓｉ）を含む活性化された原料ガスに
基づいて反応炉内で基板上に半導体薄膜を堆積させる半
導体薄膜の製造方法において、前記半導体薄膜を堆積さ
せる前に、前記反応炉内をフッ素（Ｆ）を含むクリーニ
ング・ガスで清浄する清浄工程と、前記反応炉内に少な
くとも前記シリコン（Ｓｉ）を含む半導体被膜と，前記
半導体被膜上に窒化被膜もしくは窒素含有酸化被膜を積
層して堆積させる堆積工程とを具備したことを特徴とし
たものである。

【０００８】請求項２に記載される発明は、請求項１記
載の半導体薄膜の製造方法において、前記半導体被膜が
２００〜１０００オングストロームの膜厚を有すること
を特徴としている。

【０００９】請求項３に記載される発明は、請求項１記
載の半導体薄膜の製造方法において、前記窒化被膜もし
くは窒素含有酸化被膜が５０〜１０００オングストロー
ムの膜厚を有することを特徴としている。請求項４に記
載される発明は、請求項１記載の半導体薄膜の製造方法
において、前記原料ガスはプラズマにより活性化される
ことを特徴としている。

【００１０】

【作用】フッ素（Ｆ）を含むクリーニング・ガスで清浄
する清浄工程によれば、反応炉内の反応炉内壁、電極あ
るいはサセプタ等に付着するフッ素（Ｆ）が、特に半導
体薄膜の特性に影響を及ぼしてしまう。そこで、反応炉
内に残存するフッ素（Ｆ）の影響を効率よく吸収除去
し、しかもクリーニング・ガスで清浄が容易な被膜、即
ちシリコン（Ｓｉ）を含む半導体被膜と半導体被膜上に
窒化被膜もしくは窒素含有酸化被膜を反応炉内に堆積さ
せた後、実際の成膜を行うことにより、洗浄直後であっ
ても、特性に優れた半導体薄膜の製造が可能になること
を見い出し、本発明に至った。

【００１１】シリコン（Ｓｉ）を含む半導体被膜を堆積
させるのは、この半導体被膜が反応炉内に残存するフッ
素（Ｆ）を主とした不純物を膜中に旨くトラップし、こ
れにより反応炉内に残存する不純物を激減させることが
できるためである。この半導体被膜としては、実際に成
膜する半導体薄膜と同一組成とすれば、配管等を増加さ
せる必要がない。また、半導体被膜は、反応炉内に残存
する不純物を十分にトラップさせるためには、２００オ
ングストローム以上の膜厚とすることが好ましく、特に
３００オングストローム以上であれば十分である。しか
しながら、膜厚が厚くなり過ぎると洗浄工程を頻繁に行
う必要があることから、１０００オングストローム以下
であることが好ましい。

【００１２】また、この発明にあっては、上記した半導
体被膜上に窒化被膜もしくは窒素含有酸化被膜が積層さ
れることを必須の要件としている。半導体被膜上に窒化
被膜もしくは窒素含有酸化被膜を積層配置するのは、シ
リコン（Ｓｉ）を含む半導体被膜が露出していると、真
空中ではあっても半導体被膜表面が不所望な状態に酸化
され、膜剥離し易くなるといった問題点を招くためであ
り、半導体被膜表面の酸化を防止する理由から窒化被膜
もしくは窒素含有酸化被膜を積層する必要がある。

【００１３】このように、クリーニング・ガスで清浄し
た後、少なくとも半導体被膜、および窒化被膜もしくは
窒素含有酸化被膜を積層することにより、初めて上記し
た問題点が解決される。

【００１４】この窒化被膜もしくは窒素含有酸化被膜
は、半導体被膜が露出することがないように覆っていれ
ば良く、厚膜とする必要ない。半導体被膜表面の酸化防
止を考慮すると５０オングストローム以上とすることが
好ましく、やはり膜厚が厚くなり過ぎると洗浄工程を頻
繁に行う必要があることから、１０００オングストロー
ム以下であることが好ましい。

【００１５】この発明において、クリーニング・ガスに
よる清浄には、熱、光、プラズマ反応あるいはサイクロ
トロン共鳴等、適宜用いることができ、また、シリコン
（Ｓｉ）を含む原料ガスの活性化にも、同様に熱、光、
プラズマ反応あるいはサイクロトロン共鳴等、適宜用い
ることができるが、中でもプラズマ反応を用いる手法
は、均質で、比較的生産性良く薄膜の堆積が可能である
ことから、シリコン（Ｓｉ）を含む半導体薄膜の堆積に
有用である。

【００１６】また、特開昭６３−２１５０３７号あるい
は特開昭６３−２６７４３０号等に記載されているよう
に、クリーニング・ガスで清浄した後、更に水素プラズ
マ等より反応炉内を清浄してもかまわない。

【００１７】

【実施例】以下、本発明の一実施例の半導体薄膜の製造
方法について図面を参照して説明する。図１は、この実
施例に用いられる半導体薄膜製造装置(101) の概略構成
図であって、この半導体薄膜製造装置(101) は、アルミ
ナ（Ａｌ₂ Ｏ₃ ）が表面に被着されて成るアルミニウム
（Ａｌ）によって構成される反応炉を備えたＣＶＤ成膜
系(111) 、ＣＶＤ成膜系(111) にシラン（ＳｉＨ₄ ）、
水素（Ｈ₂ ）、窒素（Ｎ₂ ）およびアンモニア（ＮＨ
₃ ）の各原料ガスをそれぞれバルブ(151a)〜(151d)を介
して供給する原料ガス供給系(151) 、ＣＶＤ成膜系(11
1) に三沸化窒素（ＮＦ₃ ）とアルゴン（Ａｒ）とをそ
れぞれバルブ(161a),(161b) を介して供給するクリーニ
ングガス供給系(161) 、ＣＶＤ成膜系(111) 内をバルブ
(171a)を介して排気するドライポンプ(173) から構成さ
れる排気系(171) 、ＣＶＤ成膜系(111)に高周波電圧を
供給する電源系(181) とを備えている。

【００１８】このＣＶＤ成膜系(111) について、図２の
概略断面図を参照して、更に詳細に説明する。ＣＶＤ成
膜系(111) は、図中上下方向に移動可能に支持された凹
状の上収納体(121) と、上収納体(121) と合致する凹状
の下収納体(131) とから成り、それぞれアルミニウム
（Ａｌ）から成る反応炉(113) を備えている。上収納体
(121) の上壁中央部には原料ガスを導入する導入孔(12
3) 、下収納体(131) の側壁には排気系(171) に接続さ
れる排気孔(133) が形成されている。

【００１９】そして、上収納体(121) には、導入孔(12
3) から導入される原料ガスを反応炉(113) 内に均一に
拡散させる吹き出し孔(143) を備えると共に、電気的に
電源系(181) に接続されて一方の電極としても機能する
アルミナ（Ａｌ₂ Ｏ₃ ）が表面に被着されて成るアルミ
ニウム（Ａｌ）から成るガス導入電極(141) が支持され
ている。

【００２０】また、下収納体(131) 上に支持され、一主
表面上に基板を配置することが可能なアルミナ（Ａｌ₂
Ｏ₃ ）が表面に被着されて成るアルミニウム（Ａｌ）か
ら成るサセプタ(145) を備えている。このサセプタ(14
5) は、基板温度の制御が可能なヒーター(147) を内部
に備えており、ガス導入電極(141) に対向する他方の電
極と成すグランド電位に接続されている。そして、この
サセプタ(145) 一主表面上とマスク(149) とによって基
板(11)が固定される。

【００２１】以下に、このような半導体薄膜製造装置(1
01) を用いたアクティブマトリクス型液晶表示装置の製
造方法について説明する。これは、例えば９．５インチ
の表示領域を備えたアクティブマトリクス型液晶表示装
置を構成するアレイ基板が、１枚のガラス基板から４個
採取されるように３６０mm×４６５mmのガラス基板を使
用するものである。

【００２２】まず、図３（ａ）に示すように、３６０mm
×４６５mmのガラス基板(11)の一主面上にモリブデン・
タンタル（ＭｏＴａ）の被膜を形成し、これを複数本の
ストライプ状にパターンニングしてゲート電極(13a) お
よびゲート電極(13a) と一体の走査線（図示せず）並び
に補助容量線(13b) を形成し、更にゲート電極（１３
ａ）および補助容量線（１３ｂ）上にゲート絶縁膜と
して酸化シリコン（ＳｉＯ₂ ）膜(15a) を堆積する。

【００２３】このゲート電極(13a) 、補助容量線(13b)
および酸化シリコン膜(15a) が配設されたガラス基板(1
1)を、図示しないが、導入炉から搬送炉、搬送炉から反
応炉(113) に導く。

【００２４】ガラス基板(11)は、ゲート電極(13a) 、補
助容量線(13b) および酸化シリコン膜(15a) が配置され
た主表面が、図２に示すようにガス導入電極(141) と対
向するようにサセプタ(145) 上に配置し、その上にマス
ク(149) を配置する。そして、反応ガスとして２００sc
cmの流量のシラン（ＳｉＨ₄ ）、１０００sccmの流量の
アンモニア（ＮＨ₃ ）、７０００sccmの流量の窒素（Ｎ
₂ ）を反応炉(113) 内に導入すると共に、反応炉(113)
内を１Torrに維持する。また、同時に、ヒーター(147)
により加熱されたサセプタ(145) 上の基板(11)温度を３
３０℃まで上昇させる。そして、電源系(181) からガス
導入電極(141) に１３００Ｗの高周波電圧を供給し、こ
れによりシラン（ＳｉＨ₄ ）およびアンモニア（ＮＨ
₃ ）をプラズマ励起させて基板(11)上に２層目のゲート
絶縁膜としてシリコンナイトライド（ＳｉＮ_X ）を５０
０オングストロームの膜厚で堆積させる。

【００２５】この後、反応ガスとして４００sccmの流量
のシラン（ＳｉＨ₄ ）、１４００sccmの流量の水素（Ｈ
₂ ）にガスを切り換えて反応炉(113) 内に導入すると共
に、基板(11)温度を３３０℃に制御し、更に１５０Ｗの
高周波電力を供給して、シリコンナイトライド（ＳｉＮ
_x ）上に半導体薄膜として非晶質シリコン（ａ−Ｓｉ：
Ｈ）を５００オングストロームの膜厚で堆積させる。
尚、非晶質シリコン（ａ−Ｓｉ：Ｈ）の堆積に際しても
反応炉(11)内を１Torrに維持する。

【００２６】再び、反応ガスとして２００sccmの流量の
シラン（ＳｉＨ₄ ）、１０００sccmの流量のアンモニア
（ＮＨ₃ ）、キャリアガスとして７０００sccmの流量の
窒素（Ｎ₂ ）を反応炉(113) 内に導入すると共に、基板
(11)温度を３３０℃に制御し、更に１３００Ｗの高周波
電圧を供給して、チャネル保護膜としてシリコンナイト
ライド（ＳｉＮ_X ）を３０００オングストロームの膜厚
で堆積させる。尚、シリコンナイトライド（ＳｉＮ_X ）
の堆積に際してはも反応炉(113) 内は同様の１Torrに維
持する。

【００２７】以上のようにして、図３（ｂ）に示すよう
に、１層目のゲート絶縁膜としてシリコン酸化膜(15a)
を含む基板(11)上にシリコンナイトライド膜(15b) ／半
導体薄膜(17)／チャネル保護膜(19)の３層を連続して堆
積させた後、図２に示す反応炉(113) 内を５０mTorr に
減圧し、図示しないが、この減圧状態と同様の減圧状態
にある搬送炉を介して排出炉に導く。

【００２８】この後、図３（ｃ）に示すように、半導体
薄膜(17)を島状にパターニングして活性層(18)とすると
共に、またゲート電極(13a) をマスクとした裏面露光に
よりゲート電極(13a) に自己整合されたチャネル保護膜
(20)を形成する。

【００２９】この後、図３（ｄ）に示すように、ＩＴＯ
（Indium Tin Oxide）を成膜し、パターニングして画素
電極(21)を形成する。また、ｎ⁺ 型の非晶質シリコン
（ａ−Ｓｉ：Ｈ）を堆積し、島状にパターニングして低
抵抗半導体膜(25)を形成した後、モリブデン（Ｍｏ）、
アルミニウム（Ａｌ）およびモリブデン（Ｍｏ）の３層
構造の導電体層(29)を堆積する。

【００３０】この後、チャネル保護膜(20)上の低抵抗半
導体膜(25)をおよび導電体層(29)を切断すると共に、導
電体層(29)をパターンニングして画素電極(21)に接続さ
れるソース電極(31)、信号線(33)と一体のドレイン電極
(35)とをそれぞれ構成する。

【００３１】以上のようにして構成されたアレイ基板を
用い、図示しないが、常法にしたがって対向基板と所定
の間隔を隔てて貼り合わせ、基板間に液晶組成物を注入
し、封止して液晶パネルを構成する。更に、液晶パネル
と駆動回路基板とを電気的に接続すると共に、必要であ
れば液晶パネル外表面に偏光板を貼り付けて液晶表示装
置を完成させた。

【００３２】ところで、この実施例では、上記したシリ
コンナイトライド膜(15b) ／半導体薄膜(17)／チャネル
保護膜(19)の３層の連続成膜に先立ち、次のような操作
を行っている。

【００３３】即ち、図２に示す反応炉(113) の内壁、ガ
ス導入電極(141) 、サセプタ(145)およびマスク(149)
の表面には、先の成膜工程での非晶質シリコン（ａ−Ｓ
ｉ：Ｈ）やシリコンナイトライド（ＳｉＮ_X ）が複数層
にわたり堆積されている。

【００３４】このような反応炉(113) の内壁、ガス導入
電極(141) 、サセプタ(145) およびマスク(149) の表面
に堆積する非晶質シリコン（ａ−Ｓｉ：Ｈ）やシリコン
ナイトライド（ＳｉＮ_X ）の膜厚が増大すると、成膜途
中に膜中に小片として混入すること等が生じ、製造歩留
りの低下を招いてしまう。特に、ガス導入電極(141)と
サセプタ(145) との間に挟まれる反応空間に接する領
域、例えばガス導入電極(145) の主表面やマスク(149)
の表面等に堆積される不要被膜が問題となる。

【００３５】このため、反応空間に接する領域での不要
被膜の膜厚が増大した際、反応炉(113) 内壁を、クリー
ニングガス供給系(161) から７００sccmの流量の三沸化
窒素（ＮＦ₃ ）と１００sccmの流量のアルゴン（Ａｒ）
とをそれぞれバルブ(161a),(161b) を介して供給すると
共に、１５００Ｗの高周波電圧を供給し、１０分間清浄
して、反応炉(113) の内壁、ガス導入電極(141) 、サセ
プタ(145) およびマスク(149) の表面の不要被膜をプラ
ズマ・クリーニングにより除去する。

【００３６】そして、このプラズマ・クリーニング後、
実際の成膜の工程と同様の条件で、非晶質シリコン（ａ
−Ｓｉ：Ｈ）とシリコンナイトライド（ＳｉＮ_X ）とを
堆積させる。尚、非晶質シリコン被膜およびシリコンナ
イトライド被膜の膜厚は、それぞれサセプタ(145) 上で
３００オングストローム、５０オングストロームとなる
ように行った。従って、反応空間外、例えば反応炉(11
3) の内壁にあっては、更に薄膜となっているが、反応
空間での非晶質シリコン被膜およびシリコンナイトライ
ド被膜の膜厚が所望の範囲内に制御されていれば良い。

【００３７】このような工程を経た後に、上記したシリ
コンナイトライド膜(15b) ／半導体薄膜(17)／チャネル
保護膜(19)の３層の連続成膜を実施している。そして、
この実施例では、上記した３層の連続成膜を１サイクル
として、１０サイクルを経た後、再びプラズマ・クリー
ニング工程、プリコート工程を実施した。

【００３８】上記した実施例によれば、プラズマ・クリ
ーニング工程直後のＴＦＴの活性層(18)と、成膜工程を
９サイクル経た後のＴＦＴの活性層(18)とでは、移動度
に差異は認められなかった。

【００３９】また、上記した実施例により得られたＴＦ
Ｔ（Ａ）、プラズマ・クリーニング工程後にプリコート
工程を経ることなく作成されたＴＦＴ（Ｂ）、プラズマ
・クリーニング工程後にシリコンナイトライド被膜を堆
積させない以外は実施例と同様のプリコート工程を経て
作成されたＴＦＴ（Ｃ）、プラズマ・クリーニング工程
後に非晶質シリコン被膜を堆積させない以外は実施例と
同様のプリコート工程を経て作成されたＴＦＴ（Ｄ）の
しきい値電圧をそれぞれ測定したところ、ＴＦＴ
（Ａ）：２Ｖ，ＴＦＴ（Ｂ）：５Ｖ，ＴＦＴ（Ｃ）：２
Ｖ，ＴＦＴ（Ｄ）：５Ｖであった。

【００４０】また、ＴＦＴ（Ａ）とＴＦＴ（Ｃ）の製造
途中で、サセプタ(145) 上に付着する３ミクロン以上の
パーティクルを測定したところ、ＴＦＴ（Ｃ）の製造途
中では０．０８個／ｃｍ² であったものが、ＴＦＴ
（Ａ）製造途中では０．０５個／ｃｍ² 以下に減少させ
ることができた。

【００４１】以上のように、この実施例によれば、清浄
工程直後であっても、安定した膜特性が得られ、しかも
従来に比べて製造途中でのパーティクル発生量の低い、
液晶表示装置に適した絶縁膜と非晶質シリコンの積層膜
を得ることができた。

【００４２】上述した実施例では、基板の主表面に対し
て平行に電極が配置され、しかも基板の主表面に対して
原料ガスが垂直に照射される平行平板型のプラズマＣＶ
Ｄ装置を例にとり説明したが、これに限定されるもので
はない。

【００４３】また、プリコート工程において、非晶質シ
リコン（ａ−Ｓｉ：Ｈ）被膜とシリコンナイトライド
（ＳｉＮ_X ）被膜とを積層する場合を例にとり説明した
が、シリコンナイトライド（ＳｉＮ_X ）被膜に代えて窒
素含有シリコン酸化膜（ＳｉＯＮ）を用いても良い。こ
の場合は、原料ガス供給系(151) に亜酸化窒素（Ｎ₂
Ｏ）を加え、亜酸化窒素（Ｎ₂ Ｏ）、シラン（ＳｉＨ
₄ ）および窒素（Ｎ₂ ）をプラズマ励起させて堆積すれ
ば良い。更に、プリコート工程を、シリコンナイトライ
ド被膜／非晶質シリコン被膜／シリコンナイトライド被
膜の三層構造としても良い。

【００４４】

【発明の効果】この発明の半導体薄膜の製造方法によれ
ば、清浄工程直後であっても、安定した膜特性が得ら
れ、しかも従来に比べてパーティクル発生量の低い、液
晶表示装置に適した半導体薄膜を得ることができる。

【図面の簡単な説明】

【図１】図１は、本発明の一実施例の半導体薄膜の製造
方法に用いられる半導体薄膜製造装置の概略構成図であ
る。

【図２】図２は、図１のＣＶＤ成膜系の概略断面図であ
る。

【図３】図３は、本発明の一実施例の半導体薄膜の製造
プロセスを示す図である。

【符号の説明】

(101) …半導体薄膜製造装置 (111) …ＣＶＤ成膜系 (151) …原料ガス供給系 (161) …クリーニングガス供給系 (171) …排気系 (181) …電源系

Claims

【特許請求の範囲】

【請求項１】シリコン（Ｓｉ）を含む活性化された原
料ガスに基づいて反応炉内で基板上に半導体薄膜を堆積
させる半導体薄膜の製造方法において、前記半導体薄膜を堆積させる前に、前記反応炉内をフッ
素（Ｆ）を含むクリーニング・ガスで清浄する清浄工程
と、前記反応炉内に少なくとも前記シリコン（Ｓｉ）を
含む半導体被膜と，前記半導体被膜上に窒化被膜もしく
は窒素含有酸化被膜を積層して堆積させる堆積工程とを
具備したことを特徴とした半導体薄膜の製造方法。
【請求項２】請求項１記載の半導体薄膜の製造方法に
おいて、前記半導体被膜が２００〜１０００オングスト
ロームの膜厚を有することを特徴とした半導体薄膜の製
造方法。
【請求項３】請求項１記載の半導体薄膜の製造方法に
おいて、前記窒化被膜もしくは酸化被膜が５０〜１００
０オングストロームの膜厚を有することを特徴とした半
導体薄膜の製造方法。
【請求項４】請求項１記載の半導体薄膜の製造方法に
おいて、前記原料ガスはプラズマにより活性化されるこ
とを特徴とした半導体薄膜の製造方法。