JPH0851109A - 酸化物でパターン化されたウェーハの窓内にエピタキシャルシリコンを成長させる方法 - Google Patents
酸化物でパターン化されたウェーハの窓内にエピタキシャルシリコンを成長させる方法Info
- Publication number
- JPH0851109A JPH0851109A JP7082544A JP8254495A JPH0851109A JP H0851109 A JPH0851109 A JP H0851109A JP 7082544 A JP7082544 A JP 7082544A JP 8254495 A JP8254495 A JP 8254495A JP H0851109 A JPH0851109 A JP H0851109A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- oxide layer
- oxide
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 78
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 78
- 239000010703 silicon Substances 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000005498 polishing Methods 0.000 abstract description 41
- 239000000126 substance Substances 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 239000002002 slurry Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000010561 standard procedure Methods 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 3
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000012876 topography Methods 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 241000252506 Characiformes Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 酸化物によって絶縁された半導体装置を製造
するために、（１００）ウェーハ上に選択性エピタキシ
ャル成長させ、その後にエピタキシャル層を化学・機械
的に研磨して平坦にする方法を提供する。 【構成】 サブストレート１を準備する段階と、サブス
トレートの平坦な上面にサブストレートに達する開口を
有するパターン化された酸化物層を形成させる段階と、
開口内に酸化物層１５の表面より高いレベルまでシリコ
ン層１９を形成させる段階と、酸化物層の表面より高い
シリコン層１９の部分を化学・機械的研磨操作によって
除去する段階とを備えている。自動整列のために、酸化
物層はシリコン層に対して選択的にエッチングされて酸
化物層とシリコン層との界面に段２１が作られる。次い
で酸化物層及びシリコン層の上に酸化物層が形成され
る。
するために、（１００）ウェーハ上に選択性エピタキシ
ャル成長させ、その後にエピタキシャル層を化学・機械
的に研磨して平坦にする方法を提供する。 【構成】 サブストレート１を準備する段階と、サブス
トレートの平坦な上面にサブストレートに達する開口を
有するパターン化された酸化物層を形成させる段階と、
開口内に酸化物層１５の表面より高いレベルまでシリコ
ン層１９を形成させる段階と、酸化物層の表面より高い
シリコン層１９の部分を化学・機械的研磨操作によって
除去する段階とを備えている。自動整列のために、酸化
物層はシリコン層に対して選択的にエッチングされて酸
化物層とシリコン層との界面に段２１が作られる。次い
で酸化物層及びシリコン層の上に酸化物層が形成され
る。
Description
【０００１】
【産業上の利用分野】本発明は酸化物によって絶縁され
た半導体装置を製造するために、（１００）ウェーハ上
に選択性エピタキシャル成長させ、事後にエピタキシャ
ル層を化学・機械的に研磨して平坦にする方法に関す
る。
た半導体装置を製造するために、（１００）ウェーハ上
に選択性エピタキシャル成長させ、事後にエピタキシャ
ル層を化学・機械的に研磨して平坦にする方法に関す
る。
【０００２】
【従来の技術】選択性エピタキシャル成長（ＳＥＧ）と
は、酸化物でパターン化されたウェーハの窓内にエピタ
キシャル層を堆積させることである。ＳＥＧに伴う現在
の問題は、エピタキシャルタンクの境界における若干の
結晶面に沿ってファセット（ faceting ）もしくは***
（ bump ）が形成されることである。このようなファセ
ットが形成されると、金属化カバレッジに伴う諸問題が
原因となって、ＳＥＧを生産プロセス内に組込み得なく
するようなトポロジになってしまう。化学蒸着（ＣＶ
Ｄ）反応器内でバレル型サセプタを使用して形成させる
エピタキシャル層の厚みの均一性は、現在では源ガス流
と、注入ノズルの位置とを調整することによって制御し
ている。この手段によって制御しても厚みの均一性は約
５−６％に制限されるので、処理パラメタを屡々調整す
る必要がある。現在の絶縁酸化物技術は、シリコンの局
部酸化（ＬＯＣＯＳ）によって厚いフィールド酸化物を
成長させることを含んでいる。これは３段階の単ウェー
ハプラズマエッチングと、高圧酸化とを含むので、バー
ドビークもしくはバードヘッドとして知られる平坦では
ない酸化物成長が形成される。これは金属化カバレッジ
の問題と、信頼性に対する懸念とをもたらす複雑なプロ
セスである。
は、酸化物でパターン化されたウェーハの窓内にエピタ
キシャル層を堆積させることである。ＳＥＧに伴う現在
の問題は、エピタキシャルタンクの境界における若干の
結晶面に沿ってファセット（ faceting ）もしくは***
（ bump ）が形成されることである。このようなファセ
ットが形成されると、金属化カバレッジに伴う諸問題が
原因となって、ＳＥＧを生産プロセス内に組込み得なく
するようなトポロジになってしまう。化学蒸着（ＣＶ
Ｄ）反応器内でバレル型サセプタを使用して形成させる
エピタキシャル層の厚みの均一性は、現在では源ガス流
と、注入ノズルの位置とを調整することによって制御し
ている。この手段によって制御しても厚みの均一性は約
５−６％に制限されるので、処理パラメタを屡々調整す
る必要がある。現在の絶縁酸化物技術は、シリコンの局
部酸化（ＬＯＣＯＳ）によって厚いフィールド酸化物を
成長させることを含んでいる。これは３段階の単ウェー
ハプラズマエッチングと、高圧酸化とを含むので、バー
ドビークもしくはバードヘッドとして知られる平坦では
ない酸化物成長が形成される。これは金属化カバレッジ
の問題と、信頼性に対する懸念とをもたらす複雑なプロ
セスである。
【０００３】ＳＥＧファセットによって生じる問題を軽
減させようとする従来の技術は、（１００）材料を使用
する結晶格子配向の＜１１０＞方向に向かって酸化物パ
ターンを 45 °回転させることを含んでいた。この回転
によりファセットはエピタキシャルジオメトリの比較的
長い縁からコーナーへ再配置させられる。これによりフ
ァセットはタンクのコーナーのエピタキシャル層の凹み
として現れるようになる。表面はフィールド酸化物と同
一レベルになるが、それでもコーナーのファセットは金
属カバレッジの問題、並びに注入及び拡散の深さの非均
一性の問題をもたらす。従来技術においては、エピタキ
シャル層の均一性を向上させ、制御するために反応室、
種々のサセプタ設計及び組成、及び水平単ウェーハ処理
の変更を試みてきたが、これらは全て化学蒸着（ＣＶ
Ｄ）中に厚みを制御することを意図するものである。更
に、従来技術の自動整列技術は、ウェーハ表面に直角に
位置決めされた光信号系を含んでいる。光センサが、信
号源に密着して配置されている。平坦なトポグラフィを
走査している場合には、ウェーハの表面から反射する信
号は直接光源へ戻り、光センサは信号を検出しない。平
坦ではない箇所に遭遇すると、入射ビームの反射は回折
し、光センサはこれを潜在的な信号として検出する。１
つのマスクレベルを先行マスクレベルに整列させるため
に、意図的に形成された一連の凹みからなる整列マスク
が作られる。自動整列信号がウェーハの表面を走査し、
一連のマークが探索される。各マークは下がり段と、そ
れに続く上り段として認識される。次いで電子位置決め
手段が現在のフォトマスク上のマークを、先行マスキン
グ段階中に作られたマスクに整列させる。
減させようとする従来の技術は、（１００）材料を使用
する結晶格子配向の＜１１０＞方向に向かって酸化物パ
ターンを 45 °回転させることを含んでいた。この回転
によりファセットはエピタキシャルジオメトリの比較的
長い縁からコーナーへ再配置させられる。これによりフ
ァセットはタンクのコーナーのエピタキシャル層の凹み
として現れるようになる。表面はフィールド酸化物と同
一レベルになるが、それでもコーナーのファセットは金
属カバレッジの問題、並びに注入及び拡散の深さの非均
一性の問題をもたらす。従来技術においては、エピタキ
シャル層の均一性を向上させ、制御するために反応室、
種々のサセプタ設計及び組成、及び水平単ウェーハ処理
の変更を試みてきたが、これらは全て化学蒸着（ＣＶ
Ｄ）中に厚みを制御することを意図するものである。更
に、従来技術の自動整列技術は、ウェーハ表面に直角に
位置決めされた光信号系を含んでいる。光センサが、信
号源に密着して配置されている。平坦なトポグラフィを
走査している場合には、ウェーハの表面から反射する信
号は直接光源へ戻り、光センサは信号を検出しない。平
坦ではない箇所に遭遇すると、入射ビームの反射は回折
し、光センサはこれを潜在的な信号として検出する。１
つのマスクレベルを先行マスクレベルに整列させるため
に、意図的に形成された一連の凹みからなる整列マスク
が作られる。自動整列信号がウェーハの表面を走査し、
一連のマークが探索される。各マークは下がり段と、そ
れに続く上り段として認識される。次いで電子位置決め
手段が現在のフォトマスク上のマークを、先行マスキン
グ段階中に作られたマスクに整列させる。
【０００４】本発明による選択的に成長させたエピタキ
シと、それに続くエピタキシャルファセットの化学・機
械的平坦化方法によれば完全に平坦な表面が得られる。
一連の段が存在しないので、爾後のマスキングレベル中
の光信号の走査では自動整列マスクを認識することはで
きない。上述した光学系を使用して完全に平坦な表面を
自動整列させることは不可能である。
シと、それに続くエピタキシャルファセットの化学・機
械的平坦化方法によれば完全に平坦な表面が得られる。
一連の段が存在しないので、爾後のマスキングレベル中
の光信号の走査では自動整列マスクを認識することはで
きない。上述した光学系を使用して完全に平坦な表面を
自動整列させることは不可能である。
【０００５】
【発明の概要】本発明によれば、選択的に堆積させたエ
ピタキシに伴うファセットは、化学・機械的平坦化段階
において排除される。ＳＥＧ材料を平坦にすることによ
って、完全に平坦な（従来の生産設備ではそのようにす
ることができなかったためにＳＥＧを敬遠する理由とな
っていた）表面が得られる。またシリコンと酸化物とに
対する研磨の選択性が高いために、エピタキシャル層の
厚みは酸化物の厚みによって決定されるが、この酸化物
の厚みは熱酸化段階中に極めて精密に制御することがで
きる。このＳＥＧを平坦にする方法は、トポグラフ上の
問題を懸念することなく、酸化物によって絶縁する技術
のプロセスを大幅に簡略化する。要約すれば、本発明に
よる選択性エピタキシャル成長（ＳＥＧ）プロセスは、
（１００）であることが好ましいシリコンサブストレー
トを準備することから開始される。（１１１）もしくは
（１１０）のような他の配向も使用可能であるが、（１
００）であることが好ましく、また（１００）が市場の
大部分を占めている。標準的な技法で酸化物層をサブス
トレート上に形成させ、パターン化し、そしてエッチン
グしてサブストレート内に薄膜下拡散（ＤＵＦ）マスク
領域を作る。サブストレートのマスクされていない領域
内にＤＵＦ領域を注入し、次いでサブストレートを焼き
なます。この時に薄い酸化物の層がＤＵＦ領域上に形成
される。ＤＵＦ領域は、サブストレートより重くドープ
されたサブストレート内の領域であって、サブストレー
ト内に低抵抗の経路を作る。次いで標準的な技法で残余
の酸化物領域をパターン化してエッチングし、露出され
たチャネル停止領域を作り、次にサブストレートのこの
露出されたチャネル停止領域内にドーパントイオンを注
入してＤＵＦ領域を取り囲むチャネル停止領域を作る。
このチャネル停止領域は高度にドープされたＰ領域であ
って、絶縁酸化物の下に“濠”をドープすることによっ
てエピタキシャルタンク間を絶縁するのに役立つ。次い
で標準的な技法で、好ましくはピラニアストリッピング
溶液（ＨＦ及びＨｃｌ）を使用して、酸化物領域を除去
してＤＵＦ領域及びチャネル停止領域を露出させる。
ピタキシに伴うファセットは、化学・機械的平坦化段階
において排除される。ＳＥＧ材料を平坦にすることによ
って、完全に平坦な（従来の生産設備ではそのようにす
ることができなかったためにＳＥＧを敬遠する理由とな
っていた）表面が得られる。またシリコンと酸化物とに
対する研磨の選択性が高いために、エピタキシャル層の
厚みは酸化物の厚みによって決定されるが、この酸化物
の厚みは熱酸化段階中に極めて精密に制御することがで
きる。このＳＥＧを平坦にする方法は、トポグラフ上の
問題を懸念することなく、酸化物によって絶縁する技術
のプロセスを大幅に簡略化する。要約すれば、本発明に
よる選択性エピタキシャル成長（ＳＥＧ）プロセスは、
（１００）であることが好ましいシリコンサブストレー
トを準備することから開始される。（１１１）もしくは
（１１０）のような他の配向も使用可能であるが、（１
００）であることが好ましく、また（１００）が市場の
大部分を占めている。標準的な技法で酸化物層をサブス
トレート上に形成させ、パターン化し、そしてエッチン
グしてサブストレート内に薄膜下拡散（ＤＵＦ）マスク
領域を作る。サブストレートのマスクされていない領域
内にＤＵＦ領域を注入し、次いでサブストレートを焼き
なます。この時に薄い酸化物の層がＤＵＦ領域上に形成
される。ＤＵＦ領域は、サブストレートより重くドープ
されたサブストレート内の領域であって、サブストレー
ト内に低抵抗の経路を作る。次いで標準的な技法で残余
の酸化物領域をパターン化してエッチングし、露出され
たチャネル停止領域を作り、次にサブストレートのこの
露出されたチャネル停止領域内にドーパントイオンを注
入してＤＵＦ領域を取り囲むチャネル停止領域を作る。
このチャネル停止領域は高度にドープされたＰ領域であ
って、絶縁酸化物の下に“濠”をドープすることによっ
てエピタキシャルタンク間を絶縁するのに役立つ。次い
で標準的な技法で、好ましくはピラニアストリッピング
溶液（ＨＦ及びＨｃｌ）を使用して、酸化物領域を除去
してＤＵＦ領域及びチャネル停止領域を露出させる。
【０００６】次に、サブストレート、チャネル停止領域
及びＤＵＦ領域上に、好ましくは化学蒸着によって、制
御された厚みを有する第２の平坦な酸化物層を形成させ
る。この酸化物層の厚みは 20 乃至 30 オングストロー
ム以内に制御することができる。第２の酸化物層をパタ
ーン化し、等方性ＨＦエッチング材を使用してエッチン
グしてＤＵＦ領域を露出させ、またＤＵＦ領域上の第２
の酸化物層上にＤＵＦ領域から遠去かるような勾配を有
する側壁を形成させる。次いで、ＤＵＦ領域上と第２の
酸化物層の傾斜した側壁に沿って選択性エピタキシャル
成長させて、露出されたＤＵＦ領域上だけにシリコンエ
ピタキシャル層を形成させる。このエピタキシャル層
は、第２の酸化物層の上面より高いレベルまで形成させ
る。このエピタキシャル層は、公知のようにエピタキシ
ャル反応器内において水素雰囲気中でＤＵＦ領域上にジ
クロロシラン及び塩化水素を流すことによってＤＵＦ領
域上だけに選択的に形成させる。塩化水素は、酸化物領
域上にシリコンが成長するのを抑制するが、シリコン領
域上では抑制しないようにするために使用するのであ
る。次いでこのエピタキシャル層を化学・機械的研磨操
作によって、好ましくはシリコン除去用標準研磨スラリ
を用いる Westec 研磨機を使用して酸化物層と共に平坦
にされ、第２の酸化物層によって取り囲まれたエピタキ
シャル成長シリコン領域を含む平坦な表面が作られる。
他の考え得る研磨装置は、例えば標準的なバッチウェー
ハ研磨機を含む。ウェーハの前側を標準回転研磨パッド
と接触するように配置する。前側シリコンを除去するの
を援助するために、ある大きさの下向きの力を機械的に
加える。また研磨パッドとウェーハとの間に絶えずスラ
リ溶液を供給してシリコンの化学的除去を行う。第２の
酸化物層の厚みは正確に知られているので、研磨機がエ
ピタキシャル成長層の表面を第２の酸化物層まで研磨す
ればエピタキシャル成長層の厚みは第２の酸化物層と同
一になるから、エピタキシャル成長シリコンの厚み及び
平坦さは保証され、既知の値になる。これによりエピタ
キシャル領域は標準的な技法で更に処理し、標準的な技
法でその中に、及びその上に半導体装置及び受動要素を
形成するために使用可能になる。
及びＤＵＦ領域上に、好ましくは化学蒸着によって、制
御された厚みを有する第２の平坦な酸化物層を形成させ
る。この酸化物層の厚みは 20 乃至 30 オングストロー
ム以内に制御することができる。第２の酸化物層をパタ
ーン化し、等方性ＨＦエッチング材を使用してエッチン
グしてＤＵＦ領域を露出させ、またＤＵＦ領域上の第２
の酸化物層上にＤＵＦ領域から遠去かるような勾配を有
する側壁を形成させる。次いで、ＤＵＦ領域上と第２の
酸化物層の傾斜した側壁に沿って選択性エピタキシャル
成長させて、露出されたＤＵＦ領域上だけにシリコンエ
ピタキシャル層を形成させる。このエピタキシャル層
は、第２の酸化物層の上面より高いレベルまで形成させ
る。このエピタキシャル層は、公知のようにエピタキシ
ャル反応器内において水素雰囲気中でＤＵＦ領域上にジ
クロロシラン及び塩化水素を流すことによってＤＵＦ領
域上だけに選択的に形成させる。塩化水素は、酸化物領
域上にシリコンが成長するのを抑制するが、シリコン領
域上では抑制しないようにするために使用するのであ
る。次いでこのエピタキシャル層を化学・機械的研磨操
作によって、好ましくはシリコン除去用標準研磨スラリ
を用いる Westec 研磨機を使用して酸化物層と共に平坦
にされ、第２の酸化物層によって取り囲まれたエピタキ
シャル成長シリコン領域を含む平坦な表面が作られる。
他の考え得る研磨装置は、例えば標準的なバッチウェー
ハ研磨機を含む。ウェーハの前側を標準回転研磨パッド
と接触するように配置する。前側シリコンを除去するの
を援助するために、ある大きさの下向きの力を機械的に
加える。また研磨パッドとウェーハとの間に絶えずスラ
リ溶液を供給してシリコンの化学的除去を行う。第２の
酸化物層の厚みは正確に知られているので、研磨機がエ
ピタキシャル成長層の表面を第２の酸化物層まで研磨す
ればエピタキシャル成長層の厚みは第２の酸化物層と同
一になるから、エピタキシャル成長シリコンの厚み及び
平坦さは保証され、既知の値になる。これによりエピタ
キシャル領域は標準的な技法で更に処理し、標準的な技
法でその中に、及びその上に半導体装置及び受動要素を
形成するために使用可能になる。
【０００７】化学・機械的に平坦にするためには、酸化
物の窓全体がエピタキシャル堆積シリコンで満たされ、
ファセットが酸化物の表面より完全に高いレベルに位置
するように、ＳＥＧを過成長させる必要がある。次い
で、このエピタキシャル過成長領域を酸化物の表面のレ
ベルまで研磨し、ファセットの痕跡が残らない平坦な表
面を作る。化学・機械的に平坦にするには、酸化物の窓
を満たすのに十分な厚みにエピタキシャル層を成長させ
る必要があるだけである。活動的なエピタキシャル層の
厚みは平坦にするプロセス中に決定され、このプロセス
中は高度に均一な酸化物層が制御要因である。プロセス
を簡易化するために、ＬＯＣＯＳ技術を種々に繰り返し
て試みた。化学・機械的平坦化方法は、バードビークも
しくはバードヘッドトポグラフィの効果をある程度低下
させる。ＳＥＧの化学・機械的平坦化を使用するプロセ
スは、湿式エッチングディップを含むバッチプロセスを
伴う単ウエーハの高費用で複雑なプラズマ処理を不要に
する。ＬＯＣＯＳ及び付随するバードヘッド形成は完全
に排除される。ＳＥＧ研磨によって、バードヘッドを平
坦にした箇所において現在の技術では得ることができな
い絶対的に平坦な表面が得られる。
物の窓全体がエピタキシャル堆積シリコンで満たされ、
ファセットが酸化物の表面より完全に高いレベルに位置
するように、ＳＥＧを過成長させる必要がある。次い
で、このエピタキシャル過成長領域を酸化物の表面のレ
ベルまで研磨し、ファセットの痕跡が残らない平坦な表
面を作る。化学・機械的に平坦にするには、酸化物の窓
を満たすのに十分な厚みにエピタキシャル層を成長させ
る必要があるだけである。活動的なエピタキシャル層の
厚みは平坦にするプロセス中に決定され、このプロセス
中は高度に均一な酸化物層が制御要因である。プロセス
を簡易化するために、ＬＯＣＯＳ技術を種々に繰り返し
て試みた。化学・機械的平坦化方法は、バードビークも
しくはバードヘッドトポグラフィの効果をある程度低下
させる。ＳＥＧの化学・機械的平坦化を使用するプロセ
スは、湿式エッチングディップを含むバッチプロセスを
伴う単ウエーハの高費用で複雑なプラズマ処理を不要に
する。ＬＯＣＯＳ及び付随するバードヘッド形成は完全
に排除される。ＳＥＧ研磨によって、バードヘッドを平
坦にした箇所において現在の技術では得ることができな
い絶対的に平坦な表面が得られる。
【０００８】上述したような整列問題に対する解決策と
して、平坦化後のフッ化水素酸ディップが実行される。
このようにすることの利点は２つある。第１は、酸化物
を攻撃するＨＦがフィールド酸化物の厚みを減少させ、
エピタキシャルアイランドの厚みは変化させずに残すこ
とである。これは酸化物の表面とエピタキシャルタンク
の表面との間に段差を作る。整列マークとして使用され
た場合、この段差は反射光信号の回折をもたらし、最寄
りの光センサによって検出される。これによりベースマ
スクをエピタキシャルパターンに自動整列させることが
可能になる。第２の利点は、事後ＨＦディップがエピタ
キシャル側壁を部分的に露出させることである。ポリシ
リコン、欠陥結晶質シリコンもしくは両者の組合せ（以
下“ポリシリコン”と称する）がエピタキシャルタンク
とフィールド酸化物との側壁界面に形成されることが分
かっている。ポリシリコンがこのように形成されると、
それは電流の漏洩経路であり、装置を試験する際に接合
の降伏電圧を低下させる。ＨＦディップ中に、取り囲ん
でいるフィールド酸化物の厚みを減少させることによっ
て、エピタキシャルタンク側壁上のポリシリコン堆積物
が露出される。エピタキシャルタンク側壁の最上部分だ
けしか露出されないが、この領域はポリシリコンが最大
に形成される領域である。平坦化後のＨＦディップに続
いて遂行される熱酸化段階がポリシリコンを消耗させ、
非漏洩性のエピタキシャル／酸化物接合が得られる。
して、平坦化後のフッ化水素酸ディップが実行される。
このようにすることの利点は２つある。第１は、酸化物
を攻撃するＨＦがフィールド酸化物の厚みを減少させ、
エピタキシャルアイランドの厚みは変化させずに残すこ
とである。これは酸化物の表面とエピタキシャルタンク
の表面との間に段差を作る。整列マークとして使用され
た場合、この段差は反射光信号の回折をもたらし、最寄
りの光センサによって検出される。これによりベースマ
スクをエピタキシャルパターンに自動整列させることが
可能になる。第２の利点は、事後ＨＦディップがエピタ
キシャル側壁を部分的に露出させることである。ポリシ
リコン、欠陥結晶質シリコンもしくは両者の組合せ（以
下“ポリシリコン”と称する）がエピタキシャルタンク
とフィールド酸化物との側壁界面に形成されることが分
かっている。ポリシリコンがこのように形成されると、
それは電流の漏洩経路であり、装置を試験する際に接合
の降伏電圧を低下させる。ＨＦディップ中に、取り囲ん
でいるフィールド酸化物の厚みを減少させることによっ
て、エピタキシャルタンク側壁上のポリシリコン堆積物
が露出される。エピタキシャルタンク側壁の最上部分だ
けしか露出されないが、この領域はポリシリコンが最大
に形成される領域である。平坦化後のＨＦディップに続
いて遂行される熱酸化段階がポリシリコンを消耗させ、
非漏洩性のエピタキシャル／酸化物接合が得られる。
【０００９】
【実施例】本発明による選択性エピタキシャル成長（Ｓ
ＥＧ）プロセスの流れを、以下に添付図面を参照して説
明する。始めに（１００）シリコンサブストレート１を
準備し、図１に示すように、シリコンサブストレートを
熱酸化させるのような標準的な技法によって、シリコン
サブストレート１の上に酸化物層３を形成させる。次い
で酸化物層３をパターン化し、標準的な技法でエッチン
グして図２に示すように薄膜下拡散（ＤＵＦ）マスク領
域５を作る。次に、ＤＵＦ領域７をサブストレート１の
マスクされていない領域内に注入し、次いでサブストレ
ートを焼きなましてＤＵＦ領域上に図３に示すような薄
い酸化物層９を形成させる。残余の酸化物層３をパター
ン化し、標準的な技法でエッチングして図４に示すよう
に露出されたチャネル停止領域１１を作り、次にドーパ
ントイオンをサブストレート１の露出されたチャネル停
止領域１１内に注入して図５に示すようにＤＵＦ領域７
を取り囲むチャネル停止領域１３を作る。次いで、フッ
化水素酸ストリッピング溶液を使用することが好ましい
標準的な技法で酸化物層３及び９を除去し、図６に示す
ようにＤＵＦ領域７及びチャネル停止領域１３を露出さ
せる。次に、図７に示すように、好ましくは化学蒸着に
よって第２の平坦な酸化物層１５をサブストレート１、
チャネル停止領域１３及びＤＵＦ領域７の上に形成させ
る。酸化物層１５をパターン化し、緩衝されたＨＦエッ
チング材を使用してエッチングし、ＤＵＦ領域７を露出
させ、また等方性エッチング材を使用した場合には図８
に示すようにＤＵＦ領域から遠去かるように傾斜する酸
化物層１５の側壁１７が作られる。もし等方性ではなく
異方性のエッチング材を使用すれば、側壁１７は垂直に
なろう。
ＥＧ）プロセスの流れを、以下に添付図面を参照して説
明する。始めに（１００）シリコンサブストレート１を
準備し、図１に示すように、シリコンサブストレートを
熱酸化させるのような標準的な技法によって、シリコン
サブストレート１の上に酸化物層３を形成させる。次い
で酸化物層３をパターン化し、標準的な技法でエッチン
グして図２に示すように薄膜下拡散（ＤＵＦ）マスク領
域５を作る。次に、ＤＵＦ領域７をサブストレート１の
マスクされていない領域内に注入し、次いでサブストレ
ートを焼きなましてＤＵＦ領域上に図３に示すような薄
い酸化物層９を形成させる。残余の酸化物層３をパター
ン化し、標準的な技法でエッチングして図４に示すよう
に露出されたチャネル停止領域１１を作り、次にドーパ
ントイオンをサブストレート１の露出されたチャネル停
止領域１１内に注入して図５に示すようにＤＵＦ領域７
を取り囲むチャネル停止領域１３を作る。次いで、フッ
化水素酸ストリッピング溶液を使用することが好ましい
標準的な技法で酸化物層３及び９を除去し、図６に示す
ようにＤＵＦ領域７及びチャネル停止領域１３を露出さ
せる。次に、図７に示すように、好ましくは化学蒸着に
よって第２の平坦な酸化物層１５をサブストレート１、
チャネル停止領域１３及びＤＵＦ領域７の上に形成させ
る。酸化物層１５をパターン化し、緩衝されたＨＦエッ
チング材を使用してエッチングし、ＤＵＦ領域７を露出
させ、また等方性エッチング材を使用した場合には図８
に示すようにＤＵＦ領域から遠去かるように傾斜する酸
化物層１５の側壁１７が作られる。もし等方性ではなく
異方性のエッチング材を使用すれば、側壁１７は垂直に
なろう。
【００１０】次に、選択性エピタキシャル成長によって
ＤＵＦ領域７上に、及び酸化物層１５の側壁１７に沿っ
てシリコンエピタキシャル層１９を形成させる。このエ
ピタキシャル層１９は、図９に示すように酸化物層１５
の上面より高いレベルまで堆積させる。エピタキシャル
層１９は水素雰囲気内でジクロロシラン及び塩化水素を
流すことによって形成させ、塩化水素は酸化物領域上に
シリコンが成長するのを抑止する。次いで、シリコンを
除去する標準研磨スラリを用いる市販 Wwstech研磨機を
使用する化学・機械的操作によって、エピタキシャル層
１９を酸化物層１５と同一レベルまで平坦にする。これ
は、ウェーハの前側を標準回転研磨パッドに接触させて
遂行した。前側のシリコンを除去するのを機械的に支援
するために、若干の大きさの下向きの力を加えた。ま
た、図１０に示すように酸化物領域１５によって取り囲
まれているエピタキシャル層１９を含む平坦な表面を得
るようにシリコンを化学的に除去するために、研磨パッ
ドとウェーハとにスラリ溶液を絶えず供給した。これに
よりエピタキシャル層１９は、標準的な技法でさらなる
処理を行って、標準的な技法でその中に、及びその上に
半導体装置及び受動要素を形成することが可能になる。
ＤＵＦ領域７上に、及び酸化物層１５の側壁１７に沿っ
てシリコンエピタキシャル層１９を形成させる。このエ
ピタキシャル層１９は、図９に示すように酸化物層１５
の上面より高いレベルまで堆積させる。エピタキシャル
層１９は水素雰囲気内でジクロロシラン及び塩化水素を
流すことによって形成させ、塩化水素は酸化物領域上に
シリコンが成長するのを抑止する。次いで、シリコンを
除去する標準研磨スラリを用いる市販 Wwstech研磨機を
使用する化学・機械的操作によって、エピタキシャル層
１９を酸化物層１５と同一レベルまで平坦にする。これ
は、ウェーハの前側を標準回転研磨パッドに接触させて
遂行した。前側のシリコンを除去するのを機械的に支援
するために、若干の大きさの下向きの力を加えた。ま
た、図１０に示すように酸化物領域１５によって取り囲
まれているエピタキシャル層１９を含む平坦な表面を得
るようにシリコンを化学的に除去するために、研磨パッ
ドとウェーハとにスラリ溶液を絶えず供給した。これに
よりエピタキシャル層１９は、標準的な技法でさらなる
処理を行って、標準的な技法でその中に、及びその上に
半導体装置及び受動要素を形成することが可能になる。
【００１１】上述した製造プロセスがＳＥＧに伴うファ
セットを平坦化し、ＬＯＣＯＳを必要とせずに装置を酸
化物により絶縁できる能力を与えることは明白である。
ＬＯＣＯＳ、及びバードヘッド及びバードビークの形成
を除去することによって完全な平坦化が達成され、バー
ドビークに起因する横方向侵食は発生しなくなる。装置
トポグラフィに起因する金属化カバレッジ及び信頼性に
対する懸念は最早問題にはならず、横方向侵食が存在し
ないために装置の設計をより小さくすることができる。
活動エピタキシャル層の厚みの制御は実際の化学蒸着中
には行う必要はなく、爾後の研磨中に行う。熱酸化によ
る高度に均一なフィールド酸化物が、ＳＥＧ平坦化の終
了点として役立つ。従って活動エピタキシャル層の最終
的な厚みは、それを取り囲んでいるフィールド酸化物に
よって制御される。装置を絶縁するために現在使用され
ているＬＯＣＯＳプロセスが排除される他に、若干の他
のプロセス段階も排除乃至は簡略化される。従来技術の
保護窒化物堆積及び関連窒化物除去段階は、従来技術の
中間酸化物層と同様に最早必要とはしない。ＬＯＣＯＳ
に先立つ窒化物、酸化物及びシリコンの複雑な単ウェー
ハプラズマエッチングは、エピタキシャル窓を限定する
ための共通酸化物エッチングにおけるバッチディップに
置換される。これらの段階を排除すると、生産サイクル
時間が短縮され、そして関連機械可用性及び／もしくは
高価なクリーンルーム床空間が拡大されることになる。
セットを平坦化し、ＬＯＣＯＳを必要とせずに装置を酸
化物により絶縁できる能力を与えることは明白である。
ＬＯＣＯＳ、及びバードヘッド及びバードビークの形成
を除去することによって完全な平坦化が達成され、バー
ドビークに起因する横方向侵食は発生しなくなる。装置
トポグラフィに起因する金属化カバレッジ及び信頼性に
対する懸念は最早問題にはならず、横方向侵食が存在し
ないために装置の設計をより小さくすることができる。
活動エピタキシャル層の厚みの制御は実際の化学蒸着中
には行う必要はなく、爾後の研磨中に行う。熱酸化によ
る高度に均一なフィールド酸化物が、ＳＥＧ平坦化の終
了点として役立つ。従って活動エピタキシャル層の最終
的な厚みは、それを取り囲んでいるフィールド酸化物に
よって制御される。装置を絶縁するために現在使用され
ているＬＯＣＯＳプロセスが排除される他に、若干の他
のプロセス段階も排除乃至は簡略化される。従来技術の
保護窒化物堆積及び関連窒化物除去段階は、従来技術の
中間酸化物層と同様に最早必要とはしない。ＬＯＣＯＳ
に先立つ窒化物、酸化物及びシリコンの複雑な単ウェー
ハプラズマエッチングは、エピタキシャル窓を限定する
ための共通酸化物エッチングにおけるバッチディップに
置換される。これらの段階を排除すると、生産サイクル
時間が短縮され、そして関連機械可用性及び／もしくは
高価なクリーンルーム床空間が拡大されることになる。
【００１２】上述した整列問題を解消するために、そし
て図１１に示すように、図１０の構造に対して事後のフ
ッ化水素酸（ＨＦ）ディップが遂行される。酸化物を攻
撃するＨＦはフィールド酸化物１５の厚みを減少させ、
エピタキシャルアイランド１９の厚みは不変のまま残
す。その結果、酸化物１５の表面とエピタキシャルタン
ク１９の表面との間に段差２１ができる。この段差２１
を整列マークとして使用すると、反射光信号が回折して
最寄りの光センサによって検出されるようになる。これ
により、爾後のマスキングレベルをエピタキシャルパタ
ーンに自動整列させることができる。また、平坦化後の
ＨＦディップはエピタキシャル側壁２３を部分的に露出
させる。図１２に示すように、エピタキシャルタンク１
９とフィールド酸化物１５との間の側壁界面にポリシリ
コン２５が形成される。このポリシリコンは電流の漏洩
経路となり、装置の試験及び動作中の接合降伏電圧を低
下させる。取り囲んでいるフィールド酸化物１５の厚み
をＨＦディップ中に減少させることによって、エピタキ
シャルタンク側壁上のポリシリコン堆積物２５が露出さ
れる。エピタキシャルタンク側壁の最上部だけしか露出
されないが、この領域はポリシリコンが最大に形成され
る領域である。次いで平坦化後のＨＦディップに続く熱
酸化２７によってポリシリコンが消耗し、図１３に示す
ように漏洩のないエピタキシャル／酸化物接合が得られ
る。
て図１１に示すように、図１０の構造に対して事後のフ
ッ化水素酸（ＨＦ）ディップが遂行される。酸化物を攻
撃するＨＦはフィールド酸化物１５の厚みを減少させ、
エピタキシャルアイランド１９の厚みは不変のまま残
す。その結果、酸化物１５の表面とエピタキシャルタン
ク１９の表面との間に段差２１ができる。この段差２１
を整列マークとして使用すると、反射光信号が回折して
最寄りの光センサによって検出されるようになる。これ
により、爾後のマスキングレベルをエピタキシャルパタ
ーンに自動整列させることができる。また、平坦化後の
ＨＦディップはエピタキシャル側壁２３を部分的に露出
させる。図１２に示すように、エピタキシャルタンク１
９とフィールド酸化物１５との間の側壁界面にポリシリ
コン２５が形成される。このポリシリコンは電流の漏洩
経路となり、装置の試験及び動作中の接合降伏電圧を低
下させる。取り囲んでいるフィールド酸化物１５の厚み
をＨＦディップ中に減少させることによって、エピタキ
シャルタンク側壁上のポリシリコン堆積物２５が露出さ
れる。エピタキシャルタンク側壁の最上部だけしか露出
されないが、この領域はポリシリコンが最大に形成され
る領域である。次いで平坦化後のＨＦディップに続く熱
酸化２７によってポリシリコンが消耗し、図１３に示す
ように漏洩のないエピタキシャル／酸化物接合が得られ
る。
【００１３】以上の記載に関連して、以下の各項を開示
する。 １． エピタキシャル領域を成長させる方法において、
（ａ）サブストレートを準備する段階と、（ｂ）上記サ
ブストレートの平坦な上面上に、上記サブストレートに
達する開口を有するパターン化された酸化物層を形成さ
せる段階と、（ｃ）上記開口内に上記酸化物層の表面よ
り高くなるまでシリコン層を形成させる段階と、（ｄ）
上記酸化物層の表面より高い上記シリコン層の部分を除
去する段階を備えていることを特徴とする方法。 ２． 上記サブストレートはシリコンである上記１項に
記載の方法。 ３． 上記開口を限定している上記酸化物層の側壁は、
上記上面の方向に外向きに傾斜している上記１項に記載
の方法。 ４． 上記開口を限定している上記酸化物層の側壁は、
上記上面の方向に外向きに傾斜している上記２項に記載
の方法。 ５． 上記シリコン層は、上記開口内に結晶質シリコン
を形成するが、上記酸化物層上にはシリコンを形成しな
い手順によって形成される上記１項に記載の方法。 ６． 上記シリコン層は、上記開口内に結晶質シリコン
を形成するが、上記酸化物層上にはシリコンを形成しな
い手順によって形成される上記２項に記載の方法。 ７． 上記シリコン層は、上記開口内に結晶質シリコン
を形成するが、上記酸化物層上にはシリコンを形成しな
い手順によって形成される上記３項に記載の方法。 ８． 上記シリコン層は、上記開口内に結晶質シリコン
を形成するが、上記酸化物層上にはシリコンを形成しな
い手順によって形成される上記４項に記載の方法。 ９． 上記酸化物層の表面より高い上記シリコン層の部
分は、シリコンを除去するための研磨スラリを研磨パッ
ドに供給しながら上記シリコン層の露出されている表面
上で上記研磨パッドを回転させる段階によって除去する
上記１項に記載の方法。 １０． 上記酸化物層の表面より高い上記シリコン層の
部分は、シリコンを除去するための研磨スラリを研磨パ
ッドに供給しながら上記シリコン層の露出されている表
面上で上記研磨パッドを回転させる段階によって除去す
る上記２項に記載の方法。 １１． 上記酸化物層の表面より高い上記シリコン層の
部分は、シリコンを除去するための研磨スラリを研磨パ
ッドに供給しながら上記シリコン層の露出されている表
面上で上記研磨パッドを回転させる段階によって除去す
る上記３項に記載の方法。 １２． 上記酸化物層の表面より高い上記シリコン層の
部分は、シリコンを除去するための研磨スラリを研磨パ
ッドに供給しながら上記シリコン層の露出されている表
面上で上記研磨パッドを回転させる段階によって除去す
る上記４項に記載の方法。 １３． 上記酸化物層の表面より高い上記シリコン層の
部分は、シリコンを除去するための研磨スラリを研磨パ
ッドに供給しながら上記シリコン層の露出されている表
面上で上記研磨パッドを回転させる段階によって除去す
る上記５項に記載の方法。 １４． 上記酸化物層の表面より高い上記シリコン層の
部分は、シリコンを除去するための研磨スラリを研磨パ
ッドに供給しながら上記シリコン層の露出されている表
面上で上記研磨パッドを回転させる段階によって除去す
る上記６項に記載の方法。 １５． 上記酸化物層の表面より高い上記シリコン層の
部分は、シリコンを除去するための研磨スラリを研磨パ
ッドに供給しながら上記シリコン層の露出されている表
面上で上記研磨パッドを回転させる段階によって除去す
る上記７項に記載の方法。 １６． 上記酸化物層の表面より高い上記シリコン層の
部分は、シリコンを除去するための研磨スラリを研磨パ
ッドに供給しながら上記シリコン層の露出されている表
面上で上記研磨パッドを回転させる段階によって除去す
る上記８項に記載の方法。 １７． 上記酸化物層を上記シリコンの層に対して選択
的にエッチングし、上記酸化物層と上記シリコン層との
界面に段を発生させる段階をも含む上記１項に記載の方
法。 １８． 上記酸化物層及び上記シリコン層の上に酸化物
層を形成する段階をも含む上記１７項に記載の方法。 １９． 上記酸化物層を上記シリコンの層に対して選択
的にエッチングし、上記酸化物層と上記シリコン層との
界面に段を発生させる段階をも含む上記２項に記載の方
法。 ２０． 上記酸化物層及び上記シリコン層の上に酸化物
層を形成する段階をも含む上記１９項に記載の方法。 ２１． サブストレートを準備する段階と、上記サブス
トレートの平坦な上面上に、上記サブストレートに達す
る開口を有するパターン化された酸化物層を形成させる
段階と、上記開口内に上記酸化物層の表面より高くなる
までシリコン層を形成させる段階と、上記酸化物層の表
面より高い上記シリコン層の部分を除去する段階とを備
えているエピタキシャル領域を成長させる方法。上記開
口を限定している酸化物層の側壁は上記上面の方向に外
向きに傾斜している。上記酸化物層の表面より高い上記
シリコン層の部分は、化学・機械的研磨操作によって除
去される。更に、自動整列を与えるために、上記酸化物
層はシリコン層に対して選択的にエッチングされて上記
酸化物層と上記シリコン層との界面に段が作られる。次
いで上記酸化物層及び上記シリコン層の上に酸化物層が
形成される。 以上に本発明を特定の好ましい実施例について説明した
が、当業者には多くの様々な変更が直ちに理解されよ
う。従って本発明はこれらの変更及び代替の全てをも含
むものであることを理解されたい。
する。 １． エピタキシャル領域を成長させる方法において、
（ａ）サブストレートを準備する段階と、（ｂ）上記サ
ブストレートの平坦な上面上に、上記サブストレートに
達する開口を有するパターン化された酸化物層を形成さ
せる段階と、（ｃ）上記開口内に上記酸化物層の表面よ
り高くなるまでシリコン層を形成させる段階と、（ｄ）
上記酸化物層の表面より高い上記シリコン層の部分を除
去する段階を備えていることを特徴とする方法。 ２． 上記サブストレートはシリコンである上記１項に
記載の方法。 ３． 上記開口を限定している上記酸化物層の側壁は、
上記上面の方向に外向きに傾斜している上記１項に記載
の方法。 ４． 上記開口を限定している上記酸化物層の側壁は、
上記上面の方向に外向きに傾斜している上記２項に記載
の方法。 ５． 上記シリコン層は、上記開口内に結晶質シリコン
を形成するが、上記酸化物層上にはシリコンを形成しな
い手順によって形成される上記１項に記載の方法。 ６． 上記シリコン層は、上記開口内に結晶質シリコン
を形成するが、上記酸化物層上にはシリコンを形成しな
い手順によって形成される上記２項に記載の方法。 ７． 上記シリコン層は、上記開口内に結晶質シリコン
を形成するが、上記酸化物層上にはシリコンを形成しな
い手順によって形成される上記３項に記載の方法。 ８． 上記シリコン層は、上記開口内に結晶質シリコン
を形成するが、上記酸化物層上にはシリコンを形成しな
い手順によって形成される上記４項に記載の方法。 ９． 上記酸化物層の表面より高い上記シリコン層の部
分は、シリコンを除去するための研磨スラリを研磨パッ
ドに供給しながら上記シリコン層の露出されている表面
上で上記研磨パッドを回転させる段階によって除去する
上記１項に記載の方法。 １０． 上記酸化物層の表面より高い上記シリコン層の
部分は、シリコンを除去するための研磨スラリを研磨パ
ッドに供給しながら上記シリコン層の露出されている表
面上で上記研磨パッドを回転させる段階によって除去す
る上記２項に記載の方法。 １１． 上記酸化物層の表面より高い上記シリコン層の
部分は、シリコンを除去するための研磨スラリを研磨パ
ッドに供給しながら上記シリコン層の露出されている表
面上で上記研磨パッドを回転させる段階によって除去す
る上記３項に記載の方法。 １２． 上記酸化物層の表面より高い上記シリコン層の
部分は、シリコンを除去するための研磨スラリを研磨パ
ッドに供給しながら上記シリコン層の露出されている表
面上で上記研磨パッドを回転させる段階によって除去す
る上記４項に記載の方法。 １３． 上記酸化物層の表面より高い上記シリコン層の
部分は、シリコンを除去するための研磨スラリを研磨パ
ッドに供給しながら上記シリコン層の露出されている表
面上で上記研磨パッドを回転させる段階によって除去す
る上記５項に記載の方法。 １４． 上記酸化物層の表面より高い上記シリコン層の
部分は、シリコンを除去するための研磨スラリを研磨パ
ッドに供給しながら上記シリコン層の露出されている表
面上で上記研磨パッドを回転させる段階によって除去す
る上記６項に記載の方法。 １５． 上記酸化物層の表面より高い上記シリコン層の
部分は、シリコンを除去するための研磨スラリを研磨パ
ッドに供給しながら上記シリコン層の露出されている表
面上で上記研磨パッドを回転させる段階によって除去す
る上記７項に記載の方法。 １６． 上記酸化物層の表面より高い上記シリコン層の
部分は、シリコンを除去するための研磨スラリを研磨パ
ッドに供給しながら上記シリコン層の露出されている表
面上で上記研磨パッドを回転させる段階によって除去す
る上記８項に記載の方法。 １７． 上記酸化物層を上記シリコンの層に対して選択
的にエッチングし、上記酸化物層と上記シリコン層との
界面に段を発生させる段階をも含む上記１項に記載の方
法。 １８． 上記酸化物層及び上記シリコン層の上に酸化物
層を形成する段階をも含む上記１７項に記載の方法。 １９． 上記酸化物層を上記シリコンの層に対して選択
的にエッチングし、上記酸化物層と上記シリコン層との
界面に段を発生させる段階をも含む上記２項に記載の方
法。 ２０． 上記酸化物層及び上記シリコン層の上に酸化物
層を形成する段階をも含む上記１９項に記載の方法。 ２１． サブストレートを準備する段階と、上記サブス
トレートの平坦な上面上に、上記サブストレートに達す
る開口を有するパターン化された酸化物層を形成させる
段階と、上記開口内に上記酸化物層の表面より高くなる
までシリコン層を形成させる段階と、上記酸化物層の表
面より高い上記シリコン層の部分を除去する段階とを備
えているエピタキシャル領域を成長させる方法。上記開
口を限定している酸化物層の側壁は上記上面の方向に外
向きに傾斜している。上記酸化物層の表面より高い上記
シリコン層の部分は、化学・機械的研磨操作によって除
去される。更に、自動整列を与えるために、上記酸化物
層はシリコン層に対して選択的にエッチングされて上記
酸化物層と上記シリコン層との界面に段が作られる。次
いで上記酸化物層及び上記シリコン層の上に酸化物層が
形成される。 以上に本発明を特定の好ましい実施例について説明した
が、当業者には多くの様々な変更が直ちに理解されよ
う。従って本発明はこれらの変更及び代替の全てをも含
むものであることを理解されたい。
【図１】本発明に従って更に処理するためにエピタキシ
ャル成長させた表面を形成するプロセスの開始段階を示
す図である。
ャル成長させた表面を形成するプロセスの開始段階を示
す図である。
【図２】図１の次の段階を示す図である。
【図３】図２の次の段階を示す図である。
【図４】図３の次の段階を示す図である。
【図５】図４の次の段階を示す図である。
【図６】図５の次の段階を示す図である。
【図７】図６の次の段階を示す図である。
【図８】図７の次の段階を示す図である。
【図９】図８の次の段階を示す図である。
【図１０】図９の次の段階を示す図である。
【図１１】自動整列のためのプロセスの最初の段階を示
す図である。
す図である。
【図１２】図１１の次の段階を示す図である。
【図１３】図１２の次の段階を示す図である。
１ サブストレート ３ 酸化物層 ５ ＤＵＦマスク領域 ７ ＤＵＦ領域 ９ 酸化物層 １１ 露出されたチャネル停止領域 １３ チャネル停止領域 １５ 第２の酸化物層 １７ 側壁 １９ シリコンエピタキシャル層 ２１ 段差 ２３ エピタキシャル側壁 ２５ ポリシリコン ２７ 熱酸化
Claims (1)
- 【請求項１】 エピタキシャル領域を成長させる方法に
おいて、 （ａ）サブストレートを準備する段階と、 （ｂ）上記サブストレートの平坦な上面上に、上記サブ
ストレートに達する開口を有するパターン化された酸化
物層を形成させる段階と、 （ｃ）上記開口内に上記酸化物層の表面より高いレベル
までシリコン層を形成させる段階と、 （ｄ）上記酸化物層の表面より高い上記シリコン層の部
分を除去する段階を備えていることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US22615794A | 1994-04-11 | 1994-04-11 | |
| US08/226157 | 1994-04-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851109A true JPH0851109A (ja) | 1996-02-20 |
Family
ID=22847799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7082544A Pending JPH0851109A (ja) | 1994-04-11 | 1995-04-07 | 酸化物でパターン化されたウェーハの窓内にエピタキシャルシリコンを成長させる方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5849077A (ja) |
| JP (1) | JPH0851109A (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7176109B2 (en) * | 2001-03-23 | 2007-02-13 | Micron Technology, Inc. | Method for forming raised structures by controlled selective epitaxial growth of facet using spacer |
| US6891229B2 (en) * | 2003-04-30 | 2005-05-10 | Freescale Semiconductor, Inc. | Inverted isolation formed with spacers |
| US8324660B2 (en) | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US9153645B2 (en) | 2005-05-17 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| KR101329388B1 (ko) | 2005-07-26 | 2013-11-14 | 앰버웨이브 시스템즈 코포레이션 | 다른 액티브 영역 물질의 집적회로 집적을 위한 솔루션 |
| US7456079B2 (en) * | 2005-08-25 | 2008-11-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | EPI wafer and method of making the same |
| US7638842B2 (en) | 2005-09-07 | 2009-12-29 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures on insulators |
| US7777250B2 (en) | 2006-03-24 | 2010-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures and related methods for device fabrication |
| US8173551B2 (en) | 2006-09-07 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Defect reduction using aspect ratio trapping |
| WO2008039534A2 (en) | 2006-09-27 | 2008-04-03 | Amberwave Systems Corporation | Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures |
| US7799592B2 (en) | 2006-09-27 | 2010-09-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tri-gate field-effect transistors formed by aspect ratio trapping |
| US20080187018A1 (en) | 2006-10-19 | 2008-08-07 | Amberwave Systems Corporation | Distributed feedback lasers formed via aspect ratio trapping |
| US8237151B2 (en) | 2009-01-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
| US7825328B2 (en) | 2007-04-09 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same |
| US8304805B2 (en) | 2009-01-09 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
| US9508890B2 (en) | 2007-04-09 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon |
| US8329541B2 (en) | 2007-06-15 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication |
| KR101093588B1 (ko) | 2007-09-07 | 2011-12-15 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 멀티-정션 솔라 셀 |
| US8183667B2 (en) | 2008-06-03 | 2012-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial growth of crystalline material |
| US8274097B2 (en) | 2008-07-01 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
| US8981427B2 (en) | 2008-07-15 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
| US20100072515A1 (en) | 2008-09-19 | 2010-03-25 | Amberwave Systems Corporation | Fabrication and structures of crystalline material |
| CN102160145B (zh) | 2008-09-19 | 2013-08-21 | 台湾积体电路制造股份有限公司 | 通过外延层过成长的元件形成 |
| US8253211B2 (en) | 2008-09-24 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities |
| JP5705207B2 (ja) | 2009-04-02 | 2015-04-22 | 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． | 結晶物質の非極性面から形成される装置とその製作方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3200018A (en) * | 1962-01-29 | 1965-08-10 | Hughes Aircraft Co | Controlled epitaxial crystal growth by focusing electromagnetic radiation |
| JPS57155764A (en) * | 1981-03-20 | 1982-09-25 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4637127A (en) * | 1981-07-07 | 1987-01-20 | Nippon Electric Co., Ltd. | Method for manufacturing a semiconductor device |
| JPS6047239B2 (ja) * | 1982-11-02 | 1985-10-21 | 工業技術院長 | 単結晶シリコン薄膜の製造方法 |
| JPS6016439A (ja) * | 1983-07-08 | 1985-01-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US4749441A (en) * | 1986-12-11 | 1988-06-07 | General Motors Corporation | Semiconductor mushroom structure fabrication |
| US5269876A (en) * | 1987-01-26 | 1993-12-14 | Canon Kabushiki Kaisha | Process for producing crystal article |
| US4829016A (en) * | 1987-10-19 | 1989-05-09 | Purdue Research Foundation | Bipolar transistor by selective and lateral epitaxial overgrowth |
| US5278092A (en) * | 1989-08-07 | 1994-01-11 | Canon Kabushiki Kaisha | Method of forming crystal semiconductor film |
| ATE169350T1 (de) * | 1992-12-04 | 1998-08-15 | Siemens Ag | Verfahren zur herstellung eines seitlich begrenzten, einkristallinen gebietes mittels selektiver epitaxie und dessen anwendung zur herstellung eines bipolartransistors sowie eines mos-transistors |
-
1995
- 1995-04-07 JP JP7082544A patent/JPH0851109A/ja active Pending
-
1996
- 1996-06-14 US US08/665,186 patent/US5849077A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5849077A (en) | 1998-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0851109A (ja) | 酸化物でパターン化されたウェーハの窓内にエピタキシャルシリコンを成長させる方法 | |
| EP0856197B1 (en) | Novel shallow trench isolation technique | |
| US5763932A (en) | Isolation regions and methods of forming isolation regions | |
| US4771328A (en) | Semiconductor device and process | |
| US5262346A (en) | Nitride polish stop for forming SOI wafers | |
| US6180466B1 (en) | Isotropic assisted dual trench etch | |
| EP0674807A1 (en) | Thin soi layer for fully depleted field effect transistors | |
| JP2870054B2 (ja) | 半導体装置の製造方法 | |
| EP0405923B1 (en) | Method for forming variable width isolation structures | |
| US6534379B1 (en) | Linerless shallow trench isolation method | |
| US6197657B1 (en) | Method for producing a semiconductor device | |
| US6171929B1 (en) | Shallow trench isolator via non-critical chemical mechanical polishing | |
| US5970362A (en) | Simplified shallow trench isolation formation with no polish stop | |
| US6124183A (en) | Shallow trench isolation formation with simplified reverse planarization mask | |
| US6165869A (en) | Method to avoid dishing in forming trenches for shallow trench isolation | |
| US6342432B1 (en) | Shallow trench isolation formation without planarization mask | |
| US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
| US6380047B1 (en) | Shallow trench isolation formation with two source/drain masks and simplified planarization mask | |
| US6090713A (en) | Shallow trench isolation formation with simplified reverse planarization mask | |
| KR100325608B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| JPH07183370A (ja) | 半導体装置の製造方法 | |
| KR20010005151A (ko) | 화학적기계적연마를 이용한 소자분리방법 | |
| KR100645203B1 (ko) | 에피 실리콘층 성장 방법 | |
| KR100357304B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| JP2790010B2 (ja) | 半導体装置の製造方法 |