JPH08510867A

JPH08510867A - メモリ材料及びその製造方法

Info

Publication number: JPH08510867A
Application number: JP7500569A
Authority: JP
Inventors: ゲンドリン，シモン
Original assignee: カッパヌーメリックスインコーポレーテッド
Priority date: 1992-05-26
Filing date: 1993-05-26
Publication date: 1996-11-12
Anticipated expiration: 2018-03-31
Also published as: DE69333869D1; CA2163739A1; US5717235A; US5390142A; AU4393093A; KR100300771B1; RU2124765C1; EP0700571A1; US5707887A; US5602791A; KR960702666A; JP3392869B2; ATE304733T1; EP0700571B1; EP0700571A4; CA2163739C; WO1994028552A1

Abstract

(57)【要約】強磁性で、圧電性で電気光学的な性質をもつ組成材料が開示される。好適な実施例において、この組成材料（３１０及び３５０）は、Ｐｂ（1-x-y）ＣｄxＳｉyの第１層、Ｓｅ（1-z）Ｓzの第２層及びＦｅ（1-w）Ｃｒwの第３層からなり、ｘ、ｙ、ｚ及びｗは０．０９≦ｘ≦０．１１、０．０９≦ｙ≦０．１１、０．０９≦ｚ≦０．１１及び０．１８≦ｗ≦０．３０の範囲の値である。さらに、各々の層は、Ａｇ、Ｂｉ、Ｏ及びＮの少なくとも一つの元素を含有する。また、本発明の組成材料を用いてつくられたランダムアクセス可能で、非揮発性のメモリが開示されている。このメモリは単一のメモリセル内に２進数情報の２つの独立したビットを格納することができる。各セルはＳｉ基体の反対面に形成された２つの直交するアドレスラインからなり、本発明の組成材料が各アドレスライン（３４０及び３２０）上に形成され、電極が各組成材料上に形成される。データは電磁気的に格納され、圧電電圧として読み出される。

Description

【発明の詳細な説明】メモリ材料及びその製造方法発明の背景コンピュータ技術は、記憶容量が大きくてかつ高速のメモリを必要とする。一般的に、近代のコンピュータにおいては、半導体メモリが高速の主メモリとして用いられ、磁気ディスクが大容量の二次メモリとして用いられている。半導体メモリの発達に先立ち、磁気コアメモリを用いた高速の主メモリが用いられていた。磁気コアメモリは、マトリックス状の環状の強磁性体コアから構成されている。磁気コアメモリの各メモリセルは、コアの中心を通る２又はそれ以上のワイヤを有する強磁性体コア、及びコアの周囲に配置された検知コイルを備えている。コアを通るワイヤに電流Ｉが流されると、磁界が形成され、その磁界強度Ｈは、電流Ｉの関数である。前記電流によって生起された磁界は、コアの永久磁化を引き起こすが、それは誘導磁気Ｂにより定められる。ＢとＨとの関係は実質的にヒステリシス状であり、その結果、磁化曲線あるいはＢＨループとして知られているＢ−Ｈ線図は実質的に正方形（square）である。コアにおける誘導磁気Ｂは、Ｂrと−Ｂrの２つの状態を有し、磁界の方向と反対向きである。その結果、各コアは、”１”である一つの状態と”０”であるもう一つの状態を結び付けることにより１ビットの２進数データを格納する。実例では、＋Ｂ_rは２進数の”１”に関連つけられ、−Ｂ_rは２進数の”０”に結び付けられる。２進数データはワイヤに適当な電流が流されることにより、一つのコアメモリセルに書き込まれる。もしも、コアを通る全電流が臨界電流Ｉcよりも大きいければ、コアの誘導磁気は−Ｂ_rから＋Ｂ_rに変わる。同様に、前記電流が−Ｉ_cよりも小さければ、誘導磁気は＋Ｂ_rから−Ｂ_rへ変換される。好ましくは、１列の磁気コアにおいて、変換は、２つ又はそれ以上のワイヤ上の信号の同時印加により実行される。このように、当初、誘導磁気が”０”に対応する−Ｂrの値を持っていれば、２進数の”１”は２つのワイヤのそれぞれにＩ＞Ｉ_c／２の電流が印加されることにより格納され、その結果、コアを通る全電流は、＋Ｂ_rへの変化を誘導磁気に起こさせる＋Ｉ_cよりも大きくなる。コアに格納されたデータは、上述した２つの磁気状態間の変換によって誘起されるコイル電圧を検知することにより読み出される。誘起電圧の極性が変換前のコアの磁気状態を示している。上記の磁気コアメモリはランダムアクセス可能で非揮発性であるが、このようなメモリは、大きく、消費電力が大きく、動作が低速で、かつ、高蓄積密度のものを製造することはできない。これらの問題を克服するために、磁気薄膜メモリ装置が開発された。磁気薄膜メモリはストリップ状の強磁性薄膜からなり、データ書き込みのための２又はそれ以上のワイヤが薄膜上に、また、データ読みとりのためのコイルが薄膜の周囲に形成されている。薄膜メモリでは、前記膜の磁気モーメントＭが格納情報を表してる。磁気モーメントＭは、最初は膜面方向に配列しており、２進数の”１”及び”０”を表す２つのディスクリートな配列あるいは状態、すなわちＭ及び−Ｍを持っている。１ビットの２進数データを格納するために、電流が薄膜上に形成されたワイヤに流される。これらの電流は、磁気モーメントＭの向きを変えるのに十分な磁界を誘起させる。格納された情報は、ワイヤに電流を流し、コイルに誘起された電圧を測定することにより読み出される。磁気コアメモリにおけるように、前記電流は、通常、単一の電流では膜の磁気モーメントを逆向きにすることができない大きさに選択され、その結果、少なくとも２つの同時印加される電流がデータ格納のために必要となる。しかしながら、磁気薄膜メモリ技術には重大な弱点が存在する。第１に、薄膜装置はオープン磁束構造を有し、そのためにＢＨループは自己消磁効果により損なわれる。この効果を減じるために、膜は、通常その長さが幅よりも極端に大きい長方形に製造される。膜の周囲にあるコイルの誘起電圧は膜の断面積に比例するために、膜の幅を小さくすることが誘起電圧も小さくしてしまう。その結果、読み出し信号はノイズに簡単に影響されてしまう。第２に、現存する磁気膜では、磁気モーメントは、通常、面内（in-plane）配向である。このように、この装置は、その選択された配向においてデータを格納及び読み出すために異なる大きさの電流を印加する必要性によって複雑なものとなっている。さらに、この薄膜装置は高密度とするには大きすぎる。磁気コアメモリ及び薄膜メモリに比較して、半導体メモリはより高速で、消費電力は少なく、蓄積密度は高い。典型的な半導体メモリには、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、及びリードオンリーメモリ（ＲＯＭ）がある。ＤＲＡＭは、高速、高密度、低消費電力で、かつ、読み出し、書き込み可能である。しかしながら、ＤＲＡＭとＳＲＡＭは共に揮発性であり、電力が遮断されたら格納情報は失われる。さらに、ＤＲＡＭは、複雑な回路を必要とする格納データの定常的なリフレッシュ（refresh）を必要とする。しかるにＳＲＡＭはリフレッシュを必要としないが、消費電力が大きく、また、蓄積密度は高くない。ＲＯＭは非揮発性であるが、ＲＯＭ内の蓄積情報を更新することはできない。すなわち、データをＲＯＭに容易に書き込むことができない。典型的なディスク蓄積システムでは、実質的に正方形なＢＨループを持つ強磁性材がディスク上に被覆され；そして磁気ヘッドが、ヘッドを横切って回転するディスク上の情報を読み書きする。ディスクは円周上のトラックに分割される。各トラックは、さらに、小領域に分割され、そこでは磁気モーメントは２進数値を表す２つの状態を有する。読み／書きヘッドによって生じた外部磁界は、２進数値をその領域に格納するために各小領域の磁気モーメントを変換する。このように、データを書き込むために磁気ヘッドは回転するディスク材の近接する小領域を磁化する。格納されたデータは、ヘッドを横切って動く小領域の磁気モーメントによってヘッドに誘起される電圧のかたちで読み出される。磁気ディスク格納システムは大量のデータ、例えば５００メガバイト以上のデータを格納することが可能である。しかしながら、磁気ディスク格納システムは、ランダムアクセス可能ではなく、機械駆動を必要とするために操作が低速であり、そして、複雑な機械的かつ電気的な装置を必要とする。上記のメモリ技術のいずれもが、メモリ格納システムにおいて必要とされる全ての特性を提供しないことは明らかである。このように、非揮発性で、高速で、ランダムアクセス可能で、スタティックで、更新可能な格納システムを開発することが現在必要となっている。発明の概要本発明は、強磁性で、圧電性で、かつ電気光学的な性質を有し、蓄積媒体として用いられる新規な組成の材料に関する。また、本発明は、本発明に係る組成を有する材料を基本につくられた非揮発性のランダムアクセスメモリに関する。また、本発明に係る単一メモリセルにおける２つの独立した情報ビットを格納及び読み出すための新規な方法が開示される。本発明に係る材料組成は、好ましくは、Ｐｂ_(1-x-y)Ｃｄ_xＳｉ_y、Ｓｅ_(1-z)Ｓ_z 及びＦｅ_(1-w)Ｃｒ_wの層からなり、ここでｘ、ｙ、ｚ及びｗはそれぞれの層における組成比を示している。これらの値は、通常、次の範囲であることが好ましい：０．０９≦ｘ≦０．１１、０．０９≦ｙ≦０．１１、０．０９≦ｚ≦０．１１、そして０．２２≦ｗ≦０．３６である。好適な実施例では、この組成の材料層は、また、次の元素、すなわちＢｉ、Ａｇ、Ｏ及びＮを含有する。これらの元素はＢｉ₂Ｏ₃及びＡｇＮＯ₃含有溶液の電解により混入される。本発明に係るメモリ装置において、２セットの平行なアドレスラインが、平らな基体の反対側上に直角に配列されている。上述したように、この新規な組成材料の層は、一番外側のＦｅＣｒ層と共に、前記アドレスライン上の基体の両側に設けられ、電極が基体の各側面の最外部のＦｅＣｒ層に接続されている。それぞれのメモリセルは２セットのアドレスラインの各交差点に置かれている。２つのアドレスラインに適当な電流パルスを印加することにより、２つの独立した情報ビットが、単一のメモリセル中に磁気的に格納される。この情報は、２つのアドレスラインに印加された適当な電流パルスに応答して生起した電極間の圧電電圧として読み出される。より詳細には、あるメモリセル中に第１の情報ビットを格納及び読み出すために、同じ強度及び極性の２つの同期電流パルスが２つの直交したアドレスラインに印加される。第２のビットは、同じ強度であるが極性が反対の２つの同期電流パルスを前記２つのアドレスラインに印加することにより、そのメモリセル中に格納され、読み出される。２進数情報を格納するために用いられる電流パルスは、単一のパルスでは格納情報を変更するのにその強度が十分ではないが、２つの同期パルスでは格納情報に対し十分なものとなる強度をもつ。格納された２進情報を読み出すために用いられる電流パルスは、格納情報の変更をもたらさない強度とされる。このようなメモリセルは、非揮発性で、ランダムアクセス可能で、スタティックで、高速作動し、低電力ですみ、読みとり書き込み可能で、かつ、高密度のアレイ状に製作可能である。図面の簡単な説明本発明の目的、特徴及び利点が後述する詳細な説明で十分に開示される。そこでは：図１は、本発明に係る組成材料の一つの好適な実施例の断面図である；図２は、通常の強磁性材の磁化曲線（ＢＨループ）を示している；図３は、本発明に係る組成材料の実質的に正方形のＢＨループを示している；図４（ａ）−（ｊ）は、前記組成材料内で圧電電圧が生起するプロセスを示している；図５（ａ）及び（ｂ）は、本発明に係るメモリ装置の好適な実施例の断面図及び上面図である；図６（ａ）及び（ｂ）は、メモリ装置内の担体を選択するプロセスをしめしている；図７（ａ）及び（ｂ）は、第１の情報ビットのメモリ装置内への格納を示している；図８（ａ）及び（ｂ）は、格納された第１の情報ビットの読み取りプロセスを示している；図９（ａ）及び（ｂ）は、第２の情報ビットのメモリ装置内への格納を示している；図１０は、メモリ装置内に格納された第２情報ビットを読み出すために用いられる電流パルスとそれに対応するアウトプットを示している；図１１は、メモリから情報を格納及び読み出すための好適な方法の一覧表である；そして図１２（ａ）及び（ｂ）は、この組成材料を製造するための過程で用いられる電解プロセスにおけるプロセス時間に対する電流を示している。詳細な説明本発明は、強磁性で、電気光学的な圧電特性を有する組成材料に関する。また、この発明の組成材料を利用したランダムアクセス可能で非揮発性のメモリ装置が開示される。好ましくは、このメモリ装置は２つの独立した情報ビットを格納することができる。この組成材料は、好ましくは、Ｐｂ_(1-x-y)Ｃｄ_xＳｉ_y、Ｓｅ_(1-z)Ｓ_z、及びＦｅ_(1-w)Ｃｒ_wの層からなる。ｘ、ｙ、ｚ及びｗの値は、０．０９≦ｘ≦０．１１、０．０９≦ｙ≦０．１１、０．０９≦ｚ≦０．１１、そして０．２２≦ｗ≦０．３６の範囲内にあることが好ましい。また、好ましくは、各層は、Ｂｉ、Ａｇ、Ｏ及びＮの内の１又はそれ以上の元素を含有する。あるいは、Ｐｂ_(1-x-y)Ｃｄ_xＳｉ_y層には、ＧｅがＳｉ及び／又はＺｎの代わりに用いられ、あるいは、ＴｅがＰｂの代わりに用いられ得る。また、Ａｕ、ＰｔあるいはＣｕのような他の導電体がＡｇの代わりに層構造に添加されうる。また、本発明は、Ｆｅ_(1-w)Ｃｒ_wにおいて、ｗが０．１８から０．３０の範囲にあるようなＣｒ濃度を使用しても達成される。特に、図１に示されているように、本発明の組成材料の一つの好適な実施例は、Ｐｂ_0.80Ｃｄ_0.10Ｓｉ_0.10層１１０、Ｓｅ_0.90Ｓ_0.10層１２０、及びＦｅ_0.76 Ｃｒ_0.24層１３０から構成される。このＦｅ_0.76Ｃｒ_0.24層は、主にこの材料組成の強磁性特性についての役割を担い、Ｐｂ_0.80Ｃｄ_0.10Ｓｉ_0.10及びＳｅ_0.90Ｓ_0.10は、主にその電気光学的な特性の役割を担う。３つの層は全て圧電特性を有している。後述する装置では、これらの層は基体１００上に連続的に形成され、ｐｂ_0.80 Ｃｄ_0.10Ｓｉ_0.10、Ｓｅ_0.90Ｓ_0.10、及びＦｅ_0.76Ｃｒ_0.24層はそれぞれ厚さが０．５μｍである。本発明の組成材料の物理的性質は後述される。これらの性質を知ることにより、この組成材料を用いたメモリ装置の動作を理解することができる。背景によれば、強磁性体は、外部磁界が存在しないところで、永久磁界を形成する。このような材料は、磁気双極子として知られている多数の極小磁石のかたちで説明される。強磁性体にかけられた外部磁界は、印加磁界の方向に材料内の磁気双極子を整列させ、それによりその材料内の全磁界は外部磁界と整列された磁気双極子によって生起した磁界の合計となる。外部磁界が途絶えても、磁気双極子の配列は変わらず、それによりその材料内に一定の磁界を生起させる。磁気情報蓄積は、強磁性体材料のこの性質を基礎としている。図２は、典型的な強磁性材料の磁化曲線例である。また、磁化曲線はＢＨループとして参照される。この図において、ｙ軸は誘導磁気Ｂを表し、ｘ軸は外部磁界の磁界強度Ｈを表している。このように、ＢＨループは磁界強度Ｈに対する誘導磁気Ｂの変化を示している。さらに詳細に図２のＢＨループを解析する。最初、強磁性材料の磁気双極子の方向は全方向に均一に分散されていると仮定すると、外部磁界がない場合、Ｂの合計値はゼロ（曲線上のポイント”ａ”）となる。強磁性材料に外部磁界がかけられると、Ｈが増加するにつれてＢ値は徐々に増加し、誘導磁気Ｂが飽和しはじめるポイント（曲線上のポイント”ｂ”）に到達する。換言すれば、Ｈがある値に到達すると、Ｈが例え増加しても、Ｂは実質的にＢ₀にとどまる。飽和後、外部磁界がＨ＝０まで減少しても、誘導磁気Ｂはポイント”ａ”（Ｂ＝０）には戻らない。かわりに、Ｂ値はほぼＢ＝Ｂ₀（曲線上のポイント”ｃ”）のままである。ポイント”ｃ”で、外部磁界Ｈの方向が逆転される。外部磁界は、ほぼＨ＝− Ｈ_cに磁界Ｂの極性を変え、ポイント”ｅ”で、磁界は反対の極性Ｂ＝−Ｂ₀で飽和する。磁界強度Ｈを増加すると、図１に示されているようにＢはポイント”ｅ”からポイント”ｂ”に変化する。図３は本発明に係る組成材料のＢＨループを図示している。図２と同様に、ｘ軸は外部磁界の磁界強度Ｈを表し、ｙ軸は誘導磁気Ｂを表している。本発明に係る組成材料について、ＢＨループの形状は、ｙ軸とＢ＝０でのＢＨループとの間の角度αが１°以下であり、実質的に正方形である点が重要である。磁化曲線が実質的に正方形であるために、誘導磁気Ｂは、安定的に、２つのディスクリートで安定な状態＋Ｂ₀及び−Ｂ₀の一つになる。その結果、この新規な組成材料は２進数情報を格納するのに好適である。また、本発明に係る組成材料は圧電特性も持っている。一般に、圧電材にかかる機械的な圧力が減少すると、圧電電圧が生起する。本発明では、組成材料にかかる機械的な圧力が、組成材料内の層平面に実質的に直角方向で減少すると、圧電電圧が前記層を横切って生起する。本発明では、機械的な圧力の変化は、組成材料の磁気状態の変化によって引き起こされる。図４（ａ）に図示の構造は本発明の圧電特性を示している。その作動についての説明は図４（ｂ）−（ｊ）に示されている。図４（ａ）において、構造１９０は本発明の組成材料の２つの層から構成されている。詳しくは、この構造は、第１のＦｅＣｒ層２００、第１のＳｅＳ層２１０、第１のＰｂＣｄＳｉ層２２０、第２のＰｂＣｄＳｉ層２４０、第２のＳｅＳ層２４０、第２のＦｅＣｒ層２５０から構成される。さらに、ワイヤ２６０が、上記層に平行に、この構造の中心を通っている。図４（ｂ）に示されているように、電流が図面ページに入る方向にワイヤに流されると、円Ｂrで示されているように矢印で示された時計回り方向に、ワイヤの周囲に実質的に環状の磁界が生起する。矢印２７０は、この外部磁界の下でのＦｅＣｒ層２００、２５０内の磁気双極子の方向を示している。図４（ｂ）に示されているように、この構造を、ワイヤ２６０に直交する垂直軸２６５について対称な２つの部分２７５、２８０に分割すれば、２７５、２８０の双極子配列は、図４（ｃ）において矢印２８２、２８４で示されたＮ極及びＳ極を有する同じ強度の２つの磁石に等しい。各矢印の長さは対応する磁石の誘導磁気Ｂの大きさを表している。各磁石のＳ極ＳとＮ極Ｎとの間の吸引力によって、蓄積媒体は、その構造の層の垂直方向に機械的に押圧される。誘導磁気Ｂ_rのＢＨループは図４（ｄ）に示されている。前述したように、ＢＨループは実質的に正方形で、２つのディスクリートで安定な磁気状態＋Ｂ₀と −Ｂ₀を示す。さらに、磁界は、＋Ｂ₀と−Ｂ₀との間の変換を生じさせる、磁界強度の大きさとして定義される臨界磁界強度Ｈcを有する。その結果、ＨがＨcよりも大きいければ、誘導磁気Ｂ_rは＋Ｂ₀値となる。Ｈが−Ｈcよりも小さいときは、Ｂ_rは−Ｂ₀ 値となる。当初、印加外部磁界の下で、磁気状態が、誘導磁気が＋Ｂ₀である図４（ｄ）の曲線上のポイント”ａ”であると仮定する。蓄積媒体の磁気状態を＋Ｂ₀から −Ｂ₀へ変更するために、ワイヤ２６０を通る電流が磁界強度Ｈを減少させるために小さくされる。電流がゼロのとき、磁気強度Ｈもゼロ（ＢＨループ上のポイント”ｂ”）となる。既述したように、強磁性特性のために、外部磁界がなくなっても、蓄積媒体の磁気状態はＢ₀のままである。すなわち、誘導磁気Ｂ₀で表される情報が保持される。電流の方向が逆転すると、磁界強度は減少し続ける。ポイント”ｃ”で誘導磁気ＢはＢ₀よりも小さいＢ_c値に到達する。このポイントで、図４（ｅ）に示されているように双極子モーメントは、双極子が反対方向に再配列を始めるために、減少し続ける。その結果、ＦｅＣｒ層２００、２５０の吸引力により層にかかる機械的な圧力は減少し続ける。層の圧力変化によって、圧電電圧が層を横切って垂直に生起する。Ｈ＝−Ｈ_c及び誘導磁気Ｂがゼロであるポイント”ｃ”、層にかかる圧力は、双極子が逆方向に配列されるために最小となる。このポイントで、誘起圧電電圧は、層の圧力変化が最大となるために、最大値に達する。Ｈが−Ｈ_c以下で減少し続けるにつれて、磁気状態はポイント”ｄ”からポイント”ｅ”へ変換し、次いで第２の安定状態Ｂ＝ −Ｂ₀に到達するポイント”ｆ”へ変換する。図４（ｆ）は、ポイント”ｆ”で磁極が逆転することを図示している。このように、ポイント”ｆ”で、層上の機械的圧力はその初期値へ戻り、圧電電圧を減少させる。さらに逆向きの電流を増加させても（ポイント”ｆ”から”ｇ”へ）双極子モーメントの大きさは増加せず、したがって、層の機械的な圧力は増加しない。図４（ｇ）は、Ｂ₀が−Ｂ₀に変化する間の、図４（ｄ）のＢＨループ上の幾つかのポイントに対応する圧電電圧を示している。図４（ｈ）では、電流パルスに応答して生起した圧電電圧が時間領域で図示されている。前記圧電電圧は一つの圧電電圧パルスであり、電流パルスの印加時点よりも遅延している。ワイヤに印可される電流パルスはＢ₀から−Ｂ₀へ変換するのに十分な強度−Ｉを有している。同様に、磁気状態−Ｂ₀からＢ₀への変換はマイナスの圧電電圧パルスを生起する。図４（ｄ）に図示されているように、Ｈcよりも大きい強度を持つ磁界を生起する電流が磁気状態間の変換のために必要である。しかしながら、Ｂを図４（ｅ）のポイント”ｃ”で示された値とする強度よりも小さい電流が印加されると、磁気状態は不安定なものとなる。この場合、誘導磁気ＢはＢ₀値（ポイント”ｂ ”）とＢ_c値（ポイント”ｃ”）との間を振動することになる。このような振動に応じて生じた圧電電圧パルスが図４（ｉ）に示されている。圧電電圧パルスの強度Ｖ₂は＋Ｂ₀から−Ｂ₀（図４（ｇ））への変換によって生じるパルス強度よりも小さい。図４（ｊ）はＢをＢ_c値とする電流パルスを示している。この電流に応じて生起した圧電電圧パルスが図の下部に示されている。陰影領域は２つの状態（Ｂ_c及び＋Ｂ₀）の間の振動を反映しており、オシロスコープ上で見ることができる。続いて説明されるように、揺乱を与えるが磁気状態の変更はもたらさない前記電流に応じて生起された圧電電圧が磁気的に格納された情報を読み出すために用いられる。図５（ａ）及び（ｂ）は、本発明の好適な実施例に係るメモリ装置２９０の部分断面図（非縮尺）及び上面図を示している。このメモリ装置は、シリコン平面基体３３０、その基体面上に形成された第１のアドレスライン３２０、前記基体の反対面に形成され第１ラインに直交する第２のアドレスライン３４０から構成される。本発明に係る材料層の第１のセット３１０及び第２のセット３５０は、基体の反対面にアドレスライン上に配置される。電極３００、３６０は、この組成材料の層３１０、３５０にそれぞれ接続される。第１及び第２のアドレスラインは幅約２μｍ、厚さ約１μｍの銀の帯線である。図示したように、隣接するアドレスラインの間隔は約９−２０μｍで、メモリ装置の要求密度に依存する。例えば、一つの実施例では、その間隔は９．５μｍであり、他の実施例では１９μｍである。それぞれのセットの材料層３１０、３５０は、２つのＦｅＣｒ層が最外側となるＳｉ基体上のアドレスライン３２０、３４０の一つの上に順番に形成されたＰｂ_0.80Ｃｄ_0.10Ｓｉ_0.10層、Ｓｅ_0.90Ｓ_0.10 層、及びＦｅ_0.76Ｃｒ_0.24層からなる。また、各層は好ましくは厚さが０．５μｍであり、したがって各セットは１．５μｍとなる。各層は、Ｂｉ、Ａｇ、Ｏ及びＮが均質に充填されている。好ましくは、基体は厚さが４０μｍであり、電極は１μｍ厚さの銀層である。本装置の製造は、まず、厚さ４０μｍシリコン平面基体の反対面に厚さ１μｍ金属（好ましくは銀）層を被覆することから始まる。あるいは、ＢａＦ₂のような別の材料でつくられた基体がＳｉ基体の代わりに使用されうる。被覆は、熱蒸発、電子線蒸発、スパッタリングのような通常の技術を用いて行われる。次いで、被覆銀層はフォトリソグラフィによりパターン化され、それぞれが約２μｍの幅となる１組の金属ストリップを形成するようにエッチングされる。Ｓｉ基体の一つの側の１組のストリップは他の側のストリップと直交する。前記基体の両側のストリップはクロスバー構造となっている。次いで、Ｐｂ_0.80Ｃｄ_0.10Ｓｉ_0. ₁₀ 、Ｓｅ_0.90Ｓ_0.10、及びＦｅ_0.76Ｃｒ_0.24が順に被覆される。被覆に先立ち、前記層の元素は、それぞれの必要な元素の適正量の粉末を混合することによりつくられる。各元素の粉末の量は、対応する層における元素の要求比率に一致している。例えば、Ｐｂ_0.80Ｃｄ_0.10Ｓｉ_0.10の被覆については、Ｐｂ、Ｃｄ及びＳｉ粉末の層は８０：１０：１０比で混合される。Ｐｂ、Ｃｄ及びＳｉが十分に混合された後、その混合物は、選択された被覆技術用の適切な材料ソースを形成するべく、加圧され、か焼される。Ｓｅ_0.90Ｓ_0.10及びＦｅ_0.76Ｃｒ_0.24の被覆ソース材料は、同様につくられる。Ｐｂ_0.80Ｃｄ_0.10Ｓｉ_0.10、Ｓｅ_0.90Ｓ_0.10及びＦｅ_0.76Ｃｒ_0.24層は、次いで、基体の両側に順に被覆される。この被覆は、周知の方法により実行される。例えば、好適な実施例では、プラズマスパッタリング技術が多層構造をつくるために用いられる。各層がスパッタリングにより被覆された後、その層の温度が約５００℃まで急速に上昇し（例えば、約１．５秒）、次いで、つぎの層の被覆のためにほぼ室温までに冷却される。通常行われているように、スパッタリングはＡｒガスを用いて真空内で行われる。既述したように、Ｐｂ_0.80Ｃｄ_0.10Ｓｉ_0.10、Ｓｅ_0.90Ｓ_0.10及びＦｅ_0.76 Ｃｒ_0.24層のそれぞれは厚みが０．５μｍであり、２つのＦｅＣｒ層が最外側にある基体の反対面に厚さ１．５μｍの２つの構造体が形成される。次いで、Ｂｉ、Ａｇ、Ｏ及びＮが、Ｂｉ₂Ｏ₃及びＡｇＮＯ₃を含有する高温電解液を用いた電解プロセスによって層に添加される。電解は、容器の底部に撹拌手段を持つステンレススティール容器内の純水を９７℃に加熱することにより行われる。添加粉末の重量比は、好ましくは、Ｂｉ₂Ｏ₃が４０％及びＡｇＮＯ₃が６０％である。これらの粉末の量は電解液中において所期の電流が得られるように調整される。粉末を添加した後、電解液は９７℃に維持され、均質な溶液を形成するように少なくとも１時間連続して撹拌される。電解プロセスに先立ち、基体の両側の全ての金属ストリップは単一の電極を形成するように接続される。次いで、基体は温度９７℃に維持された電解液中に浸され、継続して撹拌される。好ましくは、多数の基体が同時に電解液中に浸される。例えば、１００個の１ｃｍ×１ｃｍの基体が同時に処理される。この場合、全ての基体の金属ストリップは単一の電極に接続されるべきである。完全な電解プロセスは４５日要する。毎日、同じプロセスのサイクルが繰り返される。そのサイクルの最初の１０時間の間は、基体に＋６０Ｖの電圧が印加され、その後の１４時間は−６０Ｖの電圧が基体に印加される。ステンレススチールの容器はいつも接地電圧に保たれる。また、電解プロセスの間、１２時間毎に、容器内の基体群の位置は処理を均一にするために配置換えされる。前記プロセスの間中、電解液は継続的に撹拌される。前記プロセスの間中、電解液中の電流強度はモニターされる。図１２（ａ）は、前記プロセスの初めの４０日間の電流アンペアＩを図示している。日数が水平軸”ｔ”上に示されている。図１２（ｂ）は最後の５日間の電流Ｉの値を図示している。電流ＩはｍＡ単位である。４５日目の最後に、電極が基体から外され、基体は電解液から引き出される。この時点で、上述した元素のイオンは十分に多層構造体に浸透する。異なる実施例では、イオン注入技術がこれらの元素を多層構造体に導入するのに用いられることに留意すべきである。基体の両面上のこの組成材料は、その後、その表面が十分滑らかになるまで、研磨される。続いて、厚さ約１μｍの銀層が、電極３００、３６０を形成するべく各基体の表面に被覆される。この手順が終了すると、新規な２次元のメモリアレーが製造されたことになる。直交するアドレスライン３２０、３４０の各交差部近傍の領域がメモリセルとなる。より詳細には、図５（ａ）と図５（ｂ）に示されているように、Ｓｉ基体の低面上の１セットの金属ストリップが第１のセットのアドレスライン（Ｘライン）を形成し、基体の上面上の１セットの金属ストリップが第２のセットのアドレスライン（Ｙライン）を形成する。２つの電流Ｉ_i及びＩ_jが、それぞれＸラインのあるラインＸ_iに及びＹラインのあるＹ_jに同時に印加されると、Ｘ_i及びＹ_jの交差部のメモリ装置（ｉ、ｊ）が選択されることになる。電流Ｉ_i、Ｉ_jの強度及び極性を正しく選ぶことによって、情報がメモリ装置（ｉ，ｊ）に格納され、読み出される。このように、本発明に係るメモリ装置からなるメモリアレーはランダムアクセス可能である。一つのセル中に情報を格納するプロセスは図６（ａ）、６（ｂ）、７（ｃ）、７（ｂ）、８（ａ）、８（ｂ）、９（ａ）及び９（ｂ）、図１０及び図１１から明白である。図６（ａ）及び（ｂ）は本メモリ装置の単一セルの上面図である。直交するアドレスライン３２５、３４５は、図６（ａ）に図示のように、セルを４つの区画３７０、３７５、３８０及び３８５に区画する。後述するように、第１の情報ビットは区画３７０及び３８０に磁気的に格納され、第２ビットは区画３７５及び３８５に磁気的に格納される。簡明を期すために、第１の情報ビットが格納される区画３７０及び３８０は、まとめて担体”ａ”とされ、第２ビットが格納される区画３７５及び３８５はまとめて担体”ｂ”とされる。１ビットの情報をメモリ装置の一つの担体に格納するために、特定の強度と極性を有する２つの電流が第１及び第２のアドレスライン印加される。情報は、２つの電流を前記アドレスラインに印加し、上下部電極間に生じた圧電電圧を検知することにより取り出される。第１のアドレスラインに印加された電流はＩ_iとして表され、第２のアドレスラインに印加された電流はＩ_jとして表される。Ｉ_iとＩ_jの向きはアドレスラインに書き込まれた矢印で示されている。好適な実施例では、電流Ｉ_iとＩ_jは同じ強度Ｉ₀である。各電流は、矢印３９０及び３９５で示されているように、アドレスラインの周囲に誘導環状磁界を生起させる。各区画においてＩ_i及びＩ_jによって生じた磁界Ｂ_i及びＢ_jの方向は図６（ａ）及び（ｂ）に図示されている。ドット（・）は前記磁界が上向き方向であることを示し、クロス（×）は磁界が逆向きで下向きであることを示している。図６（ａ）に図示のように、区画４８５及び４７５（担体”ｂ”）において、Ｂ_i及びＢ_jは逆向きであり、これにより互いに打ち消しあう。このため、図６（ａ）に図示の電流は、担体”ｂ”内に格納された情報に影響を与えない。反対に、区画４７０及び４８０（担体”ａ”）では、磁界Ｂ_i及びＢ_jは同一方向に誘起される。その結果、これらの磁界は互いに強め合い、その結果、格納された情報を変更することが可能となる。このように、アドレスラインに印加される同じ極性で同じ強さの電流は、担体 ”ａ”の磁気状態だけに影響を及ぼし、これによりこの担体を選択することになる。同様に、２つの負のパルスも選択し、担体”ａ”中にデータを格納する。また、担体”ａ”を選択する電流の強度は、その合計の効果が担体”ｂ”中の磁気状態を変えない限り、等しくなくともよいことに留意すべきである。図６（ｂ）は担体”ｂ”を選択するプロセスを図示している。反対の極性Ｉ_i ＝＋Ｉ₀及びＩ_j＝−Ｉ₀を有する電流が第１及び第２のアドレスラインにそれぞれ印加される。上述したドットとクロスを用いて示すように、担体”ａ”において、この電流によって生じた磁界は、その磁気状態に影響を及ぼさずに互いに打ち消し合う。しかしながら、担体 ”ｂ”においては上記電流によって生じた磁界は互いに強め合い、その結果担体 ”ｂ”が選択される。同様に、２つのアドレスラインに印加された電流Ｉ_i＝−Ｉ₀及びＩ_i＝＋Ｉ₀も担体”ｂ”を選択する。このように、同じ強さであるが極性が反対の２つの電流は、情報を格納及び読み出す際に担体”ｂ”を選択する。情報を格納するために、合計された２つの電流の強さは、磁気状態Ｂ₀及び− Ｂ₀間の一つの担体を磁化するのに十分大きなものとすべきである。さらに、合計された２つの電流の強さは、単一の電流だけで一つの担体の磁気状態を変えることができない程度に十分小さくすべきである。メモリアレーにおいて、一つの担体だけが一つのアドレスライン上の信号によって選択されることを保証することが肝要である。情報を読み出すために、合計された２つの電流の強さは、誘起磁界が担体の磁化状態を変えるほど強くない程度に、小さくすべきである。しかしながら、合計強度は、担体の磁気状態を乱す程度とし、これにより蓄積媒体を横切って圧電電圧が生起される。上述したように、この圧電電圧の方向は、その担体内に格納された２進数データを表している。図７（ａ）は、図示のように、２つのアドレスライン上の同期電流パルスを用いて、担体”ａ”中に２進数”１”を書き込むプロセスを示している。最初、アレーの全てのセルは、−Ｂ₀の誘導磁気に対応する”０”状態にあるものと仮定される。２進数”１”を書き込むために、２つの同期電流パルスＩ_i＝＋２０μＡ及びＩ_j＝＋２０μＡが２つのアドレスラインにそれぞれ印加される。これにより、組成材料のＦｅＣｒ層を磁化する磁界Ｈが生起される。これらの層の誘導磁気Ｂaは、矢印を有する閉ループとして図７（ａ）に示されている。既述の寸法を有する図５の構造に関し、２つのディスクリートな状態間の変換に要する臨界磁界強度Ｈ_cを生起するのに必要な強度の臨界電流Ｉ_cは、ほぼ３５μＡである。２つのパルスが同期するセルでは、２つの＋２０μＡの電流が、４０μＡを印加することにより生起されることになる磁界Ｈをつくりだす。この電流はＩcよりも大きいために、誘導磁気はＢ₀ になり、その結果、２進数”１”が格納される。前述したように、パルスが閉じた後も、セルＢaにおける誘導磁気はＢ₀に等しいままで、その結果、２進数”１ ”は担体”ａ”中に保持される。図７（ｂ）に示されているように、担体”ａ”に２進数”０”を格納するために、２つの同期電流パルスＩ_i＝−２０μＡ及びＩ_j＝＋２０μＡが２つのアドレスラインにそれぞれ印加される。これらの電流の合計は−Ｉ_cよりも小さい−４０μＡであるために、この電流パルスは磁気状態を＋Ｂ₀から−Ｂ₀に変える。＋Ｂ₀と−Ｂ₀との間の変換は、この電流パルスの印加時からΔｔの遅れで、第１及び第２の電極間に圧電電圧パルスを生起させる。圧電パルスは、＋Ｂ₀から −Ｂ₀への変換では正であり、−Ｂ₀から＋Ｂ₀への変換では負となる。磁気状態が変わらなければ、圧電パルスは生じない。したがって、生起圧電電圧パルスは、１ビットの２進数データが格納されていることを証明するために用いられる。メモリの担体”ａ”中に格納された情報を読み出すために、２つの同期電流パルスＩ_i＝−１５μＡ及びＩ_j＝−１５μＡがアドレスラインに印加される。臨界電流はＩ_c＝−３５μＡのために、これらの電流の合計−３０μＡでは磁気状態を＋Ｂ₀から−Ｂ₀に変更することができない。しかしながら、この電流は、変換させることはないが、磁気状態を乱すのに十分である。図８（ａ）に図示のように、２進数”１”が担体に格納されていると仮定すると、印加電流パルスはＢ_a を、磁化曲線上の”ａ”のようなポイントに対応する値から同曲線上のポイント ”ｂ”に対応する値まで変化させる。先に説明したセルの圧電特性のために、この誘導磁気における変化は、約＋１５μＶの正の圧電電圧を生起し、”１”がその担体中に格納されていることを示すものである。 ”０”が担体”ａ”中に格納されたならば、印可電流パルスはＢaを、曲線上のポイント”ｃ”に対応する値からポイント”ｄ”に対応する値に変化させる。しかしながら、この場合、担体”ａ”の誘導磁気はＢ_a＝−Ｂ₀のままであり、その結果、圧電電圧は全く生起せず、”０”が格納されていることを示している。この装置に千種期された情報は、ＩがＩ_cよりも小さいため、読み出しプロセスの間変わらない。このデータ読み出しプロセスは、図８（ｂ）の時間域で図示されている。圧電電圧パルスと同期電流パルスとの間の遅れはほぼ０．７５ｎｓである。担体”ｂ”についてのデータの格納及び読み出しは同様である。図９（ａ）に図示のように、２つの同期電流パルスＩ_i＝−２０μＡ及びＩ_i＝＋２０μＡがアドレスラインに印加され、担体”ｂ”に”１”を格納する。上述したように、この電流パルスは担体”ａ”に影響を及ぼさない。パルスが同期するポイントで磁界が誘起され、これは４０μＡの電流によって誘起される磁界に等しい。これはＩ_c＝３５μＡよりも大きいために、”１”が担体”ｂ”に格納される。図１０（ｂ）に示されているように、電流パルスＩ_i＝＋２０μＡ及びＩ_j＝−２０μＡが担体”ｂ”に”０”を格納するために印加される。担体”ｂ”における”１”から”０”への変換により、Δｔの時間遅れをもって電極間に負の圧電電圧パルスが生起し、”０”から”１”への変換によって、正の圧電電圧パルスが生起する。状態が変わらなければ、圧電電圧は全く生じない。担体”ｂ”中に格納されたデータは、担体”ａ”に関連して説明した同様な方法で読み出される。図１０に図示のように、担体”ｂ”中に格納されたデータを読み出すために、２つの同期電流パルスＩ_i＝＋１５μＡ及びＩ_i＝−１５μＡが印加される。これらのパルスの合計は、担体”ｂ”の磁気状態を変えるほど大きくはない。”０”が格納されていれば、電流パルスは担体”ｂ”の誘導磁気Ｂ_b を変えることはなく、電極間に圧電電圧は全く生じない。”１”が格納されていれば、印可電流パルスは磁気状態Ｂ_b＝Ｂ₀を乱すが、それを変更することはなく、Δｔの遅れで正の圧電電圧パルスを生起する。このように、担体”ｂ”では、いかなる圧電電圧パルスも”０”が格納されていることを示すものではなく、正の圧電電圧パルスが”１”が格納されていることを示す。図１１は、このメモリ装置の担体”ａ”及び”ｂ”にデータを格納及び読み出すための上記した方法をまとめたものである。本発明のメモリ装置から情報を格納及び読み出すために他の方法も利用しうる。例えば、２つの同期電流Ｉ_i＝＋１５μＡ及びＩ_i＝＋１５μＡが担体”ａ”から情報を読み出すために用いられ得る。同様に、２つの同期電流Ｉ_i＝−１５μ Ａ及びＩ_i＝＋１５μＡが担体”ｂ”から情報を読み出すために用いられ得る。例えば、担体”ａ”に”１”を書き込む２つの同期電流パルスＩ_i＝＋２０μＡ及びＩ_j＝＋２０μＡが印加され、これらのパルスに応じて生起した圧電電圧が直前の格納データを認識し、それにより担体”ａ”からデータを消去可能に読み出す。本発明のメモリ装置の長所の一つは、従来の非揮発性の磁気メモリ装置に比較して低消費電力であることである。すなわち、この装置に用いられた蓄積媒体は、駆動電流により生じた磁界に対し高感度であるために、各ラインで約２０μＡという比較的小さな駆動電流で”０”と”１”間の変換が迅速に行われる。その結果、データを格納及び読み出すための消費電力が小さいのである。一つの実施例において、読み出しにほぼ３．４×１０^-10ｗ、１ビットの装置への格納にほぼ６×１０^-10ｗ消費する。検知電極間に生じた圧電電圧としての情報の読み出しは、本質的に従来の磁気メモリ装置におけるような生起誘起圧電電圧よりも高速である。通常、電流パルスと対応する圧電電圧間の遅れはナノ秒以下のオーダーである。”１”と”０”間の変換は通常２、３ナノ秒である。このように、ランダムアクセス可能で、非揮発性で、スタティックに作動するメモリ装置が述べられてきた。このメモリ装置は、高速作動、低消費電力の装置を提供し、かつ、高密度に情報を格納できる。下記の特許請求の範囲は全ての等価な構造物及び方法をカバーするものと解される。本発明は、上述の開示例に限定されるものではなく、下記の特許請求の範囲によってのみ定められる。

───────────────────────────────────────────────────── 【要約の続き】

Claims

【特許請求の範囲】１．組成がＭ_(1-x-y)Ｃｄ_xＲ_yであって、そこではＭがＰｂ、Ｚｎ及びＴｅからなるグループから選択された一つの元素であり、ＲがＳｉ及びＧｅからなるグループから選択された一つの元素であり、ｘ及びｙは０≦ｘ≦１、０≦ｙ≦１及び０≦（ｘ＋ｙ）≦１の範囲の値をとる第１の材料層；前記第１の層上に形成され、ｚが０≦ｚ≦１の範囲の値をとる第２のＳｅ_(1-z) Ｓ_z層；前記第２の層上に形成され、ｗが０≦ｗ≦１の範囲の値をとる第３のＦｅ_(1-w)Ｃｒ_w層；からなる組成材料。２．第１の層が、Ｂｉ、Ｏ、Ｎ及びＡｇ、Ａｕ、Ｐｔ及びＣｕからなるグループから選択された一つの元素の内の少なくとも一つの元素を含有する請求項１の組成材料。３．第２の層が、Ｂｉ、Ｏ、Ｎ及びＡｇ、Ａｕ、Ｐｔ及びＣｕからなるグループから選択された一つの元素の内の少なくとも一つの元素を含有する請求項２の組成材料。４．第３の層が、Ｂｉ、Ｏ、Ｎ及びＡｇ、Ａｕ、Ｐｔ及びＣｕからなるグループから選択された一つの元素の内の少なくとも一つの元素を含有する請求項３の組成材料。５．ｘ値が０．０９≦ｘ≦０．１１の範囲である請求項１の組成材料。６．ｙ値が０．０９≦ｙ≦０．１１の範囲である請求項５の組成材料。７．ｚ値が０．０９≦Ｚ≦０．１１の範囲である請求項６の組成材料。８．ｗ値が０．１８≦ｗ≦０．３０の範囲である請求項７の組成材料。９．ｗ値が０．２２≦ｗ≦０．２６の範囲である請求項８の組成材料。 10．ｘ値がほぼ０．１０である請求項１の組成材料。 11．ｙ値がほぼ０．１０である請求項１０の組成材料。 12．ｚ値がほぼ０．１０である請求項１１の組成材料。 13．ｗ値がほぼ０．２４である請求項１２の組成材料。 14．第１の層の厚さがほぼ０．５μｍである請求項１３の組成材料。 15．第２の層の厚さがほぼ０．５μｍである請求項１４の組成材料。 16．第３の層の厚さがほぼ０．５μｍである請求項１５の組成材料。 17．組成がＭ_(1-x-y)Ｃｄ_xＲ_yであって、そこではＭがＰｂ、Ｚｎ及びＴｅからなるグループから選択された一つの元素であり、ＲがＳｉ及びＧｅからなるグループから選択された一つの元素であり、ｘ及びｙは０≦ｘ≦１、０≦ｙ≦１及び０≦（ｘ＋ｙ）≦１の範囲の値をとる第１の材料層；前記第１の層上に、Ｚが０≦ｚ≦１の範囲の値をとる第２のＳｅ_(1-z)Ｓ_z層を形成し；前記第２の層上に、ｗが０≦ｗ≦１の範囲の値をとる第３のＦｅ_(1-w)Ｃｒ_w層を形成するステップからなる強磁性で、電気光学的でかつ圧電特性を有する組成材料を製造する方法。 18．Ｂｉ、Ｏ、Ｎ及びＡｇ、Ａｕ、Ｐｔ及びＣｕからなるグループから選択された一つの元素の内の少なくとも一つの元素を、第１、第２及び第３の層に添加するステップをさらに含む請求項１７の方法。 19．Ｂｉ、Ｏ、ＮあるいはＡｇの内の少なくとも一つの元素を、第１、第２及び第３の層に添加するステップをさらに含む請求項１７の方法。 20．Ｂｉ、Ｏ、Ｎ、Ａｇの内の少なくとも一つの元素を添加するステップは、前記組成材料をＢｉ₂Ｏ₃及びＡｇＮＯ₃を含有する電解液中に浸し、電解を実行することからなる請求項１９の方法。 21．電解液はＡｇＮＯ₃で飽和されている請求項２０の方法。 22．電解液を連続的に撹拌するステップをさらに含む接続装置２０の方法。 23．電解液を加熱するステップをさらに含む請求項２２の方法。 24．電解液をほぼ９７℃に維持するステップをさらに含む請求項２３の方法。 25．前記電解に関し、前記組成材料に負の電圧を印加するステップをさらに含む請求項２０の方法。 26．前記電解に関し、前記組成材料に正及び負の電圧を交互に印加するステップをさらに含む請求項２０の方法。 27．２４時間の間に、負の電圧がほぼ１４時間印加され、正の電圧がほぼ１０時間印加される請求項２６の方法。 28．電解がほぼ４５日間にわたって行われる請求項２０の方法。 29．ｘ値が０．０９≦ｘ≦０．１１の範囲である請求項１７の方法。 30．ｙ値が０．０９≦ｙ≦０．１１の範囲である請求項２９の方法。 31．ｚ値が０．０９≦ｚ≦０．１１の範囲である請求項３０の方法。 32．ｗ値が０．２２≦ｗ≦０．２６の範囲である請求項３１の方法。 33．ｘ値がほぼ０．１０である請求項１７の方法。 34．ｙ値がほぼ０．１０である請求項３３の方法。 35．ｚ値がほぼ０．１０である請求項３４の方法。 36．ｗ値がほぼ０．２４である請求項３５の方法。 37．第１及び第２の面をもつ基体；前記基体の第１の面上に形成された第１のアドレスライン；前記基体第２の面上に形成された第２のアドレスライン；第１のアドレスライン及び第１の面上に形成された強磁性で圧電特性を有する第１の組成材料；及び第２のアドレスライン及び第２の面上に形成された強磁性で圧電特性を有する第２の組成材料；からなる非揮発性でランダムアクセス可能なメモリ装置。 38．第２のアドレスラインが第１のアドレスラインにほぼ直交する請求項３７の装置。 39．さらに、第１の電極が第１の組成材料上に形成され；及び第２の電極が第２の組成材料上に形成された請求項３７の装置。 40．第１及び第２の組成材料は、ほぼ同一である請求項３７の装置。 41．第１及び第２の組成材料の各々は３つの連続して形成された層からなり、その最外部の層は強磁性の性質をもつ請求項４０の装置。 42．第１及び第２の組成材料の各々は、ｘ、ｙ、ｚ及びｗが０≦ｘ≦１、０≦ｙ ≦１、０≦（ｘ＋ｙ）≦１、０≦ｚ≦１及び０≦ｗ≦１の範囲の値であり、ＭがＰｂ、Ｚｎ及びＴｅからなるグループから選択された一つの元素であり、ＲがＳｉ及びＧｅからなるグループから選択された一つの元素であるＭ_(1-x-y)Ｃｄ_xＲ_y 層と、Ｆｅ_(1-w)Ｃｒ_w層との間に介装されたＳｅ_(1-z)Ｓ_z層からなる請求項４１の装置。 43．Ｐｂ_(1-x-y)Ｃｄ_xＳｉ_y、Ｓｅ_(1-z)Ｓ_z及びＦｅ_(1-w)Ｃｒ_w層の各々がＢｉ、Ｏ、Ｎ及びＡｇ、Ａｕ、Ｐｔ及びＣｕからなるグループから選択された一つの元素の内の少なくとも一つの元素を含有する請求項４２の装置。 44．ｘ、ｙ、ｚ及びｗが０．０９≦ｘ≦０．１１、０．０９≦ｙ≦０．１１、０．０９≦ｚ≦０．１１及び０．１８≦ｗ≦０．３０の範囲の値である請求項４３の装置。 45．ｗ値が０．２２≦ｗ≦０．２６の範囲である請求項４４の装置。 46．ｘ値がほぼ０．１０、ｙ値がほぼ０．１０、ｚ値がほぼ０．１０及びｗ値がほぼ０．２４である請求項４４の装置。 47．基体が絶縁体である請求項４１の装置。 48．基体がシリコン基体である請求項４１の装置。 49．基体がＢａＦ2基体である請求項４１の装置。 50．第１及び第２のアドレスラインが導電材からつくられる請求項４１の装置。 51．前記導電材が銀である請求項５０の装置。 52．アドレスラインが、幅がほぼ２μｍで厚さがほぼ１μｍの金属ストリップである請求項５１の装置。 53．基体の第１の面上に第１のアドレスラインを形成し；前記基体第２の面上に第２のアドレスラインを形成し；第１のアドレスライン及び第１の面上に強磁性で圧電特性を有する第１の組成材料を形成し；第２のアドレスライン及び第２の面上に強磁性で圧電特性を有する第２の組成材料を形成するステップからなる非揮発性でランダムアクセス可能なメモリ装置を製造する方法。 54．第１の組成材料上に第１の電極を形成し；及び第２の組成材料上に第２の電極を形成するステップをさらに含む請求項５３の方法。 55．第２のアドレスラインは第１のアドレスラインにほぼ直交する請求項５３の方法。 56．第１及び第２の組成材料の各々を形成するステップが；ＭがＰｂ、Ｚｎ及びＴｅからなるグループから選択された一つの元素であり、ＲがＳｉ及びＧｅからなるグループから選択された一つの元素であり、ｘ及びｙは０≦ｘ≦１、０≦ｙ≦１及び０≦（ｘ＋ｙ）≦１の範囲の値をとるＭ_(1-x-y)Ｃｄ_xＲ_yを有する第１の材料層を形成し；前記第１の層上に、ｚが０≦ｚ≦１の範囲の値をとる第２のＳｅ_(1-z)Ｓ_z層を形成し；前記第２の層上に、ｗが０≦ｗ≦１の範囲の値をとる第３のＦｅ_(1-w)Ｃｒ_w層を形成するステップをさらに含む請求項５３の方法。 57．ｘ、ｙ、ｚ及びｗが０．０９≦ｘ≦０．１１、０．０９≦ｙ ≦０．１１、０．０９≦ｚ≦０．１１及び０．２２≦ｗ≦０．２６の範囲の値である請求項５６の方法。 58．ｘ値がほぼ０．１０、ｙ値がほぼ０．１０、ｚ値がほぼ０．１０及びｗ値がほぼ０．２４である請求項５７の方法。 59．アドレスラインを形成するステップが基体の面上に導電材を被覆し、導電層をエッチングすることからなる請求項５６の方法。 60．２進数データの第１のビットを格納セルに格納するために、同じ極性の２つの電流を第１及び第２のアドレスラインに印加し；そして２進数データの第２のビットを格納セルに格納するために、反対の極性の２つの電流を第１及び第２のアドレスラインに印加するステップからなる；２進数データの２つの独立したビットを非揮発性でランダムアクセス可能なメモリの単一の格納セルに格納し、各セルは第１及び第２のアドレスラインによってアドレス可能である格納方法。 61．第１のデータビットを格納するために印加される電流はほぼ同じ強度である請求項６０の方法。 62．第２のデータビットを格納するために印加される電流はほぼ同じ強度である請求項６１の方法。 63．第１及び第２のデータビットを格納するために印加される電流は、単一の電流では格納データの２進数値を変えるほどではない強度とされる請求項６２の方法。 64．第１のデータビットを格納するために印加される各電流はほぼ２０μＡである請求項６３の方法。 65．第２のデータビットを格納するために印加される各電流はほぼ２０μＡである請求項６４の方法。 66．前記セル中に格納された２進数データを示す圧電電圧を検知するステップをさらに含む請求項６２の方法。 67．第１のデータビットを格納するために２つの電流を印加するステップは、第１及び第２のアドレスラインに第１の極性と同じ強度の２つの電流をそれぞれに印加することにより第１の２進数値を格納し、そして、第１及び第２のアドレスラインに前記第１の極性とは反対の第２の極性で同じ強度の２つの電流をそれぞれに印加することにより第２の２進数値を格納することを含む請求項６０の方法。 68．第１のデータビットを格納するための２つの電流は、同じ極性を有する２つの同期した電流パルスとして印加される請求項６７の方法。 69．第２のデータビットを格納するために２つの電流を印加するステップは、第１及び第２のアドレスラインに第１及び第２の極性で同じ強度の２つの電流をそれぞれに印加することにより第１の２進数値を格納し、そして、第１及び第２のアドレスラインに前記第２及び第１の極性で同じ強度の２つの電流をそれぞれに印加することにより第２の２進数値を格納することを含む請求項６７の方法。 70．第２のデータビットを格納するための２つの電流は、反対の極性を有する２つの同期した電流パルスとして印加される請求項６９の方法。 71．第１のデータビットを読み出すために、同じ極性の２つの電流をそれぞれ第１及び第２のアドレスラインに印加し、そこでは前記電流の強度はほぼ同じであり、その電流の合計強度は格納データの２進数値を変えるほど強くはなく；そして第２のデータビットを読み出すために、反対の極性の２つの電流をそれぞれ第１及び第２のアドレスラインに印加し、そこでは前記電流の強度はほぼ同じであり、その電流の合計強度は格納データの２進数値を変えるほどの強さではないステップからなる；非揮発性でランダムアクセス可能なメモリの単一の格納セルに格納された２つの独立したデータビットを読み出す方法であって、各セルは第１及び第２のアドレスラインによってアドレス可能である読み出し方法。 72．印加電流に応じて生起する圧電電圧を検知するステップをさらに含む請求項７１の方法。 73．第１あるいは第２のデータビットを読み出すために印加される２つの電流の強度はほぼ１５μＡである請求項７２の方法。 74．第１のデータビットを読み出すための２つの電流は、同じ強度及び極性の２つの同期した電流パルスとして印加される請求項７２の方法。 75．第２のデータビットを読み出すための２つの電流は、同じ強度及び反対の極性の２つの同期した電流パルスとして印加される請求項７４の方法。