JPH084235B2 - 周波数制御装置 - Google Patents

周波数制御装置

Info

Publication number
JPH084235B2
JPH084235B2 JP5098549A JP9854993A JPH084235B2 JP H084235 B2 JPH084235 B2 JP H084235B2 JP 5098549 A JP5098549 A JP 5098549A JP 9854993 A JP9854993 A JP 9854993A JP H084235 B2 JPH084235 B2 JP H084235B2
Authority
JP
Japan
Prior art keywords
output
frequency
circuit
signal
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5098549A
Other languages
English (en)
Other versions
JPH06291686A (ja
Inventor
弘美 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5098549A priority Critical patent/JPH084235B2/ja
Priority to US08/220,024 priority patent/US5701602A/en
Publication of JPH06291686A publication Critical patent/JPH06291686A/ja
Publication of JPH084235B2 publication Critical patent/JPH084235B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/12—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Radio Relay Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Transmitters (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は周波数制御装置に関し、
特に衛星通信地球局用の周波数制御装置に関する。
【０００２】
【従来の技術】一般に、この種の周波数制御装置として
は、ミキサを利用して周波数制御を行うものが知られて
いる（例えば、特開平２―２４６５６５号公報）。
【０００３】すなわち、従来の周波数制御装置は、図３
に示されているように、入力端子に印加されたパイロッ
ト信号をミキサ２により周波数変換して出力端子に送出
する構成であった。
【０００４】また、ミキサ２の出力は分配器１により分
配され、位相比較器３において基準発振器４の出力信号
と位相比較されていた。そして、その位相誤差である位
相誤差電圧がＡ／Ｄ変換器５においてアナログ―ディジ
タル変換された後、制御器６内の積分回路で積分処理が
行われていた。さらに、その積分結果はＤ／Ａ変換器７
においてディジタル―アナログ変換された後、制御電圧
としてＶＣＸＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅ
ｄ Ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ）８に入力
される。ＶＣＸＯ８からは、その制御電圧に比例した周
波数の信号が出力され、ミキサ２に印加されていた。
【０００５】かかる構成によれば、位相比較器３，基準
発振器４，Ａ／Ｄ変換器５，制御器６，Ｄ／Ａ変換器７
及びＶＣＸＯ８によりＰＬＬ回路が形成され、ＶＣＸＯ
８の発振周波数の変化がミキサ２の出力の周波数を変化
させ、位相比較器３の位相誤差電圧が最小になるように
連続的な動作が行われていた。
【０００６】この従来の周波数制御装置においては、同
期検出器９が設けられており、位相誤差電圧が零である
か否か、すなわちＰＬＬ回路がロック状態であるか否か
が検出されていた。装置電源のオン直後やパイロット信
号の入力断時等のロック状態でないとき（アンロック状
態）には、その旨を示す信号が同期検出器９から制御器
６に入力され、制御器６ではパイロット信号補捉のため
にＤ／Ａ変換器７への出力データを連続的に変化される
ように動作が行われていた。
【０００７】ＰＬＬ回路がアンロック状態からロック状
態に変化するまでの動作について図３及び図４を参照し
て説明する。
【０００８】図３に示されているように、位相比較器３
へ入力される信号をｆV 、基準発振器４の発振出力をｆ
R とする。ここで、図４を参照すると、入力信号ｆV が
発振出力ｆR より遅れている場合（）には、その位相
差に応じた波高及びパルス幅を有する出力ＰＤが位相比
較器３から出力される。出力ＰＤはＡ／Ｄ変換器５にお
いてディジタル値に変換された後に制御器６に入力され
る。
【０００９】また、入力信号ｆV と発振出力ｆR との位
相差に応じたパルス幅を有する信号ＬＤが同期検出器９
に入力される。
【００１０】同期検出器９は信号ＬＤを積分し、その積
分値が予め設定されたスレッショルドレベルより大きい
場合はアンロック状態と判定し、小さい場合はロック状
態と判定し、その結果を制御器６へ出力する。このの
場合及びの場合は共にアンロック状態と判定されるた
め、制御器６からの出力データは連続的に変化すること
となる。
【００１１】次に、の場合のように、入力信号ｆV が
発振出力ｆR より進んでいる場合は、その位相差に応じ
た波高及びパルス幅を有する出力ＰＤが位相比較器３か
ら出力されるが、この場合は位相が進んでいるために反
転された波形となっている。
【００１２】また、入力信号ｆV と発振出力ｆR との位
相差に応じたパルス幅を有する信号ＬＤが同期検出器９
に入力される。
【００１３】そして、の場合のように、入力信号ｆV
と発振出力ｆR との位相が一致している場合は、出力Ｐ
Ｄ及び信号ＬＤの両パルス幅は零に近い値となるため、
同期検出器９ではロック状態と判定し、その結果として
制御器６からＤ／Ａ変換器７への出力データは安定した
値となる。
【００１４】以上のように、ＰＬＬ回路がアンロック状
態のときには、Ｄ／Ａ変換器７の出力、すなわちＶＣＸ
Ｏ８の発振周波数を変化せしめてロック状態になるよう
に制御が行われるのである。
【００１５】
【発明が解決しようとする課題】上述した従来の周波数
制御装置は、電源オン直後のパイロット信号の初期補捉
時又は正常動作中のパイロット信号の喪失による再補捉
時に、出力端子から出力されるメイン信号の周波数を補
捉のために急激に周波数を変化させるため、通信回線を
維持できないという重大な欠点がある。
【００１６】本発明は上述した従来の欠点を解決するた
めになされたものであり、その目的はパイロット信号の
補捉時において通信回線を維持することのできる周波数
制御装置を提供することである。
【００１７】
【課題を解決するための手段】本発明による周波数制御
装置は、自回路がロック状態になっているとき入力信号
と位相同期した信号を送出するＰＬＬ回路と、前記ＰＬ
Ｌ回路の出力データに応じて前記入力信号の周波数変換
を行う周波数変換手段と、前記ＰＬＬ回路がロック状態
からアンロック状態になったとき前記出力データの代り
に該ＰＬＬ回路のロック状態における出力データを送出
するデータ送出手段とを有することを特徴とする。
【００１８】
【実施例】次に、本発明について図面を参照して説明す
る。
【００１９】図１は本発明による周波数制御装置の一実
施例の構成を示すブロック図であるり、図３と同等部分
は同一符号により示されている。図において、本発明の
一実施例による周波数制御装置は、従来の装置と異な
り、パイロット信号を補捉するためのＰＬＬ回路と周波
数変換を行う回路とが別々になっている構成である。
【００２０】すなわち、ミキサ２，位相比較器３，基準
発振器４，制御器６１及びＶＣＸＯ８等により構成され
るＰＬＬ回路によりパイロット信号の補捉が行われ、制
御器６１，Ｄ／Ａ変換器７１，ＶＣＸＯ８１及びミキサ
２１により周波数変換が行われるのである。
【００２１】また、制御器６１は、パイロット信号の初
期補捉動作時に所定のデータをＤ／Ａ変換器７１に対し
て送出する機能及びパイロット信号の喪失により再補捉
時に喪失直前のデータをホールド（保持）してＤ／Ａ変
換器７１に対して送出する機能を有する。これらの機能
を有する制御器６１の内部構成例について図２を参照し
て説明する。
【００２２】図２において、本実施例の周波数制御装置
における制御器６１は、Ａ／Ｄ変換器５からのデータ５
０の積分処理を行う積分回路６１０と、この積分出力と
掃引発振回路６１３の出力とを択一的に送出するセレク
タ６１１と、積分回路６１０の積分出力をさらに積分す
る積分回路６１４とを含んで構成されている。
【００２３】また、制御器６１は積分回路６１４の出力
とフリップフロップ（ＦＦ）回路６１５の出力とを択一
的に送出するセレクタ６１２と、ＦＦ回路６１５及びセ
レクタ６１２に対して装置電源オン時にワンショットパ
ルスを与えるワンショット回路６１７と、セレクタ６１
２の出力をホールドするためのＦＦ回路６１６とを含ん
で構成されている。
【００２４】かかる構成において、装置電源オン直後に
は、電源オン信号に応答してワンショット回路６１７か
ら一定幅のワンショットパルスが送出される。これによ
り、ＦＦ回路６１５に所定のデータがロードされると共
に、その出力がセレクタ６１２において選択され出力さ
れる。そして、ＦＦ回路６１６に入力されて保持され、
データ７１１として出力される。なお、両ＦＦ回路６１
５及び６１６には図示せぬクロック信号が入力されてい
るものとする。
【００２５】また、このときＰＬＬ回路はロック状態で
ないため同期検出器９からの出力９０はロック状態でな
い旨を示す。よって、掃引発振回路６１３からは連続し
て値が変化するデータが送出されると共に、そのデータ
がセレクタ６１１において選択されＤ／Ａ変換器７への
データ７１０として出力される。
【００２６】以上により、装置電源オン直後は、データ
７１０がＤ／Ａ変換器７へ入力されてＰＬＬ回路を構成
しパイロット信号の補捉が行われる。それと共に、ＦＦ
回路６１６の保持出力データ７１１がＤ／Ａ変換器７１
に入力されて周波数変換のための信号が送出され、通信
回線が維持される。
【００２７】なお、ＦＦ回路６１６の保持データは、上
述したようにＦＦ回路６１５にロードされたデータであ
るが、その値は例えばＤ／Ａ変換器７１における変換デ
ータ幅の中間値のデータとしておけば良い。
【００２８】一方、一旦ロック状態になった後、パイロ
ット信号が喪失した場合は、以下のような動作となる。
【００２９】ＰＬＬ回路がロック状態にある場合は、積
分回路６１０の積分出力がセレクタ６１１において選択
されデータ７１０として送出されると共に、積分回路６
１４でさらに積分された後セレクタ６１２において選択
されＦＦ回路６１６に一旦保持されてデータ７１１とし
て送出される。このロック状態においてパイロット信号
が喪失しアンロック状態になると、その状態が同期検出
器９において検出され、出力９０のレベルが変化する。
これにより、ＦＦ回路６１６のデータ７１１がそのまま
保持されロック状態におけるデータが出力されたままに
なる。
【００３０】また、掃引発振回路６１３からは連続して
値が変化するデータが送出され、セレクタ６１１におい
て選択されデータ７１０として出力される。
【００３１】よって、データ７１１がＤ／Ａ変換器７１
に入力されて周波数変換のための信号が送出され、通信
回線が維持されると共に、掃引発振回路６１３からのデ
ータがデータ７１０としてＤ／Ａ変換器７へ入力されて
ＰＬＬ回路を構成しパイロット信号の補捉が行われるの
である。パイロット信号が補捉されロック状態になった
ときは、その状態が同期検出器９において検出され、出
力９０のレベルが変化し、ＦＦ回路６１６のホールド状
態も解除されると共に、セレクタ６１１も切換わる。
【００３２】なお、積分回路６１４における時定数は、
積分回路６１０のそれよりも大であるものとする。積分
回路６１４の積分出力を再度積分して遅延させることに
より、Ｄ／Ａ変換器７１に入力されるデータ７１１の変
化速度を遅くして後段に接続される復調器に影響を与え
ないようにしているのである。
【００３３】図１に戻り、かかる構成とされた本実施例
の周波数制御装置において、パイロット信号は入力端子
から入力され分配器１により二分岐される。分岐された
一方の出力信号はミキサ２に入力されて周波数変換され
る。そのミキサ２の出力信号と基準信号発振器４の出力
信号とが位相比較器３に入力され両者の位相誤差に比例
した位相誤差電圧に変換される。その位相誤差電圧はＡ
／Ｄ変換器５によりディジタル値に変換されそのディジ
タル値は制御器６１に入力される。
【００３４】制御器６１では積分処理が行われ、その結
果がＤ／Ａ変換器７に出力され制御電圧に変換される。
その制御電圧はＶＣＸＯ８に入力され、その制御電圧レ
ベルに比例した周波数の信号がミキサ２に入力される。
すると、ＶＣＸＯ８の周波数の変化がミキサ２の出力の
周波数を変化させ、位相比較器３の位相誤差電圧が最小
になるように連続的に動作する。この一連の動作がパイ
ロット信号の補捉処理になる。
【００３５】分配器１により二分岐したもう一方の出力
電圧はミキサ２１に入力されて周波数変換され出力端子
から出力される。上述のパイロット信号の補捉処理の完
了後、制御器６１はＤ／Ａ変換器７に出力しているディ
ジタル値と等しい値をＤ／Ａ変換器７１に出力して制御
電圧に変換する。その制御電圧はＶＣＸＯ８１に入力さ
れ制御電圧に比例した周波数の信号がミキサ２１に入力
される。ＶＣＸＯ８１の発振周波数の変化がミキサ２１
の出力の周波数を変化させ、これにより所要の周波数制
御が行われる。
【００３６】なお、ここで、Ｄ／Ａ変換器７と７１，及
びＶＣＸＯ８と８１は夫々同一特性であるものとする。
【００３７】パイロット信号の補捉処理中は、制御器６
１においてＤ／Ａ変換器７１に出力しているディジタル
値を、上述のようにホールドする。また、制御器６１
は、Ｄ／Ａ変換器７１に出力しているディジタル値の変
化速度を、上述のように後段に接続される復調器に影響
を与えない程度遅くしている。
【００３８】なお、上述した制御器６１では積分回路や
セレクタを用いたハードウェアにより構成されている
が、これに限らずＣＰＵやメモリを用いてソフトウェア
又はファームウェアにより同様の機能を実現できること
は明らかである。
【００３９】
【発明の効果】以上説明したように本発明は、パイロッ
ト信号の初期補捉時又は正常動作のパイロット信号の喪
失による再補捉時に、出力端子から出力されるメイン信
号の周波数を保持することができるため、通信回線を断
することなく、またパイロット信号の復旧後、後段に接
続される復調器に影響を与えない速度で周波数を変化さ
せ、メイン信号の周波数を最適にすることができるとい
う効果がある。これにより、パイロット信号の補捉処理
に関する動作を著しく改善できるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施例による周波数制御装置の構成を
示すブロック図である。
【図２】図１の各部の動作を示すタイムチャートであ
る。
【図３】図１中の制御器６１の内部構成例を示すブロッ
ク図である。
【図４】従来の周波数制御装置の構成を示すブロック図
である。
【符号の説明】
１ 分配器 ２，２１ ミキサ ３ 位相比較器 ４ 基準発振器 ５ Ａ／Ｄ変換器 ６，６１ 制御器 ７，７１ Ｄ／Ａ変換器 ８，８１ ＶＣＸＯ（電圧制御発振器） ９ 同期検出器

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 自回路がロック状態になっているとき入
    力信号と位相同期した信号を送出するＰＬＬ回路と、前
    記ＰＬＬ回路の出力データに応じて前記入力信号の周波
    数変換を行う周波数変換手段と、前記ＰＬＬ回路がロッ
    ク状態からアンロック状態になったとき前記出力データ
    の代りに該ＰＬＬ回路のロック状態における出力データ
    を送出するデータ送出手段とを有することを特徴とする
    周波数制御装置。
  2. 【請求項２】 前記データ送出手段は、前記ＰＬＬ回路
    のロック状態において該ＰＬＬ回路の出力データを保持
    する保持手段を含み、前記ＰＬＬ回路がロック状態から
    アンロック状態になったとき前記出力データの代りに前
    記保持手段の出力を送出するようにしたことを特徴とす
    る請求項１記載の周波数制御装置。
  3. 【請求項３】 前記周波数変換手段は、前記出力データ
    に応じた周波数の出力信号を送出する発振器と、この出
    力信号に応じて前記入力信号の周波数変換を行うミキサ
    とを有することを特徴とする請求項１又は２記載の周波
    数制御装置。
JP5098549A 1993-03-31 1993-03-31 周波数制御装置 Expired - Fee Related JPH084235B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5098549A JPH084235B2 (ja) 1993-03-31 1993-03-31 周波数制御装置
US08/220,024 US5701602A (en) 1993-03-31 1994-03-30 Frequency control apparatus for base station in satellite communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5098549A JPH084235B2 (ja) 1993-03-31 1993-03-31 周波数制御装置

Publications (2)

Publication Number Publication Date
JPH06291686A JPH06291686A (ja) 1994-10-18
JPH084235B2 true JPH084235B2 (ja) 1996-01-17

Family

ID=14222776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5098549A Expired - Fee Related JPH084235B2 (ja) 1993-03-31 1993-03-31 周波数制御装置

Country Status (2)

Country Link
US (1) US5701602A (ja)
JP (1) JPH084235B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0138215B1 (ko) * 1994-12-30 1998-07-01 김주용 반 2중 전송방식의 통신 시스템에서 코스타스 루프부를 이용한 송신 주파수의 안정도를 높이는 장치 및 방법
JP2924765B2 (ja) * 1996-02-29 1999-07-26 日本電気株式会社 ディジタルサンプリング型位相同期回路
US5943613A (en) * 1996-11-07 1999-08-24 Telefonaktiebolaget Lm Ericsson Method and apparatus for reducing standby current in communications equipment
FI107481B (fi) * 1999-07-01 2001-08-15 Nokia Networks Oy Vaihelukitun silmukan ohjaus synkronointilähteen vaihdon yhteydessä
US7231404B2 (en) 2003-01-31 2007-06-12 Nokia Corporation Datacast file transmission with meta-data retention
US7155176B2 (en) * 2004-04-08 2006-12-26 Skyworks Solutions, Inc. System for synchronizing a portable transceiver to a network

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3628155A (en) * 1969-01-03 1971-12-14 Anthony G Muzzi Amplitude modulation intensifier method and apparatus
US3623098A (en) * 1969-01-31 1971-11-23 Motorola Inc Signal processing
US3939424A (en) * 1973-09-08 1976-02-17 Sony Corporation Radio receiver with a phase locked loop for a demodulator
US4061979A (en) * 1975-10-20 1977-12-06 Digital Communications Corporation Phase locked loop with pre-set and squelch
JPS5915335A (ja) * 1982-07-15 1984-01-26 Maspro Denkoh Corp 衛星放送受信装置
US4472817A (en) * 1982-08-09 1984-09-18 Communications Satellite Corporation Non-PLL concurrent carrier clock synchronization
US4602225A (en) * 1984-06-24 1986-07-22 Hewlett Packard Company Apparatus for frequency correction in a frequency synthesizer
US4849993A (en) * 1987-12-10 1989-07-18 Silicon General, Inc. Clock holdover circuit
US4980899A (en) * 1988-06-21 1990-12-25 Siemens Ag Method and apparatus for synchronization of a clock signal generator particularly useful in a digital telecommunications exchange
US4896336A (en) * 1988-08-29 1990-01-23 Rockwell International Corporation Differential phase-shift keying demodulator
NL8802917A (nl) * 1988-11-28 1990-06-18 Philips Nv Direktmengende am-synchroonontvanger.
JPH02246565A (ja) * 1989-03-20 1990-10-02 Oki Electric Ind Co Ltd 自動周波数制御装置
US5046124A (en) * 1989-03-21 1991-09-03 Tft, Inc. Frequency modulated radio frequency broadcast network employing a synchronous frequency modulated booster system
FI91821C (fi) * 1991-02-22 1994-08-10 Nokia Mobile Phones Ltd Radiopuhelimen automaattinen taajuudensäätökytkentä
US5128632A (en) * 1991-05-16 1992-07-07 Motorola, Inc. Adaptive lock time controller for a frequency synthesizer and method therefor
JP3027140U (ja) * 1996-01-23 1996-07-30 株式会社サンライズシステム パチンコ景品出玉の運搬用台車

Also Published As

Publication number Publication date
US5701602A (en) 1997-12-23
JPH06291686A (ja) 1994-10-18

Similar Documents

Publication Publication Date Title
US5552727A (en) Digital phase locked loop circuit
EP0375770B1 (en) Fast locking phase-locked loop utilizing frequency estimation
GB2229893A (en) Power saving in mobile telephone
GB2331416A (en) Continuously adjustable delay circuit
JP3850063B2 (ja) 位相同期ループにおいてフィードバック分周比を決定する方法および装置
CA1320543C (en) Process for the reception of a binary digital signal
JPH084235B2 (ja) 周波数制御装置
JP2929965B2 (ja) 無線通信端局
US6249160B1 (en) Clock reproduction and identification apparatus
US5903593A (en) Spread spectrum signal receiver
US6329847B1 (en) Radio device including a frequency synthesizer and phase discriminator for such a device
EP0224828A2 (en) PLL circuit
KR100247349B1 (ko) 심볼타이밍복구장치
JP2710901B2 (ja) ディジタルフェーズロックループの動作モードの制御方法及び装置
JPS63204837A (ja) 同期装置
EP0893886B1 (en) Device for synchronising a digital receiver
JPH02180473A (ja) キード型同期検波回路
JP2842784B2 (ja) Ｐｌｌ回路
JPH05167570A (ja) クロック再生回路
US6356612B1 (en) Clock signal reproducing apparatus
US6466635B1 (en) Process and device for generating a clock signal
JP2903797B2 (ja) 位相同期受信機
JP3230501B2 (ja) 周波数シンセサイザ
JPH08237104A (ja) ビット位相検出回路およびビット位相同期回路
JPH08213905A (ja) 位相同期回路及びそれを用いた周波数シンセサイザ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees