FI107481B - Vaihelukitun silmukan ohjaus synkronointilähteen vaihdon yhteydessä - Google Patents

Vaihelukitun silmukan ohjaus synkronointilähteen vaihdon yhteydessä Download PDF

Info

Publication number
FI107481B
FI107481B FI991507A FI991507A FI107481B FI 107481 B FI107481 B FI 107481B FI 991507 A FI991507 A FI 991507A FI 991507 A FI991507 A FI 991507A FI 107481 B FI107481 B FI 107481B
Authority
FI
Finland
Prior art keywords
phase
phase difference
signal
synchronization signal
synchronization
Prior art date
Application number
FI991507A
Other languages
English (en)
Swedish (sv)
Other versions
FI991507A (fi
Inventor
Markku Ruuskanen
Original Assignee
Nokia Networks Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Networks Oy filed Critical Nokia Networks Oy
Priority to FI991507A priority Critical patent/FI107481B/fi
Priority to PCT/FI2000/000557 priority patent/WO2001003343A1/en
Priority to EP00940432A priority patent/EP1192744A1/en
Priority to AU55369/00A priority patent/AU5536900A/en
Publication of FI991507A publication Critical patent/FI991507A/fi
Application granted granted Critical
Publication of FI107481B publication Critical patent/FI107481B/fi
Priority to US10/017,888 priority patent/US6904113B2/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/18—Temporarily disabling, deactivating or stopping the frequency counter or divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

i 107481
Vaihelukitun silmukan ohjaus synkronointilähteen vaihdon yhteydessä
Keksinnön ala Tämä keksintö koskee digitaalisessa vaihelukossa tapahtuvaa 5 toimintaa, kun vaihelukkoon tuotu synkronointisignaali halutaan vaihtaa toiseen synkronointisignaaliin.
Tekniikan tausta
Tietoliikennejärjestelmissä solmujen laitteet lähettävät ja vastaan-10 ottavat dataa toisiltaan solmuja yhdistävän siirtoverkon kautta. Ellei vastaan-‘ottopiirin kello ole synkronoitu tulevan datan taajuuteen ja vaiheeseen, ei dataa voida vastaanottaa oikein. Vastaanottopiirin kellotaajuus muodostetaan lähes aina vaihelukitulla silmukalla PLL (Phase Locked Loop).
Vaihelukon tarkoituksena on poistaa synkronointisignaalissa ilme-15 neviä värinä-, vaellus- ym. häiriökomponentteja. Pitkä siirtotie huonontaa vastaanotettua signaalia ja vääristynyt tulosignaali asettaa suuria vaatimuksia kellosignaalin uudelleengenerointilohkolle.
Jos synkronointisignaalin reitille sattuu vikatilanne, voidaan joutua käyttämään toista synkronointilähdettä, jolloin vaihelukko vaihtaa referenssi-20 nä toimineen synkronointilähteen toiseen synkronointilähteeseen. Myös ver-, . kon rakenteen muuttuessa ja tehtäessä verkon elementtien päivityksiä voi- daan joutua tilanteeseen, jolloin vastaanottavan laitteen vaihelukko joutuu vaihtamaan synkronointilähdettä. Vaihelukon on selviydyttävä myös tällai-
4 4 I
; sista tilanteista.
4 « f « « 25 Tyypillinen vaihelukon rakenne on esitetty kuviossa 1. Vaihe-ero- : mittari 13 vertaa referenssisignaaliksi valitun signaalin P1 ja oskillaattorisig- • · · : naalista P3 jakamalla muodostetun signaalin P2 välistä vaihe-eroa laske malla, kuinka monta oskillaattorisignaalin P3 pulssia mahtuu vertailtavien signaalien nousu- tai laskureunojen väliin. Signaalin P2 taajuus voi olla esi-30 merkiksi kaksi kertaa suurempi kuin signaalin P1. Signaalin P3 taajuus on huomattavasti suurempi kuin signaalien P1 ja P2 taajuudet.
• * . Mikrotietokoneen 14 tehtävänä on muodostaa ohjaussana D/A- '···' muuntimelle. Ohjaussana saadaan aikaan vaihe-eromittarin 13 mittaustu- :··: losten perusteella. Mikrotietokone laskee tietyn mittausjakson aikana saa- 35 duista mittaustuloksista keskiarvon, jota käytetään hyväksi aikaisemmin las- ketun keskiarvon kanssa ohjaussanaa muodostettaessa.
I « » 2 107481 D/A-muunnin 15 muuntaa ohjaussanan digitaalisesta muodosta analogiseen muotoon, joka syötetään muunnoksen jälkeen kideoskillaattoriin 16. Kideoskillaattori synnyttää signaalin P3, jonka avulla generoidaan vaihe-eromittauksessa käytettävä signaali P2.
5 Jakaja 18 saa signaalin P3 oskillaattorisignaalin katkaisupiiristä 17. Katkaisupiirin tarkoituksena on hallita synkronointisignaalilähteiden vaihtoa. Jos synkronointilähteen 10 signaali halutaan vaihtaa vaiintapiirissä 12 jostakin syystä toisen synkronointilähteen 11 signaaliin, niin silloin vaihe-lukon mikrotietokone 14 estää signaalilla CUTC oskillaattorisignaalin pääsyn 10 signaalin P2 muodostavalle jakajalle ajaksi T kerrallaan. Katkaisun jälkeen vaihe-eromittarin näkemä signaalin P2 vaihe siirtyy aikavakion T verran signaalin P1 vaiheeseen verrattuna. Suorittamalla signaalin katkaisuoperaati-oita sopiva määrä ja lukemalla vaihe-eromittarin arvo jokaisen katkaisun jälkeen voidaan vaihevertailtavien signaalien P1 ja P2 vaihe-ero asettaa aika-15 vakion T tarkkuudella vaihemittarin keskiarvoon SETM. Vaihe-ero siis siirretään peräkkäisillä katkaisuilla mahdollisimman lähelle edellä mainittua keskiarvoa.
Kuvio 1 esittää tunnetun tekniikan erästä tyypillistä vaihelukon rakennetta. On selvää, että rakenne voi olla myös toisenlainen. Esimerkiksi ja-20 kaja 18 ja signaalin katkaisutoiminta 17 voivat olla synkronointitulon valinta-piirin 12 ja vaihe-eromittarin 13 välissä toiminnallisesti yhdistettynä. Tällöin [·.·, mikrotietokone antaa katkaisukomennon CUTC signaalin P1 katkaisemisek- f * .'" si. Myös molemmissa mainituissa paikoissa voi olla jakaja ja katkaisupiiri.
·' ; Kuviossa 2 on katkoviivalla esitetty tilannetta, jossa synkronoin- 25 tisignaalin vaihdon yhteydessä tapahtunut katkaisutoiminta on kohdistanut : signaalin P2 vaiheen haluttuun arvoon aikavakion T tarkkuudella. Asetusar- • · · v : voksi on valittu keskiarvo SETM siitä, mikä pulssien määrä maksimissaan voisi olla edellä mainittujen nousu- tai laskureunojen välillä. Haluttua vaihei-den keskinäistä sijaintia kuvaa kiinteällä viivalla esitetty signaali P2.
30 Kuviossa 3 on kuvattu vaihe-eromittarissa suoritettavan laskennan aikaväli. Tässä esimerkissä laskenta alkaa signaalin P1 nousevasta reunasta 9 · ja päättyy signaalin P2 seuraavaan nousevaan reunaan.
• · ’···' Vaihelukko käynnistetään edellä kuvatun vaiheasetuksen jälkeen, ·:·*: jolloin vaihe-ero säätyy asetusarvoon SETM tietyn asettumisajan kuluessa.
35 Asettumisaikana vaihelukon ulostulosignaalissa esiintyy ei-toivottua vaihe- 3 107481 siirtymää, joka saattaa aiheuttaa siirtovirheitä tai esimerkiksi puskureiden ylivuotoja.
Kuvio 4 havainnollistaa vuokaaviomuodossa tunnetun tekniikan mukaista menetelmää synkronointilähteen vaihtamiseksi vaihelukossa. Kun 5 järjestelmässä halutaan tehdä päätös synkronointisignaalin vaihtamiseksi (vaihe 48), suoritetaan vaihtotoimenpide (vaihe 41). Jos synkronointisignaalin vaihtoa ei haluta tehdä, vaihelukko jatkaa vaihe-eron ylläpitämistä ase-tusarvossaan SETM (vaihe 47).
Synkronointisignaalin vaihdon jälkeen vaihe-eromittari mittaa vai-10 he-eron SETC (vaihe 42). Vaihe-eromittarin mittausarvoa verrataan vaihe-eron asetusarvoon (vaihe 43). Jos näiden erotuksen itseisarvo on suurempi kuin aikavakion T arvo, suoritetaan oskillaattorisignaalin katkaisuoperaatio (vaihe 44) antamalla komento CUTC. Jos taas mainittu itseisarvo on pienempi tai yhtä suuri kuin aikavakion T arvo, käynnistetään vaihelukon säätö-15 algoritmi vaiheessa 45. Säätöalgoritmi pyrkii säätämään vaihe-eron ase-tusarvoonsa SETM (vaihe 46). Kun asetusarvo on saavutettu, säätöalgoritmi pyrkii ylläpitämään vaihe-eron asetusarvossaan (vaihe 47).
Edellä kuvatun tekniikan tason ongelmana on synkronointilähteen vaihdossa esiintyvä vaihesiirtymä. Tämä vaihevirhe näkyy ulostulosignaalis-20 sa, ja se voi aiheuttaa virhetilanteita kuten esimerkiksi siirtovirheitä tai puskureiden ylivuotoja.
• · · Tämän keksinnön tavoitteena on välttää edellä kuvattu tekniikan *·; tason ongelma. Tavoite saavutetaan itsenäisissä patenttivaatimuksissa ku- ; vatulla tavalla.
« e « < « • ‘ 25 • · · v : Keksinnön lyhyt yhteenveto ·♦* v : Keksinnön mukainen menetelmä toimii aluksi synkronointilähteen vaihdon yhteydessä samalla tavoin kuin edellä on kuvattu. Valitun referens-sisignaalin ja oskillaattorisignaalista jakamalla muodostetun signaalin vaihe-30 ero asetetaan katkaisukytkennän avulla katkaisun aikavakion tarkkuudella • vaihe-eron asetusarvoon.
• · • · * " Tämän jälkeen keksinnön mukaisessa menetelmässä käytetään- kin katkaisukytkennällä saatua vaihe-eron oloarvoa jatkuvan tilan asetusar-.:··· vona, eikä vaihe-eromittarin keskiarvoa tai muuta etukäteen määrättyä kiin- .···. 35 teää arvoa. Keksinnön mukaisessa menetelmässä siis siirrytään käyttämään referenssisignaalikohtaista oloarvoa asetusarvona. Koska asetusarvo mää- 4 107481 räytyy tällä tavoin adaptiivisesti kulloisenkin synkronointilähteen signaalin mukaan, vaihdon yhteydessä ei esiinny vaihesiirtymää.
Kuvioluettelo 5 Seuraavassa keksintöä selostetaan yksityiskohtaisemmin viitaten kuvioiden 2...6 esimerkkeihin, jotka on esitetty oheisissa piirustuksissa, joissa kuvio 1 esittää tekniikan tason mukaista vaihelukkopiiriä, 10 kuvio 2 esittää katkaisukytkennällä suoritettavaa vaihevertailtavien signaalien kohdistusta, kuvio 3 esittää vaihe-eromittarin suorittamaa laskentaa nousureunojen välissä, kuvio 4 havainnollistaa vuokaaviomuodossa tekniikan tason mukaista vai-15 helukon toimintaa synkronointilähteen vaihdon yhteydessä, kuvio 5 esittää keksinnön mukaista vaihearvon asetusta ja kuvio 6 havainnollistaa vuokaaviomuodossa keksinnön mukaista vaihelu-kon toimintaa synkronointilähteen vaihdon yhteydessä.
20 Keksinnön yksityiskohtainen selostus
Vaihelukon säätötoiminta voidaan jakaa kahteen osaan: normaa- « I ( liin säätömoodiin ja synkronointilähteen vaihdon yhteydessä tapahtuvaan referenssisignaalin vaihtomoodiin. Normaalissa säätömoodissa vaihelukko c < ( : ’ ; yrittää pitää kideoskillaattorin taajuuden mahdollisimman lähellä referenssi- '! “: 25 lähteen taajuutta, ja vaihtomoodissa vaihelukko yrittää asettaa kideoskillaat- ♦ ♦♦ : torin taajuuden mahdollisimman lähelle referenssilähteen taajuutta.
:T: Huomioitavaa on, että synkronointilähteen vaihdon yhteydessä säätöalgoritmi toimii siis kahdella eri toimintamoodilla: aluksi vaihtomoodissa, ja tämän jälkeen normaalimoodissa, joka säätää oskillaattorisignaalin lopulli-30 seen haluttuun vaiheeseen.
• · ·
Kuvio 3 esittää vaihe-eromittarissa tapahtuvaa laskentaa. Vaihe-: vertailija laskee, kuinka monta signaalin P3 pulssia mahtuu signaalin P1 st nousureunan ja signaalin P2 nousureunan väliin. Mikrotietokoneen säätöal- goritmilla on asetusarvo pulssien määrälle, jonka mukaan vaihelukko yrittää .···. 35 pitää vaiheistuksen kohdallaan.
• « »I» 5 107481
Vaihelukon normaalimoodi yrittää pitää vaiheistuksen tässä halutussa asetusarvossa. Kuitenkin referenssisignaalin vaihdon yhteydessä signaalien P1 ja P2 vaihe-ero voi olla niin suuri, että edellä kuvatulla oskillaatto-risignaalin katkaisutoiminnalla eli vaihtomoodilla päästään nopeammin tie-5 tyllä tarkkuudella haluttuun vaiheistukseen.
Asetusarvo SETM on alunperin kiinteä, jo tehtaalla vaihelukon mikrotietokoneeseen ohjelmoitu arvo. Kuten edellä kuvattiin, peräkkäisillä katkaisutoimenpiteillä saadaan signaali P2 kohdistettua aikavakion T tarkkuudella asetusarvoon SETM. Viimeksi suoritetun katkaisun jälkeisen vaihe-10 eromittauksen tuloksena saatu vaihe-eron oloarvo on SETC. Kuvioissa 5 on esitetty näin saatu arvo SETC signaalien P1 ja P2 suhteen. Asettamalla halutuksi vaihe-eroarvoksi SETC kiinteän vaihe-eroarvon SETM sijasta vaihe-lukossa ei esiinny vaihesiirtymää, joka on kuvattu kuvioissa 2, vaan vaihe-lukko on suoraan halutussa arvossaan synkronointisignaalin vaihdon yhtey-15 dessä tapahtuneen katkaisukytkennän jälkeen. Säädön normaalimoodi voi aloittaa toiminnan ideaalitilanteesta. Kuviossa 5 esitetty kiinteällä viivalla piirretty signaali P2 kuvaa signaalin vaihetta, kun vaihelukko siirtyy normaali-moodiin. Katkoviivalla piirretty signaali havainnollistaa tilannetta, johon signaalin P2 pitäisi asettua vaihelukon normaalimoodissa, jos asetusarvona 20 käytettäisiin arvoa SETM.
Keksinnön mukainen menetelmä on kuvattu vuokaaviona kuvios- # · sa 6. Toiminta vastaa muuten edellä kuvattua tunnettua menetelmää, mutta • · *·”’ eroavaisuudet tapahtuvat sen jälkeen, kun signaali P1 tai P2 on kohdistettu : peräkkäisillä katkaisutoimenpiteillä lähelle vaihe-eron asetusarvoa (vaihe 25 63). Ennen kuin siirrytään vaihelukon normaalimoodiin, annetaan vaihelukon : säätöalgoritmille uudeksi vaihearvon asetusarvoksi signaalin P1 tai P2 siirron :T: tuloksena vaihe-eromittauksesta saatu vaihe-eron oloarvo SETC (vaihe 65).
Vasta tämän jälkeen käynnistetään vaihelukon säätöalgoritmi (vaihe 66). Ku-viossa 4 esitetty tunnetun tekniikan mukainen vaihe-eron säätäminen (vaihe 30 46) asetusarvoonsa jää siis pois.
Keksinnön mukaisessa menetelmässä siirrytään siis vaihe-eron . < *’* kiinteän asetusarvon käytöstä synkronointisignaalikohtaiseen vaihe-eron mittausarvoon. Asetusarvon vaihto tapahtuu synkronointilähteen vaihtomoo-dissa, kun havaitaan, että vaihe-ero on riittävän lähellä tiettyä kiinteää arvoa.
.···. 35 Tämän johdosta synkronointisignaalin vaihto ei aiheuta vaihelukon ulostu- t · losignaaliin vaihesiirtymää.
6 107481
Vaikka keksintöä on edellä selostettu viitaten liitteenä olevien piirustusten mukaisiin esimerkkeihin, on alan ammattimiehelle itsestään selvää, että keksintöä voidaan muunnella edellä ja oheisissa patenttivaatimuksissa esitetyn keksinnöllisen ajatuksen puitteissa. Ratkaisua voidaan soveltaa eri-5 laisissa käyttöympäristöissä ja sovelluksissa. Esimerkiksi vertailtavan signaalin vaihesiirto voi tapahtua myös muilla tavoin kuin signaalin katkaisulla.
• > · « · · • · · « • · • · · • · · • · · ··· • · · • ♦ · « · · • · « • · · • · · • · · ·« • · I * • « «

Claims (6)

  1. 7 107481
  2. 1. Menetelmä digitaalisen vaihelukitun silmukan ohjaamiseksi synkronointilähteen vaihdon yhteydessä, jossa menetelmässä -vaihdetaan synkronointisignaali ensimmäisestä synkronointisig-5 naalista toiseen synkronointisignaaliin, - mitataan mainitun toisen synkronointisignaalin (P1) ja vaihelukon oskillaattorista muodostetun signaalin (P2) välistä vaihe-eroa, - muutetaan toisen synkronointisignaalin ja vaihelukon oskillaattorista muodostetun signaalin välistä vaihe-eroa, jos mitattu vaihe-ero on suu- 10 rempi kuin ennalta määrätty raja-arvo, minkä jälkeen mitataan taas mainitun toisen synkronointisignaalin ja vaihelukon oskillaattorista muodostetun signaalin välistä vaihe-eroa, - käynnistetään vaihelukitun silmukan normaali säätötoiminta, kun mitattu vaihe-ero on pienempi tai yhtäsuuri kuin mainittu raja-arvo, 15 tunnettu siitä, että vasteena havainnolle, että mitattu vaihe-ero on pienempi tai yhtäsuuri kuin mainittu raja-arvo asetetaan mitattu vaihe-ero vaihe-eron asetus-arvoksi vaihelukitun silmukan normaalille säätötoiminnalle, minkä jälkeen säätötoiminta käynnistetään.
  3. 2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että toisen synkronointisignaalin vaiheen siirto suoritetaan estämällä vaihelu-kon oskillaattorista muodostetun signaalin pääsy vaihelukitun silmukan vai- • · * · ·; * he-eron mittauselimeen tietyksi ajaksi. i.:. i 3. Patenttivaatimuksen 2 mukainen menetelmä, tunnettu siitä, *·"· 25 että estäminen tapahtuu katkaisemalla oskillaattorista muodostetun signaalin •X· toiminnallinen reitti vaihelukitun silmukan vaihe-eron mittauselimeen.
  4. 4. Patenttivaatimuksen 2 mukainen menetelmä, tunnettu siitä, että estäminen tapahtuu katkaisemalla toisen synkronointisignaalin toimin-nallinen reitti vaihelukitun silmukan vaihe-eron mittauselimeen. • · ·
  5. 5. Digitaalinen vaihelukkojärjestely, joka käsittää, · · · - valintaelimet (12,14) halutun synkronointilähteen valitsemiseksi . : *** ainakin kahden eri synkronointilähteen joukosta, - vaihevertailijan (13), jolla on ensimmäinen ja toinen sisäänmeno ja jolla generoidaan sisäänmenoihin syötettyjen signaalien keskinäisestä . · ·. 35 vaihe-erosta riippuva ulostulosignaali, « · 8 107481 - ohjauselimet (14) ohjaussanan muodostamiseksi vasteena mainitulle vaihe-erosta riippuvalle ulostulosignaalille, ja - oskillaattorin (16), jota ohjataan mainitun ohjaussanan avulla, tunnettu siitä, että 5 mainitut ohjauselimet (14) käsittävät lisäksi asetuselimet mitatun vaihe-eron asettamiseksi asetusarvoksi vaihelukon normaalille säätötoimin-nalle.
  6. 6. Patenttivaatimuksen 4 mukainen järjestely, joka käsittää käyn-nistyselimet silmukan normaalin säätötoiminnan käynnistämiseksi, 10 tunnettu siitä, että mainitut käynnistyselimet ovat vasteellisia asetuselimille säätötoiminnan käynnistämiseksi vasteena asetusarvon asettamiselle. * « • 1 •«· • · * 1 · • « · « · · · • · • · · • » · • « · «1· • · ♦ • · ♦ • 1 · • · « • · · ··« * · · • · · • · • · f e 1 4 i ( t I < t « < 9 107481
FI991507A 1999-07-01 1999-07-01 Vaihelukitun silmukan ohjaus synkronointilähteen vaihdon yhteydessä FI107481B (fi)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FI991507A FI107481B (fi) 1999-07-01 1999-07-01 Vaihelukitun silmukan ohjaus synkronointilähteen vaihdon yhteydessä
PCT/FI2000/000557 WO2001003343A1 (en) 1999-07-01 2000-06-21 Control of phase locked loop during change of synchronisation source
EP00940432A EP1192744A1 (en) 1999-07-01 2000-06-21 Control of phase locked loop during change of synchronisation source
AU55369/00A AU5536900A (en) 1999-07-01 2000-06-21 Control of phase locked loop during change of synchronisation source
US10/017,888 US6904113B2 (en) 1999-07-01 2001-12-12 Control of phase locked loop during change of synchronization source

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI991507A FI107481B (fi) 1999-07-01 1999-07-01 Vaihelukitun silmukan ohjaus synkronointilähteen vaihdon yhteydessä
FI991507 1999-07-01

Publications (2)

Publication Number Publication Date
FI991507A FI991507A (fi) 2001-01-02
FI107481B true FI107481B (fi) 2001-08-15

Family

ID=8555005

Family Applications (1)

Application Number Title Priority Date Filing Date
FI991507A FI107481B (fi) 1999-07-01 1999-07-01 Vaihelukitun silmukan ohjaus synkronointilähteen vaihdon yhteydessä

Country Status (5)

Country Link
US (1) US6904113B2 (fi)
EP (1) EP1192744A1 (fi)
AU (1) AU5536900A (fi)
FI (1) FI107481B (fi)
WO (1) WO2001003343A1 (fi)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4135679B2 (ja) * 2004-05-27 2008-08-20 沖電気工業株式会社 通信タイミング制御装置、通信タイミング制御方法、ノード及び通信システム
DE102007046300A1 (de) * 2007-07-26 2009-01-29 Rohde & Schwarz Gmbh & Co. Kg Verfahren zur Synchronisation von mehreren Messkanalbaugruppen und/oder Messgeräten sowie entsprechendes Messgerät

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59007015D1 (de) 1989-03-02 1994-10-13 Siemens Ag Verfahren zur Resynchronisation eines Taktes.
US5268655A (en) * 1992-05-27 1993-12-07 Codex Corporation Device and method for automatically adjusting a phase-locked loop
JPH084235B2 (ja) * 1993-03-31 1996-01-17 日本電気株式会社 周波数制御装置
US5473533A (en) * 1993-12-02 1995-12-05 Best Power Technology, Incorporated Method and apparatus for efficient phase and frequency coherence locking optimized for digital systems
JP3349830B2 (ja) * 1994-07-29 2002-11-25 沖電気工業株式会社 クロック発生回路
US5861842A (en) * 1997-08-29 1999-01-19 Space Systems/Loral, Inc. Spacecraft disciplined reference oscillator

Also Published As

Publication number Publication date
FI991507A (fi) 2001-01-02
WO2001003343A1 (en) 2001-01-11
US6904113B2 (en) 2005-06-07
EP1192744A1 (en) 2002-04-03
US20020048337A1 (en) 2002-04-25
AU5536900A (en) 2001-01-22

Similar Documents

Publication Publication Date Title
US7126429B2 (en) Digital phase locked loop with selectable normal or fast-locking capability
US6239892B1 (en) Method and apparatus for bit synchronization in optical communication and networking systems
US7206370B2 (en) Clock recovery circuit
US5515403A (en) Apparatus and method for clock alignment and switching
JPH11112366A (ja) 自動送信電力制御回路
CA2755962C (en) Circuit, control system, control method and computer-readable recording medium for recording program
CN1983855B (zh) 闭环控制***及动态调整带宽的方法、收敛状态检测模块
US6819153B2 (en) Semiconductor device for clock signals synchronization accuracy
KR101025522B1 (ko) 발진 주파수 제어 회로
FI101437B (fi) Jännitesäätöisen oskillaattorin ohjaus
KR19990041483A (ko) 반도체 소자의 클럭보상장치
WO2007084876A2 (en) Systems and methods for reducing static phase error
FI107481B (fi) Vaihelukitun silmukan ohjaus synkronointilähteen vaihdon yhteydessä
EP1913696A1 (en) Delay-locked loop
CN102082658B (zh) 一种提高目的时钟频率稳定度的方法及装置
FI93505C (fi) Numeerisesti ohjattu oskillaattori ja digitaalinen vaihelukittu silmukka
US6687223B1 (en) Delay-locked admission control scheme in communications networks
EP0721698B1 (en) Method for controlling a phase-locked loop, and a phase-locked loop
KR101009798B1 (ko) 확산 스펙트럼 시스템의 지능형 코드 추적
US6157232A (en) Local clock generator
EP0968568B1 (en) Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop
CA2283316C (en) Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop
JP2783586B2 (ja) 位相検出装置
JPH04100412A (ja) 位相同期ループ回路
JP2001044829A (ja) 位相同期回路