JPH0837253A - 半導体装置およびその製造方法並びに実装方法 - Google Patents

半導体装置およびその製造方法並びに実装方法

Info

Publication number
JPH0837253A
JPH0837253A JP6171020A JP17102094A JPH0837253A JP H0837253 A JPH0837253 A JP H0837253A JP 6171020 A JP6171020 A JP 6171020A JP 17102094 A JP17102094 A JP 17102094A JP H0837253 A JPH0837253 A JP H0837253A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
conductor layer
resin
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6171020A
Other languages
English (en)
Other versions
JP3150253B2 (ja
Inventor
Tetsuya Ueda
哲也 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP17102094A priority Critical patent/JP3150253B2/ja
Priority to DE19526511A priority patent/DE19526511A1/de
Priority to KR1019950022303A priority patent/KR100201168B1/ko
Publication of JPH0837253A publication Critical patent/JPH0837253A/ja
Application granted granted Critical
Publication of JP3150253B2 publication Critical patent/JP3150253B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10454—Vertically mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10659—Different types of terminals for the same component, e.g. solder balls combined with leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10696—Single-in-line [SIL] package
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 耐湿性等信頼性が高くかつ高密度の実装が可
能な汎用性の優れた半導体装置およびその製造方法並び
に実装方法を得る。 【構成】 半導体チップ２上に設けられ、導体層１０を
有するテープ９と、半導体チップ２上に設けられた電極
であるボンディングパッド３と導体層１０とを電気的に
接続する金属細線１１と、半導体チップ２、導体層１
０、テープ９および上記金属細線１１を樹脂封止する封
止樹脂６と、この封止樹脂６に設けられた開口部１２を
介して導体層１０に接続された外部電極である半田バン
プ５とで構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置およびそ
の製造方法並びに実装方法に関し、特に高密度実装可能
な半導体装置の表面実装型パッケージに関するものであ
る。
【０００２】
【従来の技術】近年、半導体装置の高密度実装化、表面
実装化が進んできており、それに関する技術も多数提案
されている。例えば、表面実装では、これまでのリード
を用いた実装に代わり、半導体チップを直接基板に実装
する際に用いられたバンプと呼ばれる金属突起状電極を
有し、これを再融（リフロー）して実装するという方法
を樹脂封止した半導体装置に適用しようとするものであ
る。
【０００３】このような表面実装の一例として、図２８
は例えば特開平１−１７９３３４号公報に記載された従
来の半導体装置の一部断面を示す外観図であり、図２９
は図２８を線ｇ−ｇ′の部分で切断して示す断面図であ
る。図において、１は半導体装置、２は半導体チップ、
３は半導体チップ上に設けられた電極としてのボンディ
ングパッド、４は半導体チップ２に取り付けられた接続
用導体、５は導体４上に設けられた半田チップ、６は半
導体チップ２を周囲環境から守るために封止する封止樹
脂である。
【０００４】この半導体装置１は半導体チップ２の周囲
を封止樹脂６で封止し、半導体チップ２を外界環境から
防御すると共に、封止樹脂６の厚さを極力薄くし、半導
体装置１の体積を小さくして高密度実装化を図るもので
ある。また、半導体装置をバンプを用いて実装するパッ
ケージとしてＢＧＡ（Bump・Grid・Array）と呼ばれるパ
ッケージがあり、現在日本電子機械工業会（ＥＩＡＪ）
で標準化等が進められている。このＢＧＡのパッケージ
として例えば米国テセラ社のものがあり、これは半導体
チップ上にバンプを格子状に配列した回路フイルムを接
着して電気的に接続したパッケージである（Tessera′s
Compliant Chip TM Technology参照）。
【０００５】さらに、半導体装置、特にメモリＩＣにお
ける高密度実装化の方法として、図３０および図３１に
示すようなＺＩＰ（Zigzag・In-like・Package）と呼ばれ
るパッケージがあり、実装面積当たりの実装密度をあげ
る手法として用いられていた。図３０はＺＩＰの外形
図、図３１はその側面図であり、図において、７はボン
ディングパッド３と電気的に接続されるリードの内、封
止樹脂６より外側の部分にある外部リードである。
【０００６】ところが、ＺＩＰは貫通孔実装タイプ（基
板に穴を開け、半導体装置の外部リードを挿入して実装
するタイプ）であるため、基板の両面への実装が不可能
であり、最近の表面実装化の流れにより使用されなくな
った。そして、このＺＩＰに代わって新しく提案された
のが、図３２〜図３４に示すようなＳＶＰ（Saface・Ver
tical・Package）と呼ばれる直立表面実装型パッケージ
を有する半導体装置である。図３２はＳＶＰの外形図、
図３３は図３２においてｈ方向より見た側面図、図３４
は図３２において線ｊーｊ′の部分を切断して示す断面
図であり、図において、８はＳＶＰを立てるために通常
の外部リード７より長く、かつこの外部リード７と同一
方向および逆方向に曲げられたスタンドリードである。
【０００７】また、従来の半導体装置の高密度化の手法
として例えば特開平５−３０９９８３号公報に記載され
た図３５に示すような半導体装置がある。この半導体装
置はメモリカード用の半導体装置であり、ワイアボンデ
ィング法を用いているために、図３５Ｂの上向リード付
き樹脂封止型半導体装置４６の場合、上向リード４７と
樹脂封止部４３による半導体チップ４０の樹脂封止面と
の段差は、半導体チップ４０上のワイヤ４２の高さ約２
００μｍ，ワイヤ４２上の樹脂封止部４３の樹脂の厚さ
最小５０μｍ，パッケージの反り等による余裕度を約５
０μｍと見積もっても、最小３００μｍとなる。
【０００８】また、図３５Ａの下向リード付き樹脂封止
型半導体装置４４の場合、ワイヤ４２と半導体チップ４
０の端部の短絡を防ぐため、下向リード４５はダイパッ
ド４１より約２００μｍ半導体チップ４０の能動面（上
面）にシフトさせる必要がある。さらに、ダイパッド４
１の下部の樹脂封止部４３の樹脂の厚さが２００μｍ必
要であることから、下向リード４５と樹脂封止部４３に
よる半導体チップ４０の樹脂封止面との段差は約４００
μｍとなり、図３５Ｂの上向リード４７の場合より大き
くなる。
【０００９】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、以下のような問題点が
あった。すなわち、まず、特開平１−１７９３３号公報
に示された半導体装置の場合（図２８，図２９）、半田
バンプ５と半導体チップ２上の電極であるボンディング
パッド３との距離が短く、また、封止樹脂６と半田バン
プ５，接続用導体４等の金属との接着性が悪いため、封
止樹脂６と半田バンプ５，接続用導体４との界面を通し
て水が侵入し、ボンディングパッド３を腐食し、半導体
装置１が不良になるという問題点があった。
【００１０】また、半田バンプ５とボンディングパッド
３とが１対１で対応するため、半田バンプ５を形成する
ための半田ボール（図示せず）の数がボンディングパッ
ド３の数だけ必要となり、例えば電源供給電極や接地電
極を共有したり、半導体装置１内での回路を形成するこ
とが不可能であるという問題点があった。さらに、基板
上の外部接続用リードパターン上に半導体素子上の電極
を接合させる場合、半導体素子とベース基板に挟まれた
リードパターンと半導体素子上の電極の位置合わせが困
難であるとういう問題点があった。
【００１１】また、半導体チップ上にバンプを格子状に
配列した回路フイルムを接着して電気的に接続したＢＧ
Ａのパッケージの場合、半導体チップ上は回路フィルタ
を介して外界環境に接しており、封止樹脂で被膜されて
いないため、回路フィルタの材料、特に図示せずもエラ
ストマ（弾性体）と回路を構成する金属導体，ＰＩ（ポ
リイミド）フィルムとを接着する接着剤の純度を上げ、
ボンディングパッドを腐食させるような不純物（クロル
イオン等）を排除する必要がある。また、エラストマ，
ＰＩフィルムは吸湿しやすいためこれらの材料の吸水率
を極力下げないと、半導体装置の実装時半田バンプをリ
フローする際に、エラストマ，ＰＩフィルム中の水分が
爆発的に気化し、エラストマ層やＰＩフィルムに亀裂等
を生じたり、場合によっては、導体の断線も引き起こす
可能性もある等の問題点があった。
【００１２】また、ＳＶＰを有する半導体装置の場合
（図３２〜図３４）、外部リード７により基板（図示せ
ず）に接続されるが、外部リード７の強度を必要とする
点から、そのリード厚さとして0.125ｍｍ、リード幅0.2
5ｍｍが必要となり、その結果、リードピッチは0.5ｍｍ
以上が必要となり、特に多ピンパッケージ（多リードパ
ッケージ）の場合には半導体装置の外部リード７が外部
に出ている辺の長さは、そのリードの長さの制限を受け
て、半導体装置のサイズが大きくなる等の問題点があっ
た。また、ＳＶＰの外部リード７はパッケージ下面でＬ
字型に曲がっており、曲がった部分（図３４のｋ部分）
の長さが0.65〜1.20ｍｍとなっている。従って、この外
部リード７の長さがかなり長いので、半導体装置１がそ
の縦構造の偏心等により反った場合には、見かけ上リー
ド幅が増え、外部リード７のリードピッチを広くするこ
とが困難になる等の問題点があった。
【００１３】また、通常表面実装型半導体装置を基板上
に実装する際には、スクリーン印刷法により半田ペース
トを印刷し、その半田ペーストと実装する表面実装型半
導体装置のリードとを粘着させた後リフローにより半田
ペースト内の半田を熔融させて接続するが、この場合に
は半田ペーストの厚みの最大値は、スクリーンマスクの
厚さにほぼ等しくなり、現在使用されているスクリーン
マスクが厚さ２００μｍである。従って、上述した特開
平５ー３０９９８３号公報に示された半導体装置の場合
（図３５）は、実装時に基板とリードとの段差（最小３
００μｍ）が半田ペーストの厚さ（２００μｍ）よりも
大きいため、リードと半田の接合が不可能になる、つま
り、単体での表面実装は不可能になるという問題点があ
った。
【００１４】この対策として、スクリーンマスクの厚さ
を３００μｍ以上とすることが考えられるが、この場
合、半田の厚さが厚くなり、また、半田印刷幅も広くな
るため、つまり、スクリーンマスクの開口幅は最小でも
スクリーンマスクの厚さは必要であるため、リードピッ
チの小さい多ピンＱＦＰ（Quad・Flat・Package）と呼ば
れるケースの四辺の方向からリードの出ているパッケー
ジ等で用いられている0.5ｍｍリードピッチの半導体装
置および狭ピッチＴＳＯＰ（Thin・Small・Outline・Packa
ge）と呼ばれるケースの二辺の方向からリードの出てい
るパッケージおよびＱＦＰのような0.65ｍｍリードピッ
チの半導体装置には半田量が多すぎてリード間の半田ブ
リッジが発生し、短絡不良となるため、汎用性がなくな
る等の問題点があった。
【００１５】この発明はこのような問題点を解決するた
めになされたもので、耐湿性等信頼性が高くかつ高密度
の実装が可能な汎用性の優れた半導体装置およびその製
造方法並びに実装方法を得ることを目的とする。
【００１６】
【課題を解決するための手段】請求項１の発明に係る半
導体装置は、半導体チップ上に設けられ、導体層を有す
る接着部材と、半導体チップ上に設けられた電極と導体
層とを電気的に接続する接続部材と、半導体チップ、導
体層、接着部材および接続部材を樹脂封止する封止部材
と、この封止部材に設けられた開口部を介して導体層に
接続された外部電極とを備えたものである。
【００１７】請求項２の発明に係る半導体装置は、半導
体チップ上に設けられ、導体層を有する接着部材と、半
導体チップ上に設けられた電極と導体層とを電気的に接
続する接続部材と、導体層上に設けられた金属突起と、
半導体チップ、導体層、接着部材、接続部材および金属
突起を樹脂封止しかつ金属突起を一部外部に露出させる
封止部材と、外部に露出した金属突起と接続された外部
電極とを備えたものである。
【００１８】請求項３の発明に係る半導体装置は、請求
項１または２の発明において、接着部材は、半導体チッ
プ上に設けられた電極と接続される櫛形導体層を有する
ものである。
【００１９】請求項４の発明に係る半導体装置は、請求
項２の発明において、金属突起が露出している封止部材
の部分の周囲に凹部を設け、該凹部に上記外部電極の一
部を食い込ませたものである。
【００２０】請求項５の発明に係る半導体装置は、請求
項３の発明において、櫛形導体層は、電源供給または接
地電位用配線として使用されるものである。
【００２１】請求項６の発明に係る半導体装置は、半導
体チップの一側に設けられ、導体層を有する接着部材
と、半導体チップの他側に設けられた電極と導体層とを
電気的に接続する接続部材と、半導体チップ、導体層、
接着部材および接続部材を樹脂封止しかつ導体層の一側
を外部に露出させる封止部材とを備えたものである。
【００２２】請求項７の発明に係る半導体装置は、請求
項６の発明において、封止部材上に半導体チップの能動
面と垂直な方向に突出して設けられた支持部材を備えた
ものである。
【００２３】請求項８の発明に係る半導体装置は、半導
体チップと離隔して設けられた導電性の基本部材と、こ
の基本部材上に設けられ、導体層を有する接着部材と、
半導体チップに設けられた第１および第２の電極と導体
層および基本部材とをそれぞれ電気的に接続する接続部
材と、半導体チップ、基本部材、導体層、接着部材およ
び接続部材を樹脂封止しかつ少なくとも基本部材と導体
層の一側を外部に露出させる封止部材とを備えたもので
ある。
【００２４】請求項９の発明に係る半導体装置は、半導
体チップと離隔して設けられた導電性の基本部材と、半
導体チップと離隔しかつ基本部材の周囲に設けられた導
電性の環状部材と、基本部材上に設けられ、導体層を有
する接着部材と、半導体チップに設けられた第１、第２
および第３の電極と導体層、基本部材および環状部材と
をそれぞれ電気的に接続する接続部材と、半導体チッ
プ、基本部材、環状部材、導体層、接着部材および接続
部材を樹脂封止しかつ少なくとも基本部材、環状部材お
よび導体層の一側を外部に露出させる封止部材とを備え
たものである。
【００２５】請求項１０の発明に係る半導体装置は、請
求項８または９の発明において、封止部材より露出した
基本部材は支持用として使用されるものである。
【００２６】請求項１１の発明に係る半導体装置は、請
求項８〜１０の発明において、導体層は上記封止部材よ
り0.2〜1.0mm程度露出されるものである。
【００２７】請求項１２の発明に係る半導体装置は、請
求項８〜１１の発明において、封止部材より露出した導
体層は実装時基板上の配線と接続する際のヒンジとして
使用されるものである。
【００２８】請求項１３の発明に係る半導体装置は、請
求項８〜１２の発明において、基本部材は接地電位用と
して使用されるものである。
【００２９】請求項１４の発明に係る半導体装置は、請
求項８〜１３の発明において、基本部材は上記電極側の
表面を露出され、該露出部がワイヤボンディング可能と
されているものである。
【００３０】請求項１５の発明に係る半導体装置は、請
求項８〜１４の発明において、封止部材の上記基本部材
が露出している部分に溝部を設けたものである。
【００３１】請求項１６の発明に係る半導体装置は、請
求項８〜１５の発明において、基本部材と環状部材は電
極を挟んで相互に対向した位置に配置されるものであ
る。
【００３２】請求項１７の発明に係る半導体装置は、請
求項８〜１６の発明において、基本部材と環状部材は、
電源供給または接地電位用配線として使用されるもので
ある。
【００３３】請求項１８の発明に係る半導体装置は、請
求項８〜１７の発明において、基本部材の一側は、接着
部材および導体層に対向する部分以外は削除されて櫛形
をなすものである。
【００３４】請求項１９の発明に係る半導体装置は、半
導体チップ上に設けられた接着部材と、この接着部材よ
り延在して半導体チップ上に設けられた電極と電気的に
接続される配線部材と、半導体チップ、接着部材および
配線部材を樹脂封止する封止部材と、この封止部材に設
けられた開口部を介して配線部材に接続された外部電極
とを備えたものである。
【００３５】請求項２０の発明に係る半導体装置は、半
導体チップ上に設けられた接着部材と、この接着部材よ
り延在して半導体チップ上に設けられた電極と電気的に
接続される配線部材と、半導体チップ、接着部材および
配線部材を樹脂封止しかつ配線部材の一側を所定の段差
を持って外部に露出させる封止部材とを備えたものであ
る。
【００３６】請求項２１の発明に係る半導体装置は、請
求項１９または２０の発明において、接着部材がＴＡＢ
テープであるものである。
【００３７】請求項２２の発明に係る半導体装置は、請
求項１９または２０の発明において、接着部材がＴＡＢ
テープであり、該ＴＡＢテープ上の配線部材を外部電極
として用いるものである。
【００３８】請求項２３の発明に係る半導体装置は、請
求項２０〜２２の発明において、封止部材は実装時基板
と対接する部分に該基板の配線と嵌合する位置決め凹部
を有するものである。
【００３９】請求項２４の発明に係る半導体装置は、請
求項２０〜２３の発明において、封止部材は実装時基板
と対接する部分に基板上のスルーホール等との干渉を防
ぐための逃げ凹部を有するものである。
【００４０】請求項２５の発明に係る半導体装置の製造
方法は、半導体チップ上に導体層を有する接着部材を貼
着す工程と、半導体チップ上に電極を形成する工程と、
電極と上記導体層とを電気的に接続する工程と、半導体
チップ、導体層、接着部材を樹脂封止する工程と、この
封止樹脂に上記導体層に達する開口部を形成する工程
と、開口部に半田を充填して外部電極を形成する工程と
を含むものである。
【００４１】請求項２６の発明に係る半導体装置の製造
方法は、請求項２５の発明において、開口部を樹脂封止
する際の金型に設けられた突起により形成するものであ
る。
【００４２】請求項２７の発明に係る半導体装置の製造
方法は、請求項２５または２６の発明において、開口部
を樹脂封止する際の金型に設けられた突起を導体層に所
定の深さだけ押し込むように半導体チップと接着部材を
金型内に設置し、樹脂封止するものである。
【００４３】請求項２８の発明に係る半導体装置の製造
方法は、請求項２５〜２７の発明において、半導体チッ
プと接着部材を金型内に設置する位置を保持するのに、
接着部材の架橋部を金型で挟むようにしたものである。
【００４４】請求項２９の発明に係る半導体装置の製造
方法は、請求項２５〜２８の発明において、開口部に半
田ボールを乗せ、リフローにより外部電極を形成するも
のである。
【００４５】請求項３０の発明に係る半導体装置の製造
方法は、半導体チップ上に導体層を有する接着部材を貼
着する工程と、半導体チップ上に電極を形成する工程
と、電極と導体層とを電気的に接続する工程と、導体層
上にワイヤボンディング法により金属突起を形成する工
程と、半導体チップ、導体層、接着部材および金属突起
を樹脂封止しかつ金属突起を一部外部に露出させる工程
と、外部に露出した金属突起と接続される外部電極を形
成する工程とを含むものである。
【００４６】請求項３１の発明に係る半導体装置の製造
方法は、請求項３０の発明において、金属突起を一部外
部に露出させる工程において、金属突起の高さを、該金
属突起の切り残し量を調整し、該調整された金属突起を
樹脂封止の際に樹脂封止金型に押し付けるように樹脂封
止して金属突起の一部を露出させるものである。
【００４７】請求項３２の発明に係る半導体装置の製造
方法は、半導体チップの一側に導体層を有する接着部材
を貼着する工程と、半導体チップの他側に電極を形成す
る工程と、電極と導体層とを電気的に接続する工程と、
半導体チップ、導体層および接着部材を樹脂封止しかつ
導体層の一側を外部に露出させる工程とを含むものであ
る。
【００４８】請求項３３の発明に係る半導体装置の製造
方法は、半導体チップと離隔して導電性の基本部材を配
置する工程と、基本部材上に導体層を有する接着部材を
貼着する工程と、半導体チップに第１および第２の電極
を形成する工程と、第１および第２の電極とと導体層お
よび基本部材とをそれぞれ電気的に接続する工程と、半
導体チップ、基本部材、導体層および接着部材を樹脂封
止しかつ少なくとも上記基本部材と上記導体層の一側を
外部に露出させる工程とを含むものである。
【００４９】請求項３４の発明に係る半導体装置の製造
方法は、半導体チップと離隔して導電性の基本部材を配
置する工程と、半導体チップと離隔しかつ基本部材の周
囲に導電性の環状部材を配置する工程と、基本部材上に
導体層を有する接着部材を貼着する工程と、半導体チッ
プに第１、第２および第３の電極を形成する工程と、第
１、第２および第３の電極と導体層、基本部材および環
状部材とをそれぞれ電気的に接続する工程と、半導体チ
ップ、基本部材、環状部材、導体層および接着部材を樹
脂封止しかつ少なくとも上記基本部材、環状部材および
上記導体層の一側を外部に露出させる工程とを含むもの
である。
【００５０】請求項３５の発明に係る半導体装置の製造
方法は、半導体チップ上に接着部材を貼着する工程と、
半導体チップ上に電極を形成する工程と、電極と接着部
材より延在する配線部材を電気的に接続する工程と、半
導体チップ、接着部材および配線部材を樹脂封止する工
程と、この封止樹脂に導体層に達する開口部を形成する
工程と、開口部に半田を充填して外部電極を形成する工
程とを含むものである。
【００５１】請求項３６の発明に係る半導体装置の製造
方法は、半導体チップ上に接着部材を貼着する工程と、
半導体チップ上に電極を形成する工程と、電極と接着部
材より延在する配線部材を電気的に接続する工程と、こ
の接着部材より延在して半導体チップ上に設けられた電
極と電気的に接続される配線部材と、半導体チップ、接
着部材および配線部材を樹脂封止しかつ配線部材の一側
を所定の段差を持って外部に露出させる工程とを含むも
のである。
【００５２】請求項３７の発明に係る半導体装置の実装
方法は、半導体装置を基板に対して垂直に配置し、半導
体装置内の半導体チップの一側に貼着された接着部材上
の導体層を基板の配線と電気的に接続するようにしたも
のである。
【００５３】請求項３８の発明に係る半導体装置の実装
方法は、半導体装置の樹脂封止部分に設けられた溝部の
内、基本部材を曲げるために用いられていない溝部に隣
接する他の半導体装置の支持部材を潜り込ませて実装す
るようにしたものである。
【００５４】請求項３９の発明に係る半導体装置の実装
方法は、半導体装置の半導体チップ表面側の樹脂表面に
配線部材の貼着された接着部材を露出させるように樹脂
封止し、接着部材上の配線部材と半導体装置の樹脂表面
との段差を所定値に抑え、接着部材上の配線部材を基板
に対向するように実装し、接着部材上の配線部材を基板
の配線と電気的に接続するようにしたものである。
【００５５】
【作用】請求項１の発明においては、半導体チップおよ
びその上の接着部材の周囲が封止されて耐湿性がよくな
り、また、外部電極と半導体チップ上の電極の長くして
封止樹脂と内蔵される接着部材、その上の導体層、接続
部材等との界面を伝わって侵入する水分の進行が抑えら
れ、さらに、耐湿性が向上される。また、実装密度の向
上と小型化が可能となる。
【００５６】請求項２の発明においては、半導体チップ
およびその上の接着部材の周囲が封止されて耐湿性がよ
くなり、また、外部電極と半導体チップ上の電極の長く
して封止樹脂と内蔵される接着部材、その上の導体層、
接続部材等との界面を伝わって侵入する水分の進行が抑
えられ、さらに、耐湿性が向上される。また、実装密度
の向上と小型化が可能となる。
【００５７】請求項３の発明においては、接着部材が櫛
形導体層を有するので、外部電極よりの信号を半導体チ
ップ上の種々の電極へ伝達することが可能となる。
【００５８】請求項４の発明においては、金属突起が露
出している封止部材の部分に凹部を設けたので、外部電
極形成時に半田が凹部に流れ込み、封止樹脂と半田が機
械的にかみあい、半田と封止樹脂さらには外部電極と金
属突起との結合を強固にできる。
【００５９】請求項５の発明においては、櫛形導体層を
電源供給用と接地用として使用できるので、半導体チッ
プ内での配線の引き回しが不要になり、配線によりイン
ダクタンスの増加が抑制されて半導体装置の動作の高速
化が可能となる。
【００６０】請求項６の発明においては、垂直実装によ
る実装密度の向上を図ることができる。
【００６１】請求項７の発明においては、支持部材によ
り半導体装置を基板に対して垂直に立てることができる
ので、実装が容易となり、実装性、自立性の向上を図る
ことができる。
【００６２】請求項８の発明においては、半導体チップ
の周囲は比較的接着力が強く、吸水率の低い封止樹脂で
覆われているため、実装時の熱により実装までに吸湿し
た水の爆発による界面剥離やそれに伴う接続部材の破断
が起こりにくくなり、製品の信頼性が向上する。
【００６３】請求項９の発明においては、半導体チップ
内での配線の引き回しが不要になり、配線によりインダ
クタンスの増加が抑制されて半導体装置の動作の高速化
が可能となり、電気特性が向上する。
【００６４】請求項１０の発明においては、基本部材を
支持用として使用するため、半導体装置の自立性を向上
することができる。
【００６５】請求項１１の発明においては、導体層が封
止部材より露出しているので、導体層と基板の配線を容
易に接続することができ、半田付けによるオープン不良
が防止される。
【００６６】請求項１２の発明においては、導体層をヒ
ンジとして使用できるので、実装性、信頼性の向上を図
ることができる。
【００６７】請求項１３の発明においては、基本部材を
接地電位用として使用できるので、半導体チップ内での
配線の引き回しが不要になり、配線によりインダクタン
スの増加が抑制されて半導体装置の動作の高速化が可能
となる。
【００６８】請求項１４の発明においては、基本部材の
露出部をワイヤボンディングできるので、半導体チップ
内での配線の引き回しが不要になり、配線によりインダ
クタンスの増加が抑制されて半導体装置の動作の高速化
が可能となり、また、電気特性の向上、製法の簡易化を
図ることができる。
【００６９】請求項１５の発明においては、封止部材の
基本部材の露出している所に溝部を設けたので、半導体
装置の実装ピッチが小さくなり、高密度実装が可能とな
り、また、実装性を向上できる。
【００７０】請求項１６の発明においては、電極を挟ん
で基本部材と環状部材を配置したので、半導体チップ内
での配線が短くなって、半導体チップ内での信号の遅延
が減少し、また、配線によりインダクタンス量が減少し
て半導体装置の動作の高速化が可能となり、電気特性の
向上を図ることができる。
【００７１】請求項１７の発明においては、基本部材と
環状部材を電源供給用と接地用に使用できるので、半導
体チップ内での配線が短くなって、半導体チップ内での
信号の遅延が減少し、また、配線によりインダクタンス
量が減少して半導体装置の動作の高速化が可能となり、
電気特性の向上を図ることができる。
【００７２】請求項１８の発明においては、基本部材の
一側を櫛形としたので、封止樹脂と基本部材の密着性が
向上し、水分の侵入を抑制し、耐湿性の劣化を防ぐこと
ができる。
【００７３】請求項１９の発明においては、半導体装置
の小型化、実装密度の向上、信頼性の向上を図ることが
できる。
【００７４】請求項２０の発明においては、半導体装置
の小型化、実装密度の向上、信頼性の向上を図ることが
できる。
【００７５】請求項２１の発明においては、接着部材と
してＴＡＢテープを用いるので、半導体装置の小型化に
寄与できる。
【００７６】請求項２２の発明においては、接着部材と
してＴＡＢテープを用い、このＴＡＢテープ上の配線部
材を外部電極としても利用できるので、封止樹脂の厚さ
を薄くすることができる。
【００７７】請求項２３の発明においては、封止部材に
位置決め凹部を設けたので、配線処理が容易となり実装
性が向上する。
【００７８】請求項２４の発明においては、封止部材に
逃げ凹部を設けたので、位置決め凹部で概略位置合わせ
された場所から適正な実装位置へ動く、セルフアライメ
ントが可能になる。
【００７９】請求項２５の発明においては、製造工程の
簡略化を図ることができる。
【００８０】請求項２６の発明においては、開口部を樹
脂封止金型の突起を利用して形成するので、製造が容易
となる。
【００８１】請求項２７の発明においては、導体層上の
封止樹脂ばりが発生して導体層と外部電極との導電性を
損なうことが防止される。
【００８２】請求項２８の発明においては、半導体チッ
プと接着部材の位置決めの際に、接着部材の架橋部を金
型で挟むので、製造が容易となる。
【００８３】請求項２９の発明においては、外部電極の
形成を、開口部に半田ボールを乗せて行うので、製造工
程の簡略化を図ることができる。
【００８４】請求項３０の発明においては、簡単な製造
工程で半導体装置の小型化を図ることができる。
【００８５】請求項３１の発明においては、金属突起の
高さを調整して一部露出できるので、製造工程が簡略化
される。
【００８６】請求項３２の発明においては、簡単な製造
工程で半導体装置の小型化、実装密度の向上を図ること
ができる。
【００８７】請求項３３の発明においては、簡単な製造
工程で信頼性の高い半導体装置を得ることができる。
【００８８】請求項３４の発明においては、簡単な製造
工程で電気特性の優れた半導体装置を得ることができ
る。
【００８９】請求項３５の発明においては、簡単な製造
工程で半導体装置の小型化、実装密度の向上を図ること
ができる。
【００９０】請求項３６の発明においては、簡単な製造
工程で半導体装置の小型化、実装密度の向上を図ること
ができる。
【００９１】請求項３７の発明においては、実装密度の
向上を図ることができる。
【００９２】請求項３８の発明においては、高密度実装
が可能になる。
【００９３】請求項３９の発明においては、高密度実装
が可能になる。
【００９４】
【実施例】以下、この発明の一実施例を図を参照して説
明する。 実施例１．図１〜図４はこの発明の第１実施例を示すも
ので、図１はこの発明に係る半導体装置の一部断面を示
す外観図、図２は図１の線ａ−ａ′の部分で切断して示
す断面図、図３はこの発明に係る半導体装置の製造段階
における半田バンプ作成前の断面図、図４はこの発明に
係る半導体装置の製造方法を説明するための一部断面を
示す外観図であり、各図において、図２８〜図２９と対
応する部分には同一符号を付し、その詳細説明は省略す
る。図において、１Ａは本実施例による半導体装置、９
は半導体チップ２に接着された接着部材としてのテー
プ、１０はテープ９の上に形成された導体層、１１はワ
イヤボンディングするための接続部材としての金属細
線、１２は樹脂封止時に樹脂封止金型（図示せず）で形
成されたテープ９上の導体層１０へ達する封止部材とし
ての封止樹脂６の開口部、１３はテープ９の一部をなす
架橋部である。
【００９５】図１および図２に示すように、半導体装置
１Ａは半導体チップ２に接着されたテープ９を有し、こ
のテープ９上に形成された導体層１０と半導体チップ２
上の電極としてのボンディングパッド３を金属細線１１
でワイヤボンディングし、導体層１０の一表面の一部を
露出するために封止樹脂６に図３に示すように開口部１
２を設ける。この開口部１２は半導体装置１Ａの製造工
程の途中の工程である樹脂封止工程で用いる樹脂封止金
型の樹脂封止部分の該当部分に設けた突起をテープ９上
の導体層１０に押し当てて形成する。そして、この開口
部１２に外部電極としての半田バンプ５を形成する。
【００９６】樹脂封止金型の突起は、樹脂封止金型内で
テープ９上の導体層１０を例えば５〜１００μｍ程度好
ましくは数１０μｍ押し込むように設計されることによ
り、導電層１０上に封止樹脂６のばりが発生し、導電層
１０と半田バンプ５との導電性を損なうことのないよう
に工夫されている。従って、樹脂封止金型の突起が導電
層１０を押し込むことによるストレスは、テープ９の弾
性により吸収されるため、半導体チップ２ヘの損傷はな
い。
【００９７】また、図３の半導体装置１Ａの実質的に中
間製造物に半田バンプ５を形成するときには、半田ボー
ル（図示せず）を開口部１２に配置しリフローすること
により、同じ樹脂封止金型で形成する外形との位置精度
を数μｍの精度で半田バンプ５が精度よく形成できる。
また、図４に示すように、テープ９の一部を半導体装置
１Ａの予定外形部分より突出させて架橋部１３を設け、
半導体装置１Ａを樹脂封止する際に樹脂封止金型で挟
み、半導体チップ２およびテープ９の樹脂封止金型内で
の位置を固定するようにし、樹脂封止金型に設けたテー
プ９上の導体層１０と接触させ、半田バンプ５とのコン
タクトを得るために設けられた樹脂封止部６の開口部１
２を形成する。これにより、樹脂封止金型に設けた突起
と、テープ９上の導体層１０との接触を確実なものと
し、テープ９上の導体層１０と樹脂封止金型に設けた突
起の間の樹脂のにじみ出しによる封止樹脂ばりの発生が
抑えられる。
【００９８】実施例２．図５〜図８はこの発明の第２実
施例を示すもので、図５はこの発明に係る半導体装置の
一部断面を示す外観図、図６は図５の線ｋーｋ′の部分
で切断して示す断面図、図７はこの発明に係る半導体装
置の製造段階における樹脂封止前の状態を示す断面図、
図８はこの発明に係る半導体装置の製造方法を説明する
ための一部断面図であり、各図において、図１〜図４と
対応する部分には同一符号を付し、その詳細説明は省略
する。図において、１Ｂは本実施例による半導体装置、
１４はワイヤボンディング技術を用いて半導体チップ１
０上に形成された金属突起、１５はテープ９上に形成さ
れた櫛形導体層であって、この櫛形導体層１５はテープ
９上の導体層の一部をなすもので、櫛形状をしており、
テープ９上の複数の導体層の部分よりワイヤボンディン
グを行うものである。１６は半田バンプ５と金属突起１
４との接合性を向上するため、封止樹脂部６に設けられ
た凹部と嵌合する半田バンプ５の凸部である。
【００９９】従来よりワイヤボンディング技術による金
属突起の形成は、半導体チップ２上のボンディングパッ
ド３にバンプを形成し、ＴＡＢ（Tape・Automated・Bondi
ng）テープと接合する場合に用いられるが、本実施例で
は、テープ９上の導体層１０に上述のワイヤボンデイン
グ技術により金属突起１４を形成する。これにより、上
述した特開平１−１７９３３４号公報に示されているよ
うな複雑な工程の方法を取る必要がなくなり、また、後
述の基板１８（図１１）のようなベース基板に半導体素
子をフェイスダウンボンディング（後述の図２７のよう
に能動素子等の半導体素子を下方に向けテボンディング
する方法）する際の位置決めの困難さがなくなる。
【０１００】なお、上述したワイヤボンデイング技術を
用いた金属突起の形成時の材料として半田ワイヤを用い
るとリフロー時に半田バンプ５と融着し、高い強度が得
られる。また、導電層１０を有するテープ９上に櫛形導
電層１５を備えているので、テープ９上の複数の部分よ
り半導体チップ２との接続が可能となる。これにより、
例えば、半導体装置１Ｂの１つの半田バンプ５からの信
号を半導体チップ２内の種々のボンディングパッド３へ
伝達することが可能となる。さらに、櫛形導電層１５を
電源供給用配線または接地配線とし、半導体チップ２内
の複数の位置への電源供給、接地を行うようにしてもよ
い。これにより、半導体チップ２内でのアルミ配線によ
る引き回しが不要となり、配線によるインダクタンスの
増加を抑え、半導体装置の高速化が可能となる。
【０１０１】図７において、点線部分は樹脂封止される
部分の予想線である。図７に示すように、ワイヤボンデ
イング技術により形成された金属突起１４は、樹脂封止
される予想線より突出しており、樹脂封止金型内で金属
突起１４が金型内部に押し当てられ、樹脂封止後には金
属突起１４が封止樹脂面より露出するようになされてい
る。つまり、ワイヤボンデイング技術により形成される
金属突起１４の高さは、金属突起１４自体の切り残し量
を制御することにより調整し、樹脂封止工程の段階で金
属突起１４を樹脂封止金型に押し付けるように樹脂封止
し、金属突起１４の一部を露出させる。これにより、製
造が容易となる。
【０１０２】図８において、半田バンプ５を形成する部
分に嵌合するように封止樹脂６に凹部を設ける。する
と、半田バンプ５の形成時にこの凹部に半田が流れ込
み、封止樹脂６と半田が機械的にかみ合い、半田バンプ
５と封止樹脂６、さらには、半田バンプ５と金属突起１
４との接合が強固になる。なお、櫛形導体層１５は実施
例１の半導体装置にも適用してもよい。
【０１０３】実施例３．図９〜図１２はこの発明の第３
実施例を示すもので、図９はこの発明に係る半導体装置
の一部を示す外観図、図１０はこの発明に係る半導体装
置の一部断面を示す外観図、図１１はこの発明に係る半
導体装置の実装時の一部を示す外観図、図１２は図１１
の線ｂーｂ′の部分で切断して示す断面図であり、各図
において、図１〜図４と対応する部分には同一符号を付
し、その詳細説明は省略する。図において、１Ｃは本実
施例による半導体装置、１７は半導体装置１Ｃを後述の
基板に対して立てるためのスタンドロック、１８は半導
体装置１Ｃを実装するための基板、１９は基板１８に設
けられた配線、２０は配線１９と導電層１０とを接続す
るための半田である。
【０１０４】図９において、半導体装置１Ｃは導電層１
０を有するテープ９を半導体チップ２の一辺に貼り付
け、テープ９およびテープ９上の導電層１０を含む平面
の一部を帯状に封止樹脂６より露出させる。そして、図
１０に示すように、テープ９上に形成された導体層１０
と半導体チップ２上のボンディングパッド３を金属細線
１１でワイヤボンディングする。また、図１１におい
て、基板１８に半導体装置１Ｃを、その内部の半導体チ
ップ２が基板１８に対して垂直となるように実装すると
共に、基板１８上に配線１９と半導体装置１Ｃの露出さ
れたテープ９上の導体層１０とを垂直に交差するように
半田付けして実装する。
【０１０５】また、半導体装置１Ｃには、半導体チップ
２の素子面と垂直な方向に延在するスタンドブロック１
７を樹脂封止工程で形成し、半導体装置１Ｃの一側面お
よびスタンドブロック１７の一面で上記一側面と同一面
を水平にするようになされる。これにより、半導体装置
１Ｃを基板１８に対して図１１および図１２に示すよう
に垂直に実装することができる。なお、ここでは、半導
体チップ２はテープ９により保持された状態で樹脂封止
されるが、慣用の半導体装置のように、半導体チップ２
をダイパッドと呼ばれるリードフレームの一部に接着
し、保持するようにしてもよい。
【０１０６】実施例４．図１３〜図１９はこの発明の第
４実施例を示すもので、図１３はこの発明に係る半導体
装置の一部を示す外観図、図１４はこの発明に係る半導
体装置の一部断面を示す外観図、図１５はこの発明に係
る半導体装置の実装時の一部を示す外観図、図１６は図
１５の線ｃーｃ′の部分で切断して示す断面図、図１７
はこの発明に係る半導体装置の実装時の状態を示す平面
図、図１８はこの発明に係る半導体装置を複数個実装時
の状態を示す平面図、同じく図１９はこの発明に係る半
導体装置を複数個実装時の状態を示す平面図であり、各
図において、図１〜図４および図１１，図１２と対応す
る部分には同一符号を付し、その詳細説明は省略する。
図において、１Ｄは本実施例による半導体装置、２１は
半導体チップ２を接着し、保持するためのリードフレー
ムの一部であるダイパッド、２２は導体層１０を有する
テープ９を接着して保持し、半導体チップ２より浮かせ
るリードフレームの一部である基本部材としてのベース
リードであって、このベースリード２２によりスタンド
リード８が形成される。２３はスタンドリード８の屈曲
部を収納する封止樹脂６の溝部である。
【０１０７】本実施例では、導体層１０を有するテープ
９は、半導体チップ２上の一辺上にこれと離れて配置さ
れたベースリード２２上に接着される。なお、図１４で
は、ベースリード２２はリードフレーム枠部（図示せ
ず）から切り取り、曲げる前の状態を示している。一
方、半導体チップ２はリードフレームの一部であるダイ
パッド２１上に接着され固定される。これにより、テー
プ９を直接半導体チップ２上に貼り付けた上述の実施例
１の半導体装置１Ａの場合と異なり、半導体チップ２の
周囲は比較的接着力が強く、吸水率の低い封止樹脂６で
覆われているため、半導体チップ２とテープ９の界面の
接着層に比べて実装時の熱により実装までに吸湿した水
の爆発による界面剥離およびそれに伴う金属細線１１の
破断が起こりにくくなり、製品の信頼性が向上する。
【０１０８】また、本実施例では、図１３からも分かる
ように、テープ９上の導体層１０を封止樹脂６の部分よ
り所定の長さ例えば0.2〜１ｍｍ程度突出させ、この導
体層１０を図１６に示すようにヒンジ（同図において導
体層１０がＬ字状に曲がっている部分）のように基板１
８上の配線１９と位置合わせして半田２０により半田付
けを行う。これにより、上述の実施例３の半導体装置１
Ｃの場合よりテープ９上の導体層１０と基板１８上の配
線１９との半田付けによる接続不良（オープン不良）が
低減される。
【０１０９】また、本実施例では、ベースリード２２を
接地電位とし、このベースリード２２がテープ９上の導
体層１０より低インピーダンスとなるように設計する。
これにより、半導体装置１Ｄの高速動作が可能になる。
さらに、図１４に示すように、テープ９をベースリード
２２の一部に接着し、ベースリード２２の半導体チップ
２の内側（ボンディングパッド３が配置されている所）
に近い部分を帯状に露出させる。これにより、接地電位
にあるベースリード２２の任意の部分から半導体チップ
２上の任意の接地電位を必要とするボンディングパッド
３と接続することが可能となり、半導体チップ２内のア
ルミ配線の引き回しが短くなり、それだけ信号の遅延量
も少なくなって半導体装置１Ｄの高速動作が可能にな
る。ちなみに、図１４では、８本の金属細線１１の内、
図面に向かって左より第１番目，第５番目および第７番
目の金属細線１１が接地電位用として半導体チップ２上
のボンディングパッド３とそれぞれ接続されている。
【０１１０】図１７は半導体装置１Ｄのベースリード２
２に連なる外部リードとしてのスタンドリード８の曲げ
方向を示しており、この図１７のように、２本の外部リ
ードを互いに異なる方向に曲げることにより、図３２に
示したＳＶＰのように４本の外部リードを用いることな
く同様の自立性を得ることができる。ことにより、同一
の外形のパッケージの場合、ＳＶＰに比べて２本の外部
リードを余分にテープ９上の導体層１０を設けることが
できる。
【０１１１】図１８は半導体装置１Ｄを並列に実装した
場合を示しており、半導体装置１ＤがメモリＩＣの場合
に予想される実装方法のうち、スタンドリード８の屈曲
部を収納する封止樹脂６の溝部２３内に隣接する半導体
装置１Ｄのスタンドリード８を入れずに実装した場合で
ある。また、図１９は図１８と同様に半導体装置１Ｄを
並列に実装した場合であるが、図１９ではスタンドリー
ド８の屈曲部を収納する封止樹脂６の溝部２３内に隣接
する半導体装置１Ｄのスタンドリード８を潜り込ませて
実装した場合である。このように、スタンドリード８の
屈曲部を収納する封止樹脂６の溝部２３内に隣接する半
導体装置１Ｄのスタンドリード８を潜り込ませることに
より、半導体装置１Ｄの実装ピッチが小さくなり、高密
度実装が可能となる。なお、テープ９上の導体層１０を
封止樹脂６の部分より所定の長さ例えば0.2〜１ｍｍ程
度突出させ、この導体層１０をヒンジのように基板１８
上の配線１９と位置合わせして半田２０により半田付け
を行うことは、他のＳＶＰの半導体装置にも適用しても
よい。
【０１１２】実施例５．図２０〜図２３はこの発明の第
５実施例を示すもので、図２０はこの発明に係る半導体
装置の製造段階におけるリード加工工程前の一部断面を
示す外観図、図２１はこの発明に係る半導体装置の実装
時の一部を示す外観図、図２２は図２１の矢印ｄの方向
から見た側面図、図２３はこの発明に係る半導体装置の
ベースリード、テープ、リングリード等の構成要素の一
部を示す外観図であり、各図において、図１〜図４およ
び図１１，図１２，図１５と対応する部分には同一符号
を付し、その詳細説明は省略する。図において、１Ｅは
本実施例による半導体装置、２４はベースリード２２の
外側にベースリード２２を囲むように配置された環状部
材としてのリングリード、２５はベースリード２２の一
部をなし、ベースリード２２とテープ９および封止樹脂
６の接着性を向上させるために設けられたベースリード
の櫛歯部である。
【０１１３】図２０において、半導体チップ２上の一列
に並んだボンディングパッド３を挟んでベースリード２
２と反対側を通るようにかつベースリード２２の周囲に
リングリード２３を設け、ベースリード２２とリングリ
ード２３を各々電源供給電位または接地電位とする。こ
れにより、半導体チップ２内の任意のボンディングパッ
ド３に電源供給を行い、または、接地を行うことがで
き、半導体チップ２内のアルミ配線を短くし、半導体チ
ップ２内の信号の遅延を減少させると共に、電源供給お
よび接地に関与するリードのインダクタンス量を減少さ
せるため、上述した実施例４の半導体装置１Ｄの場合よ
りさらに動作を高速化することができる。
【０１１４】図２１において、ベースリード２２、リン
グリード２４の一部封止樹脂６より出た部分をスタンド
リード８として用いる。ここでは、両端の２本ずつ合計
４本のスタンドリード８は、各々片端の２本が上述した
ＳＶＰのように異なる方向に曲げられる。図２２におい
て、一部スタンドリード８と、このスタンドリード８の
屈曲部を収納する封止樹脂６の溝部２３を点線で表して
いる。図２３において、ベースリード２２の一部、テー
プ９の下部、テープ９上の導体層１０の下部以外のとこ
ろを削除し、櫛歯状にした場合のベースリード２２、導
体層１０を有するテープ９、およびリングリード２３を
示しており、テープ９をベースリード２２から離した状
態である。
【０１１５】図２３に示すように、ベースリード２２の
一部、テープ９上の導体層１０の下部以外の所を削除し
たことにより、半導体装置１Ｅの製造工程で、半導体チ
ップ２上のボンディングパッド３とテープ９上の導体層
１０とを金属細線１１で接合する場合に、テープ９上の
導体層１０への金属細線１１のワイヤボンディング性を
損なうことがない。これは、ワイヤボンディンするテー
プ９上の導体層１０の下部にはベースリード２２が存在
するため、ワイヤボンディング時の荷重を有効に使い得
るからで、下地が軟らかいとボンディング荷重が減少す
るためボンディング剥がれが生じる。また、封止後封止
樹脂６とベースリード２２の密着性を向上するために、
封止樹脂６とベースリード２２の界面を通して水分の侵
入を抑え、耐湿性の劣化を抑制できる。ベースリード２
２とテープ９および封止樹脂６の接着性を向上させるた
めに設けられたベースリードの櫛歯部２５は、他の実施
例におけるベースリード２２にも同様に適用してもよ
い。
【０１１６】実施例６．図２４および図２５はこの発明
の第６実施例を示すもので、図２４はこの発明に係る半
導体装置の一部断面を示す外観図、図２５は図２４の線
ｅーｅ′の部分で切断して示す断面図であり、各図にお
いて、図１〜図４と対応する部分には同一符号を付し、
その詳細説明は省略する。図において、１Ｆは本実施例
による半導体装置、２６は半導体チップ２上に設けられ
た接着部材としてのＴＡＢテープ、２７はＴＡＢテープ
２６上の外部電極としての配線、２８はＴＡＢテープ２
６の内部リード、２９はＴＡＢテープ２６上の櫛形配
線、３０はＴＡＢテープ２６の架橋部、３１はボンディ
ングパッド３上に設けられたバンプである。
【０１１７】図２４において、ＴＡＢ技術を用い、ＴＡ
Ｂテープ２６の内部リード２８の先端部と半導体チップ
２のボンディングパッド３とをバンプ３１と呼ばれる金
属突起電極を介して接続する。ＴＡＢテープ２６の樹脂
封止部分より外側の破線で示すＴＡＢテープの架橋部３
０は実施例１における架橋部１３（図４）と同様、封止
金型内での半導体チップ２の位置固定、半田バンプ５を
形成するために、封止樹脂６に設けた凹部を形成するた
めの封止金型の突起をＴＡＢテープ２６上に圧接させる
ことを可能にする。その後このＴＡＢテープの架橋部３
０はその役目が終わると切断される。
【０１１８】また、ＴＡＢ技術を用いる場合は、実施例
１の半導体装置１Ａの場合と異なり、ＴＡＢテープ２６
の内部リード２８がＴＡＢテープ２６の位置より上に存
在せずとも半導体チップ２との接続が可能となる。つま
り、ＴＡＢテープ２６上の封止樹脂６の厚さを抑え、半
導体装置１Ｆを小型化することができる。なお、バンプ
３１はボンディングパッド３の上に設けてもよいし、あ
るいは、ＴＡＢテープ２６の内部リード２８側に設けて
もよい。また、本実施例では、ＴＡＢテープ２６と半導
体チップ２とが接着した状態で示されているが、半導体
チップ２はＴＡＢテープ９より出ている内部リード２８
で吊り下げることも可能であり、必ずしも接着の必要性
はない。
【０１１９】実施例７．図２６および図２７はこの発明
の第７実施例を示すもので、図２６はこの発明に係る半
導体装置の一部断面を示す外観図、図２７は図２６の線
ｆーｆ′の部分で切断して示す断面図であり、各図にお
いて、図１〜図４および図１１，図１２，図１５，図２
４と対応する部分には同一符号を付し、その詳細説明は
省略する。図において、１Ｇは本実施例による半導体装
置、３２は半導体装置１Ｇの表面に金型を用いて形成さ
れ、基板１８の配線２７と嵌合する位置決め凹部、３３
は基板１８に形成されたスルーホール、３４は基板１８
のスルーホール３３等との干渉を防ぐために半導体装置
１Ｇの表面に金型を用いて形成された逃げ凹部である。
【０１２０】本実施例では、半導体チップ２上に配線２
７を有するＴＡＢテープ２６を設け、配線２７と半導体
チップ２とを電気的に接続すると共に、ＴＡＢテープ２
６上の配線２７が帯状に露出するように樹脂封止し、樹
脂封止面とＴＡＢテープ２６上の配線２７の段差を２０
０μｍ以下に抑え、半導体装置１ＧのＴＡＢテープ２６
上の配線２７を下にして、かつ配線２７と基板１８上の
配線１９とを位置決めした後半田付けが可能なパッケー
ジとする。このように、封止樹脂面と配線２７との段差
を２００μｍ以下に抑えたので、例えばスクリーン印刷
による半田塗布時の半田とＴＡＢテープ２６上の配線２
７が接触してリフロー後のオープン不良が発生すること
がなくなる。また、半導体装置１Ｇは封止樹脂より側面
に突出するリードフレームが存在しないので、実装時に
必要な面積が小さくなり、高密度実装が可能となる。
【０１２１】また、本実施例では、基板１８上の配線１
９と嵌合する位置決め凹部３２を半導体装置１Ｇと基板
１８上の配線１９との位置決めを概略行うようにしてい
る。これにより、実装が容易となり、実装性が向上す
る。また、本実施例では、半導体装置１Ｇの表面に金型
を用いて逃げ凹部３４を形成する。これにより、基板１
８上の配線１９以外の例えばスルーホール３３等の部分
と半導体装置１Ｇとの干渉を防ぎ、位置決め凹部３２の
効果を充分なものとすると共に、半導体装置１Ｇと基板
１８との接触面積を少なくして、半田リフロー時の半導
体装置１Ｇが微少に動き、位置決め凹部３２によって概
略位置合わせされた場所から適正な実装位置へ動くいわ
ゆるセルフアライメントが可能になる。
【０１２２】また、図２６に示すように、半導体装置１
Ｇの表面、半導体チップ２の表面と同じ側に半導体装置
１Ｇの表面より最大２００μｍへこんだ部分にある電極
面と基板１８上の配線１９とを半田ペーストを介して接
着した後リフローする。図中、符号ｍは半導体装置１Ｇ
の表面と電極面すなわち配線２７との段差を表し、最大
２００μｍであり、符号ｎは半田ペーストの厚さで、通
常最大２００μｍである。なお、ここでは、ＴＡＢテー
プ２６上の配線２７と半導体チップ２との電気的な接続
にＴＡＢ法を用いているため、図中、ｍの樹脂厚さは内
部リード２８が封止樹脂６の通して見え、不良となる限
界概ね５０μｍまで薄くすることができる。
【０１２３】
【発明の効果】以上のように請求項１の発明によれば、
半導体チップ上に設けられ、導体層を有する接着部材
と、半導体チップ上に設けられた電極と導体層とを電気
的に接続する接続部材と、半導体チップ、導体層、接着
部材および接続部材を樹脂封止する封止部材と、この封
止部材に設けられた開口部を介して導体層に接続された
外部電極とを備えたので、耐湿性がよくなって信頼性を
向上でき、また、電気特性、実装密度および汎用性の向
上を図ることができると共に、小型化が可能となるとい
う効果がある。
【０１２４】請求項２の発明によれば、半導体チップ上
に設けられ、導体層を有する接着部材と、半導体チップ
上に設けられた電極と導体層とを電気的に接続する接続
部材と、導体層上に設けられた金属突起と、半導体チッ
プ、導体層、接着部材、接続部材および金属突起を樹脂
封止しかつ金属突起を一部外部に露出させる封止部材
と、外部に露出した金属突起と接続された外部電極とを
備えたので、耐湿性がよくなって信頼性を向上でき、ま
た、電気特性、実装密度および汎用性の向上を図ること
ができつと共に、小型化が可能となるという効果があ
る。
【０１２５】請求項３の発明によれば、請求項１または
２の発明において、接着部材は、半導体チップ上に設け
られた電極と接続される櫛形導体層を有するので、請求
項１または２の発明の効果に加えて、外部電極よりの信
号を半導体チップ上の種々の電極へ伝達することが可能
となるという効果がある。
【０１２６】請求項４の発明によれば、請求項２の発明
において、金属突起が露出している封止部材の部分の周
囲に凹部を設け、該凹部に上記外部電極の一部を食い込
ませたので、請求項２の発明の効果に加えて、外部電極
形成時に半田が凹部に流れ込み、封止樹脂と半田が機械
的にかみあい、半田と封止樹脂さらには外部電極と金属
突起との結合を強固にできるという効果がある。
【０１２７】請求項５の発明によれば、請求項３の発明
において、櫛形導体層は、電源供給または接地電位用配
線として使用されるので、請求項３の発明の効果に加え
て、半導体チップ内での配線の引き回しが不要になり、
配線によりインダクタンスの増加が抑制されて半導体装
置の動作の高速化が可能となるという効果がある。
【０１２８】請求項６の発明によれば、半導体チップの
一側に設けられ、導体層を有する接着部材と、半導体チ
ップの他側に設けられた電極と導体層とを電気的に接続
する接続部材と、半導体チップ、導体層、接着部材およ
び接続部材を樹脂封止しかつ導体層の一側を外部に露出
させる封止部材とを備えたので、垂直実装による実装密
度の向上と信頼性および汎用性の向上を図ることができ
るという効果がある。
【０１２９】請求項７の発明によれば、請求項６の発明
において、封止部材上に半導体チップの能動面と垂直な
方向に突出して設けられた支持部材を備えたので、請求
項６の発明の効果に加えて、実装が容易となり、実装
性、自立性の向上を図ることができるという効果があ
る。
【０１３０】請求項８の発明によれば、半導体チップと
離隔して設けられた導電性の基本部材と、この基本部材
上に設けられ、導体層を有する接着部材と、半導体チッ
プに設けられた第１および第２の電極と導体層および基
本部材とをそれぞれ電気的に接続する接続部材と、半導
体チップ、基本部材、導体層、接着部材および接続部材
を樹脂封止しかつ少なくとも基本部材と導体層の一側を
外部に露出させる封止部材とを備えたので、実装時の熱
により実装までに吸湿した水の爆発による界面剥離やそ
れに伴う接続部材の破断が起こりにくくなり、製品の信
頼性を向上でき、また、実装密度、電気特性および汎用
性の向上を図ることができるという効果がある。
【０１３１】請求項９の発明によれば、半導体チップと
離隔して設けられた導電性の基本部材と、半導体チップ
と離隔しかつ基本部材の周囲に設けられた導電性の環状
部材と、基本部材上に設けられ、導体層を有する接着部
材と、半導体チップに設けられた第１、第２および第３
の電極と導体層、基本部材および環状部材とをそれぞれ
電気的に接続する接続部材と、半導体チップ、基本部
材、環状部材、導体層、接着部材および接続部材を樹脂
封止しかつ少なくとも基本部材、環状部材および導体層
の一側を外部に露出させる封止部材とを備えたので、半
導体チップ内での配線の引き回しが不要になり、配線に
よりインダクタンスの増加が抑制されて半導体装置の動
作の高速化が可能となり、電気特性を向上でき、また、
実装密度、信頼性および汎用性の向上を図ることができ
るという効果がある。
【０１３２】請求項１０の発明によれば、請求項８また
は９の発明において、封止部材より露出した基本部材は
支持用として使用されるので、請求項８または９の発明
の効果に加えて、半導体装置の自立性を向上することが
できるという効果がある。
【０１３３】請求項１１の発明によれば、請求項８〜１
０の発明において、導体層は上記封止部材より0.2〜1.0
mm程度露出されるので、請求項８〜１０の発明の効果に
加えて、導体層と基板の配線を容易に接続することがで
き、半田付けによるオープン不良が防止されるという効
果がある。
【０１３４】請求項１２の発明によれば、請求項８〜１
１の発明において、封止部材より露出した導体層は実装
時基板上の配線と接続する際のヒンジとして使用される
ので、導体層をヒンジとして使用できるので、請求項８
〜１１の発明の効果に加えて、実装性、信頼性の向上を
図ることができるという効果がある。
【０１３５】請求項１３の発明によれば、請求項８〜１
２の発明において、基本部材は接地電位用として使用さ
れるので、請求項８〜１２の発明の効果に加えて、半導
体チップ内での配線の引き回しが不要になり、配線によ
りインダクタンスの増加が抑制されて半導体装置の動作
の高速化が可能となるという効果がある。
【０１３６】請求項１４の発明によれば、請求項８〜１
３の発明において、基本部材は上記電極側の表面を露出
され、該露出部がワイヤボンディング可能とされている
ので、請求項８〜１３の発明の効果に加えて、半導体チ
ップ内での配線の引き回しが不要になり、配線によりイ
ンダクタンスの増加が抑制されて半導体装置の動作の高
速化が可能となり、また、電気特性の向上、製法の簡易
化を図ることができるという効果がある。
【０１３７】請求項１５の発明によれば、請求項８〜１
４の発明において、封止部材の上記基本部材が露出して
いる部分に溝部を設けたので、請求項８〜１４の発明の
効果に加えて、半導体装置の実装ピッチが小さくなり、
高密度実装が可能となり、また、実装性を向上できると
いう効果がある。
【０１３８】請求項１６の発明によれば、請求項８〜１
５の発明において、基本部材と環状部材は電極を挟んで
相互に対向した位置に配置されるので、請求項８〜１５
の発明の効果に加えて、半導体チップ内での配線が短く
なって、半導体チップ内での信号の遅延が減少し、ま
た、配線によりインダクタンス量が減少して半導体装置
の動作の高速化が可能となり、電気特性の向上を図るこ
とができるという効果がある。
【０１３９】請求項１７の発明によれば、請求項８〜１
６の発明において、基本部材と環状部材は、電源供給ま
たは接地電位用配線として使用されるので、請求項８〜
１６の発明の効果に加えて、半導体チップ内での配線が
短くなって、半導体チップ内での信号の遅延が減少し、
また、配線によりインダクタンス量が減少して半導体装
置の動作の高速化が可能となり、電気特性の向上を図る
ことができるという効果がある。
【０１４０】請求項１８の発明によれば、請求項８〜１
７の発明において、基本部材の一側は、接着部材および
導体層に対向する部分以外は削除されて櫛形をなすの
で、請求項８〜１７の発明の効果に加えて、封止樹脂と
基本部材の密着性が向上し、水分の侵入を抑制し、耐湿
性の劣化を防ぐことができるという効果がある。
【０１４１】請求項１９の発明によれば、半導体チップ
上に設けられた接着部材と、この接着部材より延在して
半導体チップ上に設けられた電極と電気的に接続される
配線部材と、半導体チップ、接着部材および配線部材を
樹脂封止する封止部材と、この封止部材に設けられた開
口部を介して配線部材に接続された外部電極とを備えた
ので、半導体装置の小型化、実装密度、汎用性、信頼性
および電気特性の向上を図ることができるという効果が
ある。
【０１４２】請求項２０の発明によれば、半導体チップ
上に設けられた接着部材と、この接着部材より延在して
半導体チップ上に設けられた電極と電気的に接続される
配線部材と、半導体チップ、接着部材および配線部材を
樹脂封止しかつ配線部材の一側を所定の段差を持って外
部に露出させる封止部材とを備えたので、半導体装置の
小型化、実装密度、汎用性、信頼性および電気特性の向
上を図ることができるという効果がある。
【０１４３】請求項２１の発明によれば、請求項１９ま
たは２０の発明において、接着部材がＴＡＢテープであ
るので、請求項１９または２０の発明の効果に加えて、
半導体装置の小型化に寄与できるという効果がある。
【０１４４】請求項２２の発明によれば、請求項１９ま
たは２０の発明において、接着部材がＴＡＢテープであ
り、該ＴＡＢテープ上の配線部材を外部電極として用い
るので、請求項１９または２０の発明の効果に加えて、
封止樹脂の厚さを薄くすることができるという効果があ
る。
【０１４５】請求項２３の発明によれば、請求項２０〜
２２の発明において、封止部材は実装時基板と対接する
部分に該基板の配線と嵌合する位置決め凹部を有するの
で、請求項２０〜２２の発明の効果に加えて、配線処理
が容易となり実装性が向上するという効果がある。
【０１４６】請求項２４の発明に係る半導体装置は、請
求項２０〜２３の発明において、封止部材は実装時基板
と対接する部分に基板上のスルーホール等との干渉を防
ぐための逃げ凹部を有するので、請求項２０〜２３の発
明の効果に加えて、位置決め凹部で概略位置合わせされ
た場所から適正な実装位置へ動く、セルフアライメント
が可能になるという効果がある。
【０１４７】請求項２５の発明によれば、半導体チップ
上に導体層を有する接着部材を貼着す工程と、半導体チ
ップ上に電極を形成する工程と、電極と上記導体層とを
電気的に接続する工程と、半導体チップ、導体層、接着
部材を樹脂封止する工程と、この封止樹脂に上記導体層
に達する開口部を形成する工程と、開口部に半田を充填
して外部電極を形成する工程とを含むので、簡単な製造
工程で半導体装置の小型化、実装密度の向上を図ること
ができるという効果がある。
【０１４８】請求項２６の発明によれば、請求項２５の
発明において、開口部を樹脂封止する際の金型に設けら
れた突起により形成するので、請求項２４の発明の効果
に加えて、製造が容易となり、生産効率を向上できると
いう効果がある。
【０１４９】請求項２７の発明によれば、請求項２５ま
たは２６の発明において、開口部を樹脂封止する際の金
型に設けられた突起を導体層に所定の深さだけ押し込む
ように半導体チップと接着部材を金型内に設置し、樹脂
封止するので、請求項２５または２６の発明の効果に加
えて、導体層上の封止樹脂ばりが発生して導体層と外部
電極との導電性を損なうことが防止されるという効果が
ある。
【０１５０】請求項２８の発明によれば、請求項２５〜
２７の発明において、半導体チップと接着部材を金型内
に設置する位置を保持するのに、接着部材の架橋部を金
型で挟むようにしたので、製造が容易となり、生産効率
を向上できるという効果がある。
【０１５１】請求項２９の発明によれば、請求項２５〜
２８の発明において、開口部に半田ボールを乗せ、リフ
ローにより外部電極を形成するので、請求項２５〜２８
の発明の効果に加えて、製造工程の簡略化を図ることが
できるという効果がある。
【０１５２】請求項３０の発明によれば、半導体チップ
上に導体層を有する接着部材を貼着する工程と、半導体
チップ上に電極を形成する工程と、電極と導体層とを電
気的に接続する工程と、導体層上にワイヤボンディング
法により金属突起を形成する工程と、半導体チップ、導
体層、接着部材および金属突起を樹脂封止しかつ金属突
起を一部外部に露出させる工程と、外部に露出した金属
突起と接続される外部電極を形成する工程とを含むの
で、簡単な製造工程で半導体装置の小型化を図ることが
できるという効果がある。
【０１５３】請求項３１の発明によれば、請求項３０の
発明において、金属突起を一部外部に露出させる工程に
おいて、金属突起の高さを、該金属突起の切り残し量を
調整し、該調整された金属突起を樹脂封止の際に樹脂封
止金型に押し付けるように樹脂封止して金属突起の一部
を露出させるので、請求項３０の発明の効果に加えて、
さらに、製造工程が簡略化されるという効果がある。
【０１５４】請求項３２の発明によれば、半導体チップ
の一側に導体層を有する接着部材を貼着する工程と、半
導体チップの他側に電極を形成する工程と、電極と導体
層とを電気的に接続する工程と、半導体チップ、導体層
および接着部材を樹脂封止しかつ導体層の一側を外部に
露出させる工程とを含むので、簡単な製造工程で半導体
装置の小型化、実装密度の向上を図ることができるとい
う効果がある。
【０１５５】請求項３３の発明によれば、半導体チップ
と離隔して導電性の基本部材を配置する工程と、基本部
材上に導体層を有する接着部材を貼着する工程と、半導
体チップに第１および第２の電極を形成する工程と、第
１および第２の電極とと導体層および基本部材とをそれ
ぞれ電気的に接続する工程と、半導体チップ、基本部
材、導体層および接着部材を樹脂封止しかつ少なくとも
上記基本部材と上記導体層の一側を外部に露出させる工
程とを含むので、簡単な製造工程で信頼性の高い半導体
装置を得ることができるという効果がある。
【０１５６】請求項３４の発明によれば、半導体チップ
と離隔して導電性の基本部材を配置する工程と、半導体
チップと離隔しかつ基本部材の周囲に導電性の環状部材
を配置する工程と、基本部材上に導体層を有する接着部
材を貼着する工程と、半導体チップに第１、第２および
第３の電極を形成する工程と、第１、第２および第３の
電極と導体層、基本部材および環状部材とをそれぞれ電
気的に接続する工程と、半導体チップ、基本部材、環状
部材、導体層および接着部材を樹脂封止しかつ少なくと
も上記基本部材、環状部材および上記導体層の一側を外
部に露出させる工程とを含むので、簡単な製造工程で電
気特性の優れた半導体装置を得ることができるという効
果がある。
【０１５７】請求項３５の発明によれば、半導体チップ
上に接着部材を貼着する工程と、半導体チップ上に電極
を形成する工程と、電極と接着部材より延在する配線部
材を電気的に接続する工程と、半導体チップ、接着部材
および配線部材を樹脂封止する工程と、この封止樹脂に
導体層に達する開口部を形成する工程と、開口部に半田
を充填して外部電極を形成する工程とを含むので、簡単
な製造工程で半導体装置の小型化、実装密度の向上を図
ることができるという効果がある。
【０１５８】請求項３６の発明によれば、半導体チップ
上に接着部材を貼着する工程と、半導体チップ上に電極
を形成する工程と、電極と接着部材より延在する配線部
材を電気的に接続する工程と、この接着部材より延在し
て半導体チップ上に設けられた電極と電気的に接続され
る配線部材と、半導体チップ、接着部材および配線部材
を樹脂封止しかつ配線部材の一側を所定の段差を持って
外部に露出させる工程とを含むので、簡単な製造工程で
半導体装置の小型化、実装密度の向上を図ることができ
るという効果がある。
【０１５９】請求項３７の発明によれば、半導体装置を
基板に対して垂直に配置し、半導体装置内の半導体チッ
プの一側に貼着された接着部材上の導体層を基板の配線
と電気的に接続するようにしたので、実装密度の向上を
図ることができるという効果がある。
【０１６０】請求項３８の発明によれば、半導体装置の
樹脂封止部分に設けられた溝部の内、基本部材を曲げる
ために用いられていない溝部に隣接する他の半導体装置
の支持部材を潜り込ませて実装するようにしたので、高
密度実装が可能になるという効果がある。
【０１６１】請求項３９の発明によれば、半導体装置の
半導体チップ表面側の樹脂表面に配線部材の貼着された
接着部材を露出させるように樹脂封止し、接着部材上の
配線部材と半導体装置の樹脂表面との段差を所定値に抑
え、接着部材上の配線部材を基板に対向するように実装
し、接着部材上の配線部材を基板の配線と電気的に接続
するようにしたので、高密度実装が可能になるという効
果がある。
【図面の簡単な説明】
【図１】 この発明に係る半導体装置の第１実施例の一
部断面を示す外観図である。
【図２】 図１の線ａ−ａ′の部分で切断して示す断面
図である。
【図３】 この発明に係る半導体装置の第１実施例の製
造段階における半田バンプ作成前の断面図である。
【図４】 この発明に係る半導体装置の第１実施例の製
造工程を説明するための一部断面を示す外観図である。
【図５】 この発明に係る半導体装置の第２実施例の一
部断面を示す外観図である。
【図６】 図５の線ｋ−ｋ′の部分で切断して示す断面
図である。
【図７】 この発明に係る半導体装置の第２実施例の製
造段階における樹脂封止前の状態を示す断面図である。
【図８】 この発明に係る半導体装置の第２実施例の製
造工程を説明するための一部断面図である。
【図９】 この発明に係る半導体装置の第３実施例の一
部を示す外観図である。
【図１０】 この発明に係る半導体装置の第３実施例の
一部断面を示す外観図である。
【図１１】 この発明に係る半導体装置の第３実施例の
実装時の一部を示す外観図である。
【図１２】 図１１の線ｂ−ｂ′の部分で切断して示す
断面図である。
【図１３】 この発明に係る半導体装置の第４実施例の
一部を示す外観図である。
【図１４】 この発明に係る半導体装置の第４実施例の
一部断面を示す外観図である。
【図１５】 この発明に係る半導体装置の第４実施例の
実装時の一部を示す外観図である。
【図１６】 図１５の線ｃ−ｃ′の部分で切断して示す
断面図である。
【図１７】 この発明に係る半導体装置の第４実施例の
実装時の状態を示す平面図である。
【図１８】 この発明の第４実施例の半導体装置を複数
個実装した状態を示す平面図である。
【図１９】 この発明の第４実施例の半導体装置を複数
個実装した状態を示す平面図である。
【図２０】 この発明に係る半導体装置の第５実施例の
製造段階におけるリード加工工程前の一部断面を示す外
観図である。
【図２１】 この発明に係る半導体装置の第５実施例の
実装時の一部を示す外観図である。
【図２２】 図２１の矢印ｄの方向から見た側面図であ
る。
【図２３】 この発明に係る半導体装置の第５実施例の
ベースリード、テープ、リングリード等の構成要素の一
部を示す外観図である。
【図２４】 この発明に係る半導体装置の第６実施例の
一部断面を示す外観図である。
【図２５】 図２４の線ｅ−ｅ′の部分で切断して示す
断面図である。
【図２６】この発明に係る半導体装置の第７実施例の一
部断面を示す外観図である。
【図２７】 図２６の線ｆ−ｆ′の部分で切断して示す
断面図である。
【図２８】 従来の半導体装置の一部断面を示す外観図
である。
【図２９】 図２８の線ｇ−ｇ′の部分で切断して示す
断面図である。
【図３０】 従来の半導体装置のＺＩＰを示す外観図で
ある。
【図３１】 従来の半導体装置のＺＩＰを示す側面図で
ある。
【図３２】 従来の半導体装置のＳＶＰを示す外観図で
ある。
【図３３】 従来の半導体装置のＳＶＰをｈ方向から見
た側面図である。
【図３４】 図３２の線ｊ−ｊ′の部分で切断して示す
断面図である。
【図３５】 従来の半導体装置を示す断面図である。
【符号の説明】
１Ａ〜１Ｇ 半導体装置、２ 半導体チップ、３ ボン
ディングパッド、５半田バンプ、６ 封止樹脂、９ テ
ープ、１０ 導体層、１１ 金属細線、１２開口部、１
３，３０ 架橋部、１４ 金属突起、１５ 櫛形導体
層、１６ 凸部、１７ スタンドロック、１８ 基板、
１９，２７ 配線、２０ 半田、２２ベースリード、２
３ 溝部、２４ リングリード、２５ 櫛形部、２６
ＴＡＢテープ、２８ 内部リード、２９ 櫛形配線、３
２ 位置決め凹部、３３ スルーホール、３４ 逃げ凹
部。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/321 23/02 Ｂ 23/28 Ｚ 6921−4Ｅ 23/50 Ｒ Ｙ

Claims (39)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ上に設けられ、導体層を有
    する接着部材と、 上記半導体チップ上に設けられた電極と上記導体層とを
    電気的に接続する接続部材と、 上記半導体チップ、上記導体層、上記接着部材および上
    記接続部材を樹脂封止する封止部材と、 この封止部材に設けられた開口部を介して上記導体層に
    接続された外部電極とを備えたことを特徴とする半導体
    装置。
  2. 【請求項２】 半導体チップ上に設けられ、導体層を有
    する接着部材と、 上記半導体チップ上に設けられた電極と上記導体層とを
    電気的に接続する接続部材と、 上記導体層上に設けられた金属突起と、 上記半導体チップ、上記導体層、上記接着部材、上記接
    続部材および上記金属突起を樹脂封止しかつ上記金属突
    起を一部外部に露出させる封止部材と、 上記外部に露出した金属突起と接続された外部電極とを
    備えたことを特徴とする半導体装置。
  3. 【請求項３】 上記接着部材は、上記半導体チップ上に
    設けられた電極と接続される櫛形導体層を有する請求項
    １または２記載の半導体装置。
  4. 【請求項４】 上記金属突起が露出している封止部材の
    部分の周囲に凹部を設け、該凹部に上記外部電極の一部
    を食い込ませた請求項２記載の半導体装置。
  5. 【請求項５】 上記櫛形導体層は、電源供給または接地
    電位用配線として使用される請求項３記載の半導体装
    置。
  6. 【請求項６】 半導体チップの一側に設けられ、導体層
    を有する接着部材と、 上記半導体チップの他側に設け
    られた電極と上記導体層とを電気的に接続する接続部材
    と、 上記半導体チップ、上記導体層、上記接着部材および上
    記接続部材を樹脂封止しかつ上記導体層の一側を外部に
    露出させる封止部材とを備えたことを特徴とする半導体
    装置。
  7. 【請求項７】 上記封止部材上に上記半導体チップの能
    動面と垂直な方向に突出して設けられた支持部材を備え
    た請求項６記載の半導体装置。
  8. 【請求項８】 半導体チップと離隔して設けられた導電
    性の基本部材と、 この基本部材上に設けられ、導体層を有する接着部材
    と、 上記半導体チップに設けられた第１および第２の電極と
    上記導体層および上記基本部材とをそれぞれ電気的に接
    続する接続部材と、 上記半導体チップ、上記基本部材、上記導体層、上記接
    着部材および上記接続部材を樹脂封止しかつ少なくとも
    上記基本部材と上記導体層の一側を外部に露出させる封
    止部材とを備えたことを特徴とする半導体装置。
  9. 【請求項９】 半導体チップと離隔して設けられた導電
    性の基本部材と、 上記半導体チップと離隔しかつ上記基本部材の周囲に設
    けられた導電性の環状部材と、上記基本部材上に設けら
    れ、導体層を有する接着部材と、 上記半導体チップに設けられた第１、第２および第３の
    電極と上記導体層、上記基本部材および上記環状部材と
    をそれぞれ電気的に接続する接続部材と、 上記半導体チップ、上記基本部材、上記環状部材、上記
    導体層、上記接着部材および上記接続部材を樹脂封止し
    かつ少なくとも上記基本部材、上記環状部材および上記
    導体層の一側を外部に露出させる封止部材とを備えたこ
    とを特徴とする半導体装置。
  10. 【請求項１０】 上記封止部材より露出した上記基本部
    材は支持用として使用される請求項８または９記載の半
    導体装置。
  11. 【請求項１１】 上記導体層は上記封止部材より0.2〜
    1.0mm程度露出される請求項８〜１０のいずれかに記載
    の半導体装置。
  12. 【請求項１２】 上記封止部材より露出した上記導体層
    は実装時基板上の配線と接続する際のヒンジとして使用
    される請求項８〜１１のいずれかに記載の半導体装置。
  13. 【請求項１３】 上記基本部材は接地電位用として使用
    される請求項８〜１２のいずれかに記載の半導体装置。
  14. 【請求項１４】 上記基本部材は上記電極側の表面を露
    出され、該露出部がワイヤボンディング可能とされてい
    る請求項８〜１３のいずれかに記載の半導体装置。
  15. 【請求項１５】 上記封止部材の上記基本部材が露出し
    ている部分に溝部を設けた請求項８〜１４のいずれかに
    記載の半導体装置。
  16. 【請求項１６】 上記基本部材と上記環状部材は上記電
    極を挟んで相互に対向した位置に配置される請求項８〜
    １５のいずれかに記載の半導体装置。
  17. 【請求項１７】 上記基本部材と上記環状部材は、電源
    供給または接地電位用配線として使用される請求項８〜
    １６のいずれかに記載の半導体装置。
  18. 【請求項１８】 上記基本部材の一側は、上記接着部材
    および上記導体層に対向する部分以外は削除されて櫛形
    をなす請求項８〜１７のいずれかに記載の半導体装置。
  19. 【請求項１９】 半導体チップ上に設けられた接着部材
    と、 この接着部材より延在して上記半導体チップ上に設けら
    れた電極と電気的に接続される配線部材と、 上記半導体チップ、上記接着部材および上記配線部材を
    樹脂封止する封止部材と、 この封止部材に設けられた
    開口部を介して上記配線部材に接続された外部電極とを
    備えたことを特徴とする半導体装置。
  20. 【請求項２０】 半導体チップ上に設けられた接着部材
    と、 この接着部材より延在して上記半導体チップ上に設けら
    れた電極と電気的に接続される配線部材と、 上記半導体チップ、上記接着部材および上記配線部材を
    樹脂封止しかつ上記配線部材の一側を所定の段差を持っ
    て外部に露出させる封止部材とを備えたことを特徴とす
    る半導体装置。
  21. 【請求項２１】 上記接着部材がＴＡＢテープである請
    求項１９または２０記載の半導体装置。
  22. 【請求項２２】 上記接着部材がＴＡＢテープであり、
    該ＴＡＢテープ上の配線部材を外部電極として用いる請
    求項１９または２０記載の半導体装置。
  23. 【請求項２３】 上記封止部材は実装時基板と対接する
    部分に該基板の配線と嵌合する位置決め凹部を有する請
    求項２０〜２２記載の半導体装置。
  24. 【請求項２４】 上記封止部材は実装時基板と対接する
    部分に基板上のスルーホール等との干渉を防ぐための逃
    げ凹部を有する請求項２０〜２３のいずれかに記載の半
    導体装置。
  25. 【請求項２５】 半導体チップ上に導体層を有する接着
    部材を貼着す工程と、 上記半導体チップ上に電極を形成する工程と、 上記電極と上記導体層とを電気的に接続する工程と、 上記半導体チップ、上記導体層、上記接着部材を樹脂封
    止する工程と、 この封止樹脂に上記導体層に達する開口部を形成する工
    程と、 上記開口部に半田を充填して外部電極を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  26. 【請求項２６】 上記開口部を樹脂封止する際の金型に
    設けられた突起により形成する請求項２５記載の半導体
    装置の製造方法。
  27. 【請求項２７】 上記開口部を樹脂封止する際の金型に
    設けられた突起を上記導体層に所定の深さだけ押し込む
    ように上記半導体チップと上記接着部材を上記金型内に
    設置し、樹脂封止する請求項２５または２６記載の半導
    体装置の製造方法。
  28. 【請求項２８】 上記半導体チップと上記接着部材を上
    記金型内に設置する位置を保持するのに、上記接着部材
    の架橋部を上記金型で挟むようにした請求項２５〜２７
    のいずれかに記載の半導体装置の製造方法。
  29. 【請求項２９】 上記開口部に半田ボールを乗せ、リフ
    ローにより上記外部電極を形成する請求項２５〜２８の
    いずれかに記載の半導体装置の製造方法。
  30. 【請求項３０】 半導体チップ上に導体層を有する接着
    部材を貼着する工程と、 上記半導体チップ上に電極を形成する工程と、 上記電極と上記導体層とを電気的に接続する工程と、 上記導体層上にワイヤボンディング法により金属突起を
    形成する工程と、 上記半導体チップ、上記導体層、上記接着部材および上
    記金属突起を樹脂封止しかつ上記金属突起を一部外部に
    露出させる工程と、 上記外部に露出した金属突起と接続される外部電極を形
    成する工程とを含むことを特徴とする半導体装置の製造
    方法。
  31. 【請求項３１】 上記金属突起を一部外部に露出させる
    工程において、上記金属突起の高さを、該金属突起の切
    り残し量を調整し、該調整された金属突起を樹脂封止の
    際に樹脂封止金型に押し付けるように樹脂封止して上記
    金属突起の一部を露出させる請求項３０記載の半導体装
    置の製造方法。
  32. 【請求項３２】 半導体チップの一側に導体層を有する
    接着部材を貼着する工程と、 上記半導体チップの他側に電極を形成する工程と、 上記電極と上記導体層とを電気的に接続する工程と、 上記半導体チップ、上記導体層および上記接着部材を樹
    脂封止しかつ上記導体層の一側を外部に露出させる工程
    とを含むことを特徴とする半導体装置の製造方法。
  33. 【請求項３３】 半導体チップと離隔して導電性の基本
    部材を配置する工程と、 上記基本部材上に導体層を有する接着部材を貼着する工
    程と、 上記半導体チップに第１および第２の電極を形成する工
    程と、上記第１および第２の電極とと上記導体層および
    上記基本部材とをそれぞれ電気的に接続する工程と、 上記半導体チップ、上記基本部材、上記導体層および上
    記接着部材を樹脂封止しかつ少なくとも上記基本部材と
    上記導体層の一側を外部に露出させる工程とを含むこと
    を特徴とする半導体装置の製造方法。
  34. 【請求項３４】 半導体チップと離隔して導電性の基本
    部材を配置する工程と、 上記半導体チップと離隔しかつ上記基本部材の周囲に導
    電性の環状部材を配置する工程と、上記基本部材上に導
    体層を有する接着部材を貼着する工程と、 上記半導体チップに第１、第２および第３の電極を形成
    する工程と、 上記第１、第２および第３の電極と上記導体層、上記基
    本部材および上記環状部材とをそれぞれ電気的に接続す
    る工程と、 上記半導体チップ、上記基本部材、上記環状部材、上記
    導体層および上記接着部材を樹脂封止しかつ少なくとも
    上記基本部材、上記環状部材および上記導体層の一側を
    外部に露出させる工程とを含むことを特徴とする半導体
    装置の製造方法。
  35. 【請求項３５】 半導体チップ上に接着部材を貼着する
    工程と、 上記半導体チップ上に電極を形成する工程と、 上記電極と上記接着部材より延在する配線部材を電気的
    に接続する工程と、 上記半導体チップ、上記接着部材および上記配線部材を
    樹脂封止する工程と、 この封止樹脂に上記導体層に達する開口部を形成する工
    程と、 上記開口部に半田を充填して外部電極を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  36. 【請求項３６】 半導体チップ上に接着部材を貼着する
    工程と、 上記半導体チップ上に電極を形成する工程と、 上記電極と上記接着部材より延在する配線部材を電気的
    に接続する工程と、この接着部材より延在して上記半導
    体チップ上に設けられた電極と電気的に接続される配線
    部材と、 上記半導体チップ、上記接着部材および上記配線部材を
    樹脂封止しかつ上記配線部材の一側を所定の段差を持っ
    て外部に露出させる工程とを含むことを特徴とする半導
    体装置の製造方法。
  37. 【請求項３７】 半導体装置を基板に対して垂直に配置
    し、 上記半導体装置内の半導体チップの一側に貼着された接
    着部材上の導体層を上記基板の配線と電気的に接続する
    ようにしたことを特徴とする半導体装置の実装方法。
  38. 【請求項３８】 半導体装置の樹脂封止部分に設けられ
    た溝部の内、基本部材を曲げるために用いられていない
    溝部に隣接する他の半導体装置の支持部材を潜り込ませ
    て実装するようにしたことを特徴とする半導体装置の実
    装方法。
  39. 【請求項３９】 半導体装置の半導体チップ表面側の樹
    脂表面に配線部材の貼着された接着部材を露出させるよ
    うに樹脂封止し、上記接着部材上の配線部材と半導体装
    置の樹脂表面との段差を所定値に抑え、上記接着部材上
    の配線部材を基板に対向するように実装し、上記接着部
    材上の配線部材を上記基板の配線と電気的に接続するよ
    うにしたことを特徴とする半導体装置の実装方法。
JP17102094A 1994-07-22 1994-07-22 半導体装置およびその製造方法並びに実装方法 Expired - Fee Related JP3150253B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP17102094A JP3150253B2 (ja) 1994-07-22 1994-07-22 半導体装置およびその製造方法並びに実装方法
DE19526511A DE19526511A1 (de) 1994-07-22 1995-07-20 Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
KR1019950022303A KR100201168B1 (ko) 1994-07-22 1995-07-22 반도체 장치와 그의 제조 및 실장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17102094A JP3150253B2 (ja) 1994-07-22 1994-07-22 半導体装置およびその製造方法並びに実装方法

Publications (2)

Publication Number Publication Date
JPH0837253A true JPH0837253A (ja) 1996-02-06
JP3150253B2 JP3150253B2 (ja) 2001-03-26

Family

ID=15915607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17102094A Expired - Fee Related JP3150253B2 (ja) 1994-07-22 1994-07-22 半導体装置およびその製造方法並びに実装方法

Country Status (3)

Country Link
JP (1) JP3150253B2 (ja)
KR (1) KR100201168B1 (ja)
DE (1) DE19526511A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304681B1 (ko) * 1997-10-28 2001-11-02 가네꼬 히사시 몰드bga형반도체장치및그제조방법
JP2002261234A (ja) * 2001-03-05 2002-09-13 Oki Electric Ind Co Ltd 再配置用シート、半導体装置およびその製造方法
US6696317B1 (en) 1999-11-04 2004-02-24 Nec Electronics Corporation Method of manufacturing a flip-chip semiconductor device with a stress-absorbing layer made of thermosetting resin
JP2006339180A (ja) * 2005-05-31 2006-12-14 Akita Denshi Systems:Kk 半導体装置及びその製造方法
JP2008283187A (ja) * 2007-05-09 2008-11-20 Samsung Electronics Co Ltd 印刷回路基板及びこれを有する半導体パッケージ
JP2009059923A (ja) * 2007-08-31 2009-03-19 Mitsubishi Electric Corp 半導体装置
JP2010287900A (ja) * 2010-07-20 2010-12-24 Oki Semiconductor Co Ltd 半導体装置
JPWO2016092893A1 (ja) * 2014-12-12 2017-04-27 株式会社メイコー モールド回路モジュール及びその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW299488B (ja) * 1995-06-28 1997-03-01 Hitachi Ltd
JP3793628B2 (ja) * 1997-01-20 2006-07-05 沖電気工業株式会社 樹脂封止型半導体装置
JP3651413B2 (ja) * 2001-05-21 2005-05-25 日立電線株式会社 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法
DE10156386B4 (de) 2001-11-16 2007-08-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterchips
DE10359260A1 (de) * 2003-12-17 2005-07-21 Conti Temic Microelectronic Gmbh Elektronisches Gerät sowie Verfahren zum Bonden eines elektronischen Geräts
DE102006025553B4 (de) * 2006-06-01 2020-01-16 Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. Verfahren zum Herstellen einer elektronischen Baueinheit

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63152162A (ja) * 1986-12-16 1988-06-24 Nec Corp 半導体装置
US5025306A (en) * 1988-08-09 1991-06-18 Texas Instruments Incorporated Assembly of semiconductor chips
JP2836027B2 (ja) * 1989-12-18 1998-12-14 カシオ計算機株式会社 半田バンプの形成方法
JP2816239B2 (ja) * 1990-06-15 1998-10-27 株式会社日立製作所 樹脂封止型半導体装置
US5206536A (en) * 1991-01-23 1993-04-27 Texas Instruments, Incorporated Comb insert for semiconductor packaged devices
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
US5289346A (en) * 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
JP2612114B2 (ja) * 1991-08-02 1997-05-21 三菱電機株式会社 半導体装置
JPH0563133A (ja) * 1991-08-27 1993-03-12 Toshiba Corp 樹脂封止型半導体装置
JPH0574776A (ja) * 1991-09-13 1993-03-26 Hitachi Ltd 半導体装置の実装構造
JP2500555B2 (ja) * 1991-10-28 1996-05-29 関西日本電気株式会社 半導体装置
JPH05243456A (ja) * 1992-02-26 1993-09-21 Nec Kyushu Ltd 樹脂封止形半導体装置
KR950014123B1 (ko) * 1992-09-08 1995-11-21 삼성전자주식회사 반도체 패키지
JP3232698B2 (ja) * 1992-09-14 2001-11-26 ソニー株式会社 樹脂封止型半導体装置とその製造方法
JP2934357B2 (ja) * 1992-10-20 1999-08-16 富士通株式会社 半導体装置
DE4239087A1 (de) * 1992-11-20 1994-05-26 Strautmann & Soehne Gerät zur Entnahme von Silagefutter aus Flachsilos
JPH06188286A (ja) * 1992-12-16 1994-07-08 Mitsubishi Electric Corp テープキャリアパッケージ型半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304681B1 (ko) * 1997-10-28 2001-11-02 가네꼬 히사시 몰드bga형반도체장치및그제조방법
US6696317B1 (en) 1999-11-04 2004-02-24 Nec Electronics Corporation Method of manufacturing a flip-chip semiconductor device with a stress-absorbing layer made of thermosetting resin
US6767761B2 (en) 1999-11-04 2004-07-27 Nec Electronics Corporation Method of manufacturing a flip-chip semiconductor device with a stress-absorbing layer made of thermosetting resin
JP2002261234A (ja) * 2001-03-05 2002-09-13 Oki Electric Ind Co Ltd 再配置用シート、半導体装置およびその製造方法
JP2006339180A (ja) * 2005-05-31 2006-12-14 Akita Denshi Systems:Kk 半導体装置及びその製造方法
JP2008283187A (ja) * 2007-05-09 2008-11-20 Samsung Electronics Co Ltd 印刷回路基板及びこれを有する半導体パッケージ
KR101336572B1 (ko) * 2007-05-09 2013-12-03 삼성전자주식회사 반도체 패키지
JP2009059923A (ja) * 2007-08-31 2009-03-19 Mitsubishi Electric Corp 半導体装置
JP2010287900A (ja) * 2010-07-20 2010-12-24 Oki Semiconductor Co Ltd 半導体装置
JPWO2016092893A1 (ja) * 2014-12-12 2017-04-27 株式会社メイコー モールド回路モジュール及びその製造方法
US10271432B2 (en) 2014-12-12 2019-04-23 Meeko Electronics Co., Ltd. Encapsulated circuit module, and production method therefor

Also Published As

Publication number Publication date
KR100201168B1 (ko) 1999-06-15
JP3150253B2 (ja) 2001-03-26
KR960005966A (ko) 1996-02-23
DE19526511A1 (de) 1996-01-25

Similar Documents

Publication Publication Date Title
US7820486B2 (en) Method of fabricating a semiconductor device having a heat sink with an exposed surface
JP4917112B2 (ja) 半導体装置
US6624006B2 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip
US7518250B2 (en) Semiconductor device and a method for manufacturing of the same
US7662672B2 (en) Manufacturing process of leadframe-based BGA packages
US20030006055A1 (en) Semiconductor package for fixed surface mounting
JP4919103B2 (ja) ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法
KR19980020726A (ko) 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법
JP2001015679A (ja) 半導体装置及びその製造方法
KR101119708B1 (ko) 집적 회로 다이를 패키징하는 방법
JPH0837253A (ja) 半導体装置およびその製造方法並びに実装方法
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US7015591B2 (en) Exposed pad module integrating a passive device therein
JPH0455341B2 (ja)
KR100226335B1 (ko) 플라스틱 성형회로 패키지
US20090102029A1 (en) Semiconductor Device
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
JP4038021B2 (ja) 半導体装置の製造方法
JP3181243B2 (ja) 半導体装置及びその製造方法
US6624008B2 (en) Semiconductor chip installing tape, semiconductor device and a method for fabricating thereof
JP2001267452A (ja) 半導体装置
JPH11260850A (ja) 半導体装置およびその製造方法
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100481424B1 (ko) 칩 스케일 패키지의 제조 방법
KR19980083259A (ko) 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees