JPH08340255A - Video signal conversion device - Google Patents
Video signal conversion deviceInfo
- Publication number
- JPH08340255A JPH08340255A JP7147371A JP14737195A JPH08340255A JP H08340255 A JPH08340255 A JP H08340255A JP 7147371 A JP7147371 A JP 7147371A JP 14737195 A JP14737195 A JP 14737195A JP H08340255 A JPH08340255 A JP H08340255A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- video signal
- converter
- reference power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、アナログ映像信号をデ
ジタル処理するため、ペデスタルクランプ及びアナログ
・デジタル変換（Ａ／Ｄ変換）をする映像信号変換装置
に関し、特にＶＴＲ等、ビデオ信号をデジタル処理する
機器における映像信号変換装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal converter for pedestal clamp and analog-digital conversion (A / D conversion) for digitally processing an analog video signal, and more particularly to digital processing of a video signal such as VTR. The present invention relates to a video signal conversion device in a device that operates.
【０００２】[0002]
【従来の技術】アナログ映像信号をデジタル映像信号に
変換する際には、アナログ映像信号のペデスタルレベル
を固定することが必要であるが、このようなペデスタル
レベルを固定してアナログ映像信号をデジタル映像信号
に変換するような従来の映像信号変換装置としては、例
えば特開平７−３８７７７号公報に示されているものが
ある。この公報に記載されている映像信号変換装置につ
いて図１１を参照して説明する。図１１において、１０
１はアナログ映像信号（この映像信号は上記公報ではビ
デオ信号となっている）が供給される入力端子、１０２
は差動増幅器、１０３は差動増幅器１０３の出力をＡ／
Ｄ変換するＡ／Ｄ変換器、１０４はデジタル映像信号の
出力端子である。１０５はレベルデコーダ、１０６は計
数器、１０７はデジタル・アナログ変換（以下Ｄ／Ａ変
換）器であり、１０８はＬＰＦである。2. Description of the Related Art When converting an analog video signal to a digital video signal, it is necessary to fix the pedestal level of the analog video signal. By fixing such a pedestal level, the analog video signal is converted into a digital video signal. As a conventional video signal converting apparatus for converting into a signal, for example, there is one shown in JP-A-7-38777. The video signal conversion device described in this publication will be described with reference to FIG. In FIG. 11, 10
Reference numeral 1 denotes an input terminal to which an analog video signal (this video signal is a video signal in the above publication) is supplied, 102
Is a differential amplifier, 103 is the output of the differential amplifier 103
An A / D converter for D conversion, and 104 is an output terminal for a digital video signal. Reference numeral 105 is a level decoder, 106 is a counter, 107 is a digital-analog converter (hereinafter referred to as D / A converter), and 108 is an LPF.
【０００３】以上のように構成された従来の映像信号変
換装置において、入力端子１０１よりアナログ映像信号
が入ると、接続されている差動増幅器１０２の非反転入
力端子に供給される。この差動増幅器１０２の出力はＡ
／Ｄ変換器１０３の入力に供給され、ここでデジタル映
像信号に変換され、出力端子１０４より出力される。ま
た、デジタル映像信号はレベルデコーダ１０５にも供給
され、この信号に基づいてＵＰ／ＤＯＷＮ信号１１０と
ＥＱＵＡＬ信号１１１との２つの出力を発生する。この
レベルデコーダ１０５から出力される信号について説明
すると、まずＵＰ／ＤＯＷＮ信号は、デジタル映像信号
のレベルがペデスタル基準電圧より高ければハイレベル
で次段の計数器１０６が増計数をするＵＰ信号、低けれ
ばローレベルで次段の計数器１０６が減計数するＤＯＷ
Ｎ信号となり、このときデジタル映像信号とペデスタル
基準電圧とは等しくないから、ＥＱＵＡＬ信号はローレ
ベルの信号、等しいときは計数器１０６が前の計数値を
保持するためのハイレベルの信号となる。これらＵＰ／
ＤＯＷＮ信号とＥＱＵＡＬ信号は端子１１２からのクラ
ンプパルスと共に計数器１０６の対応する端子に供給さ
れ、端子１１７に供給されるクロック信号によって可逆
（ＵＰ／ＤＯＷＮ）計数をする。ここで、計数器１０６
においてはクランプパルスがハイレベルのときに前記デ
ジタル映像信号のレベルとペデスタル基準電圧との比較
を行い、ローレベルのときは比較を行わないで前の計数
を保持する。Ｄ／Ａ変換器では計数器１０６の出力をＤ
／Ａ変換し、ＬＰＦ１０８に供給する。ＬＰＦ１０８は
Ｄ／Ａ変換器１０７の出力を平滑化して差動増幅器１０
２の反転入力端子に供給され、ペデスタル制御電圧とし
て使用される。In the conventional video signal conversion apparatus configured as described above, when an analog video signal is input from the input terminal 101, it is supplied to the non-inverting input terminal of the connected differential amplifier 102. The output of this differential amplifier 102 is A
It is supplied to the input of the / D converter 103, converted into a digital video signal here, and output from the output terminal 104. The digital video signal is also supplied to the level decoder 105, and two outputs of the UP / DOWN signal 110 and the EQUAL signal 111 are generated based on this signal. The signal output from the level decoder 105 will be described. First, the UP / DOWN signal is at a high level if the level of the digital video signal is higher than the pedestal reference voltage. If the level is low, the DOW that the counter 106 in the next stage decrements
Since the digital video signal and the pedestal reference voltage are not equal to each other at this time, the EQUAL signal is a low level signal, and when they are equal, the counter 106 is a high level signal for holding the previous count value. UP /
The DOWN signal and the EQUAL signal are supplied to corresponding terminals of the counter 106 together with the clamp pulse from the terminal 112, and reversible (UP / DOWN) counting is performed by the clock signal supplied to the terminal 117. Here, the counter 106
In (1), the level of the digital video signal is compared with the pedestal reference voltage when the clamp pulse is at the high level, and when the clamp pulse is at the low level, the previous count is held without performing the comparison. The D / A converter outputs the output of the counter 106 to D
/ A conversion and supply to the LPF 108. The LPF 108 smoothes the output of the D / A converter 107 to make the differential amplifier 10
2 is supplied to the inverting input terminal and is used as a pedestal control voltage.
【０００４】このようにして従来の映像信号変換装置に
おいては、レベルデコーダ１０５でデジタル映像信号の
ペデスタルレベルが基準より高いか低いかを検出して計
数器１０６に供給し、計数器１０６は前回までのペデス
タル誤差に対して今回のデジタル映像信号の入力に従っ
て追加的に加算または減算をして誤差の更新を行うよう
にしていた。As described above, in the conventional video signal converting apparatus, the level decoder 105 detects whether the pedestal level of the digital video signal is higher or lower than the reference and supplies it to the counter 106. According to the input of the digital video signal of this time, the pedestal error is added or subtracted to update the error.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら前記のよ
うな構成を有する映像信号変換装置においては、上述し
たようにレベルデコーダおよび計数器などが必須の構成
要素となっている回路構成であるがために、その回路規
模が大きく複雑になりコストが高くなることや、またク
ランプ回路の収束までに約１／２フィールド分の時間が
かかるなど動作速度が遅いことなどの課題を有してい
た。また、Ａ／Ｄ変換する際の変換範囲をはずれた場合
どの程度変換範囲をはずれたかを判別できないから、後
に続く処理が難しくなるといった課題を有していた。However, in the video signal converting apparatus having the above-mentioned structure, the level decoder and the counter are essential circuit elements as described above, However, there are problems that the circuit scale is large and complicated, the cost is high, and that the operation speed is slow, for example, it takes about 1/2 field to converge the clamp circuit. Further, when the conversion range is out of the A / D conversion range, it cannot be determined to what extent the conversion range is out of the conversion range, so that there is a problem that subsequent processing becomes difficult.
【０００６】本発明はかかる点に鑑み、回路規模が小さ
く簡単でコストも安く、また動作速度が非常に高速であ
るとともに変換範囲をはずれた際にはどれだけ変換範囲
をはずれたかを示すことができる映像信号変換装置を提
供することを目的とする。In view of the above points, the present invention has a small circuit scale, is simple and inexpensive, has a very high operating speed, and can show how far the conversion range is out of the conversion range. It is an object of the present invention to provide a video signal conversion device that can be used.
【０００７】[0007]
【課題を解決するための手段】以上の課題を解決するた
め、第１の発明は、映像信号のペデスタルレベルを取り
込み維持するサンプルホールド回路と、第１の基準電源
と、第２の基準電源と、第１の加算器と、第２の加算器
と、第１のＡ／Ｄ変換器とを備えたことを特徴とする映
像信号変換装置である。In order to solve the above problems, a first aspect of the present invention provides a sample and hold circuit that captures and maintains a pedestal level of a video signal, a first reference power supply, and a second reference power supply. , A first adder, a second adder, and a first A / D converter.
【０００８】また第２の発明は映像信号のペデスタルレ
ベルを取り込み維持するサンプルホールド回路と、第１
の基準電源と、第２の基準電源と、第２のＡ／Ｄ変換器
とを備えたことを特徴とする映像信号変換装置である。A second invention is a sample and hold circuit for taking in and maintaining a pedestal level of a video signal, and a first and a second invention.
And a second reference power source and a second A / D converter.
【０００９】また第３の発明は映像信号のペデスタルレ
ベルを取り込み維持するサンプルホールド回路と、第１
の制御部からの制御信号によって制御される第３の基準
電源と、前記サンプルホールド回路の出力と前記第３の
基準電源の出力とを加算する第３の加算器と、第２の制
御部からの制御信号によって制御される第４の基準電源
と、前記サンプルホールド回路の出力と前記第４の基準
電源の出力とを加算する第４の加算器と、前記第３の加
算器の出力を上側基準電圧とし前記第４の加算器の出力
を下側基準電圧としオーバーフロ−信号とアンダーフロ
ー信号を出力し前記アナログ映像信号をデジタル信号に
変換する第３のＡ／Ｄ変換器と、前記第３のＡ／Ｄ変換
器のオーバーフロー信号から第３の基準電源の制御信号
を作成するとともにオーバー信号を作成する第１の制御
部と、前記第３のＡ／Ｄ変換器のアンダーフロー信号か
ら第４の基準電源の制御信号を作成するとともにアンダ
ー信号を作成する第２の制御部とを備えたことを特徴と
する映像信号変換装置である。A third invention is a sample and hold circuit for taking in and maintaining a pedestal level of a video signal, and a first invention.
A third reference power source controlled by a control signal from the control unit, a third adder for adding the output of the sample hold circuit and the output of the third reference power source, and the second control unit. The fourth reference power source controlled by the control signal of the above, a fourth adder for adding the output of the sample hold circuit and the output of the fourth reference power source, and the output of the third adder to the upper side. A third A / D converter for converting the analog video signal into a digital signal by using a reference voltage as an output of the fourth adder as a lower reference voltage and outputting an overflow signal and an underflow signal; A first control unit for generating a control signal of a third reference power source from an overflow signal of the third A / D converter and an over signal; and an underflow signal of the third A / D converter. 4 standard power supply A video signal converting apparatus characterized by as well as creating a control signal and a second control unit for creating under signal.
【００１０】また第４の発明はアナログ映像信号のペデ
スタルレベルを取り込み維持するサンプルホールド回路
と、前記サンプルホールド回路の出力と第３のＡ／Ｄ変
換器のオーバーフロー信号及びアンダーフロー信号より
第３のＡ／Ｄ変換器の内部素子制御信号及びオーバー信
号及びアンダー信号を作成する第３の制御部と、第１の
基準電源と、第２の基準電源と、前記第１の基準電源の
出力を上側基準電圧とし前記第２の基準電源の出力を下
側基準電圧としオーバーフロ−信号とアンダーフロー信
号を出力し前記アナログ映像信号をデジタル信号に変換
する第３のＡ／Ｄ変換器とを備えたことを特徴とする映
像信号変換装置である。A fourth aspect of the invention is a sample and hold circuit for taking in and maintaining a pedestal level of an analog video signal, and a third and third aspects based on the output of the sample and hold circuit and the overflow and underflow signals of the third A / D converter. An internal element control signal of the A / D converter, a third control unit for generating an over signal and an under signal, a first reference power source, a second reference power source, and an output of the first reference power source are set to the upper side. A third A / D converter for converting the analog video signal into a digital signal by using a reference voltage as an output of the second reference power source as a lower reference voltage and outputting an overflow signal and an underflow signal. A video signal conversion device characterized by the above.
【００１１】また第５の発明はアナログ映像信号のペデ
スタルレベルを取り込み維持するサンプルホールド回路
と、前記サンプルホールド回路の出力をデジタル信号に
変換する第５のＡ／Ｄ変換器と、前記アナログ映像信号
をＡ／Ｄ変換する第４のＡ／Ｄ変換器と、前記第４のＡ
／Ｄ変換器の出力から前記第５のＡ／Ｄ変換器の出力だ
けレベルシフトしデジタル映像信号を出力するレベルシ
フト部とを備えたことを特徴とする映像信号変換装置で
ある。A fifth aspect of the present invention is a sample and hold circuit that captures and maintains a pedestal level of an analog video signal, a fifth A / D converter that converts the output of the sample and hold circuit into a digital signal, and the analog video signal. And a fourth A / D converter for A / D converting
And a level shift unit for level-shifting the output of the fifth A / D converter from the output of the / D converter to output a digital video signal.
【００１２】[0012]
【作用】第１の発明は前記した構成により、アナログ映
像信号がサンプルホールド回路に入力され、サンプルホ
ールド回路ではクランプ信号によりペデスタルレベル電
圧を取り込み維持する。この維持されたペデスタルレベ
ル電圧は第１の加算器によって第１の基準電源の出力と
加算され第１のＡ／Ｄ変換器の上側基準電圧端子に入力
される。また、同様にペデスタルレベル電圧は第２の加
算器によって第２の基準電源の出力と加算され第１のＡ
／Ｄ変換器の下側基準電圧端子に入力される。第１のＡ
／Ｄ変換器ではこのように第１の加算器の出力と第２の
加算器の出力をそれぞれ上側基準電圧及び下側基準電圧
として、アナログ入力端子に入力されたアナログ映像信
号をデジタル映像信号に変換する。According to the first aspect of the present invention, the analog video signal is input to the sample hold circuit, and the sample hold circuit takes in and maintains the pedestal level voltage by the clamp signal. The maintained pedestal level voltage is added to the output of the first reference power source by the first adder and input to the upper reference voltage terminal of the first A / D converter. Similarly, the pedestal level voltage is added to the output of the second reference power source by the second adder and the first A
It is input to the lower reference voltage terminal of the / D converter. First A
In this way, in the / D converter, the output of the first adder and the output of the second adder are used as the upper reference voltage and the lower reference voltage, respectively, and the analog video signal input to the analog input terminal is converted into a digital video signal. Convert.
【００１３】また第２の発明は前記した構成により、ア
ナログ映像信号がサンプルホールド回路に入力され、サ
ンプルホールド回路ではクランプ信号によりペデスタル
レベル電圧を取り込み維持する。この維持されたペデス
タルレベル電圧は第２のＡ／Ｄ変換器の内部素子制御端
子に供給される。また、第１の基準電源の出力は第２の
Ａ／Ｄ変換器の上側基準電圧端子に入力され、第２の基
準電源の出力は下側基準電圧端子に入力される。サンプ
ルホールド回路で維持されているクランプレベル電圧に
よって内部素子を制御された第２のＡ／Ｄ変換器ではこ
のように第１の基準電源の出力と第２の基準電源の出力
をそれぞれ上側基準電圧及び下側基準電圧として、アナ
ログ入力端子に入力されたアナログ映像信号をデジタル
映像信号に変換する。According to the second aspect of the present invention, the analog video signal is inputted to the sample hold circuit, and the sample hold circuit takes in and maintains the pedestal level voltage by the clamp signal. This maintained pedestal level voltage is supplied to the internal element control terminal of the second A / D converter. The output of the first reference power supply is input to the upper reference voltage terminal of the second A / D converter, and the output of the second reference power supply is input to the lower reference voltage terminal. In the second A / D converter whose internal elements are controlled by the clamp level voltage maintained in the sample hold circuit, the output of the first reference power source and the output of the second reference power source are respectively set to the upper reference voltage in this way. And as the lower reference voltage, the analog video signal input to the analog input terminal is converted into a digital video signal.
【００１４】また第３の発明は前記した構成により、ア
ナログ映像信号がサンプルホールド回路に入力され、サ
ンプルホールド回路ではクランプ信号によりペデスタル
レベル電圧を取り込み維持する。この維持されたペデス
タルレベル電圧は第３の加算器によって第３の基準電源
の出力と加算され第３のＡ／Ｄ変換器の上側基準電圧端
子に入力される。また、同様にペデスタルレベル電圧は
第４の加算器によって第４の基準電源の出力と加算され
第３のＡ／Ｄ変換器の下側基準電圧端子に入力される。
第３のＡ／Ｄ変換器ではこのように第３の加算器の出力
と第４の加算器の出力をそれぞれ上側基準電圧及び下側
基準電圧として、アナログ入力端子に入力されたアナロ
グ映像信号をデジタル映像信号に変換するとともに、ア
ナログ映像信号が変換範囲より大きいときにはオーバー
フロー信号を出力し、反対に小さいときにはアンダーフ
ロー信号を出力する。第１の制御部では第３のＡ／Ｄ変
換器のオーバーフロー出力より第３の基準電源を制御す
る制御信号を作成し、オーバーフロー信号がなくなるま
で第３の基準電源出力を大きくする。このとき第１の制
御部では制御信号よりどれだけ変換範囲をオーバーして
いたかを判別し、オーバー信号を出力する。また同様に
第２の制御部では第３のＡ／Ｄ変換器のアンダーフロー
出力より第４の基準電源を制御する制御信号を作成し、
アンダーフロー信号がなくなるまで第３の基準電源出力
を小さくする。このときの第２制御部では制御信号より
どれだけ変換範囲よりアンダーであったかを判別し、ア
ンダー信号を出力する。According to the third aspect of the present invention, the analog video signal is input to the sample hold circuit, and the sample hold circuit takes in and maintains the pedestal level voltage by the clamp signal. The maintained pedestal level voltage is added to the output of the third reference power supply by the third adder and input to the upper reference voltage terminal of the third A / D converter. Similarly, the pedestal level voltage is added to the output of the fourth reference power source by the fourth adder and input to the lower reference voltage terminal of the third A / D converter.
In the third A / D converter, the output of the third adder and the output of the fourth adder are used as the upper reference voltage and the lower reference voltage, respectively, and the analog video signal input to the analog input terminal is output. While converting into a digital video signal, an overflow signal is output when the analog video signal is larger than the conversion range, and an underflow signal is output when it is smaller. The first control unit generates a control signal for controlling the third reference power source from the overflow output of the third A / D converter, and increases the third reference power source output until the overflow signal disappears. At this time, the first control unit determines how much the conversion range has exceeded the control signal and outputs an over signal. Similarly, in the second control unit, a control signal for controlling the fourth reference power source is created from the underflow output of the third A / D converter,
The third reference power supply output is reduced until the underflow signal disappears. At this time, the second control unit determines how much the control signal is below the conversion range, and outputs the under signal.
【００１５】また第４の発明は前記した構成により、ア
ナログ映像信号がサンプルホールド回路に入力され、サ
ンプルホールド回路ではクランプ信号によりペデスタル
レベル電圧を取り込み維持する。第３の制御部ではこの
サンプルホールド回路の出力と第３のＡ／Ｄ変換器のオ
ーバーフロー出力及びアンダーフロー出力が供給され、
オーバー信号及びアンダー信号と第３のＡ／Ｄ変換器の
内部素子を制御する内部素子制御信号を発生する。第１
の基準電源の出力は第３のＡ／Ｄ変換器の上側基準電圧
端子に入力され、第２の基準電源の出力は下側基準電圧
端子に入力される。第３のＡ／Ｄ変換器では 第１の基
準電源の出力及び第２の基準電源の出力をそれぞれ上側
基準電源及び下側基準電源とするとともに、第３の制御
部からの制御信号によって内部素子を制御され、入力さ
れたアナログ映像信号をデジタル信号に変換する。第３
の制御部ではオーバーフロー信号またはアンダーフロー
信号が入力されるとそれぞれの信号の出力が止まるまで
第３のＡ／Ｄ変換器の内部素子を変化させる。また第３
の制御部ではこの時の制御信号からオーバー信号または
アンダー信号を作成し、入力されたアナログ映像信号が
第３のＡ／Ｄ変換器の変換範囲をどれだけオーバーまた
はアンダーしていたかを出力する。According to the fourth aspect of the present invention, the analog video signal is input to the sample hold circuit, and the sample hold circuit takes in and maintains the pedestal level voltage by the clamp signal. The output of this sample hold circuit and the overflow output and underflow output of the third A / D converter are supplied to the third control section,
An over signal and an under signal and an internal element control signal for controlling an internal element of the third A / D converter are generated. First
The output of the reference power source is input to the upper reference voltage terminal of the third A / D converter, and the output of the second reference power source is input to the lower reference voltage terminal. In the third A / D converter, the output of the first reference power supply and the output of the second reference power supply are used as the upper reference power supply and the lower reference power supply, respectively, and the internal element is controlled by the control signal from the third control unit. Is controlled to convert the input analog video signal into a digital signal. Third
When the overflow signal or the underflow signal is input, the control unit changes the internal element of the third A / D converter until the output of each signal stops. Also the third
The control unit creates an over signal or an under signal from the control signal at this time, and outputs how much the input analog video signal is over or under the conversion range of the third A / D converter.
【００１６】また、第５の発明は前記した構成により、
アナログ映像信号がサンプルホールド回路に入力され、
サンプルホールド回路ではクランプ信号によりペデスタ
ルレベル電圧を取り込み維持する。この維持されたペデ
スタルレベル電圧は第５のＡ／Ｄ変換器に供給されデジ
タル信号に変換される。また、アナログ映像信号は第４
のＡ／Ｄ変換器に供給されデジタル信号に変換される。
レベルシフト部では第４のＡ／Ｄ変換器の出力から第５
のＡ／Ｄ変換器の出力だけレベルをシフトしたデジタル
映像信号を出力する。The fifth aspect of the present invention is the above-mentioned configuration.
The analog video signal is input to the sample and hold circuit,
The sample-hold circuit takes in and maintains the pedestal level voltage by the clamp signal. The maintained pedestal level voltage is supplied to the fifth A / D converter and converted into a digital signal. The analog video signal is the 4th
Is supplied to the A / D converter and converted into a digital signal.
In the level shift section, the output from the fourth A / D converter is changed to the fifth
The digital video signal whose level is shifted by the output of the A / D converter is output.
【００１７】[0017]
【実施例】以下、本発明の実施例を図面を参照して詳し
く説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【００１８】図１は第１の発明の第１の実施例における
映像信号変換装置のブロック図を示すものである。図１
において、１はクランプ信号からアナログ映像信号のペ
デスタルレベル電圧を取り込み維持するサンプルホール
ド回路、２は第１の基準電源、３はサンプルホールド回
路１の出力と第１の基準電源２の出力とを加算する第１
の加算器、４は第２の基準電源、５はサンプルホールド
回路１の出力と第２の基準電源４の出力とを加算する第
１の加算器、６は第１のＡ／Ｄ変換器である。以上のよ
うに構成されたこの実施例の映像信号変換装置におい
て、以下その動作を説明する。サンプルホールド回路１
に入力されたアナログ映像信号はクランプ信号によって
アナログ映像信号のペデスタルレベル電圧を取り込み維
持する。サンプルホールド回路１ではこの動作をクラン
プ信号が入力される度に行い、常に最新のペデスタルレ
ベル電圧を出力する。第１の加算器３ではこのサンプル
ホールド回路１の出力に第１の基準電源２の出力を加算
する。この加算結果を第１のＡ／Ｄ変換器６の上側基準
電圧入力端子に供給して、Ａ／Ｄ変換する際の上側基準
電圧として使用する。また同様に、第２の加算器５では
サンプルホールド回路１の出力に第２の基準電源４の出
力を加算する。この加算結果は第１のＡ／Ｄ変換器６の
下側基準電圧入力端子に供給されＡ／Ｄ変換する際の下
側基準電圧として使用する。第１のＡ／Ｄ変換器６のア
ナログ入力端子にはアナログ映像信号が供給され、クロ
ック信号に同期して、上側基準電圧と下側基準電圧とを
基準としてＡ／Ｄ変換してデジタル映像信号を出力す
る。FIG. 1 is a block diagram of a video signal conversion apparatus according to the first embodiment of the first invention. FIG.
In FIG. 1, 1 is a sample and hold circuit that takes in and maintains the pedestal level voltage of the analog video signal from the clamp signal, 2 is a first reference power supply, 3 is the output of the sample and hold circuit 1 and the output of the first reference power supply 2 First to do
Adder, 4 is a second reference power supply, 5 is a first adder for adding the output of the sample hold circuit 1 and the output of the second reference power supply 4, and 6 is a first A / D converter. is there. The operation of the video signal conversion apparatus of this embodiment configured as described above will be described below. Sample and hold circuit 1
The analog video signal input to is captured and maintained by the pedestal level voltage of the analog video signal by the clamp signal. The sample hold circuit 1 performs this operation every time a clamp signal is input, and always outputs the latest pedestal level voltage. The first adder 3 adds the output of the first reference power supply 2 to the output of the sample hold circuit 1. The addition result is supplied to the upper reference voltage input terminal of the first A / D converter 6 and used as the upper reference voltage when A / D conversion is performed. Similarly, the second adder 5 adds the output of the second reference power supply 4 to the output of the sample hold circuit 1. The result of this addition is supplied to the lower reference voltage input terminal of the first A / D converter 6 and used as the lower reference voltage for A / D conversion. An analog video signal is supplied to the analog input terminal of the first A / D converter 6, and the digital video signal is subjected to A / D conversion with the upper reference voltage and the lower reference voltage as references in synchronization with the clock signal. Is output.
【００１９】以上のようにこの実施例によれば、第１の
Ａ／Ｄ変換器６の上側基準電圧と下側基準電圧とをサン
プルホールド回路１の出力であるペデスタルレベル電圧
から第１、第２の加算器３，５を用いて作成することに
より、回路構成が簡単でコストも安く、１水平走査期間
ごとにペデスタルレベルを合わせるため正確かつ高速な
ペデスタルクランプ及びＡ／Ｄ変換動作を得ることがで
きる。As described above, according to this embodiment, the upper reference voltage and the lower reference voltage of the first A / D converter 6 are changed from the pedestal level voltage which is the output of the sample hold circuit 1 to the first and second reference voltages. By using two adders 3 and 5, the circuit configuration is simple and the cost is low, so that the pedestal clamp and the A / D conversion operation can be accurately and fast because the pedestal level is adjusted for each horizontal scanning period. You can
【００２０】図２は第１の発明の第２の実施例における
映像信号変換装置のより詳細な回路図を示すものであ
る。図２において図１と同様なものは同じ番号を付し、
以下その説明を省略する。７はアナログ映像信号とホー
ルドコンデンサ８との接続をクランプ信号によってｏｎ
／ｏｆｆするサンプルスイッチ、８はペデスタル電圧を
維持するホールドコンデンサ、９はホールドコンデンサ
８の端子電圧を増幅するバッファである。サンプルホー
ルド回路１はこれらサンプルスイッチ７、ホールドコン
デンサ８、バッファ９より構成されている。１０は第１
の基準電源２の出力とサンプルホールド回路１の出力と
を加算する第１の演算増幅器である。第１の加算器３は
この第１の演算増幅器１０と複数の抵抗器とから構成さ
れている。１１は第２の基準電源４の出力とサンプルホ
ールド回路１の出力とを加算する第２の演算増幅器であ
る。第２の加算器５はこの第２の演算増幅器１１と複数
の抵抗器とから構成されている。第１の基準電源２、第
２の基準電源４、第１のＡ／Ｄ変換器６は図１と同様で
ある。FIG. 2 is a more detailed circuit diagram of the video signal converting apparatus according to the second embodiment of the first invention. 2 that are the same as those in FIG. 1 are given the same numbers,
The description is omitted below. 7 is a clamp signal for turning on the connection between the analog video signal and the hold capacitor 8.
A sample switch for turning off / off, a hold capacitor 8 for maintaining a pedestal voltage, and a buffer 9 for amplifying a terminal voltage of the hold capacitor 8. The sample hold circuit 1 is composed of these sample switch 7, hold capacitor 8 and buffer 9. 10 is the first
2 is a first operational amplifier that adds the output of the reference power supply 2 and the output of the sample hold circuit 1. The first adder 3 is composed of the first operational amplifier 10 and a plurality of resistors. Reference numeral 11 is a second operational amplifier that adds the output of the second reference power supply 4 and the output of the sample hold circuit 1. The second adder 5 is composed of the second operational amplifier 11 and a plurality of resistors. The first reference power supply 2, the second reference power supply 4, and the first A / D converter 6 are the same as those in FIG.
【００２１】以上のように構成された第１の発明の第２
の実施例の映像信号変換装置において、以下その動作を
図３を用いながら説明する。図３はその動作波形図であ
り、（ａ）はクランプ信号、（ｂ）は入力されるアナロ
グ映像信号、（ｃ）はバッファ９の出力、（ｄ）は第１
のＡ／Ｄ変換器６の基準電圧を示している。サンプルス
イッチ７はクランプ信号によって制御されており、クラ
ンプ信号がハイレベル（アクティブ）のときｏｎ状態と
なり、アナログ映像信号のペデスタルレベル電圧でホー
ルドコンデンサ８を充電する。サンプルスイッチ７はク
ランプ信号がローレベルになればｏｆｆ状態となり、ホ
ールドコンデンサ８への充電は停止され、ペデスタルレ
ベル電圧を保持する。バッファ９ではこのホールドコン
デンサの端子電圧を電流増幅する。これらの様子を図３
の（ａ）〜（ｃ）に示す。図３に示すとおりバッファ９
の出力は常に入力アナログ映像信号のペデスタルレベル
電圧を出力しており、ペデスタルレベル電圧の変化にも
追従している。第１の基準電源２はペデスタルレベル電
圧と第１のＡ／Ｄ変換器６のＡ／Ｄ変換範囲の最大電圧
との差分を出力し、第２の基準電源４はペデスタルレベ
ル電圧と第１のＡ／Ｄ変換器６のＡ／Ｄ変換範囲の最小
電圧との差分を出力している。A second aspect of the first aspect of the invention configured as described above
The operation of the video signal conversion apparatus of the embodiment will be described below with reference to FIG. FIG. 3 is an operation waveform diagram thereof, where (a) is a clamp signal, (b) is an input analog video signal, (c) is the output of the buffer 9, and (d) is the first.
The reference voltage of the A / D converter 6 is shown. The sample switch 7 is controlled by the clamp signal. When the clamp signal is at a high level (active), the sample switch 7 is turned on, and the hold capacitor 8 is charged with the pedestal level voltage of the analog video signal. When the clamp signal becomes low level, the sample switch 7 is turned off, charging the hold capacitor 8 is stopped, and the pedestal level voltage is held. The buffer 9 current-amplifies the terminal voltage of the hold capacitor. Figure 3 shows these situations.
(A) to (c). Buffer 9 as shown in FIG.
The output of always outputs the pedestal level voltage of the input analog video signal, and follows the change in the pedestal level voltage. The first reference power supply 2 outputs the difference between the pedestal level voltage and the maximum voltage of the A / D conversion range of the first A / D converter 6, and the second reference power supply 4 outputs the pedestal level voltage and the first voltage. The difference from the minimum voltage in the A / D conversion range of the A / D converter 6 is output.
【００２２】例えばＢＴＡ規格によるハイビジョンの映
像信号レベルと量子化レベルへの対応について８ビット
の場合を説明する。この場合、Ｙ信号またはＧ信号、Ｂ
信号、Ｒ信号については２２０レベルを割り当て、黒レ
ベル（ペデスタルレベル）を１６とし、白ピークレベル
を２３５と定められている。一方、これらに対応するア
ナログ映像信号のレベルは黒レベルで０ｍＶ、白レベル
で７００ｍＶと定められている。また、デジタル信号は
８ビットの場合、０〜２５５の範囲で変化するが１６を
０ｍＶ、２３５を７００ｍＶとすると、８ビットでのＡ
／Ｄ変換の最大可変範囲である２５５に対応する電圧は
７６３ｍＶとなり、同じくＡ／Ｄ変換の最小可変範囲で
ある０に対応する電圧は−５１ｍＶとなる。第１の基準
電源２は最大可変範囲の２５５に対応する電圧である７
６３ｍＶとペデスタルレベルに対応する電圧である０ｍ
Ｖとの差分電圧７６３ｍＶ（＝７６３ｍＶ−０ｍＶ）を
出力する。また、第２の基準電源４の出力電圧は最小可
変範囲電圧である−５１ｍＶとペデスタルレベル電圧で
ある０ｍＶとの差分電圧−５１ｍＶ（＝０ｍＶ−５１ｍ
Ｖ）を出力する。For example, the case of 8-bit video signal level and quantization level according to the BTA standard will be described. In this case, Y signal or G signal, B
220 levels are assigned to signals and R signals, a black level (pedestal level) is set to 16, and a white peak level is set to 235. On the other hand, the levels of analog video signals corresponding to these are set to 0 mV for the black level and 700 mV for the white level. When the digital signal is 8 bits, it changes in the range of 0 to 255, but when 16 is 0 mV and 235 is 700 mV, A at 8 bits is A.
The voltage corresponding to 255, which is the maximum variable range of / D conversion, is 763 mV, and the voltage corresponding to 0, which is the minimum variable range of A / D conversion, is -51 mV. The first reference power supply 2 is a voltage corresponding to the maximum variable range of 255 7
63 mV, which is the voltage corresponding to the pedestal level, 0 m
A differential voltage of 763 mV from V (= 763 mV-0 mV) is output. Further, the output voltage of the second reference power supply 4 is a differential voltage between the minimum variable range voltage of −51 mV and the pedestal level voltage of 0 mV, −51 mV (= 0 mV−51 m).
V) is output.
【００２３】第１の演算増幅器１０はその非反転増幅端
子がバッファ９の出力と第１の基準電源２の出力とが抵
抗を介して接続されており、出力側の抵抗とともにバッ
ファ９の出力と第１の基準電源２の出力とを加算する非
反転加算器を構成している。これが第１の加算器３の内
部回路である。同様に第２の演算増幅器１１はその非反
転増幅端子がバッファ９の出力と第２の基準電源４の出
力が抵抗を介して接続されており、出力側の抵抗ととも
にバッファ９の出力と第２の基準電源４の出力を加算す
る非反転加算器を構成している。これが第２の加算器５
の内部回路である。The non-inverting amplifier terminal of the first operational amplifier 10 is connected to the output of the buffer 9 and the output of the first reference power source 2 through a resistor, and the output of the buffer 9 together with the resistor on the output side is connected. A non-inverting adder that adds the output of the first reference power supply 2 is configured. This is the internal circuit of the first adder 3. Similarly, the second operational amplifier 11 has its non-inverting amplification terminal connected to the output of the buffer 9 and the output of the second reference power source 4 via a resistor, and the output of the buffer 9 and the second output of the second reference power source 4 are connected together. A non-inverting adder that adds the outputs of the reference power supply 4 of FIG. This is the second adder 5
It is the internal circuit of.
【００２４】第１の演算増幅器１０の出力は第１のＡ／
Ｄ変換器６の上側基準電圧端子に接続されており、上側
基準電圧として第１の基準電源２の出力とバッファ９の
出力電圧であるペデスタルレベル電圧とを第１の加算器
３で加算したものを使用する。同様に下側基準電圧とし
て第２の基準電源４の出力とペデスタルレベル電圧とを
第２の加算器５で加算したものが使用される。このよう
に上側基準電圧と下側基準電圧とはそれぞれペデスタル
レベル電圧を元にして作成されているから、映像信号の
ペデスタルレベル電圧の変化に追従して変化する。この
様子を図３（ｄ）に示す。第１のＡ／Ｄ変換器６ではこ
れらの上側基準電圧、下側基準電圧を使用して入力アナ
ログ映像信号をＡ／Ｄ変換し、デジタル映像信号を出力
する。The output of the first operational amplifier 10 is the first A /
It is connected to the upper reference voltage terminal of the D converter 6 and the output of the first reference power supply 2 and the pedestal level voltage which is the output voltage of the buffer 9 are added by the first adder 3 as the upper reference voltage. To use. Similarly, as the lower reference voltage, the one obtained by adding the output of the second reference power source 4 and the pedestal level voltage by the second adder 5 is used. As described above, since the upper reference voltage and the lower reference voltage are respectively created based on the pedestal level voltage, they change following the change in the pedestal level voltage of the video signal. This state is shown in FIG. The first A / D converter 6 A / D-converts the input analog video signal using these upper reference voltage and lower reference voltage, and outputs a digital video signal.
【００２５】以上のように第１の発明の第２の実施例に
よれば、第１のＡ／Ｄ変換器６では入力アナログ映像信
号のペデスタルレベル電圧に応じて上側基準電圧と下側
基準電圧とが変化するため、第１のＡ／Ｄ変換器６の前
に特にクランプ回路を必要とせずに高速で常に正確なＡ
／Ｄ変換が行えるとともに追従性もよく、また回路規模
が大幅に簡単化されコストも安い映像信号変換装置を実
現できる。As described above, according to the second embodiment of the first invention, in the first A / D converter 6, the upper reference voltage and the lower reference voltage are changed according to the pedestal level voltage of the input analog video signal. Since and change, A does not require a clamp circuit before the first A / D converter 6 and a fast and always accurate A
It is possible to realize a video signal conversion device that can perform D / D conversion and has good followability, and that the circuit scale is greatly simplified and the cost is low.
【００２６】次に第２の発明の第１の実施例について説
明する。Next, a first embodiment of the second invention will be described.
【００２７】図４は第２の発明の第１の実施例における
映像信号変換装置のブロック図を示すものである。図４
において、第１の発明と同様のものは同じ番号を付し、
以下説明を省略する。１はサンプルホールド回路、２は
第１の基準電源、４は第２の基準電源、１２はサンプル
ホールド回路１の出力信号によって内部素子の制御を行
われるとともに第１の基準電源及び第２の基準電源の出
力をそれぞれ上側基準電圧及び下側基準電圧とし、入力
アナログ映像信号をＡ／Ｄ変換する第２のＡ／Ｄ変換器
である。FIG. 4 is a block diagram of a video signal converting apparatus according to the first embodiment of the second invention. FIG.
In, the same numbers as those in the first invention are given the same numbers,
The description is omitted below. Reference numeral 1 is a sample and hold circuit, 2 is a first reference power supply, 4 is a second reference power supply, 12 is an internal element controlled by an output signal of the sample and hold circuit 1, and a first reference power supply and a second reference power supply. It is a second A / D converter for A / D converting the input analog video signal by using the output of the power supply as the upper reference voltage and the lower reference voltage, respectively.
【００２８】以上のように構成された第２の発明の第１
の実施例に係る映像信号変換装置において、以下その動
作を説明する。サンプルホールド回路１では第１の発明
の第１の実施例と同様に常に最新のペデスタルレベル電
圧を取り込み維持する。第１の基準電源２の出力を第２
のＡ／Ｄ変換器１２の上側基準電圧入力端子に供給し
て、Ａ／Ｄ変換する際の上側基準電圧として使用する。
同様に、第２の基準電源４の出力を第２のＡ／Ｄ変換器
１２の下側基準電圧入力端子に供給してＡ／Ｄ変換する
際の下側基準電圧として使用する。第２のＡ／Ｄ変換器
１２はそのアナログ入力端子に供給されたアナログ映像
信号を、入力されるクロック信号に同期して、上側基準
電圧と下側基準電圧とを基準としてＡ／Ｄ変換してデジ
タル映像信号として出力する。そして、この場合、第２
のＡ／Ｄ変換器１２は、サンプルホールド回路１の出力
であるペデスタルレベル電圧が内部素子制御端子に供給
され、Ａ／Ｄ変換が制御される。つまり第２のＡ／Ｄ変
換器１２の内部素子制御端子に供給されたペデスタルレ
ベル電圧によって自動的に内部のＡ／Ｄ変換のための基
準電圧が上下にシフトされ、常にペデスタルレベル電圧
に応じたＡ／Ｄ変換が行われる。A first aspect of the second aspect of the invention configured as described above
The operation of the video signal converter according to the embodiment will be described below. The sample and hold circuit 1 always takes in and maintains the latest pedestal level voltage as in the first embodiment of the first invention. The output of the first reference power supply 2
It is supplied to the upper reference voltage input terminal of the A / D converter 12 and used as the upper reference voltage when A / D converting.
Similarly, the output of the second reference power supply 4 is supplied to the lower reference voltage input terminal of the second A / D converter 12 and used as the lower reference voltage when A / D converting. The second A / D converter 12 performs A / D conversion on the analog video signal supplied to the analog input terminal thereof in synchronization with the input clock signal, using the upper reference voltage and the lower reference voltage as references. Output as a digital video signal. And in this case, the second
In the A / D converter 12, the pedestal level voltage output from the sample hold circuit 1 is supplied to the internal element control terminal, and the A / D conversion is controlled. That is, the reference voltage for internal A / D conversion is automatically shifted up and down by the pedestal level voltage supplied to the internal element control terminal of the second A / D converter 12, and the pedestal level voltage always corresponds to the pedestal level voltage. A / D conversion is performed.
【００２９】以上のようにこの実施例によれば、サンプ
ルホールド回路１の出力であるペデスタルレベル電圧か
ら第２のＡ／Ｄ変換器１２の内部素子を制御することに
より、回路構成が簡単でコストも安く、１水平走査期間
ごとにペデスタルレベルを合わせるため正確かつ高速な
ペデスタルクランプ及びＡ／Ｄ変換動作を得ることがで
きる。As described above, according to this embodiment, by controlling the internal elements of the second A / D converter 12 from the pedestal level voltage which is the output of the sample and hold circuit 1, the circuit structure is simple and the cost is low. Since the pedestal level is adjusted for each horizontal scanning period at low cost, accurate and high-speed pedestal clamp and A / D conversion operation can be obtained.
【００３０】図５は第２の発明の第２の実施例における
映像信号変換装置のより詳細な回路図を示すものであ
る。本実施例では第２のＡ／Ｄ変換器１２に８ビットフ
ラッシュ型Ａ／Ｄ変換器を使用した場合について説明す
る。図５において図２または図４と同様なものは同じ番
号を付し、以下その説明を省略する。１はサンプリング
スイッチ７、ホールドコンデンサ８及びバッファ９を含
み入力したアナログ映像信号からクランプ信号のタイミ
ングでペデスタルレベル電圧を取り込み維持するサンプ
ルホールド回路、２は第１の基準電源、４は第２の基準
電源である。１３はサンプルホールド回路１の出力であ
るペデスタルレベル電圧よりラダー抵抗１４の抵抗値を
制御する第４の制御部、１４は第４の制御部１３からの
制御信号によって制御され第１の基準電源２及び第２の
基準電源４からＡ／Ｄ変換する際の変換基準電圧を作成
するラダー抵抗、１５は一方の入力端子にラダー抵抗１
４から供給される変換基準電圧と他方の入力端子に供給
される入力アナログ映像信号とを比較する２５５個のコ
ンパレータからなるコンパレータ群である。また、１６
は２５５個のコンパレータから出力されるそれぞれの比
較結果を８ビットのデジタル信号に変換するエンコーダ
であり、この出力がＡ／Ｄ変換されたデジタルの映像信
号となる。ここで第２のＡ／Ｄ変換器１２は第４の制御
部１３、抵抗ラダー１４、コンパレータ群１５及びエン
コーダ１６より構成されている。FIG. 5 is a more detailed circuit diagram of the video signal converting apparatus according to the second embodiment of the second invention. In this embodiment, a case where an 8-bit flash type A / D converter is used as the second A / D converter 12 will be described. 5, the same components as those in FIG. 2 or 4 are designated by the same reference numerals, and the description thereof will be omitted below. 1 is a sample and hold circuit which includes a sampling switch 7, a hold capacitor 8 and a buffer 9 and takes in and maintains a pedestal level voltage from the input analog video signal at the timing of a clamp signal, 2 is a first reference power source, and 4 is a second reference Power. Reference numeral 13 denotes a fourth control unit that controls the resistance value of the ladder resistor 14 based on the pedestal level voltage that is the output of the sample and hold circuit 1, and 14 is controlled by a control signal from the fourth control unit 13 and the first reference power source 2 And a ladder resistor that creates a conversion reference voltage for A / D conversion from the second reference power source 4, and 15 is a ladder resistor 1 at one input terminal.
4 is a comparator group composed of 255 comparators for comparing the converted reference voltage supplied from No. 4 with the input analog video signal supplied to the other input terminal. Also, 16
Is an encoder that converts each comparison result output from the 255 comparators into an 8-bit digital signal, and this output becomes an A / D-converted digital video signal. Here, the second A / D converter 12 is composed of a fourth control unit 13, a resistance ladder 14, a comparator group 15 and an encoder 16.
【００３１】以上のように構成された第２の発明の第２
の実施例に係る映像信号変換装置において、以下その動
作を説明する。サンプルホールド回路１では第１の発明
と同様に常に映像信号のペデスタルレベル電圧を出力し
ている。この出力は第４の制御部１３に供給される。第
４の制御部１３は抵抗ラダー１４の両端の抵抗値を制御
する制御信号を発生する。A second aspect of the second aspect of the invention configured as described above.
The operation of the video signal converter according to the embodiment will be described below. The sample and hold circuit 1 always outputs the pedestal level voltage of the video signal as in the first aspect of the invention. This output is supplied to the fourth controller 13. The fourth control unit 13 generates a control signal for controlling the resistance value across the resistance ladder 14.
【００３２】ここで具体的にラダー抵抗１４の抵抗値が
制御される様子を説明する。サンプルホールド回路１の
出力であるペデスタルレベル電圧をＶｐとし、抵抗ラダ
ー１４のうち第１の基準電源２に接続されている側の抵
抗Ｒ１を抵抗値がｒ１とし、第２の基準電源４に接続さ
れている側の抵抗Ｒ２を抵抗値がｒ２とする。これらの
抵抗Ｒ１，Ｒ２は第４の制御部１３からのペデスタル電
圧に対応した制御信号によって制御され、例えば電圧に
よって抵抗値が変化するＭＯＳトランジスタのオン抵抗
などが使用される。また抵抗ラダー１４における抵抗Ｒ
１，Ｒ２以外の他の抵抗の抵抗値はそれぞれ同一のｒと
する。第１の基準電源２の出力はＶｒｈとし、第２の基
準電源４の出力はＶｒｌとする。このとき抵抗Ｒ１の抵
抗値ｒ１は次式のように表される。Here, how the resistance value of the ladder resistor 14 is controlled will be specifically described. The pedestal level voltage which is the output of the sample hold circuit 1 is set to Vp, the resistance R1 of the resistor ladder 14 connected to the first reference power supply 2 is set to r1, and the resistance is connected to the second reference power supply 4. The resistance value of the resistor R2 on the operated side is r2. These resistors R1 and R2 are controlled by a control signal corresponding to the pedestal voltage from the fourth control unit 13, and for example, the on-resistance of a MOS transistor whose resistance value changes according to the voltage is used. Also, the resistance R in the resistance ladder 14
The resistance values of the resistors other than 1 and R2 are the same r. The output of the first reference power supply 2 is Vrh, and the output of the second reference power supply 4 is Vrl. At this time, the resistance value r1 of the resistor R1 is expressed by the following equation.
【００３３】ｒ１＝｛（Ｖｒｈ−Ｖｒｌ）−Ｖｐ｝×
ｒ ／（Ｖｒｈ−Ｖｒｌ） 同様に抵抗Ｒ２の抵抗値ｒ２は次式のように表される。R1 = {(Vrh-Vrl) -Vp} ×
r / (Vrh-Vrl) Similarly, the resistance value r2 of the resistor R2 is expressed by the following equation.
【００３４】ｒ２＝｛（Ｖｒｈ−Ｖｒｌ）＋Ｖｐ｝×
ｒ ／（Ｖｒｈ−Ｖｒｌ） 抵抗Ｒ１、抵抗Ｒ２は第４の制御部１３からの制御信号
によってこのように抵抗値が制御される。したがって、
これら式からはＶｐが変化してもｒ１とｒ２の合計は変
化せず常にｒの２倍となり、抵抗ラダー１４内の抵抗値
の総和は常にｒの２５６倍となりラダー抵抗１４内を流
れる電流は変化しない。そうすると、それぞれの抵抗Ｒ
での電圧降下は常に一定となる。しかし、抵抗Ｒ１と抵
抗Ｒ２とが変化するため各コンパレータそれぞれの一方
の入力端子に与えられる変換基準電圧はペデスタルレベ
ル電圧Ｖｐだけシフトされることとなる。したがって、
エンコーダ１６は、これら２５５個のコンパレータから
の比較結果からアナログ映像信号をペデスタル電圧の変
化に追随して８ビットのデジタル映像信号に変換するこ
とができる。R2 = {(Vrh-Vrl) + Vp} ×
r / (Vrh-Vrl) The resistance values of the resistors R1 and R2 are thus controlled by the control signal from the fourth controller 13. Therefore,
From these equations, the sum of r1 and r2 does not change even if Vp changes, and is always twice r, and the sum of the resistance values in the resistance ladder 14 is always 256 times r and the current flowing in the ladder resistor 14 is It does not change. Then, each resistance R
The voltage drop at is always constant. However, since the resistors R1 and R2 change, the conversion reference voltage applied to one input terminal of each comparator is shifted by the pedestal level voltage Vp. Therefore,
The encoder 16 can convert the analog video signal into an 8-bit digital video signal by following the change in the pedestal voltage based on the comparison results from the 255 comparators.
【００３５】以上のように第２の発明の第２のの実施例
に係る映像信号変換装置によれば、入力アナログ映像信
号のペデスタルレベル電圧を第４の制御部１３に加え、
第４の制御部１３からの制御信号によって抵抗ラダー１
４の抵抗値を制御することによって変換基準電圧をペデ
スタルレベル電圧に応じてシフトさせるため、第２のＡ
／Ｄ変換器１２の前段に特にクランプ回路を必要とせず
に常に正確なＡ／Ｄ変換が行えるとともに追従性もよ
く、また回路規模が大幅に簡単化されコストも安い映像
信号変換装置を実現できる。As described above, according to the video signal converter of the second embodiment of the second invention, the pedestal level voltage of the input analog video signal is applied to the fourth control section 13,
The resistance ladder 1 is controlled by the control signal from the fourth controller 13.
In order to shift the conversion reference voltage according to the pedestal level voltage by controlling the resistance value of No. 4, the second A
It is possible to realize a video signal conversion device that can always perform accurate A / D conversion without requiring a clamp circuit in front of the / D converter 12 and has good followability, and that the circuit scale is greatly simplified and the cost is low. .
【００３６】次に第３の発明の第１の実施例について説
明する。Next, a first embodiment of the third invention will be described.
【００３７】図６は第３の発明の第１の実施例における
映像信号変換装置のブロック図を示すものである。図６
において、第１及び第２の発明と同様のものは同じ番号
を付し、以下説明を省略する。図６において、１はサン
プルホールド回路、１７は第１の制御部２２からの制御
信号により基準電圧を発生する第３の基準電源、１８は
第３の基準電源１７の出力とサンプルホールド回路１の
出力とを加算する第３の加算器、１９は第２の制御部２
２からの制御信号により基準電圧を発生する第４の基準
電源、２０は第４の基準電源１９の出力とサンプルホー
ルド回路１の出力とを加算する第４の加算器、２１は第
３の加算器１８の出力を上側基準電圧とし第４の加算器
２０の出力を下側基準電圧として入力アナログ映像信号
をデジタル信号に変換する第３のＡ／Ｄ変換器である。
また第３のＡ／Ｄ変換器２１はデジタル映像信号出力と
ともに入力されたアナログ映像信号が第３のＡ／Ｄ変換
の変化範囲をはずれた場合にはオーバーフロー信号また
はアンダーフロー信号も出力する。２２は第３のＡ／Ｄ
変換器２１からのオーバーフロー信号から第３の基準電
源１７の制御電圧を発生するとともに入力されたアナロ
グ映像信号が変化範囲を上回った量を示すオーバー信号
を出力する第１の制御部、２３は第３のＡ／Ｄ変換器２
１からのアンダーフロー信号から第４の基準電源１９の
制御電圧を発生するとともに入力されたアナログ映像信
号が変化範囲を下回った量を示すアンダー信号を出力す
る第２の制御部である。FIG. 6 is a block diagram of a video signal converting apparatus according to the first embodiment of the third invention. Figure 6
In the above, the same parts as those of the first and second inventions are designated by the same reference numerals, and the description thereof will be omitted below. In FIG. 6, 1 is a sample and hold circuit, 17 is a third reference power supply that generates a reference voltage in response to a control signal from the first controller 22, and 18 is an output of the third reference power supply 17 and the sample and hold circuit 1. A third adder for adding the output and 19 is the second control unit 2
A fourth reference power source that generates a reference voltage according to the control signal from 20, a fourth adder 20 that adds the output of the fourth reference power source 19 and the output of the sample hold circuit 1, and a third adder 21. It is a third A / D converter that converts the input analog video signal into a digital signal by using the output of the device 18 as the upper reference voltage and the output of the fourth adder 20 as the lower reference voltage.
The third A / D converter 21 also outputs an overflow signal or an underflow signal when the analog video signal input together with the digital video signal output deviates from the change range of the third A / D conversion. 22 is the third A / D
The first control unit 23, which generates the control voltage of the third reference power supply 17 from the overflow signal from the converter 21 and outputs the over signal indicating the amount by which the input analog video signal exceeds the change range, is the first control unit 23. 3 A / D converter 2
The second control unit generates the control voltage of the fourth reference power supply 19 from the underflow signal from 1 and outputs an under signal indicating the amount by which the input analog video signal falls below the change range.
【００３８】以上のように構成されたこの実施例の映像
信号変換装置において、以下その動作を説明する。サン
プルホールド回路１では第１の発明での実施例と同様に
常に最新のペデスタルレベル電圧を取り込み維持する。
第３の加算器１８ではサンプルホールド回路１の出力に
第３の基準電源１７の出力を加算する。当初第３の基準
電源１７はペデスタルレベル電圧と所定のＡ／Ｄ変換の
変換範囲最大電圧との差分電圧を出力している。また同
様に、第４の加算器２０ではサンプルホールド回路１の
出力に第４の基準電源１９の出力を加算するが、当初第
４の基準電源１９はペデスタルレベル電圧と所定のＡ／
Ｄ変換の変換範囲最小電圧との差分電圧を出力してい
る。このとき、第３のＡ／Ｄ変換器２１は第１の発明の
第１の実施例と同様にアナログ映像信号をデジタル映像
信号に変換し出力する。The operation of the video signal conversion apparatus of this embodiment constructed as described above will be described below. The sample-and-hold circuit 1 always takes in and maintains the latest pedestal level voltage as in the first embodiment.
The third adder 18 adds the output of the third reference power supply 17 to the output of the sample hold circuit 1. Initially, the third reference power supply 17 outputs a differential voltage between the pedestal level voltage and the maximum conversion range voltage of a predetermined A / D conversion. Similarly, in the fourth adder 20, the output of the fourth reference power supply 19 is added to the output of the sample hold circuit 1. However, the fourth reference power supply 19 initially has the pedestal level voltage and a predetermined A / A.
The differential voltage from the conversion range minimum voltage of D conversion is output. At this time, the third A / D converter 21 converts the analog video signal into a digital video signal and outputs the same as in the first embodiment of the first invention.
【００３９】ここでもし、入力されたアナログ映像信号
が第３のＡ／Ｄ変換器２１の変換範囲を上回ったとす
る。このとき第３のＡ／Ｄ変換器２１のオーバーフロー
信号出力よりオーバーフロー信号が出力される。このオ
ーバーフロー信号は第１の制御部２２に供給される。第
１の制御部２２ではこのオーバーフロー信号が入ると第
３の基準電源１７に出力電圧を上げるよう制御信号を送
る。この制御信号によって第３の基準電源１７の出力電
圧は上昇し、よってこの信号が加算される第３の加算器
１８の出力電圧も上昇する。この第３の加算器１８の出
力電圧は第３のＡ／Ｄ変換器２１の上側基準電圧端子に
供給されており、第３のＡ／Ｄ変換器２１の上側基準電
圧が上昇することとなる。第１の制御部２２では第３の
Ａ／Ｄ変換器２１のオーバーフロー信号が出力されてい
る限り、第３の基準電源１７の出力電圧を上昇させる。
これにより第３のＡ／Ｄ変換器２１の上側基準電圧は入
力されたアナログ映像信号を上回るまで上昇し続ける。
上側基準電圧がアナログ映像信号を上回るとオーバーフ
ロー信号は出力が止まり、第１の制御部２２の出力制御
信号も保持される。第１の制御部２２ではこの時の制御
信号より、アナログ映像信号が第３のＡ／Ｄ変換器２１
の変換範囲からどれだけ上回っていたかを出力する。Here, it is assumed that the input analog video signal exceeds the conversion range of the third A / D converter 21. At this time, an overflow signal is output from the overflow signal output of the third A / D converter 21. This overflow signal is supplied to the first controller 22. When the first control unit 22 receives this overflow signal, it sends a control signal to the third reference power supply 17 to increase the output voltage. This control signal causes the output voltage of the third reference power supply 17 to rise, so that the output voltage of the third adder 18 to which this signal is added also rises. The output voltage of the third adder 18 is supplied to the upper reference voltage terminal of the third A / D converter 21, and the upper reference voltage of the third A / D converter 21 rises. . The first control unit 22 raises the output voltage of the third reference power supply 17 as long as the overflow signal of the third A / D converter 21 is output.
As a result, the upper reference voltage of the third A / D converter 21 continues to rise until it exceeds the input analog video signal.
When the upper reference voltage exceeds the analog video signal, the overflow signal stops outputting and the output control signal of the first control unit 22 is also held. In the first control unit 22, the analog video signal is changed to the third A / D converter 21 from the control signal at this time.
It outputs how much is out of the conversion range of.
【００４０】次に入力されたアナログ映像信号が第３の
Ａ／Ｄ変換器２１の変換範囲を下回った場合には上回っ
た場合とは逆の動作を行う。つまり、この時は第３のＡ
／Ｄ変換器２１のアンダーフロー信号が出力され、第２
の制御部２３に供給される。第２の制御部２３ではアン
ダーフロー信号が供給されている間、第４の基準電源１
９の出力電圧を下降させ続ける。すると第４の加算器２
０ではサンプルホールド回路１の出力と第４の基準電源
１９の出力を加算しているため、第４の加算器２０の出
力も降下する。この出力の降下は第４の加算器２０の出
力が入力されたアナログ映像信号より小さくなり第３の
Ａ／Ｄ変換器２１のアンダーフロー信号が出力されなく
なるまで続く。アンダーフロー信号の出力が止まると第
２の制御部２３の出力制御信号も保持される。この時、
第２の制御部２３では保持された制御信号出力からどれ
だけ入力されたアナログ映像信号が第３のＡ／Ｄ変換器
２１の変換範囲を下回ったかを示すアンダー信号を出力
する。When the next input analog video signal falls below the conversion range of the third A / D converter 21, the reverse operation is performed. In other words, at this time, the third A
The underflow signal of the / D converter 21 is output, and the second
Is supplied to the control unit 23. In the second control unit 23, while the underflow signal is being supplied, the fourth reference power source 1
Continue to decrease the output voltage of 9. Then the fourth adder 2
At 0, the output of the sample-hold circuit 1 and the output of the fourth reference power supply 19 are added, so the output of the fourth adder 20 also drops. This drop in output continues until the output of the fourth adder 20 becomes smaller than the input analog video signal and the underflow signal of the third A / D converter 21 is no longer output. When the output of the underflow signal is stopped, the output control signal of the second controller 23 is also held. This time,
The second control unit 23 outputs an under signal indicating how much the input analog video signal from the held control signal output falls below the conversion range of the third A / D converter 21.
【００４１】以上のようにこの実施例によれば入力され
たアナログ映像信号が第３のＡ／Ｄ変換器２１の変換範
囲を上回ってはずれた場合、または下回ってはずれた場
合、それぞれオーバーフロー信号またはアンダーフロー
信号が出力される。この時第３の基準電源１７または第
４の基準電源１９を変化させることにより、第３のＡ／
Ｄ変換器２１の基準電圧を変化させ、変化範囲をどれだ
け上回ったかまたは下回ったかを示すオーバー信号また
はアンダー信号を取り出すことができる。これにより回
路構成が簡単でコストも安く、１水平走査期間ごとにペ
デスタルレベルを合わせるため正確かつ高速なペデスタ
ルクランプ及びＡ／Ｄ変換動作とともに変化範囲をはず
れた場合でもその量が検出でき後段の信号処理に使用で
き、またエラー表示をできる映像信号変換装置を得るこ
とができる。また、入力されたアナログ映像信号のレベ
ルが第３のＡ／Ｄ変換器２１の変換範囲をはずれた場合
でも基準電圧が変換され、変換レベル内に収まるためＡ
／Ｄ変換が可能となり正常なデジタル映像信号が得ら
れ、後段での信号処理回路でも問題なく処理することが
できる。As described above, according to this embodiment, when the input analog video signal deviates above or below the conversion range of the third A / D converter 21, an overflow signal or Underflow signal is output. At this time, by changing the third reference power source 17 or the fourth reference power source 19, the third A /
By changing the reference voltage of the D converter 21, an over signal or an under signal indicating how much above or below the range of change can be extracted. As a result, the circuit configuration is simple and the cost is low, because the pedestal level is adjusted every horizontal scanning period, the amount of the pedestal clamp can be detected accurately and even when it is out of the range of change along with the A / D conversion operation. It is possible to obtain a video signal conversion device that can be used for processing and can display an error. Further, even if the level of the input analog video signal is out of the conversion range of the third A / D converter 21, the reference voltage is converted and falls within the conversion level.
A / D conversion is possible, a normal digital video signal is obtained, and the signal processing circuit in the subsequent stage can process it without any problem.
【００４２】次に第４の発明の第１の実施例について説
明する。Next, a first embodiment of the fourth invention will be described.
【００４３】図７は第４の発明の第１の実施例における
映像信号変換装置のブロック図を示すものである。図７
において、第１、第２及び第３の発明と同様のものは同
じ番号を付し、以下説明を省略する。図７において、１
はサンプルホールド回路、２は第１の基準電源、３は第
２の基準電源、２４はサンプルホールド回路１と第３の
Ａ／Ｄ変換器２１のオーバーフロー信号またはアンダー
フロー信号より第３のＡ／Ｄ変換器２１の内部素子制御
信号を作成する第３の制御部、２１は第１の基準電源２
の出力及び第２の基準電源３の出力をそれぞれ上側基準
電圧または下側基準電圧とし、入力されたアナログ映像
信号をデジタル信号に変換するとともに入力されたアナ
ログ映像信号が第３のＡ／Ｄ変換の変化範囲をはずれた
場合にはオーバーフロー信号またはアンダーフロー信号
も出力する第３のＡ／Ｄ変換器である。FIG. 7 is a block diagram of a video signal converting apparatus according to the first embodiment of the fourth invention. Figure 7
In the above, the same parts as those in the first, second and third inventions are denoted by the same reference numerals and the description thereof will be omitted below. In FIG. 7, 1
Is a sample and hold circuit, 2 is a first reference power supply, 3 is a second reference power supply, 24 is a third A / D from the overflow signal or underflow signal of the sample hold circuit 1 and the third A / D converter 21. A third control unit 21 for generating an internal element control signal of the D converter 21, a first reference power source 2
And an output of the second reference power source 3 as an upper reference voltage or a lower reference voltage, respectively, to convert the input analog video signal into a digital signal and to convert the input analog video signal into a third A / D conversion. Is a third A / D converter that also outputs an overflow signal or an underflow signal when it goes out of the change range.
【００４４】以上のように構成された第４の発明の第１
の実施例の映像信号変換装置において、以下その動作を
説明する。サンプルホールド回路１では第１から第３の
発明での実施例と同様に常に最新のペデスタルレベル電
圧を取り込み維持する。このペデスタルレベル電圧は第
３の制御部２４に供給される。A first aspect of the fourth aspect of the invention configured as described above
The operation of the video signal conversion apparatus according to the embodiment will be described below. The sample and hold circuit 1 always takes in and maintains the latest pedestal level voltage as in the first to third embodiments. This pedestal level voltage is supplied to the third controller 24.
【００４５】ここで今、入力されたアナログ映像信号が
第３のＡ／Ｄ変換器２１の変換範囲内であったとする。
この時、第３のＡ／Ｄ変換器２１からはオーバーフロー
信号もアンダーフロー信号も共に出力されることはな
い。すると第３の制御部２４ではサンプルホールド回路
１からのペデスタルレベル電圧のみから内部素子制御信
号を作成する。この内部素子制御信号によって第３のＡ
／Ｄ変換器２１の内部の変換基準電圧をシフトし、デジ
タル信号に変換するためクランプ回路等がなくても小規
模な回路構成で高速に正確なデジタル映像信号が得られ
る。この場合の変換過程は第２の発明の第１の実施例と
同様であるため、以下説明を省略する。It is now assumed that the input analog video signal is within the conversion range of the third A / D converter 21.
At this time, neither the overflow signal nor the underflow signal is output from the third A / D converter 21. Then, the third control unit 24 creates the internal element control signal from only the pedestal level voltage from the sample hold circuit 1. This internal element control signal causes the third A
Since the conversion reference voltage inside the / D converter 21 is shifted and converted into a digital signal, an accurate digital video signal can be obtained at high speed with a small circuit configuration without a clamp circuit or the like. Since the conversion process in this case is the same as that of the first embodiment of the second invention, the description thereof will be omitted below.
【００４６】一方、第２の発明の第１の実施例と大きく
違うのは入力されたアナログ映像信号が第３のＡ／Ｄ変
換器２１の変換範囲外へはずれた場合である。今ここで
アナログ映像信号が第３のＡ／Ｄ変換器２１の変換範囲
を上回った場合を考える。この時、第３のＡ／Ｄ変換器
２１からはオーバーフロー信号が出力され、第３の制御
部２４へ供給される。第３の制御部２４ではサンプルホ
ールド回路１からのペデスタルレベル電圧によって第３
のＡ／Ｄ変換器２１の内部素子を制御するとともに、オ
ーバーフロー信号によってもオーバーフロー信号が無く
なるまで第３のＡ／Ｄ変換器２１の内部素子を制御す
る。第３の制御部２４ではこの時の制御信号よりアナロ
グ映像信号がどれだけ第３のＡ／Ｄ変換器２１の変換範
囲を上回っていたかを検出し、オーバー信号を出力す
る。このオーバー信号は映像信号処理回路のＣＰＵに送
られ、上回った量とともにエラー表示を行う。（図示せ
ず）また反対に、アナログ映像信号が第３のＡ／Ｄ変換
器２１の変換範囲を下回った場合は、第３のＡ／Ｄ変換
器２１からアンダーフロー信号が出力され、第３の制御
部２４へ供給される。第３の制御部２４ではサンプルホ
ールド回路１からのペデスタルレベル電圧によって第３
のＡ／Ｄ変換器２１の内部素子を制御するとともに、ア
ンダーフロー信号によってもアンダーフロー信号が無く
なるまで第３のＡ／Ｄ変換器２１の内部素子を制御す
る。第３の制御部２４ではこの時の制御信号よりアナロ
グ映像信号がどれだけ第３のＡ／Ｄ変換器２１の変換範
囲を下回っていたかを検出し、アンダー信号を出力す
る。このアンダー信号は映像信号処理回路のＣＰＵに送
られ、下回った量とともにエラー表示を行う。（図示せ
ず）以上のようにこの実施例によれば入力されたアナロ
グ映像信号が第３のＡ／Ｄ変換器２１の変換範囲を上回
るまたは下回ってはずれた場合、それぞれオーバーフロ
ー信号またはアンダーフロー信号が出力される。この時
これらの信号とサンプルホールド回路１からのペデスタ
ルレベル電圧は第３の制御部２４に供給され、第３の制
御部２４では第３のＡ／Ｄ変換器２１の内部素子を制御
することにより、第３の第３のＡ／Ｄ変換器２１の内部
の変換電圧を変化させ、変化範囲をどれだけ上回ったか
または下回ったかを示すオーバー信号またはアンダー信
号を取り出すことができる。これにより回路構成が簡単
でコストも安く、１水平走査期間ごとにペデスタルレベ
ルを合わせるため正確かつ高速なペデスタルクランプ及
びＡ／Ｄ変換動作とともに変化範囲をはずれた場合でも
その量が検出でき後段の信号処理に使用できるとともに
エラー状態を表示できる映像信号変換装置を得ることが
できる。また、入力されたアナログ映像信号のレベルが
第３のＡ／Ｄ変換器２１の変換範囲をはずれた場合でも
基準電圧が変換され、変換レベル内に収まるためＡ／Ｄ
変換が可能となり正常なデジタル映像信号が得られ、後
段での信号処理回路でも問題なく処理することができ
る。On the other hand, a big difference from the first embodiment of the second invention is that the input analog video signal is out of the conversion range of the third A / D converter 21. Now, consider a case where the analog video signal exceeds the conversion range of the third A / D converter 21. At this time, an overflow signal is output from the third A / D converter 21 and supplied to the third controller 24. The third control unit 24 uses the pedestal level voltage from the sample and hold circuit 1 to control the third
In addition to controlling the internal elements of the A / D converter 21, the internal elements of the third A / D converter 21 are controlled by the overflow signal until the overflow signal disappears. The third controller 24 detects how much the analog video signal exceeds the conversion range of the third A / D converter 21 from the control signal at this time, and outputs an over signal. This over signal is sent to the CPU of the video signal processing circuit, and an error is displayed together with the exceeded amount. (Not shown) Conversely, when the analog video signal falls below the conversion range of the third A / D converter 21, an underflow signal is output from the third A / D converter 21, Is supplied to the control unit 24. The third control unit 24 uses the pedestal level voltage from the sample and hold circuit 1 to control the third
The internal elements of the A / D converter 21 are controlled, and the internal elements of the third A / D converter 21 are controlled by the underflow signal until the underflow signal disappears. The third controller 24 detects how much the analog video signal is below the conversion range of the third A / D converter 21 from the control signal at this time, and outputs an under signal. This under signal is sent to the CPU of the video signal processing circuit, and an error is displayed together with the amount of drop. As described above, according to this embodiment, when the input analog video signal is out of the conversion range of the third A / D converter 21, the overflow signal or the underflow signal is output. Is output. At this time, these signals and the pedestal level voltage from the sample hold circuit 1 are supplied to the third controller 24, and the third controller 24 controls the internal elements of the third A / D converter 21. , The conversion voltage inside the third third A / D converter 21 can be changed, and an over signal or an under signal indicating how much above or below the range of change can be extracted. As a result, the circuit configuration is simple and the cost is low. Since the pedestal level is adjusted for each horizontal scanning period, the pedestal clamp is accurate and high-speed, and the amount can be detected even when it is out of the change range with the A / D conversion operation. It is possible to obtain a video signal conversion device that can be used for processing and can display an error state. Further, even if the level of the input analog video signal is out of the conversion range of the third A / D converter 21, the reference voltage is converted and falls within the conversion level, so the A / D
Conversion is possible, a normal digital video signal is obtained, and the signal processing circuit in the subsequent stage can process it without any problem.
【００４７】次に第５の発明の第１の実施例について説
明する。Next, a first embodiment of the fifth invention will be described.
【００４８】図８は第５の発明の第１の実施例における
映像信号変換装置のブロック図を示すものである。図８
において、第１から第４の発明と同様のものは同じ番号
を付し、以下説明を省略する。図８において１はサンプ
ルホールド回路、２５は入力されたアナログ映像信号を
デジタル信号に変換する第４のＡ／Ｄ変換器、２６はサ
ンプルホールド回路１の出力信号をデジタル信号に変換
する第５のＡ／Ｄ変換器であり、２７は第４のＡ／Ｄ変
換器２５の出力信号を第５のＡ／Ｄ変換器２６の出力信
号だけレベルをシフトし、デジタル映像信号を作成する
レベルシフト部である。FIG. 8 is a block diagram of a video signal converting apparatus according to the first embodiment of the fifth invention. FIG.
In the above, the same components as those in the first to fourth inventions are denoted by the same reference numerals, and the description thereof will be omitted below. In FIG. 8, 1 is a sample and hold circuit, 25 is a fourth A / D converter that converts the input analog video signal into a digital signal, and 26 is a fifth A / D converter that converts the output signal of the sample and hold circuit 1 into a digital signal. An A / D converter 27 is a level shift unit for shifting the level of the output signal of the fourth A / D converter 25 by the output signal of the fifth A / D converter 26 to create a digital video signal. Is.
【００４９】以上のように構成された第５の発明の第１
の実施例の映像信号変換装置において、以下その動作を
説明する。サンプルホールド回路１では第１から第４の
発明での実施例と同様に常に最新のペデスタルレベル電
圧を取り込み維持する。このペデスタルレベル電圧は第
５のＡ／Ｄ変換器２６に供給され、ここでデジタル信号
に変換される。また、第４のＡ／Ｄ変換器２５にはアナ
ログ映像信号が供給され、ここでデジタル信号に変換さ
れる。レベルシフト部２７では第４のＡ／Ｄ変換器２５
の出力信号と第５のＡ／Ｄ変換器２６との出力信号が供
給される。ここでは第４のＡ／Ｄ変換器２５の出力信号
を第５のＡ／Ｄ変換器２６の出力信号だけレベルをシフ
トする。すると入力されたアナログ映像信号をペデスタ
ルレベル電圧分だけ、デジタル的にレベルをシフトした
ことと等価な処理となり、クランプ回路などを設けなく
ても入力されたアナログ映像信号は小規模な回路で高速
に正確なデジタル映像信号に変換される。ここで第５の
Ａ／Ｄ変換器２６はクランプパルスの繰り返し周波数に
応答できる程度の低速な回路素子でもよい。A first aspect of the fifth aspect of the invention configured as described above.
The operation of the video signal conversion apparatus according to the embodiment will be described below. The sample and hold circuit 1 always takes in and maintains the latest pedestal level voltage, as in the first to fourth embodiments. This pedestal level voltage is supplied to the fifth A / D converter 26, where it is converted into a digital signal. Further, an analog video signal is supplied to the fourth A / D converter 25, where it is converted into a digital signal. In the level shift unit 27, the fourth A / D converter 25
And the output signal of the fifth A / D converter 26 are supplied. Here, the level of the output signal of the fourth A / D converter 25 is shifted by the output signal of the fifth A / D converter 26. Then, the processing is equivalent to digitally shifting the level of the input analog video signal by the pedestal level voltage, and the input analog video signal can be processed at high speed with a small circuit without a clamp circuit. It is converted into an accurate digital video signal. Here, the fifth A / D converter 26 may be a circuit element that is slow enough to respond to the repetition frequency of the clamp pulse.
【００５０】以上のように第５の発明の第１の実施例に
よれば入力されたアナログ映像信号は第４のＡ／Ｄ変換
器２５で、またサンプルホールド回路１の出力であるペ
デスタルレベル電圧は第５のＡ／Ｄ変換器２６でそれぞ
れデジタル信号に変換されレベルシフト部２７でデジタ
ル的に、入力されたアナログ映像信号からペデスタルレ
ベル電圧分だけレベルをシフトすることにより、回路構
成が簡単でコストも安く、１水平走査期間ごとにペデス
タルレベルを合わせるため正確かつ高速なペデスタルク
ランプ及びＡ／Ｄ変換をすることができる映像信号変換
装置を得ることができる。As described above, according to the first embodiment of the fifth invention, the input analog video signal is the fourth A / D converter 25 and the pedestal level voltage which is the output of the sample and hold circuit 1. Are converted into digital signals by the fifth A / D converter 26 and digitally shifted by the pedestal level voltage from the input analog video signal by the level shift section 27, thereby simplifying the circuit configuration. Since the cost is low, the pedestal level is adjusted every horizontal scanning period, so that it is possible to obtain a video signal conversion device capable of performing accurate and high-speed pedestal clamp and A / D conversion.
【００５１】図９は第５の発明の第２の実施例における
映像信号変換装置のより詳細な回路図を示すものであ
る。図９において第１から第４の発明及び本発明の図８
と同様なものは同じ番号を付し、以下その説明を省略す
る。７はサンプルスイッチ、８はホールドコンデンサ、
９はバッファであり、サンプルホールド回路１はこれら
サンプルスイッチ７、ホールドコンデンサ８、バッファ
９より構成されている。２６はサンプルホールド回路１
の出力をデジタル信号に変換する第５のＡ／Ｄ変換器、
２５は入力されたアナログ映像信号をデジタル信号に変
換する第４のＡ／Ｄ変換器、２９は第５のＡ／Ｄ変換器
２６の出力信号から映像信号の種類ごとに決定される基
準レベル信号を減算する第２のデジタル加算器、２８は
第４のＡ／Ｄ変換器２５の出力信号から第２のデジタル
加算器２９の出力信号を減算しデジタル映像信号を出力
する第１のデジタル加算器である。レベルシフト部２７
はこれら第１のデジタル加算器２８と第２のデジタル加
算器２９とより構成されている。FIG. 9 is a more detailed circuit diagram of the video signal converting apparatus according to the second embodiment of the fifth invention. FIG. 9 shows the first to fourth inventions and FIG. 8 of the invention.
The same parts as those in FIG. 7 is a sample switch, 8 is a hold capacitor,
Reference numeral 9 is a buffer, and the sample and hold circuit 1 is composed of these sample switch 7, hold capacitor 8 and buffer 9. 26 is a sample hold circuit 1
Fifth A / D converter for converting the output of the digital signal into a digital signal,
Reference numeral 25 is a fourth A / D converter for converting the input analog video signal into a digital signal, and 29 is a reference level signal determined from the output signal of the fifth A / D converter 26 for each type of video signal. Is a second digital adder for subtracting, and 28 is a first digital adder for subtracting the output signal of the second digital adder 29 from the output signal of the fourth A / D converter 25 and outputting a digital video signal. Is. Level shift unit 27
Is composed of the first digital adder 28 and the second digital adder 29.
【００５２】以上のように構成された第５の発明の第２
の実施例の映像信号変換装置において、以下その動作を
図１０を用いながら説明する。図１０は第５の発明の第
２の実施例における動作波形図であり、（ａ）はクラン
プ信号、（ｂ）は入力されるアナログ映像信号、（ｃ）
はバッファ９の出力、（ｄ）は１６進数コードで示した
第４のＡ／Ｄ変換器２５のデジタル出力信号、（ｅ）は
１６進数コードで示した第５のＡ／Ｄ変換器２６のデジ
タル出力信号、（ｆ）は１６進数コードで示した第１の
デジタル加算器２９の出力信号である。A second aspect of the fifth aspect of the invention configured as described above.
The operation of the video signal conversion apparatus according to the embodiment will be described below with reference to FIG. FIG. 10 is an operation waveform diagram in the second embodiment of the fifth invention, where (a) is a clamp signal, (b) is an input analog video signal, and (c).
Is the output of the buffer 9, (d) is the digital output signal of the fourth A / D converter 25 shown in hexadecimal code, and (e) is the digital output signal of the fifth A / D converter 26 shown in hexadecimal code. The digital output signal, (f), is the output signal of the first digital adder 29 shown in hexadecimal code.
【００５３】サンプルホールド回路１では第１の発明の
第２の実施例と同様にクランプ信号によってサンプルス
イッチ７が開閉し、バッファ９から常に最新のペデスタ
ルレベル電圧を出力する。この様子を図１０の（ａ）か
ら（ｃ）に示す。今ここで第４のＡ／Ｄ変換器２５には
同図（ｂ）のようなアナログ映像信号が入力され、デジ
タル信号に変換された８ビットの結果を１６進数で表し
た場合、同図（ｄ）のようになるとする。また、バッフ
ァ９の出力信号が同図（ｃ）のようになり、これを第５
のＡ／Ｄ変換器２６でデジタル信号に変換した８ビット
の結果を１６進数で表すと同図（ｅ）のようになったと
する。一つ目のクランプ信号ａ１がサンプルスイッチ７
に供給された時、第４のＡ／Ｄ変換器２５の出力が１６
進数表記でＡ８Ｆ（最後のＦは１６進数であることを示
す。以下同じ。）であり、第５のＡ／Ｄ変換器２６の出
力が１３Ｆであったとする。また、簡単のため、第２の
デジタル加算器２９に与えられるアナログ映像信号での
基準レベル信号は００Ｆであったとする。この時、第２
のデジタル加算器２９の出力信号は第５のＡ／Ｄ変換器
２６の出力１３Ｆから基準レベル信号００Ｆを減算した
１３Ｆが出力される。同様に次のクランプ信号ａ２が入
力されたとき第２のデジタル加算器２９の出力は０５Ｆ
となる。また、１つ目のクランプ信号ａ１が入力された
とき第４のＡ／Ｄ変換器２５の出力信号がＡ８Ｆであ
り、２つ目のクランプ信号ａ２が入力されたときは９Ａ
Ｆであったとする。第４のＡ／Ｄ変換器２５の出力と第
２のデジタル加算器の出力は第１のデジタル加算器２８
に供給され演算される。この結果、第１のデジタル加算
器２８の出力信号は１つ目のクランプ信号ａ１が来た時
も、次の２つ目のクランプ信号ａ２が来たときも９５Ｆ
を出力する。これは入力されたアナログ映像信号自体の
レベルは変わっていないが、ＤＣレベルが変動したた
め、アナログ映像信号が変動したように見えていたため
で、デジタル信号に変換されたペデスタルレベル電圧を
デジタル的に減算してレベルシフトする事により、入力
アナログ映像信号をＡ／Ｄ変換し、デジタル映像信号と
して出力する。In the sample-hold circuit 1, the sample switch 7 is opened / closed by the clamp signal as in the second embodiment of the first invention, and the latest pedestal level voltage is always output from the buffer 9. This state is shown in (a) to (c) of FIG. Now, when an analog video signal as shown in FIG. 7B is input to the fourth A / D converter 25 and the 8-bit result converted into a digital signal is represented by a hexadecimal number, Suppose it becomes like d). Also, the output signal of the buffer 9 becomes as shown in FIG.
It is assumed that the 8-bit result converted into a digital signal by the A / D converter 26 is expressed in hexadecimal as shown in FIG. The first clamp signal a1 is the sample switch 7
When the output of the fourth A / D converter 25 is 16
It is assumed that the output is A8F (final F is a hexadecimal number; the same applies hereinafter) in the decimal notation and the output of the fifth A / D converter 26 is 13F. Further, for simplicity, it is assumed that the reference level signal of the analog video signal given to the second digital adder 29 is 00F. At this time, the second
The output signal of the digital adder 29 is a 13F obtained by subtracting the reference level signal 00F from the output 13F of the fifth A / D converter 26. Similarly, when the next clamp signal a2 is input, the output of the second digital adder 29 is 05F.
Becomes The output signal of the fourth A / D converter 25 is A8F when the first clamp signal a1 is input, and 9A when the second clamp signal a2 is input.
Suppose it was F. The output of the fourth A / D converter 25 and the output of the second digital adder are the first digital adder 28
Is supplied to and calculated. As a result, the output signal of the first digital adder 28 is 95F both when the first clamp signal a1 comes and when the second clamp signal a2 comes next.
Is output. This is because the level of the input analog video signal itself has not changed, but because the DC level fluctuated, it seemed that the analog video signal fluctuated. The pedestal level voltage converted to a digital signal was digitally subtracted. Then, the input analog video signal is A / D converted by the level shift and output as a digital video signal.
【００５４】以上のように第５の発明の第２の実施例に
よれば、第４のＡ／Ｄ変換器２５では入力アナログ映像
信号をデジタル信号に変換し、第５のＡ／Ｄ変換器２６
ではペデスタルレベル電圧をデジタル信号に変換する。
これらのデジタル信号は第２のデジタル加算器２９及び
第１のデジタル加算器で演算してデジタル映像信号を求
めることにより、特にクランプ回路を必要とせずに高速
で常に正確なＡ／Ｄ変換が行えるとともに追従性もよ
く、また回路規模が大幅に簡単化されコストも安い映像
信号変換装置を実現できる。As described above, according to the second embodiment of the fifth invention, the fourth A / D converter 25 converts the input analog video signal into a digital signal, and the fifth A / D converter 26
Then, convert the pedestal level voltage into a digital signal.
By calculating these digital signals by the second digital adder 29 and the first digital adder to obtain a digital video signal, high-speed and always accurate A / D conversion can be performed without requiring a clamp circuit. At the same time, it is possible to realize a video signal conversion device which has good followability, the circuit scale is greatly simplified, and the cost is low.
【００５５】なお、第１及び第３の発明の実施例におい
てＡ／Ｄ変換器の基準電圧として上側と下側の２種の基
準電源を使用したが、上側基準電圧と下側基準電圧の差
を出力する１つの基準電源に置き換え、この基準電源を
サンプルホールド回路１の出力によってレベルシフトし
てもよい。In the embodiments of the first and third inventions, the upper and lower reference power supplies are used as the reference voltage of the A / D converter, but the difference between the upper reference voltage and the lower reference voltage is used. May be replaced with a single reference power supply that outputs, and the reference power supply may be level-shifted by the output of the sample hold circuit 1.
【００５６】なお、第２の発明の第２の実施例において
第２のＡ／Ｄ変換器１２の内部回路として８ビットフラ
ッシュ型のＡ／Ｄ変換器を示したが他のＡ／Ｄ変換器で
あっても内部素子を制御できるＡ／Ｄ変換器であればよ
いことはいうまでもない。Although the 8-bit flash type A / D converter is shown as the internal circuit of the second A / D converter 12 in the second embodiment of the second invention, other A / D converters are shown. Needless to say, any A / D converter capable of controlling internal elements may be used.
【００５７】なお、第１から第５までの発明の内複数を
組み合わせてもよい。Note that a plurality of the first to fifth inventions may be combined.
【００５８】[0058]
【発明の効果】以上説明したように、第１、第２及び第
５の発明によれば、Ａ／Ｄ変換器の前に特にクランプ回
路を必要とせずに常に正確なＡ／Ｄ変換が行えるととも
に追従性もよく、また回路規模が大幅に簡単化されコス
トも安い映像信号変換装置を実現できる。As described above, according to the first, second and fifth inventions, accurate A / D conversion can always be performed without the need for a clamp circuit before the A / D converter. At the same time, it is possible to realize a video signal conversion device which has good followability, the circuit scale is greatly simplified, and the cost is low.
【００５９】また、第３及び第４の発明によれば、Ａ／
Ｄ変換器の前に特にクランプ回路を必要とせずに常に正
確なＡ／Ｄ変換が行えるとともに追従性もよく、また回
路規模が大幅に簡単化されコストも安い映像信号変換装
置を実現できる。その上、入力されたアナログ映像信号
がＡ／Ｄ変換器の変換範囲をはずれた場合でもどれだけ
はずれたかも出力できる。According to the third and fourth inventions, A /
It is possible to realize a video signal conversion device which can always perform accurate A / D conversion without requiring a clamp circuit in front of the D converter, has good followability, and has a greatly simplified circuit scale and low cost. In addition, even if the input analog video signal is out of the conversion range of the A / D converter, it can be output how much it is out.
【図１】第１の発明の第１の実施例における映像信号変
換装置のブロック図である。FIG. 1 is a block diagram of a video signal converter according to a first embodiment of the first invention.
【図２】第１の発明の第２の実施例における映像信号変
換装置の回路図である。FIG. 2 is a circuit diagram of a video signal converter according to a second embodiment of the first invention.
【図３】同実施例の動作波形図である。FIG. 3 is an operation waveform diagram of the embodiment.
【図４】第２の発明の第１の実施例における映像信号変
換装置のブロック図である。FIG. 4 is a block diagram of a video signal conversion device according to a first embodiment of the second invention.
【図５】第２の発明の第２の実施例における映像信号変
換装置の回路図である。FIG. 5 is a circuit diagram of a video signal converter according to a second embodiment of the second invention.
【図６】第３の発明の実施例における映像信号変換装置
のブロック図である。FIG. 6 is a block diagram of a video signal converter according to an embodiment of the third invention.
【図７】第４の発明の実施例における映像信号変換装置
のブロック図である。FIG. 7 is a block diagram of a video signal converter according to an embodiment of the fourth invention.
【図８】第５の発明の第１の実施例における映像信号変
換装置のブロック図である。FIG. 8 is a block diagram of a video signal converter according to a first embodiment of the fifth invention.
【図９】第５の発明の第２の実施例における映像信号変
換装置の回路図である。FIG. 9 is a circuit diagram of a video signal converter according to a second embodiment of the fifth invention.
【図１０】同実施例の動作波形図である。FIG. 10 is an operation waveform diagram of the embodiment.
【図１１】従来の映像信号変換装置の回路図である。FIG. 11 is a circuit diagram of a conventional video signal conversion device.
１ サンプルホールド回路 ２ 第１の基準電源 ３ 第１の加算器 ４ 第２の基準電源 ５ 第２の加算器 ６ 第１のＡ／Ｄ変換器 ７ サンプリングスイッチ ８ ホールドコンデンサ ９ バッファ １０ 第１の演算増幅器 １１ 第２の演算増幅器 １２ 第２のＡ／Ｄ変換器 １３ 第４の制御部 １４ ラダー抵抗 １５ コンパレータ群 １６ エンコーダ １７ 第３の基準電源 １８ 第３の加算器 １９ 第４の基準電源 ２０ 第４の加算器 ２１ 第３のＡ／Ｄ変換器 ２２ 第１の制御部 ２３ 第２の制御部 ２４ 第３の制御部 ２５ 第４のＡ／Ｄ変換器 ２６ 第５のＡ／Ｄ変換器 ２７ レベルシフト部 ２８ 第１のデジタル加算器 ２９ 第２のデジタル加算器 １０１ 入力端子 １０２ 差動増幅器 １０３ Ａ／Ｄ変換器 １０４ 出力端子 １０５ レベルデコーダ １０６ 計数器 １０７ Ｄ／Ａ変換器 １０８ ＬＰＦ 1 Sample and Hold Circuit 2 1st Reference Power Supply 3 1st Adder 4 2nd Reference Power Supply 5 2nd Adder 6 1st A / D Converter 7 Sampling Switch 8 Hold Capacitor 9 Buffer 10 First Calculation Amplifier 11 Second operational amplifier 12 Second A / D converter 13 Fourth control unit 14 Ladder resistance 15 Comparator group 16 Encoder 17 Third reference power supply 18 Third adder 19 Fourth reference power supply 20 4 adder 21 3rd A / D converter 22 1st control part 23 2nd control part 24 3rd control part 25 4th A / D converter 26 5th A / D converter 27 Level shift unit 28 First digital adder 29 Second digital adder 101 Input terminal 102 Differential amplifier 103 A / D converter 104 Output terminal 105 Level decoder 106 Counter 107 D / A converter 108 LPF
Claims (9)
り込み維持するサンプルホールド回路と、第１の基準電
源と、前記サンプルホールド回路の出力と前記第１の基
準電源の出力とを加算する第１の加算器と、第２の基準
電源と、前記サンプルホールド回路の出力と前記第２の
基準電源の出力とを加算する第２の加算器と、前記第１
の加算器及び前記第２の加算器の出力を基準電圧として
用いて前記アナログ映像信号をデジタル映像信号に変換
する第１のＡ／Ｄ変換器とを備えたことを特徴とする映
像信号変換装置。1. A sample and hold circuit for taking in and maintaining a pedestal level of an analog video signal, a first reference power supply, and a first addition for adding an output of the sample and hold circuit and an output of the first reference power supply. A second reference power supply, a second adder for adding the output of the sample and hold circuit and the output of the second reference power supply, and the first
Video signal conversion apparatus, comprising: a first A / D converter for converting the analog video signal into a digital video signal by using the outputs of the adder and the second adder as a reference voltage. .
規格のペデスタルレベル電圧と前記第１のＡ／Ｄ変換器
の変換範囲最大電圧との差分電圧を出力し、前記第２の
基準電源はデジタル映像信号規格のペデスタルレベル電
圧と前記第１のＡ／Ｄ変換器の変換範囲最小電圧との差
分電圧を出力することを特徴とする請求項１記載の映像
信号変換装置。2. The first reference power source outputs a differential voltage between a pedestal level voltage of a digital video signal standard and a maximum conversion range voltage of the first A / D converter, and the second reference power source. The video signal conversion device according to claim 1, wherein the video signal conversion device outputs a differential voltage between a pedestal level voltage of a digital video signal standard and a conversion range minimum voltage of the first A / D converter.
り込み維持するサンプルホールド回路と、第１の基準電
源と、第２の基準電源と、前記第１の基準電源及び前記
第２の基準電源の出力を基準電圧とし前記サンプルホー
ルド回路の出力信号により内部素子を制御され前記アナ
ログ映像信号をデジタル映像信号に変換する第２のＡ／
Ｄ変換器とを備えたことを特徴とする映像信号変換装
置。3. A sample and hold circuit for taking in and maintaining a pedestal level of an analog video signal, a first reference power supply, a second reference power supply, and outputs of the first reference power supply and the second reference power supply. A second A / which converts the analog video signal into a digital video signal by controlling an internal element with the output signal of the sample hold circuit as a reference voltage
A video signal converter comprising a D converter.
ホールド回路の出力分だけ内部変換基準電圧をシフトす
ることを特徴とする請求項３記載の映像信号変換装置。4. The video signal conversion apparatus according to claim 3, wherein the second A / D converter shifts the internal conversion reference voltage by the output of the sample hold circuit.
ホールド回路の出力信号に応じて制御信号を出力する第
４の制御部と、複数の抵抗が直列に接続されてなりかつ
一端側が前記第１の基準電源に、また他端側が前記第２
の基準電源に接続されているとともに、総和の抵抗値が
一定となる範囲で両端側それぞれの抵抗の抵抗値が前記
制御信号で制御されるラダー抵抗と、それぞれの一方の
入力端子が前記各抵抗の接続部のそれぞれに接続され、
それぞれの他方の入力端子に共通にアナログ映像信号が
供給される複数のコンパレータと、前記コンパレータそ
れぞれの出力からデジタル映像信号を作成出力するエン
コーダとを備えたことを特徴とする請求項４記載の映像
信号変換装置。5. The fourth A / D converter comprises a fourth control section for outputting a control signal according to the output signal of the sample and hold circuit, and a plurality of resistors connected in series, and one end of the fourth control section. The side is the first reference power source, and the other side is the second reference power source.
Connected to the reference power source, and the resistance value of each resistance on both end sides is controlled by the control signal within a range where the total resistance value is constant, and one input terminal of each resistance Connected to each of the
The video according to claim 4, further comprising a plurality of comparators to which an analog video signal is commonly supplied to the other input terminals of each, and an encoder that creates and outputs a digital video signal from the output of each of the comparators. Signal converter.
り込み維持するサンプルホールド回路と、第１の制御部
からの制御信号によって制御される第３の基準電源と、
前記サンプルホールド回路の出力と前記第３の基準電源
の出力を加算する第３の加算器と、第２の制御部からの
制御信号によって制御される第４の基準電源と、前記サ
ンプルホールド回路の出力と前記第４の基準電源の出力
とを加算する第４の加算器と、前記第３の加算器の出力
を上側基準電圧とし前記第４の加算器の出力を下側基準
電圧としオーバーフロ−信号とアンダーフロー信号とを
出力し前記アナログ映像信号をデジタル信号に変換する
第３のＡ／Ｄ変換器と、前記第３のＡ／Ｄ変換器のオー
バーフロー信号から第３の基準電源の制御信号を作成す
るとともにオーバー信号を作成する前記第１の制御部
と、前記第３のＡ／Ｄ変換器のアンダーフロー信号から
第４の基準電源の制御信号を作成するとともにアンダー
信号を作成する前記第２の制御部とを備えたことを特徴
とする映像信号変換装置。6. A sample and hold circuit for taking in and maintaining a pedestal level of an analog video signal, a third reference power source controlled by a control signal from a first control section,
A third adder for adding the output of the sample and hold circuit and the output of the third reference power supply; a fourth reference power supply controlled by a control signal from a second control section; A fourth adder for adding an output and an output of the fourth reference power source, and an output of the third adder as an upper reference voltage, and an output of the fourth adder as a lower reference voltage. A third A / D converter for outputting a signal and an underflow signal to convert the analog video signal into a digital signal, and control of a third reference power source from an overflow signal of the third A / D converter A first control unit for generating a signal and an over signal, and a control signal for a fourth reference power supply from an underflow signal of the third A / D converter and an under signal Video signal converting apparatus characterized by comprising a second control unit.
り込み維持するサンプルホールド回路と、前記サンプル
ホールド回路の出力と第３のＡ／Ｄ変換器のオーバーフ
ロー信号及びアンダーフロー信号より前記第３のＡ／Ｄ
変換器の内部素子制御信号及びオーバー信号及びアンダ
ー信号を作成する第３の制御部と、第１の基準電源と、
第２の基準電源と、前記第１の基準電源の出力を上側基
準電圧とし前記第２の基準電源の出力を下側基準電圧と
し前記オーバーフロ−信号と前記アンダーフロー信号と
を出力し前記第３の制御部からの内部素子制御信号から
前記アナログ映像信号をデジタル信号に変換する前記第
３のＡ／Ｄ変換器とを備えたことを特徴とする映像信号
変換装置。7. A sample and hold circuit for taking in and maintaining a pedestal level of an analog video signal, an output of the sample and hold circuit, and an overflow signal and an underflow signal of a third A / D converter to obtain the third A / D.
A third control unit for generating an internal element control signal and an over signal and an under signal of the converter; a first reference power supply;
A second reference power supply and an output of the first reference power supply are used as an upper reference voltage, an output of the second reference power supply is used as a lower reference voltage, and the overflow signal and the underflow signal are output and the first reference power supply is output. And a third A / D converter that converts the analog video signal into a digital signal from an internal element control signal from the control unit of No. 3.
り込み維持するサンプルホールド回路と、前記サンプル
ホールド回路の出力をデジタル信号に変換する第５のＡ
／Ｄ変換器と、前記アナログ映像信号をＡ／Ｄ変換する
第４のＡ／Ｄ変換器と、前記第３の変換器の出力から前
記第５のＡ／Ｄ変換器の出力だけレベルシフトしデジタ
ル映像信号を出力するレベルシフト部とを備えたことを
特徴とする映像信号変換装置。8. A sample and hold circuit for taking in and maintaining a pedestal level of an analog video signal, and a fifth A for converting an output of the sample and hold circuit into a digital signal.
A / D converter, a fourth A / D converter for A / D converting the analog video signal, and a level shift from the output of the third converter by the output of the fifth A / D converter. A video signal conversion device comprising a level shift unit for outputting a digital video signal.
変換器の出力と基準レベル信号との差を求める第２のデ
ジタル加算器と、前記第４のＡ／Ｄ変換器の出力と第２
のデジタル加算器との差を求めデジタル映像信号を出力
することを特徴とする請求項８記載の映像信号変換装
置。9. The level shift section is provided with the fifth A / D.
A second digital adder for determining the difference between the output of the converter and the reference level signal; and an output of the fourth A / D converter and a second
9. The video signal conversion device according to claim 8, wherein a digital video signal is output by obtaining a difference from the digital adder of.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7147371A JPH08340255A (en) | 1995-06-14 | 1995-06-14 | Video signal conversion device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7147371A JPH08340255A (en) | 1995-06-14 | 1995-06-14 | Video signal conversion device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08340255A true JPH08340255A (en) | 1996-12-24 |
Family
ID=15428725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7147371A Pending JPH08340255A (en) | 1995-06-14 | 1995-06-14 | Video signal conversion device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08340255A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6275259B1 (en) | 1998-02-02 | 2001-08-14 | International Business Machines Corporation | Digital automatic gain control circuit for image system |
-
1995
- 1995-06-14 JP JP7147371A patent/JPH08340255A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6275259B1 (en) | 1998-02-02 | 2001-08-14 | International Business Machines Corporation | Digital automatic gain control circuit for image system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6404372B1 (en) | Asynchronous A/D converter with moving window | |
| JP2005269611A (en) | Comparator, ad converter, semiconductor device, and imaging device | |
| JP2924373B2 (en) | A / D conversion circuit | |
| US4983969A (en) | Successive approximation analog to digital converter | |
| CN101729067A (en) | Calibration device and method thereof for pipelined analog-to-digital converter | |
| JPH08340255A (en) | Video signal conversion device | |
| JP2001339303A (en) | Analog/digital converter circuit | |
| JPH118557A (en) | A/d converter | |
| KR19990036595A (en) | Multiplying Digital-to-Analog Converter for Improved Linearity | |
| JPS5847327A (en) | Analog-to-digital converter | |
| JPH11266156A (en) | Analog-to-digital converter | |
| JPH0529939A (en) | A/d converter | |
| JPH0715331A (en) | A/d converter circuit | |
| JPH0446016B2 (en) | ||
| JPH09266446A (en) | Analog-digital converter and single-chip microcomputer incorporating the same | |
| JPH0773214B2 (en) | Analog digital conversion circuit | |
| JP2004228933A (en) | Differential analog-digital converter | |
| JPH0622331B2 (en) | DA converter | |
| JPH1041821A (en) | A/d converter | |
| JPS6348455B2 (en) | ||
| JPS61261928A (en) | A/d converting circuit | |
| JPH06181435A (en) | A/d converter | |
| JPH0529940A (en) | A/d converter | |
| JP3896717B2 (en) | Successive comparison A / D converter | |
| JPH0548459A (en) | Analog/digital converter |