JPH11266156A - Analog-to-digital converter - Google Patents
Analog-to-digital converterInfo
- Publication number
- JPH11266156A JPH11266156A JP10087902A JP8790298A JPH11266156A JP H11266156 A JPH11266156 A JP H11266156A JP 10087902 A JP10087902 A JP 10087902A JP 8790298 A JP8790298 A JP 8790298A JP H11266156 A JPH11266156 A JP H11266156A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- voltage signal
- level
- signal
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、例えばＣＣＤ（電
荷結合形撮像素子）を用いたディジタルスチ−ルカメラ
やビデオカメラなどから時分割で交互に出力される基準
レベルの電圧信号とデ−タレベルの電圧信号との差分を
有効デ−タとして取り出し、その有効デ−タである電圧
信号をディジタル信号に変換するＡ／Ｄ変換器（アナロ
グ／ディジタル変換器）に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference-level voltage signal and a data-level signal which are alternately output in a time-sharing manner from, for example, a digital still camera or a video camera using a CCD (charge-coupled device). The present invention relates to an A / D converter (analog / digital converter) for extracting a difference from a voltage signal as valid data and converting the voltage signal, which is the valid data, into a digital signal.
【０００２】[0002]
【従来の技術】ＣＣＤは素子間にばらつきがあるため、
画素レベルの電圧信号の他に基準レベルの電圧信号を出
力し、両者のレベル差を有効デ−タとしている。具体的
には図６に示すように基準レベルの電圧信号と画素レベ
ルの電圧信号とを交互に出力している。図７はディジタ
ルスチ−ルカメラやビデオカメラといったＣＣＤカメラ
の信号処理のためのブロック図を示し、レンズ１１から
ＣＣＤイメ−ジセンサ１２に取り込まれた画像は、ここ
でアナログ電圧信号に変換され、この電圧信号は前処理
回路１３にて前処理された後、Ａ／Ｄ変換器１４を通っ
てディジタル処理部１５で処理される。2. Description of the Related Art CCDs have variations between elements,
A reference level voltage signal is output in addition to the pixel level voltage signal, and the level difference between the two is used as effective data. Specifically, as shown in FIG. 6, a reference level voltage signal and a pixel level voltage signal are output alternately. FIG. 7 is a block diagram for signal processing of a CCD camera such as a digital still camera or a video camera. The image taken from the lens 11 into the CCD image sensor 12 is converted into an analog voltage signal here. After the signal is pre-processed by the pre-processing circuit 13, the signal passes through the A / D converter 14 and is processed by the digital processing unit 15.
【０００３】図８はこのブロック図を具体化した回路図
であり、前処理回路１３では、相関二重サンプリング
（ＣＤＳ；Correlated Double Sample）を行っている。
相関二重サンプリングとは、時間をずらして信号のサン
プリングを２回行って夫々をホ−ルドする処理である。
この回路ではサンプルホ−ルド部１６ａ、１６ｂにより
基準レベル及び画素レベルの電圧信号が順次サンプリン
グしてホ−ルドされ、加算器１７にてその差分を取り出
し、ラダ−回路１８の各抵抗成分から基準電圧を取り込
んでいるコンパレ−タ１９−１、１９−２……１９−ｍ
に前記差分の電圧を入力し、その出力に基づいてエンコ
−ダ１０にてディジタル信号が出力される。FIG. 8 is a circuit diagram embodying this block diagram. The preprocessing circuit 13 performs correlated double sampling (CDS).
Correlated double sampling is a process of sampling a signal twice with a time delay and holding each of them.
In this circuit, reference level and pixel level voltage signals are sequentially sampled and held by sample and hold sections 16a and 16b, the difference is taken out by an adder 17, and a reference is obtained from each resistance component of a ladder circuit 18. Comparators 19-1, 19-2 ... 19-m taking in voltage
And the encoder 10 outputs a digital signal based on the output.
【０００４】[0004]
【発明が解決しようとする課題】ところでＣＣＤカメラ
に使用されるＡ／Ｄ変換器の出力ビット数は一般に１０
ビット以上であるため、加算器として使用する差動アン
プはバイポ−ラトランジスタにより構成したものが用い
られる。その理由は、ＣＭＯＳアンプはオフセット誤差
が大きく入力に対する出力のリニアリティが高くないた
め、１０ビット以上もの分解能を持たせることができな
いからである。一方Ａ／Ｄ変換器にはＣＭＯＳアンプを
用いているため、前処理回路とＡ／Ｄ変換器とを同一の
チップに搭載することができず、別々に製造しなければ
ならなかった。この結果製造プロセスの簡素化及び製造
コストの低廉化が阻まれる一因となっていた。The number of output bits of an A / D converter used in a CCD camera is generally 10
Since the number of bits is equal to or greater than the number of bits, a differential amplifier used as an adder is constituted by a bipolar transistor. The reason is that the CMOS amplifier cannot provide a resolution of 10 bits or more because the offset error is large and the output linearity with respect to the input is not high. On the other hand, since a CMOS amplifier is used for the A / D converter, the preprocessing circuit and the A / D converter cannot be mounted on the same chip, and must be manufactured separately. As a result, simplification of the manufacturing process and reduction of the manufacturing cost have been one of the factors hindered.
【０００５】また基準レベル及び画素レベルの電圧信号
を各々共通のＡ／Ｄコンバ−タに入力し、その出力を後
から引き算して有効デ−タを取り出す手法も考えられる
が、この場合には精度がＡ／Ｄ変換器のステップレベル
の差で決まってしまうので高い精度が得られない。A method is also conceivable in which the reference level and pixel level voltage signals are input to a common A / D converter, respectively, and the output is subtracted later to extract effective data. Since the accuracy is determined by the difference between the step levels of the A / D converter, high accuracy cannot be obtained.
【０００６】本発明は、このような背景の下になされた
ものであり、その目的とするところは、例えばＣＣＤカ
メラのように相関二重サンプリングを行った２個の信号
のレベル差に対応するディジタル信号を得るＡ／Ｄ変換
器において、製造プロセスが簡素化され、コストを低く
抑えることのできる技術を提供することにある。The present invention has been made under such a background, and an object thereof is to deal with a level difference between two signals subjected to correlated double sampling such as a CCD camera. It is an object of the present invention to provide a technology capable of simplifying a manufacturing process and reducing costs in an A / D converter for obtaining a digital signal.
【０００７】[0007]
【課題を解決するための手段】本発明のアナログ／ディ
ジタル変換器は、基準レベルの電圧信号とデ−タレベル
の電圧信号とを交互に取り込み、連続するこれら電圧信
号のレベル差を有効デ−タとし、この有効デ−タをディ
ジタルコ−ド信号に変換するアナログ／ディジタル変換
器において、前記ディジタルコ−ド信号の各値に夫々対
応する参照電圧を発生させる参照電圧発生部と、前記基
準レベルの電圧信号とデ−タレベルの電圧信号との少な
くとも一方をサンプリングして保持するサンプル保持部
と、前記各参照電圧に夫々対応して設けられ、演算増幅
器と、この演算増幅器の正転入力端と反転入力端との
間、及び反転入力端と正転出力端との間を開閉する入出
力間スイッチと、前記演算増幅器の正転入力端及び反転
入力端に夫々一端側が接続された第１の容量成分及び第
２の容量成分と、これら容量成分の他端側に接続された
充電制御用のスイッチ群と、を含む複数の差動チョッパ
比較器と、各差動チョッパ比較器の入力側に共通の設定
電圧を供給するための設定電圧源と、各差動チョッパ比
較器の比較結果が入力され、これら比較結果に対応する
ディジタルコ−ド信号を出力するエンコ−ダと、を備
え、前記入出力間スイッチを閉状態としておくと共に前
記充電制御用のスイッチ群の開閉を制御して、基準レベ
ルの電圧信号及びデ−タレベルの電圧信号のうちの一方
と前記サンプル保持部にて保持された他方とにより、夫
々第１の容量成分及び第２の容量成分の一方及び他方を
充電し、次いで前記入出力間スイッチを開状態としてお
くと共に前記充電制御用のスイッチ群の開閉を制御し
て、各参照電圧の印加点を、対応する差動チョッパ比較
器の第１の容量成分及び第２の容量成分の一方に、また
前記設定電圧源を第１の容量成分及び第２の容量成分の
他方に夫々接続し、こうして基準レベルの電圧信号とデ
−タレベルの電圧信号との差に応じた比較結果を各差動
チョッパ比較器から得ることを特徴とする。SUMMARY OF THE INVENTION An analog / digital converter according to the present invention alternately receives a reference level voltage signal and a data level voltage signal, and calculates the effective data of the level difference between these successive voltage signals. An analog / digital converter for converting the effective data into a digital code signal, a reference voltage generator for generating a reference voltage corresponding to each value of the digital code signal, and the reference level And a sample holding unit for sampling and holding at least one of the voltage signal of the data amplifier and the data signal of the data level, an operational amplifier provided corresponding to each of the reference voltages, and a non-inverting input terminal of the operational amplifier. An input / output switch for opening and closing between the inverting input terminal and between the inverting input terminal and the non-inverting output terminal; one end of each of the non-inverting input terminal and the inverting input terminal of the operational amplifier; A plurality of differential chopper comparators including a connected first capacitance component and a second capacitance component, and a charge control switch group connected to the other end of the capacitance components; A set voltage source for supplying a common set voltage to the input side of the comparator and a comparison result of each differential chopper comparator are input, and an encoder for outputting a digital code signal corresponding to the comparison result. Wherein the input / output switch is closed and the charge control switch group is controlled to open and close so that one of a reference level voltage signal and a data level voltage signal and the sample holding With the other held by the unit, one and the other of the first capacitance component and the second capacitance component are charged respectively, and then the input / output switch is opened and the charge control switch group is opened. By controlling the closing, the application point of each reference voltage is set to one of the first capacitance component and the second capacitance component of the corresponding differential chopper comparator, and the set voltage source is set to the first capacitance component and the second capacitance component. 2 is connected to the other one of the two capacitance components, and a comparison result corresponding to the difference between the reference level voltage signal and the data level voltage signal is obtained from each differential chopper comparator.
【０００８】他の発明のアナログ／ディジタル変換器
は、差動差動チョッパ比較器を用いる構成は上記発明の
同じであるが、サンプル保持部を用いない構成とし、入
出力間スイッチを閉状態として、基準レベルの電圧信号
及びデ−タレベルの電圧信号の一方と参照電圧及び設定
電圧の一方とにより、第１の容量成分及び第２の容量成
分の一方及び他方を夫々充電するように前記充電制御用
のスイッチ群の開閉を制御し、次いで入出力間スイッチ
を開状態としておき、基準レベルの電圧信号及びデ−タ
レベルの電圧信号の他方と参照電圧及び設定電圧の他方
とを、第１の容量成分及び第２の容量成分の他方及び一
方に入力し、こうして基準レベルの電圧信号とデ−タレ
ベルの電圧信号との差に応じた比較結果を各差動チョッ
パ比較器から得ることを特徴とする。An analog / digital converter according to another aspect of the invention has the same configuration as that of the above-described aspect of the invention using a differential differential chopper comparator, but has a configuration in which a sample holding section is not used, and the input / output switch is closed. The charge control to charge one and the other of the first capacitance component and the second capacitance component by one of the reference level voltage signal and the data level voltage signal and one of the reference voltage and the set voltage, respectively. The switch between the input and output is controlled, then the switch between the input and output is opened, and the other of the reference level voltage signal and the data level voltage signal and the other of the reference voltage and the set voltage are connected to the first capacitor. Input to the other and one of the second capacitance component, and a comparison result corresponding to the difference between the reference level voltage signal and the data level voltage signal is obtained from each differential chopper comparator. The features.
【０００９】上記発明において、設定電圧源は例えばグ
ランドであり、また基準レベルの電圧信号とデ−タレベ
ルの電圧信号とは、例えば電荷結合形撮像素子イメ−ジ
センサから出力される基準レベル及び画素レベルの信号
である。In the above invention, the set voltage source is, for example, ground, and the reference level voltage signal and the data level voltage signal are, for example, the reference level and the pixel level output from the charge-coupled image sensor image sensor. Signal.
【００１０】[0010]
【発明の実施の形態】本発明のＡ／Ｄ変換器に係る実施
の形態を図１に示す。図中２は抵抗ラダー回路であり、
一端及び他端が夫々高位電源及び低位電源に接続されて
いる。この抵抗ラダー回路２は参照電圧を発生させるた
めの複数の分圧用の抵抗成分Ｒが直列に接続されて構成
され、Ａ／Ｄ変換器がｎビットのディジタルコード信号
を得るものであれば、ディジタルコード信号の各値に夫
々対応する参照電圧を取り出すための２n （＝ｍ）個の
分圧点が選択できるようになっている。この例では抵抗
ラダー回路２及び高位電源及び低位電源が参照電圧発生
部に相当する。FIG. 1 shows an embodiment of an A / D converter according to the present invention. 2 is a resistance ladder circuit in the figure,
One end and the other end are connected to a higher power supply and a lower power supply, respectively. This resistance ladder circuit 2 is composed of a plurality of voltage-dividing resistance components R for generating a reference voltage connected in series. If the A / D converter obtains an n-bit digital code signal, a digital 2 n (= m) voltage dividing points for extracting reference voltages corresponding to the respective values of the code signal can be selected. In this example, the resistance ladder circuit 2 and the high-order power supply and the low-order power supply correspond to a reference voltage generator.
【００１１】前記参照電圧に夫々対応して２n 個の差動
チョッパ比較器である差動チョッパコンパレータ３（３
−１〜３−ｍ）が設けられている。この差動チョッパコ
ンパレータ３について図２を参照しながら説明する。３
１は演算増幅器であり、正転入力端と反転出力端との
間、及び反転入力端と正転出力端との間には、夫々スイ
ッチＳ２及びＳ５が設けられている。演算増幅器３１の
正転入力端及び反転入力端には夫々第１の容量成分Ｃ１
及び第２の容量成分Ｃ２の一端が接続されている。容量
成分Ｃ１の他端は、スイッチＳ１を介して、ＣＣＤイメ
ージセンサ１２の出力信号が送られる信号線１２ａに接
続されており、容量成分Ｃ２の他端はスイッチＳ４及び
サンプルホールド回路４１を介して前記信号線１２ａに
接続されている。また容量成分Ｃ１の他端はスイッチＳ
３を介して前記抵抗ラダー回路２の分圧点に、容量成分
Ｃ２の他端はスイッチＳ６を介してグランドＧに接続さ
れている。なお前記スイッチＳ２、Ｓ５は特許請求の範
囲でいう入出力間スイッチに、スイッチＳ１、Ｓ３、Ｓ
４、Ｓ６は特許請求の範囲でいう充電制御用のスイッチ
群に、サンプルホールド回路４１は特許請求の範囲でい
うサンプル保持部に夫々相当する。A differential chopper comparator 3 (3 n ), which is 2 n differential chopper comparators corresponding to the reference voltages, respectively.
-1 to 3-m) are provided. The differential chopper comparator 3 will be described with reference to FIG. 3
An operational amplifier 1 is provided with switches S2 and S5 between the non-inverting input terminal and the inverting output terminal and between the inverting input terminal and the non-inverting output terminal, respectively. A first capacitance component C1 is connected to the non-inversion input terminal and the inversion input terminal of the operational amplifier 31, respectively.
And one end of a second capacitance component C2. The other end of the capacitance component C1 is connected to a signal line 12a to which an output signal of the CCD image sensor 12 is sent via a switch S1, and the other end of the capacitance component C2 is connected to a switch S4 and a sample hold circuit 41. It is connected to the signal line 12a. The other end of the capacitance component C1 is a switch S
3, the other end of the capacitance component C2 is connected to the ground G through a switch S6. Note that the switches S2 and S5 are switches between input and output as defined in the claims, and switches S1, S3, S
Reference numerals 4 and S6 correspond to a switch group for charge control described in the claims, and the sample and hold circuit 41 corresponds to a sample holding unit in the claims.
【００１２】差動チョッパコンパレータ３の出力側には
エンコーダ（符号器）５が接続されており、例えば論理
「Ｈ」が出力された差動チョッパコンパレータ３の段数
に対応するディジタル信号がエンコーダ５から出力され
る。An encoder (encoder) 5 is connected to the output side of the differential chopper comparator 3. For example, a digital signal corresponding to the number of stages of the differential chopper comparator 3 to which logic "H" is output is output from the encoder 5. Is output.
【００１３】次にこの実施の形態の動作について説明す
る。図３はＣＣＤ１２の出力信号と、差動チョッパコン
パレータ３の各スイッチＳ１〜Ｓ６の状態とを対応付け
て示すタイミングチャートである。Next, the operation of this embodiment will be described. FIG. 3 is a timing chart showing the output signal of the CCD 12 and the states of the switches S1 to S6 of the differential chopper comparator 3 in association with each other.
【００１４】この例では、基準レベルの電圧信号と画素
レベルの電圧信号とが交互にＣＣＤイメージセンサ１２
から出力されているとすると、先ず早い方の信号つまり
基準レベルの電圧信号をサンプルホールド回路４１によ
りサンプリングして保持する。このタイミングを図３に
てＡ１を付した丸印で示す。そして前記基準レベルの電
圧信号に続いて画素レベルの電圧信号が信号路１２ａに
現われるタイミングでスイッチＳ１、Ｓ２、Ｓ４、Ｓ５
を閉状態にすると共にスイッチＳ３、Ｓ６を開状態とす
る。これによって信号路１２ａに現われた画素レベルの
電圧信号をスイッチＳ１を通じて容量成分Ｃ１に導いて
当該容量成分Ｃ１を充電すると共に、既にサンプルホー
ルド回路４１に保持されている基準レベルの電圧信号に
より容量成分Ｃ２を充電する。なお図３中Ａ２を付した
丸印は、画素レベルの電圧信号により容量成分Ｃ１を充
電するタイミングを模式的に示したものである。このと
き差動チョッパコンパレータ３のオートゼロ電圧（差動
チョッパコンパレータ３のしきい値ｖｔ）をＶｂとし、
画素レベルの電圧及び基準レベルの電圧を夫々Ｖin1 及
びＶin2 とすると、容量成分Ｃ１に充電される電荷Ｑ１
及び容量成分Ｃ２に充電される電荷Ｑ２は夫々（１）式
及び（２）式で表わされる。In this example, a reference level voltage signal and a pixel level voltage signal are alternately applied to the CCD image sensor 12.
, The earlier signal, that is, the reference level voltage signal is sampled and held by the sample and hold circuit 41. This timing is indicated by a circle with A1 in FIG. Then, the switches S1, S2, S4, S5 at the timing when the pixel level voltage signal appears on the signal path 12a following the reference level voltage signal.
Is closed and switches S3 and S6 are opened. As a result, the pixel-level voltage signal appearing on the signal path 12a is guided to the capacitance component C1 through the switch S1 to charge the capacitance component C1, and the capacitance component is generated by the reference-level voltage signal already held in the sample and hold circuit 41. Charge C2. In FIG. 3, a circle with A2 schematically shows a timing at which the capacitance component C1 is charged by a pixel-level voltage signal. At this time, the auto-zero voltage of the differential chopper comparator 3 (the threshold value vt of the differential chopper comparator 3) is set to Vb,
Assuming that the voltage at the pixel level and the voltage at the reference level are Vin1 and Vin2, respectively, the charge Q1 charged in the capacitance component C1
The electric charge Q2 charged in the capacitance component C2 is expressed by the equations (1) and (2), respectively.
【００１５】ただし容量成分の符号Ｃ１、Ｃ２は便宜上
容量値も兼用しているのものとする。 Ｑ１＝（Ｖin1 −Ｖｂ）Ｃ１…（１） Ｑ２＝（Ｖin2 −Ｖｂ）Ｃ２…（２） その後、例えば次の基準レベルの電圧信号が信号路１２
ａに現われるタイミングでスイッチＳ１、Ｓ２、Ｓ４、
Ｓ５を開状態にし、かつスイッチＳ３、Ｓ６を閉状態に
して、参照電圧の印加点つまり抵抗ラダー回路２の分圧
点を第１の容量成分Ｃ１の他端に接続すると共に、設定
電圧源であるグランドＧを第２の容量成分Ｃ２の他端に
接続する。またこのとき演算増幅器３１の正転入力端と
反転出力端との間、及び反転入力端と正転出力端との間
が開かれ、演算増幅器３１において比較処理が行われ
る。However, it is assumed that the symbols C1 and C2 of the capacitance components also share capacitance values for convenience. Q1 = (Vin1−Vb) C1 (1) Q2 = (Vin2−Vb) C2 (2) Then, for example, a voltage signal of the next reference level is applied to the signal path 12.
a, the switches S1, S2, S4,
S5 is opened and switches S3 and S6 are closed to connect the reference voltage application point, that is, the voltage division point of the resistance ladder circuit 2, to the other end of the first capacitance component C1, and to use the set voltage source. A certain ground G is connected to the other end of the second capacitance component C2. Also, at this time, a portion between the non-inverting input terminal and the inverting output terminal of the operational amplifier 31 and a portion between the inverting input terminal and the non-inverting output terminal are opened, and the operational amplifier 31 performs comparison processing.
【００１６】この状態における演算増幅器３１の正転入
力端に入力される入力電圧Ｖ１は（３）式で、また反転
入力端に入力される入力電圧Ｖ２は（４）で夫々表わさ
れる。なおＶＲｅｆ参照電圧である。In this state, the input voltage V1 input to the non-inverting input terminal of the operational amplifier 31 is expressed by equation (3), and the input voltage V2 input to the inverting input terminal is expressed by equation (4). It is a VRef reference voltage.
【００１７】 Ｖ１＝ＶＲｅｆ−Ｑ１／Ｃ１＝ＶＲｅｆ−Ｖin1 ＋Ｖｂ …（３） Ｖ２＝０−Ｑ２／Ｃ２＝−Ｖin2 ＋Ｖｂ …（４） 従ってＶ１とＶ２との誤差ΔＶ（＝Ｖ１−Ｖ２）は
（５）式で表わされる。V1 = VRef−Q1 / C1 = VRef−Vin1 + Vb (3) V2 = 0−Q2 / C2 = −Vin2 + Vb (4) Therefore, the error ΔV (= V1−V2) between V1 and V2 is (V1−V2). It is expressed by the equation 5).
【００１８】 ΔＶ＝Ｖ１−Ｖ２＝ＶＲｅｆ−（Ｖin1 −Ｖin2 ） …（５） この結果例えば演算増幅器３１の正転出力端及び反転出
力端の一方例えば正転出力端を差動チョッパコンパレー
タ３の出力端とすると（この場合反転出力端は浮遊して
いる状態である）、画素レベルの電圧信号と基準レベル
の電圧信号とのレベル差（Ｖin1 −Ｖin2 ）がＶＲｅｆ
よりも大きければ比較結果は論理「１」となり、ＶＲｅ
ｆよりも小さければ論理「０」となる。こうして前記レ
ベル差（Ｖin1 −Ｖin2 ）に応じて、論理「１」を出力
する差動チョッパコンパレータ３の段数が決定されるの
で、それに対応するディジタルコード信号がエンコーダ
５から出力される。ΔV = V1−V2 = VRef− (Vin1−Vin2) (5) As a result, for example, one of the normal output terminal and the inverted output terminal of the operational amplifier 31, for example, the normal output terminal is connected to the output of the differential chopper comparator 3. (In this case, the inverted output terminal is in a floating state), the level difference (Vin1−Vin2) between the pixel level voltage signal and the reference level voltage signal is VRef.
If it is larger than VRe, the comparison result becomes logic “1” and VRe
If it is smaller than f, the logic becomes "0". In this way, the number of stages of the differential chopper comparator 3 that outputs logic "1" is determined according to the level difference (Vin1 -Vin2), and a corresponding digital code signal is output from the encoder 5.
【００１９】上述実施の形態によれば、Ａ／Ｄ変換器の
比較器として差動チョッパコンパレータ３を用いている
ので、相関二重サンプリングの機能つまり画素レベルの
電圧信号及び基準レベルの電圧信号のうちの一方と他方
とを順次サンプリングして同時に保持する機能をＡ／Ｄ
変換器の中に取り込むことができる。このため従来両レ
ベルの差を求めるためにバイポーラトランジスタで構成
せざるをえなかった加算器を使用せずに済み、そして差
動チョッパコンパレータ３の演算増幅器３１は各スイッ
チやエンコーダなどと同様にＣＭＯＳ回路により構成す
ることができる。従って製造工程が簡素化されると共に
Ａ／Ｄ変換器を１チップで構成することができ、コスト
の低減、小型化を図ることができ、ＣＣＤカメラのコス
トを低く抑えることができる。またＣＣＤイメージセン
サ１２からの出力がＡ／Ｄ変換器の入力となるのでＡ／
Ｄ変換器本来の性能が得られ、加算器のアンプによる入
力信号の劣化という問題もない。According to the above-described embodiment, since the differential chopper comparator 3 is used as a comparator of the A / D converter, the function of correlated double sampling, that is, the pixel-level voltage signal and the reference-level voltage signal, is used. A / D function that sequentially samples one and the other and holds them simultaneously
Can be incorporated into the converter. For this reason, it is not necessary to use an adder which had to be constituted by a bipolar transistor in order to obtain the difference between the two levels, and the operational amplifier 31 of the differential chopper comparator 3 uses a CMOS like each switch and encoder. It can be configured by a circuit. Therefore, the manufacturing process can be simplified, and the A / D converter can be constituted by one chip, so that the cost can be reduced, the size can be reduced, and the cost of the CCD camera can be reduced. Since the output from the CCD image sensor 12 becomes the input of the A / D converter,
The original performance of the D converter is obtained, and there is no problem that the input signal is deteriorated by the amplifier of the adder.
【００２０】以上においてサンプルホールド回路４１
は、上述のようにスイッチＳ４側に設ける代りにスイッ
チＳ１側に設け、ＣＣＤイメージセンサ１２からははじ
めに画素レベルの電圧信号を、次いで基準レベルの電圧
信号を夫々出力するようにしてもよく、この場合には早
い方の信号である画素レベルの電圧信号がサンプルホー
ルド回路４１に保持されることになると共に、図３に示
すスイッチＳ１〜Ｓ６のシーケンスは反転したものとな
る。なお本発明は、スイッチＳ１、Ｓ４側の一方にサン
プルホールド回路４１を設ければよいが、両側に設けた
構成においても未発明の範囲に含まれる。In the above, the sample hold circuit 41
May be provided on the switch S1 side instead of the switch S4 side as described above, and the CCD image sensor 12 may output the pixel level voltage signal first and then the reference level voltage signal. In this case, the pixel-level voltage signal which is the earlier signal is held in the sample hold circuit 41, and the sequence of the switches S1 to S6 shown in FIG. 3 is reversed. In the present invention, the sample and hold circuit 41 may be provided on one of the switches S1 and S4, but the configuration provided on both sides is also included in the scope of the invention.
【００２１】ここで前記スイッチＳ６を通じて容量成分
Ｃ２の他端に印加される設定電圧源の設定電圧は上述の
例ではグランドを用いているので０ボルトであるが、こ
れに限らず所定の電圧であってもよい。また上述の実施
の形態とは逆に、第１の容量成分Ｃ１及び第２の容量成
分Ｃ２を夫々基準レベルの電圧信号及び画素レベルの電
圧信号で充電するようにしてもよく、この場合例えばＣ
ＣＤイメージセンサ１２の出力をインバータにより反転
させるようにすれば同様の結果となる。更にまた第１の
容量成分Ｃ１側にスイッチＳ３を介してグランドを接続
し、第２の容量成分Ｃ２側にスイッチＳ６を介して抵抗
ラダー回路２の分圧点を接続するようにしてもよい。Here, the set voltage of the set voltage source applied to the other end of the capacitance component C2 through the switch S6 is 0 volt in the above-described example because the ground is used. However, the set voltage is not limited to this. There may be. Contrary to the above-described embodiment, the first capacitance component C1 and the second capacitance component C2 may be charged with a reference level voltage signal and a pixel level voltage signal, respectively.
The same result is obtained if the output of the CD image sensor 12 is inverted by an inverter. Furthermore, the ground may be connected to the first capacitance component C1 via the switch S3, and the voltage dividing point of the resistance ladder circuit 2 may be connected to the second capacitance component C2 via the switch S6.
【００２２】次に本発明の他の実施の形態について図４
及び図５を参照しながら説明する。この実施の形態が先
の実施の形態と異なる点は、サンプルホールド回路４
１、４２を用いていない点、第１の容量成分Ｃ１の他端
をスイッチＳ３を介して信号線１２ａに接続している
点、第２の容量成分Ｃ２の他端をスイッチＳ４を介して
抵抗ラダー回路２の分圧点に接続している点である。Next, another embodiment of the present invention will be described with reference to FIG.
This will be described with reference to FIG. This embodiment is different from the previous embodiment in that the sample and hold circuit 4
1 and 42, the other end of the first capacitance component C1 is connected to the signal line 12a via the switch S3, and the other end of the second capacitance component C2 is connected to the resistor via the switch S4. This is a point connected to the voltage dividing point of the ladder circuit 2.
【００２３】この実施の形態では、先ず画素レベルの電
圧信号が出力されているときにスイッチＳ１、Ｓ２を閉
状態とし、次いで例えば基準レベルの電圧信号が出力さ
れているときにスイッチＳ４、Ｓ５を閉状態とする。容
量成分Ｃ１、Ｃ２に夫々充電される電荷Ｑ１、Ｑ２は
（６）、（７）式で表わされる。In this embodiment, first, the switches S1 and S2 are closed when a pixel level voltage signal is being output, and then the switches S4 and S5 are turned on when a reference level voltage signal is being output, for example. Closed. Charges Q1 and Q2 charged in the capacitance components C1 and C2, respectively, are represented by the equations (6) and (7).
【００２４】Ｑ１＝（Ｖin1 −Ｖｂ）Ｃ１ …（６） Ｑ２＝（ＶＲｅｆ−Ｖｂ）Ｃ１ …（７） そしてまだ前記基準レベルの電圧信号が出力されている
間にスイッチＳ３、Ｓ６を閉状態に、その他のスイッチ
Ｓ１、Ｓ２、Ｓ４、Ｓ５を開状態にすると、演算増幅器
３１の正転入力端及び反転入力端の入力電圧Ｖ１、Ｖ２
は夫々（８）、（９）式で表わされる。Q1 = (Vin1−Vb) C1 (6) Q2 = (VRef−Vb) C1 (7) The switches S3 and S6 are closed while the reference level voltage signal is still being output. When the other switches S1, S2, S4, S5 are opened, the input voltages V1, V2 at the non-inverting input terminal and the inverting input terminal of the operational amplifier 31 are set.
Is represented by equations (8) and (9), respectively.
【００２５】 Ｖ１＝Ｖin2 −Ｑ１／Ｃ１＝Ｖin2 −Ｖin1 ＋Ｖｂ …（８） Ｖ２＝０−Ｑ２／Ｃ２＝−ＶＲｅｆ＋Ｖｂ …（９） 従ってΔＶ（＝Ｖ１−Ｖ２）は（１０）式で表わされ
る。V1 = Vin2−Q1 / C1 = Vin2−Vin1 + Vb (8) V2 = 0−Q2 / C2 = −VRef + Vb (9) Therefore, ΔV (= V1−V2) is expressed by the equation (10).
【００２６】 ΔＶ＝ＶＲｅｆ−（Ｖin1 −Ｖin2 ） …（１０） この式からも分かるように、先の実施の形態と同様に差
動チョッパコンパレータ３から（Ｖin1 −Ｖin2 ）とＶ
Ｒｅｆとの大小に応じた論理出力（比較結果）が得ら
れ、やはり加算器を用いずに画素レベルと基準レベルと
のレベル差に応じたディジタルコード出力が得られる。
なおこの実施の形態においてＶin1 及びＶin2 を第２の
容量成分Ｃ２側へ入力し、ＶＲｅｆ及びグランドの０Ｖ
を第１の容量成分Ｃ１側へ入力するようにしてもよい。ΔV = VRef− (Vin 1 −Vin 2) (10) As can be seen from this equation, (Vin 1 −Vin 2) and V are obtained from the differential chopper comparator 3 as in the previous embodiment.
A logical output (comparison result) corresponding to the magnitude of Ref is obtained, and a digital code output corresponding to the level difference between the pixel level and the reference level is obtained without using an adder.
In this embodiment, Vin1 and Vin2 are input to the second capacitance component C2, and VRef and 0V of the ground are input.
May be input to the first capacitance component C1 side.
【００２７】図２の構成と図４の構成とを比べた場合、
前者の場合差動チョッパコンパレータ３のゲインがほと
んどない領域でも正常な動作を行える点で優れている。When comparing the configuration of FIG. 2 with the configuration of FIG.
The former case is excellent in that normal operation can be performed even in a region where the gain of the differential chopper comparator 3 is almost zero.
【００２８】以上において本発明は基準レベルの電圧信
号とデータレベルの電圧信号とを交互に取り込み、その
レベル差を有効データとするものであれば適用でき、Ｃ
ＣＤイメージセンサからの出力信号を処理することに限
定されるものではない。In the above, the present invention can be applied as long as a reference level voltage signal and a data level voltage signal are alternately fetched and the level difference is used as valid data.
It is not limited to processing the output signal from the CD image sensor.
【００２９】[0029]
【発明の効果】本発明によれば、基準レベルの電圧信号
及びデータレベルの電圧信号の一方と他方とを交互に取
り込んでそのレベル差に対応するディジタルコード信号
を得るにあたって、Ａ／Ｄ変換器の比較器として差動チ
ョッパコンパレータを用いているので加算器が不要にな
り、従ってＡ／Ｄ変換器の中にバイポーラトランジスタ
とＣＭＯＳ回路とを混在させずにＣＭＯＳ回路で統一で
きるので製造工程が簡素化され、また１チップで構成す
ることができる。According to the present invention, when one of the reference level voltage signal and the data level voltage signal is alternately fetched and a digital code signal corresponding to the level difference is obtained, the A / D converter is used. The use of a differential chopper comparator as a comparator eliminates the need for an adder. Therefore, the manufacturing process is simplified because a CMOS circuit can be integrated without mixing a bipolar transistor and a CMOS circuit in an A / D converter. And can be constituted by one chip.
【図１】本発明の実施の形態の全体構成を示すブロック
図である。FIG. 1 is a block diagram showing an overall configuration of an embodiment of the present invention.
【図２】本発明の実施の形態の要部を示す回路図であ
る。FIG. 2 is a circuit diagram showing a main part of the embodiment of the present invention.
【図３】本発明の実施の形態の動作を示すタイムチャー
トである。FIG. 3 is a time chart illustrating an operation of the exemplary embodiment of the present invention.
【図４】本発明の他の実施の形態の要部を示す回路図で
ある。FIG. 4 is a circuit diagram showing a main part of another embodiment of the present invention.
【図５】本発明の他の実施の形態の動作を示すタイムチ
ャートである。FIG. 5 is a time chart showing an operation of another embodiment of the present invention.
【図６】ＣＣＤイメージセンサから出力されるビデオ信
号を示す波形図である。FIG. 6 is a waveform diagram showing a video signal output from a CCD image sensor.
【図７】ＣＣＤを用いたカメラの一般的な構成を示すブ
ロック図である。FIG. 7 is a block diagram showing a general configuration of a camera using a CCD.
【図８】ＣＣＤを用いたカメラの要部を示す回路図であ
る。FIG. 8 is a circuit diagram showing a main part of a camera using a CCD.
１２ ＣＣＤイメージセンサ １２ａ 信号線 ３（３−１〜３−ｍ）差動チョッパコンパレータ ３１ 演算増幅器 Ｓ１、Ｓ３、Ｓ４、Ｓ６ 充電制御用のスイッチ Ｓ２、Ｓ５ 入出力間スイッチ Ｃ１、Ｃ２ 容量成分 ４１ サンプルホールド回路 ５ エンコーダ Reference Signs List 12 CCD image sensor 12a Signal line 3 (3-1 to 3-m) differential chopper comparator 31 Operational amplifier S1, S3, S4, S6 Charge control switch S2, S5 Input / output switch C1, C2 Capacitance component 41 sample Hold circuit 5 Encoder
Claims (4)
電圧信号とを交互に取り込み、連続するこれら電圧信号
のレベル差を有効デ−タとし、この有効デ−タをディジ
タルコ−ド信号に変換するアナログ／ディジタル変換器
において、 前記ディジタルコ−ド信号の各値に夫々対応する参照電
圧を発生させる参照電圧発生部と、 前記基準レベルの電圧信号とデ−タレベルの電圧信号と
の少なくとも一方をサンプリングして保持するサンプル
保持部と、 前記各参照電圧に夫々対応して設けられ、演算増幅器
と、この演算増幅器の正転入力端と反転入力端との間、
及び反転入力端と正転出力端との間を開閉する入出力間
スイッチと、前記演算増幅器の正転入力端及び反転入力
端に夫々一端側が接続された第１の容量成分及び第２の
容量成分と、これら容量成分の他端側に接続された充電
制御用のスイッチ群と、を含む複数の差動チョッパ比較
器と、 各差動チョッパ比較器の入力側に共通の設定電圧を供給
するための設定電圧源と、 各差動チョッパ比較器の比較結果が入力され、これら比
較結果に対応するディジタルコ−ド信号を出力するエン
コ−ダと、を備え、 前記入出力間スイッチを閉状態としておくと共に前記充
電制御用のスイッチ群の開閉を制御して、基準レベルの
電圧信号及びデ−タレベルの電圧信号のうちの一方と前
記サンプル保持部にて保持された他方とにより、夫々第
１の容量成分及び第２の容量成分の一方及び他方を充電
し、 次いで前記入出力間スイッチを開状態としておくと共に
前記充電制御用のスイッチ群の開閉を制御して、各参照
電圧の印加点を、対応する差動チョッパ比較器の第１の
容量成分及び第２の容量成分の一方に、また前記設定電
圧源を第１の容量成分及び第２の容量成分の他方に夫々
接続し、 こうして基準レベルの電圧信号とデ−タレベルの電圧信
号との差に応じた比較結果を各差動チョッパ比較器から
得ることを特徴とするアナログ／ディジタル変換器。A voltage signal of a reference level and a voltage signal of a data level are alternately taken in, a level difference between successive voltage signals is regarded as valid data, and the valid data is converted into a digital code signal. An analog / digital converter for converting, wherein a reference voltage generating section for generating a reference voltage corresponding to each value of the digital code signal; and at least one of the reference level voltage signal and the data level voltage signal. And a sample holding unit that samples and holds the reference voltage, and is provided corresponding to each of the reference voltages, and an operational amplifier, between a non-inverting input terminal and an inverting input terminal of the operational amplifier,
An input / output switch for opening and closing between an inverting input terminal and a non-inverting output terminal; a first capacitance component and a second capacitance having one ends respectively connected to the non-inverting input terminal and the inverting input terminal of the operational amplifier; A plurality of differential chopper comparators including a component and a charge control switch group connected to the other end of these capacitance components, and a common set voltage is supplied to the input side of each differential chopper comparator. And an encoder for receiving the comparison result of each differential chopper comparator and outputting a digital code signal corresponding to the comparison result, wherein the input / output switch is closed. And controlling the opening / closing of the charge control switch group so that one of the reference level voltage signal and the data level voltage signal and the other held by the sample holding unit are used for the first and second, respectively. And the capacity component of 2 is charged, then the input / output switch is opened, and the opening and closing of the charge control switch group is controlled to set the application point of each reference voltage to the corresponding differential voltage. The set voltage source is connected to one of the first and second capacitance components of the chopper comparator, and the set voltage source is connected to the other of the first and second capacitance components. An analog / digital converter characterized in that a comparison result corresponding to a difference from a data level voltage signal is obtained from each differential chopper comparator.
電圧信号とを交互に取り込み、連続するこれら電圧信号
のレベル差を有効デ−タとし、この有効デ−タをディジ
タルコ−ド信号に変換するアナログ／ディジタル変換器
において、 前記ディジタルコ−ド信号の各値に夫々対応する参照電
圧を発生させる参照電圧発生部と、 前記各参照電圧に夫々対応して設けられ、演算増幅器
と、この演算増幅器の正転入力端と反転入力端との間、
及び反転入力端と正転出力端との間を開閉する入出力間
スイッチと、前記演算増幅器の正転入力端及び反転入力
端に夫々一端側が接続された第１の容量成分及び第２の
容量成分と、これら容量成分の他端側に接続された充電
制御用のスイッチ群と、を含む複数の差動チョッパ比較
器と、 各差動チョッパ比較器の入力側に共通の設定電圧を供給
するための設定電圧源と、 各差動チョッパ比較器の比較結果が入力され、これら比
較結果に対応するディジタルコ−ド信号を出力するエン
コ−ダと、を備え、 前記入出力間スイッチを閉状態として、基準レベルの電
圧信号及びデ−タレベルの電圧信号の一方と参照電圧及
び設定電圧の一方とにより、第１の容量成分及び第２の
容量成分の一方及び他方を夫々充電するように前記充電
制御用のスイッチ群の開閉を制御し、 次いで前記入出力間スイッチを開状態としておき、基準
レベルの電圧信号及びデ−タレベルの電圧信号の他方と
参照電圧及び設定電圧の他方とを、第１の容量成分及び
第２の容量成分の他方及び一方に入力し、 こうして基準レベルの電圧信号とデ−タレベルの電圧信
号との差に応じた比較結果を各差動チョッパ比較器から
得ることを特徴とするアナログ／ディジタル変換器。2. A voltage signal of a reference level and a voltage signal of a data level are alternately fetched, and a level difference between these successive voltage signals is regarded as valid data, and the valid data is converted into a digital code signal. An analog / digital converter for converting a reference voltage generator for generating a reference voltage corresponding to each value of the digital code signal; an operational amplifier provided for each of the reference voltages; Between the non-inverting input terminal and the inverting input terminal of the operational amplifier,
An input / output switch for opening and closing between an inverting input terminal and a non-inverting output terminal; a first capacitance component and a second capacitance having one ends respectively connected to the non-inverting input terminal and the inverting input terminal of the operational amplifier; A plurality of differential chopper comparators including a component and a charge control switch group connected to the other end of these capacitance components, and a common set voltage is supplied to the input side of each differential chopper comparator. And an encoder for receiving the comparison result of each differential chopper comparator and outputting a digital code signal corresponding to the comparison result, wherein the input / output switch is closed. The charging is performed such that one of the first capacitance component and the second capacitance component is charged by one of the reference level voltage signal and the data level voltage signal and one of the reference voltage and the set voltage, respectively. Switch for control The input / output switch is then opened, and the other of the reference level voltage signal and the data level voltage signal and the other of the reference voltage and the set voltage are connected to the first capacitance component and the Analog / digital input to the other and one of the two capacitance components, thereby obtaining, from each differential chopper comparator, a comparison result corresponding to the difference between the reference level voltage signal and the data level voltage signal. converter.
とする請求項１または２記載のアナログ／ディジタル変
換器。3. The analog / digital converter according to claim 1, wherein the set voltage source is a ground.
電圧信号とは、電荷結合形撮像素子イメ−ジセンサから
出力される基準レベル及び画素レベルの信号であること
を特徴とする請求項１、２または３記載のアナログ／デ
ィジタル変換器。4. The reference-level voltage signal and the data-level voltage signal are reference-level and pixel-level signals output from a charge-coupled image sensor image sensor. 4. The analog / digital converter according to 2 or 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08790298A JP3836248B2 (en) | 1998-03-16 | 1998-03-16 | Analog / digital converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08790298A JP3836248B2 (en) | 1998-03-16 | 1998-03-16 | Analog / digital converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11266156A true JPH11266156A (en) | 1999-09-28 |
| JP3836248B2 JP3836248B2 (en) | 2006-10-25 |
Family
ID=13927840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08790298A Expired - Fee Related JP3836248B2 (en) | 1998-03-16 | 1998-03-16 | Analog / digital converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3836248B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6614378B2 (en) | 2000-08-10 | 2003-09-02 | Sony Corporation | Sampling processing device and imaging apparatus using it |
| KR100490450B1 (en) * | 2000-11-01 | 2005-05-19 | 인터내셔널 비지네스 머신즈 코포레이션 | Analog-to-digital converter having positively biased differential reference inputs |
| CN108353141A (en) * | 2015-10-30 | 2018-07-31 | 索尼半导体解决方案公司 | Sampling hold circuit with the control of the black sun |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101655687B (en) * | 2008-08-20 | 2011-11-09 | 鸿富锦精密工业（深圳）有限公司 | Calibration system of voltage error |
-
1998
- 1998-03-16 JP JP08790298A patent/JP3836248B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6614378B2 (en) | 2000-08-10 | 2003-09-02 | Sony Corporation | Sampling processing device and imaging apparatus using it |
| KR100490450B1 (en) * | 2000-11-01 | 2005-05-19 | 인터내셔널 비지네스 머신즈 코포레이션 | Analog-to-digital converter having positively biased differential reference inputs |
| CN108353141A (en) * | 2015-10-30 | 2018-07-31 | 索尼半导体解决方案公司 | Sampling hold circuit with the control of the black sun |
| CN108353141B (en) * | 2015-10-30 | 2021-04-16 | 索尼半导体解决方案公司 | Image processing circuit, image processing method, and imaging device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3836248B2 (en) | 2006-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7667501B2 (en) | Correlated double sampling technique | |
| JP4694214B2 (en) | Comparator, AD conversion circuit, semiconductor device, and imaging device | |
| US5465093A (en) | Analog-to-digital converter | |
| US7030791B2 (en) | A/D conversion device having input level shift and output correction function | |
| EP1366571B1 (en) | A/d converter calibration test sequence insertion | |
| JP2000036746A (en) | A/d converter | |
| JP3657218B2 (en) | Differential input A / D converter | |
| EP2127085B1 (en) | Charge-domain pipelined analog-to-digital converter | |
| US5744985A (en) | Differential sample-hold circuit | |
| JPH11266156A (en) | Analog-to-digital converter | |
| US7042383B2 (en) | High speed gain amplifier and method in ADCs | |
| KR101902119B1 (en) | Successive approximation ad converter using switched-capacitor da convertor | |
| US4983974A (en) | Analog-to-digital conversion by varying both inputs of a comparator utilizing successive approximation | |
| JP4917618B2 (en) | Correlated double sampling device and image sensor system | |
| JPH0865580A (en) | Image pickup device | |
| JP4357709B2 (en) | Pipeline type A / D converter | |
| US6906658B2 (en) | Reducing droop in a reference signal provided to ADCs | |
| JP2812169B2 (en) | A / D converter | |
| US5835049A (en) | Amplifier for use in time-sharing applications | |
| JPH11251903A (en) | Ad/da conversion sharing circuit | |
| JPH118557A (en) | A/d converter | |
| JP2013131813A (en) | Analog/digital conversion device and analog/digital conversion method | |
| JP2005159583A (en) | Ad conversion circuit and solid-state imaging apparatus | |
| JP3896717B2 (en) | Successive comparison A / D converter | |
| JPH0149055B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040709 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040709 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041005 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060726 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |