JPH08331090A - パス監視方式 - Google Patents
パス監視方式Info
- Publication number
- JPH08331090A JPH08331090A JP13677195A JP13677195A JPH08331090A JP H08331090 A JPH08331090 A JP H08331090A JP 13677195 A JP13677195 A JP 13677195A JP 13677195 A JP13677195 A JP 13677195A JP H08331090 A JPH08331090 A JP H08331090A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- low
- order group
- signal
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】各チャネルのパス監視を確実に行うことを小さ
な回路規模で実現可能とする。 【構成】各チャネルの低次群信号のフレーム位相をＳＤ
Ｈ信号出力部3-1 〜3-nにより互いに一致させたのち、
パスパタン挿入部4-1 〜4-n により各フレームの先端の
Ａ１バイトにパスパタンを挿入する。続いて遅延部5-1
〜5-n により、各チャネルの低次群信号をそれぞれこと
なる遅延時間で遅延させることで、各低次群信号のフレ
ーム位相、すなわちパスパタンをずらす。セレクタ７は
チャネル切替部６に入力される各チャネルの低次群信号
を順次選択して時分割にパスパタンチェック部８に与
え、パスパタンの検出、確認を時分割に行わせる。
な回路規模で実現可能とする。 【構成】各チャネルの低次群信号のフレーム位相をＳＤ
Ｈ信号出力部3-1 〜3-nにより互いに一致させたのち、
パスパタン挿入部4-1 〜4-n により各フレームの先端の
Ａ１バイトにパスパタンを挿入する。続いて遅延部5-1
〜5-n により、各チャネルの低次群信号をそれぞれこと
なる遅延時間で遅延させることで、各低次群信号のフレ
ーム位相、すなわちパスパタンをずらす。セレクタ７は
チャネル切替部６に入力される各チャネルの低次群信号
を順次選択して時分割にパスパタンチェック部８に与
え、パスパタンの検出、確認を時分割に行わせる。
Description
【０００１】
【産業上の利用分野】本発明は、例えばＳＤＨ（Synchr
onous Digital Hierarchy ）に準拠した伝送装置におけ
る装置内パスを監視するためのパス監視方式に関する。
onous Digital Hierarchy ）に準拠した伝送装置におけ
る装置内パスを監視するためのパス監視方式に関する。
【０００２】
【従来の技術】ＳＤＨに準拠した例えば網切替装置など
の伝送装置では、装置内の故障監視のためにパスパタン
チェックを行っている。パスパタンチェックとは、装置
内伝送に係る送信側において伝送信号の所定位置（例え
ばフレーム先端に位置するＡ１バイト）に特定のパタン
（パスパタン）を挿入し、このパスパタンを受信側で検
出、確認することで正常性を監視するものである。な
お、ＳＤＨに準拠した例えば網切替装置などでは、内部
で複数チャネル（例えば１６チャネル）の信号を伝送す
るが、この複数の信号のそれぞれにパスパタンを挿入し
てパスパタンチェックを行っている。
の伝送装置では、装置内の故障監視のためにパスパタン
チェックを行っている。パスパタンチェックとは、装置
内伝送に係る送信側において伝送信号の所定位置（例え
ばフレーム先端に位置するＡ１バイト）に特定のパタン
（パスパタン）を挿入し、このパスパタンを受信側で検
出、確認することで正常性を監視するものである。な
お、ＳＤＨに準拠した例えば網切替装置などでは、内部
で複数チャネル（例えば１６チャネル）の信号を伝送す
るが、この複数の信号のそれぞれにパスパタンを挿入し
てパスパタンチェックを行っている。
【０００３】ところで、装置内にて伝送される信号はデ
ータ信号、クロック信号およびフレーム信号を一組とし
てなるが、クロック信号およびフレーム信号は装置内に
て発生された、互いに同期するものとなっている。すな
わち各チャネルのデータ信号は、図３に示すように位相
が一致している。このため、パスパタンは各チャネルに
おいて同一時点に挿入されることとなり、各チャネルの
それぞれに対応してパスパタンのチェック回路が必要と
なる。
ータ信号、クロック信号およびフレーム信号を一組とし
てなるが、クロック信号およびフレーム信号は装置内に
て発生された、互いに同期するものとなっている。すな
わち各チャネルのデータ信号は、図３に示すように位相
が一致している。このため、パスパタンは各チャネルに
おいて同一時点に挿入されることとなり、各チャネルの
それぞれに対応してパスパタンのチェック回路が必要と
なる。
【０００４】なお図４に示すように、各チャネルの位相
をランダムとして伝送する装置もあるが、この場合でも
あるチャネルのパスパタンに対して他のチャネルのパス
パタンが時間的に重なる恐れがあるために、各チャネル
のそれぞれに対応してパスパタンのチェック回路を設け
る必要がある。
をランダムとして伝送する装置もあるが、この場合でも
あるチャネルのパスパタンに対して他のチャネルのパス
パタンが時間的に重なる恐れがあるために、各チャネル
のそれぞれに対応してパスパタンのチェック回路を設け
る必要がある。
【０００５】
【発明が解決しようとする課題】以上のように従来は、
複数チャネルの信号のフレーム位相条件が同期またはラ
ンダムであったため、あるチャネルのパスパタンに対し
て他のチャネルのパスパタンが時間的に重なる恐れがあ
り、チャネル数だけパスパタンのチェック回路が必要で
回路規模が増大するという不具合があった。
複数チャネルの信号のフレーム位相条件が同期またはラ
ンダムであったため、あるチャネルのパスパタンに対し
て他のチャネルのパスパタンが時間的に重なる恐れがあ
り、チャネル数だけパスパタンのチェック回路が必要で
回路規模が増大するという不具合があった。
【０００６】本発明はこのような事情を考慮してなされ
たものであり、その目的とするところは、各チャネルの
パス監視を確実に行うことを小さな回路規模で実現可能
とするパス監視方式を提供することにある。
たものであり、その目的とするところは、各チャネルの
パス監視を確実に行うことを小さな回路規模で実現可能
とするパス監視方式を提供することにある。
【０００７】
【課題を解決するための手段】以上の目的を達成するた
めに本発明は、例えばＳＤＨ信号出力部、パスパタン挿
入部および遅延部よりなる送信部では、複数の信号のそ
れぞれに対してフレーム内の同一位置に所定のパタンを
挿入するとともに、各チャネルのフレーム位相を所定期
間ずつずらして送信し、また例えばチャネル切替部、セ
レクタおよびパスパタンチェック部よりなる受信部で
は、前記複数の信号のそれぞれに挿入された前記パタン
の確認処理を時分割に行うようにした。
めに本発明は、例えばＳＤＨ信号出力部、パスパタン挿
入部および遅延部よりなる送信部では、複数の信号のそ
れぞれに対してフレーム内の同一位置に所定のパタンを
挿入するとともに、各チャネルのフレーム位相を所定期
間ずつずらして送信し、また例えばチャネル切替部、セ
レクタおよびパスパタンチェック部よりなる受信部で
は、前記複数の信号のそれぞれに挿入された前記パタン
の確認処理を時分割に行うようにした。
【０００８】
【作用】このような手段を講じたことにより、送信部か
ら送信される複数の信号のそれぞれに挿入されたパタン
は、位相を所定期間ずつずらされたフレーム中の同一位
置に挿入されているので、時間的にずれて存在する。受
信部では、このようにそれぞれ時間的にずれている各パ
タンの確認処理が時分割に行われる。
ら送信される複数の信号のそれぞれに挿入されたパタン
は、位相を所定期間ずつずらされたフレーム中の同一位
置に挿入されているので、時間的にずれて存在する。受
信部では、このようにそれぞれ時間的にずれている各パ
タンの確認処理が時分割に行われる。
【０００９】
【実施例】以下、図面を参照して本発明の一実施例につ
き説明する。図１は本実施例に係るパス監視方式を適用
して構成された網切替装置の要部構成を示すブロック図
である。この網切替装置は、光受信部１、分離部２、Ｓ
ＤＨ信号出力部3-1 〜3-n 、パスパタン挿入部（Ｉｎ
ｓ）4-1 〜4-n 、遅延部5-1 〜5-n 、チャネル切替部
６、セレクタ７、パスパタンチェック部８、低速インタ
フェース部（低速ＩＦ部）9-1 〜9-n および光送信部10
-1〜10-nを有する。
き説明する。図１は本実施例に係るパス監視方式を適用
して構成された網切替装置の要部構成を示すブロック図
である。この網切替装置は、光受信部１、分離部２、Ｓ
ＤＨ信号出力部3-1 〜3-n 、パスパタン挿入部（Ｉｎ
ｓ）4-1 〜4-n 、遅延部5-1 〜5-n 、チャネル切替部
６、セレクタ７、パスパタンチェック部８、低速インタ
フェース部（低速ＩＦ部）9-1 〜9-n および光送信部10
-1〜10-nを有する。
【００１０】光受信部１は、光ファイバＦ１を介して光
信号として到来した高次群信号（例えばＳＴＭ−１６信
号）を受信し、電気信号に変換して分離部２に与える。
分離部２は、光受信部１から与えられる高次群信号をｎ
チャネル（例えば１６チャネル）の低次群信号（例えば
ＳＴＭ−１信号）に分離し、それぞれＳＤＨ信号出力部
3-1 〜3-n に与える。
信号として到来した高次群信号（例えばＳＴＭ−１６信
号）を受信し、電気信号に変換して分離部２に与える。
分離部２は、光受信部１から与えられる高次群信号をｎ
チャネル（例えば１６チャネル）の低次群信号（例えば
ＳＴＭ−１信号）に分離し、それぞれＳＤＨ信号出力部
3-1 〜3-n に与える。
【００１１】ＳＤＨ信号出力部3-1 〜3-n は、それぞれ
各チャネルに対応し、対応するチャネルの低次群信号を
装置内用のクロック信号ＣＬＫおよびフレーム信号ＦＰ
に同期して出力する。パスパタン挿入部4-1 〜4-n は、
それぞれ各チャネルに対応し、対応するチャネルの低次
群信号中の各フレームの先頭バイト、すなわちＡ１バイ
トに所定のパスパタンを挿入する。遅延部5-1 〜5-n
は、それぞれ各チャネルに対応し、対応するチャネルの
低次群信号を所定の時間ずつ遅延させる。
各チャネルに対応し、対応するチャネルの低次群信号を
装置内用のクロック信号ＣＬＫおよびフレーム信号ＦＰ
に同期して出力する。パスパタン挿入部4-1 〜4-n は、
それぞれ各チャネルに対応し、対応するチャネルの低次
群信号中の各フレームの先頭バイト、すなわちＡ１バイ
トに所定のパスパタンを挿入する。遅延部5-1 〜5-n
は、それぞれ各チャネルに対応し、対応するチャネルの
低次群信号を所定の時間ずつ遅延させる。
【００１２】チャネル切替部６は、遅延部5-1 〜5-n の
それぞれから与えられる各チャネルの低次群信号を、低
速インタフェース部9-1 〜9-n へと設定に応じて任意に
与える。セレクタ７には、チャネル切替部６に入力され
るｎチャネルの低次群信号がそれぞれ入力されており、
これらの信号を所定の順番で選択し、パスパタンチェッ
ク部８へと与える。パスパタンチェック部８は、セレク
タ７から与えられる信号中からパスパタンの検出、確認
を行ってパス監視を行う。
それぞれから与えられる各チャネルの低次群信号を、低
速インタフェース部9-1 〜9-n へと設定に応じて任意に
与える。セレクタ７には、チャネル切替部６に入力され
るｎチャネルの低次群信号がそれぞれ入力されており、
これらの信号を所定の順番で選択し、パスパタンチェッ
ク部８へと与える。パスパタンチェック部８は、セレク
タ７から与えられる信号中からパスパタンの検出、確認
を行ってパス監視を行う。
【００１３】低速インタフェース部9-1 〜9-n はそれぞ
れ、チャネル切替部６から与えられる低次群信号を伝送
路系のクロックタイミングおよびフレームタイミングで
光送信部10-1〜10-nへと出力する。光送信部10-1〜10-n
は、低速インタフェース部9-1 〜9-n からそれぞれ与え
られる低次群信号を光信号として光ファイバF2-1〜F2-n
へと送出する。
れ、チャネル切替部６から与えられる低次群信号を伝送
路系のクロックタイミングおよびフレームタイミングで
光送信部10-1〜10-nへと出力する。光送信部10-1〜10-n
は、低速インタフェース部9-1 〜9-n からそれぞれ与え
られる低次群信号を光信号として光ファイバF2-1〜F2-n
へと送出する。
【００１４】次に以上のように構成された網切替装置の
動作を説明する。まず、光ファイバＦ１を介して光信号
として到来した高次群信号は、光受信部１で電気信号に
変換されたのち、分離部２にてｎ本の低次群信号に分離
される。このｎ本の低次群信号は、ＳＤＨ信号出力部3-
1 〜3-n にそれぞれ入力され、装置内用のクロック信号
ＣＬＫおよびフレーム信号ＦＰに同期して出力される。
かくして、ＳＤＨ信号出力部3-1 〜3-n のそれぞれから
出力される低次群信号は、図２に示すようにフレーム位
相が一致している。
動作を説明する。まず、光ファイバＦ１を介して光信号
として到来した高次群信号は、光受信部１で電気信号に
変換されたのち、分離部２にてｎ本の低次群信号に分離
される。このｎ本の低次群信号は、ＳＤＨ信号出力部3-
1 〜3-n にそれぞれ入力され、装置内用のクロック信号
ＣＬＫおよびフレーム信号ＦＰに同期して出力される。
かくして、ＳＤＨ信号出力部3-1 〜3-n のそれぞれから
出力される低次群信号は、図２に示すようにフレーム位
相が一致している。
【００１５】パスパタン挿入部4-1 〜4-n では、ＳＤＨ
信号出力部3-1 〜3-n のそれぞれから与えられる低次群
信号の各フレームの先端に位置するＡ１バイトに、所定
のパスパタンを挿入する。これによりパスパタン挿入部
4-1 〜4-n のそれぞれから出力される低次群信号は、図
２に示すようにＡ１バイトに代えてＰＰで示すパスパタ
ンが挿入されたものとなる。
信号出力部3-1 〜3-n のそれぞれから与えられる低次群
信号の各フレームの先端に位置するＡ１バイトに、所定
のパスパタンを挿入する。これによりパスパタン挿入部
4-1 〜4-n のそれぞれから出力される低次群信号は、図
２に示すようにＡ１バイトに代えてＰＰで示すパスパタ
ンが挿入されたものとなる。
【００１６】そしてこのようにパスパタンが挿入された
低次群信号はそれぞれ、遅延部5-1〜5-n にて遅延が与
えられる。ここで遅延部5-1 〜5-n には、それぞれ異な
る遅延時間が設定されている。具体的には、１フレーム
期間をＴとすると、遅延部5-1 に設定された遅延時間は
０、遅延部5-2 に設定された遅延時間はＴ／ｎ、遅延部
5-3 に設定された遅延時間は２Ｔ／ｎという具合に、Ｔ
／ｎ刻みで順次長くなるように設定され、遅延部5-n に
設定された遅延時間は（ｎ−１）Ｔ／ｎとなっている。
かくして、遅延部5-1 がチャネルNo.1の低次群信号、遅
延部5-2 がチャネルNo.2の低次群信号、…遅延部5-n が
チャネルNo.nの低次群信号といった具合に対応付けられ
ていれば、遅延部5-1 〜5-n のそれぞれから出力される
低次群信号は、図２に示すようにチャネルNo.1の低次群
信号に対してチャネルNo.2の低次群信号が、チャネルN
o.2の低次群信号に対してチャネルNo.3の低次群信号が
という具合にそれぞれＴ／ｎずつ遅延することになり、
各低次群信号の位相はそれぞれずらされる。
低次群信号はそれぞれ、遅延部5-1〜5-n にて遅延が与
えられる。ここで遅延部5-1 〜5-n には、それぞれ異な
る遅延時間が設定されている。具体的には、１フレーム
期間をＴとすると、遅延部5-1 に設定された遅延時間は
０、遅延部5-2 に設定された遅延時間はＴ／ｎ、遅延部
5-3 に設定された遅延時間は２Ｔ／ｎという具合に、Ｔ
／ｎ刻みで順次長くなるように設定され、遅延部5-n に
設定された遅延時間は（ｎ−１）Ｔ／ｎとなっている。
かくして、遅延部5-1 がチャネルNo.1の低次群信号、遅
延部5-2 がチャネルNo.2の低次群信号、…遅延部5-n が
チャネルNo.nの低次群信号といった具合に対応付けられ
ていれば、遅延部5-1 〜5-n のそれぞれから出力される
低次群信号は、図２に示すようにチャネルNo.1の低次群
信号に対してチャネルNo.2の低次群信号が、チャネルN
o.2の低次群信号に対してチャネルNo.3の低次群信号が
という具合にそれぞれＴ／ｎずつ遅延することになり、
各低次群信号の位相はそれぞれずらされる。
【００１７】遅延部5-1 〜5-n のそれぞれから出力され
た各チャネルの低次群信号は、チャネル切替部６によ
り、低速インタフェース部9-1 〜9-n へと設定に応じて
任意に与えられる。そして各低次群信号は、低速インタ
フェース部9-1 〜9-n にて伝送路系のクロックタイミン
グおよびフレームタイミングで光送信部10-1〜10-nへと
出力され、光信号として光ファイバF2-1〜F2-nへと送出
される。
た各チャネルの低次群信号は、チャネル切替部６によ
り、低速インタフェース部9-1 〜9-n へと設定に応じて
任意に与えられる。そして各低次群信号は、低速インタ
フェース部9-1 〜9-n にて伝送路系のクロックタイミン
グおよびフレームタイミングで光送信部10-1〜10-nへと
出力され、光信号として光ファイバF2-1〜F2-nへと送出
される。
【００１８】ところで、遅延部5-1 〜5-n のそれぞれか
ら出力されてチャネル切替部６に入力される低次群信号
は、セレクタ７にも分岐入力されている。セレクタ７
は、遅延部5-1 ，5-2 …，5-n の順で、各遅延部5-1 〜
5-n が出力する低次群信号をＴ／ｎの期間に亙って選択
し、パスパタンチェック部８に与える。すなわちセレク
タ７は、各チャネルの低次群信号のそれぞれに挿入され
たパスパタンを、時分割にパスパタンチェック部８に与
える。そしてパスパタンチェック部８は、セレクタ７よ
り時分割に与えられるパスパタンの検出および正常性の
チェックなどを順次行うことにより、各チャネルの低次
群信号のそれぞれに関するパス監視を時分割で行う。
ら出力されてチャネル切替部６に入力される低次群信号
は、セレクタ７にも分岐入力されている。セレクタ７
は、遅延部5-1 ，5-2 …，5-n の順で、各遅延部5-1 〜
5-n が出力する低次群信号をＴ／ｎの期間に亙って選択
し、パスパタンチェック部８に与える。すなわちセレク
タ７は、各チャネルの低次群信号のそれぞれに挿入され
たパスパタンを、時分割にパスパタンチェック部８に与
える。そしてパスパタンチェック部８は、セレクタ７よ
り時分割に与えられるパスパタンの検出および正常性の
チェックなどを順次行うことにより、各チャネルの低次
群信号のそれぞれに関するパス監視を時分割で行う。
【００１９】以上のように本実施例によれば、ｎチャネ
ルの低次群信号は、各低次群信号に挿入したパスパタン
が互いに時間的に重なることがないよう各低次群信号の
フレーム位相をずらしてチャネル切替部６へと伝送し、
その検出、確認は単一のパスパタンチェック部８によっ
て時分割に行っているので、各低次群信号に挿入された
パスパタンの検出、確認を漏れなく確実に行うことが可
能でありながら、パスパタンチェック部を複数設けなけ
ればならない従来に比較して回路規模が縮小される。
ルの低次群信号は、各低次群信号に挿入したパスパタン
が互いに時間的に重なることがないよう各低次群信号の
フレーム位相をずらしてチャネル切替部６へと伝送し、
その検出、確認は単一のパスパタンチェック部８によっ
て時分割に行っているので、各低次群信号に挿入された
パスパタンの検出、確認を漏れなく確実に行うことが可
能でありながら、パスパタンチェック部を複数設けなけ
ればならない従来に比較して回路規模が縮小される。
【００２０】なお本発明は上記実施例に限定されるもの
ではない。例えば上記実施例では、ＳＤＨ信号出力部3-
1 〜3-n とチャネル切替部６との間のパスを監視するも
のとなっているが、監視する区間は、例えばＳＤＨ信号
出力部3-1 〜3-n と低速インタフェース部9-1 〜9-n と
の間とするなど任意で良い。
ではない。例えば上記実施例では、ＳＤＨ信号出力部3-
1 〜3-n とチャネル切替部６との間のパスを監視するも
のとなっているが、監視する区間は、例えばＳＤＨ信号
出力部3-1 〜3-n と低速インタフェース部9-1 〜9-n と
の間とするなど任意で良い。
【００２１】また、本発明のパス監視方式が適用される
のはＳＤＨに準拠した網切替装置には限定されない。こ
のほか、本発明の要旨を逸脱しない範囲で種々の変形実
施が可能である。
のはＳＤＨに準拠した網切替装置には限定されない。こ
のほか、本発明の要旨を逸脱しない範囲で種々の変形実
施が可能である。
【００２２】
【発明の効果】本発明は、送信部では、複数の信号のそ
れぞれに対してフレーム内の同一位置に所定のパタンを
挿入するとともに、各チャネルのフレーム位相を所定期
間ずつずらして送信し、また受信部では、前記複数の信
号のそれぞれに挿入された前記パタンの確認処理を時分
割に行うようにしたので、各チャネルのパス監視を確実
に行うことを小さな回路規模で実現可能とするパス監視
方式となる。
れぞれに対してフレーム内の同一位置に所定のパタンを
挿入するとともに、各チャネルのフレーム位相を所定期
間ずつずらして送信し、また受信部では、前記複数の信
号のそれぞれに挿入された前記パタンの確認処理を時分
割に行うようにしたので、各チャネルのパス監視を確実
に行うことを小さな回路規模で実現可能とするパス監視
方式となる。
【図１】本発明の一実施例に係るパス監視方式を適用し
て構成された網切替装置の要部構成を示すブロック図。
て構成された網切替装置の要部構成を示すブロック図。
【図２】図１中のＳＤＨ信号出力部3-1 〜3-n 、パスパ
タン挿入部4-1 〜4-n および遅延部5-1 〜5-n のそれぞ
れから出力される低次群信号を比較して示す図。
タン挿入部4-1 〜4-n および遅延部5-1 〜5-n のそれぞ
れから出力される低次群信号を比較して示す図。
【図３】従来の装置内伝送信号の状態の一例を示す図で
あり、各チャネルのフレーム位相が一致している場合を
示す図。
あり、各チャネルのフレーム位相が一致している場合を
示す図。
【図４】従来の装置内伝送信号の状態の一例を示す図で
あり、各チャネルのフレーム位相がランダムである場合
を示す図。
あり、各チャネルのフレーム位相がランダムである場合
を示す図。
１…光受信部 ２…分離部 3-1 〜3-n …ＳＤＨ信号出力部 4-1 〜4-n …パスパタン挿入部（Ｉｎｓ） 5-1 〜5-n …遅延部 ６…チャネル切替部 ７…セレクタ ８…パスパタンチェック部 9-1 〜9-n …低速インタフェース部（低速ＩＦ部） 10-1〜10-n…光送信部
Claims (1)
- 【請求項１】 それぞれ同一形式でフレーム化された複
数の信号を装置内の送信部と受信部との間で伝送する際
のパス監視方式において、 前記送信部では、前記複数の信号のそれぞれに対してフ
レーム内の同一位置に所定のパタンを挿入するととも
に、各チャネルのフレーム位相を所定期間ずつずらして
送信し、 また前記受信部では、前記複数の信号のそれぞれに挿入
された前記パタンの確認処理を時分割に行うことを特徴
とするパス監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13677195A JPH08331090A (ja) | 1995-06-02 | 1995-06-02 | パス監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13677195A JPH08331090A (ja) | 1995-06-02 | 1995-06-02 | パス監視方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08331090A true JPH08331090A (ja) | 1996-12-13 |
Family
ID=15183136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13677195A Pending JPH08331090A (ja) | 1995-06-02 | 1995-06-02 | パス監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08331090A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100539917B1 (ko) * | 1998-12-30 | 2006-02-28 | 삼성전자주식회사 | 전송장치의 프레임 정렬 감시회로 |
| JP2008167177A (ja) * | 2006-12-28 | 2008-07-17 | Fujitsu Ltd | パス状態監視方法及び装置 |
-
1995
- 1995-06-02 JP JP13677195A patent/JPH08331090A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100539917B1 (ko) * | 1998-12-30 | 2006-02-28 | 삼성전자주식회사 | 전송장치의 프레임 정렬 감시회로 |
| JP2008167177A (ja) * | 2006-12-28 | 2008-07-17 | Fujitsu Ltd | パス状態監視方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08163116A (ja) | フレーム同期装置 | |
| US6256326B1 (en) | Pseudo-synchronization prevention method in SDH transmission mode, pseudo-synchronization preventing SDH transmission system, and transmitter-receiver in pseudo-synchronization preventing SDH transmission system | |
| JPH0851451A (ja) | 同期方法および同期装置、端末、交換装置 | |
| JPH08331090A (ja) | パス監視方式 | |
| US5450440A (en) | Monitor system for digital communication apparatus | |
| US5228037A (en) | Line interface for high-speed line | |
| JP3728595B2 (ja) | 多重伝送装置及びチャネル盤間通信方法 | |
| JP3778451B2 (ja) | 監視パス切り替え方法及びそれを用いた伝送装置 | |
| KR100221498B1 (ko) | 10지비/에스 광전송 시스템에서의 2.5지비/에스 종속신호 송신부 접속 장치 | |
| JPH08307404A (ja) | フレーム同期方法及びフレーム同期装置 | |
| KR100321003B1 (ko) | 디지털 트렁크를 이용한 시각 동기 신호 분배장치 | |
| JP2504028B2 (ja) | 中継装置 | |
| JP3011440B2 (ja) | 映像デジタル信号の伝送系監視システム | |
| JPH04211533A (ja) | 高速回線終端回路 | |
| JP2000315985A (ja) | Ｓｄｈ伝送システムおよび遅延時間差測定装置 | |
| US5339308A (en) | Signal size judging apparatus | |
| KR100298316B1 (ko) | 전송시스템을구성하는응용주문형집적회로의클럭생성장치 | |
| JP3773219B2 (ja) | デジタル同期網における時刻同期方法およびシステム | |
| JPH1022966A (ja) | 局間伝送方式 | |
| KR19990042556A (ko) | 동기 클럭 발생 장치 | |
| JP2002077091A (ja) | 多重伝送装置、多重伝送方法及び多重伝送制御用ソフトウェアを記録した記憶媒体 | |
| JPH0834461B2 (ja) | フレ−ムアライナ回路 | |
| JP2576387B2 (ja) | データ通信装置 | |
| JPH058891B2 (ja) | ||
| JPH0282851A (ja) | シリアル回線インタフェースにおけるループバック方式 |