JPH0832444A

JPH0832444A - カウンタ装置

Info

Publication number: JPH0832444A
Application number: JP18282394A
Authority: JP
Inventors: Nobuyuki Ohira; 信行大平; Mikio Toyoda; 豊田三喜男; Yukikoto Hosoya; 幸言細矢
Original assignee: Chino Corp
Current assignee: Chino Corp
Priority date: 1994-07-12
Filing date: 1994-07-12
Publication date: 1996-02-02

Abstract

(57)【要約】【目的】桁数とチャンネル数の変更の容易なカウンタを
提供する。【構成】切換手段３が第１のカウンタ１の出力を選択し
たとき、第１、第２のカウンタ１、２のビット数を合わ
せた第１のパルス信号ｅａのカウント値を読み出し、ま
た、切換手段が第２のパルス信号ｅｂを選択したとき、
第１、第２のカウンタ１、２では、各々ｅａ、ｅｂの各
パルス信号をカウントし、バス６より処理手段４に読み
出される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はパルスをカウントする
カウンタ装置に関するものである。

【０００２】

【従来の技術】パルスをカウントするカウンタは、通
常、そのビット数（桁数、カウント数）は固定で、中央
処置装置により、そのカウント値が読み出せるものがあ
る。

【０００３】

【発明が解決しようとする課題】しかしながら、カウン
タのカウントビット数が固定であると、ビット数の変更
をすることが不可能で、柔軟性に欠ける面があった。ま
た、多チャンネルのパルスをカウントする場合、最大カ
ウント可能なカウンタを多数用意する必要があるが、こ
の場合、少カウンタあるいは少チャンネルで良い場合に
は、使用しないカウントビットが発生し、このカウンタ
部分が占有面積を大きくとる問題点がある。

【０００４】この発明の目的は、以上の点に鑑み、小型
で、桁数やチャンネル数の変更が容易なカウンタ装置を
提供することである。

【０００５】

【課題を解決するための手段】この発明は、第１のパル
ス信号をカウントする第１のカウンタと、この第１のカ
ウンタの出力パルス信号または第２のパルス信号を切換
選択する切換手段と、この切換手段の出力パルス信号を
カウントする第２のカウンタとを備え、前記切換手段が
第１のカウンタの出力パルス信号を選択したとき、第
１、第２のカウンタから第１のパルス信号のカウント値
を読み出し、前記切換手段が第２のパルス信号を選択し
たとき、第１のカウンタから第１のパルス信号のカウン
ト値を読み出し、第２のカウンタから第２のパルス信号
のカウントを読み出す処理手段とを備えるようにしたカ
ウンタ装置である。

【０００６】

【実施例】図１は、この発明の一実施例を示す構成説明
図である。図において、１は、所定のｍビットの第１の
カウンタ、２は他の所定のｎビットの第２のカウンタで
ある。第１のカウンタ１には第１のパルス信号ｅａがそ
の入力端子ＣＬＫに入力され、第２のカウンタ２には、
切換手段３を介し、第１のカウンタ１の出力パルス信号
または第２のパルス信号ｅｂがその入力端子ＣＬＫに入
力するようになっている。そして、ＣＰＵのような処理
手段４により切換手段３が第１のカウンタ１の出力パル
ス信号を選択したとき、第１、第２のカウンタ１、２の
ビット数を合わせた（ｍ＋ｎ）ビットのカウンタとして
動作し、両カウンタ１、２のビット数を合わせたカウン
ト値は選択手段５の指定によりバス６から読み出され
る。また、切換手段３が第２のパルス信号ｅｂを選択し
たとき、第１のカウンタ１から第１のパルス信号ｅａを
カウントしたカウント値を読み出し、第２のカウンタ２
から第２のパルス信号ｅｂをカウントしたカウント値を
読み出し２チャンネルのカウンタの構成となる。

【０００７】つまり、切換手段３は、接点ｃ１、ｃ２を
コモンとし、接点ａ１、ｂ１、ｃ１をもつ第１のスイッ
チ、接点ａ２、ｂ２、ｃ２をもつ第２のスイッチより構
成されている。そして、第１のパルス信号ｅａは、第１
のカウンタ１の入力端子ＣＬＫに入力し、その出力パル
ス信号は出力端子ＲＣＯから出力され、切換手段３の第
１のスイッチの接点ａ１に接続供給される。第１のスイ
ッチは、第１のカウンタ１の出力が供給される接点ａ１
と第２のパルス信号ｅｂが供給される接点ｂ１とを切換
選択しコモンｃ１より第２のカウンタ２の入力端子ＣＬ
Ｋにパルス信号を接続供給する。

【０００８】処理手段４からの第１のクリア信号ＣＬ１
は第１のカウンタ１のクリア端子ＣＬＲに供給されると
ともに、第２のスイッチの接点ａ２に供給され、また第
２のクリア信号ＣＬ２は、第２のスイッチの接点ｂ２に
供給される。第２のスイッチは、接点ａ２、ｂ２のいず
れかの信号を第２のカウンタ２のクリア端子ＣＬＲに供
給する。そして、デコーダのような選択手段５を処理手
段４で駆動し、第１のカウンタ１の読出端子Ｇが選択信
号Ｒ１で選択されると第１のカウンタ１のカウント値が
バス６に読み出され、第２のカウンタ２の読出端子Ｇが
選択信号Ｒ２で選択されると第２のカウンタ２のカウン
ト値がバス６に読み出され、処理手段４に取り込まれ
る。

【０００９】切換手段３の第１のスイッチは、パルス信
号の切り換え、第２のスイッチはクリア信号の切り換え
の動作を行う。これら、第１のスイッチ、第２のスイッ
チは、通常、同時に切り換えが行われる。

【００１０】次に動作説明を行う。切換手段３の接点ａ
１、ａ２が各々接点ｃ１、ｃ２と接続するよう手動で短
絡したり、または処理手段４等の切換信号Ｓで選択され
たとする。この場合、第１のパルス信号ｅａが入力端子
ＣＬＫに入力した第１のカウンタ１の出力が接点ａ１、
ｃ１より第２のカウンタ２に入力し、全体として（ｍ＋
ｎ）ビットのカウントとして動作する。そして、所定時
間カウントすると、選択手段５からの選択信号Ｇ１、Ｇ
２を各読出端子Ｇに供給し第１、第２のカウンタ１、２
を順次選択し、カウント値をバス６に読み出し、処理手
段４で取り込む。カウントクリアは、処理手段４からク
リア信号ＣＬ１を第１のカウンタ１のクリア端子ＣＬＲ
に供給するとともに、接点ａ２、ｃ２を介し、第２のカ
ウンタ２のクリア端子ＣＬＲに供給し、各々クリアす
る。このように、（ｍ＋ｎ）ビットの１チャンネルのカ
ウンタとなる。

【００１１】次に、切換手段３の接点ｂ１、ｂ２が各々
接点ｃ１、ｃ２と接続するよう選択されたとする。この
場合、第１のパルス信号ｅａが第１のカウンタ１の入力
端子ＣＬＫに入力され、第２のパルス信号ｅｂが接点ｂ
１、ｃ１を介し第２のカウンタ２の入力端子ＣＬＫに入
力され、２チャンネルのカウンタとなる。所定時間カウ
ントすると、選択手段５からの選択信号Ｇ１、Ｇ２を各
読出端子Ｇに供給し第１、第２のカウンタ１、２を順次
選択し、２チャンネルの各カウント値をバス６に読み出
し、処理手段４で取り込む。そして、処理手段４から第
１のクリア信号ＣＬ１を第１のカウンタ１のクリア端子
ＣＬＲに供給し、また、第２のクリア信号ＣＬ２を接点
ｂ２、ｃ２を介し、第２のカウンタ２のクリア端子ＣＬ
Ｒに供給し、各々クリアされる。また２チャンネル以上
も同様にして可能である。

【００１２】

【発明の効果】以上述べたように、この発明は、切換手
段により、２個のカウンタを複数チャンネルのカウンタ
にも、全体として１チャンネルのカウンタにもできるカ
ウンタ装置である。そして、小ビットのカウンタの組み
合わせで、任意の大きいカウンタとでき、また、任意の
複数チャンネルのカウンタともでき、チャンネルの数の
変更や桁数の変更が容易で、柔軟性に富むものとなる。
また、多チャンネルのとき必要以上に多ビットのものを
用意する必要もなく、小ビット、小チャンネルを組み合
わせれば良く、カウンタを構成する素子の占有面積は必
要最小限ですみ、回路構成も簡素で、小型で使い勝手の
良いものとなる。

【図面の簡単な説明】

【図１】この発明の一実施例を示す構成説明図である。

【符号の説明】

１、２カウンタ３切換手段４処理手段５選択手段６バスｅａ、ｅｂパルス信号

Claims

【特許請求の範囲】

【請求項１】第１のパルス信号をカウントする第１のカ
ウンタと、この第１のカウンタの出力パルス信号または
第２のパルス信号を切換選択する切換手段と、この切換
手段の出力パルス信号をカウントする第２のカウンタと
を備え、前記切換手段が第１のカウンタの出力パルス信
号を選択したとき、第１、第２のカウンタから第１のパ
ルス信号のカウント値を読み出し、前記切換手段が第２
のパルス信号を選択したとき、第１のカウンタから第１
のパルス信号のカウント値を読み出し、第２のカウンタ
から第２のパルス信号のカウントを読み出す処理手段と
を備えたことを特徴とするカウンタ装置。