JPH02190025A - 同時変化制御回路 - Google Patents

同時変化制御回路

Info

Publication number
JPH02190025A
JPH02190025A JP1010560A JP1056089A JPH02190025A JP H02190025 A JPH02190025 A JP H02190025A JP 1010560 A JP1010560 A JP 1010560A JP 1056089 A JP1056089 A JP 1056089A JP H02190025 A JPH02190025 A JP H02190025A
Authority
JP
Japan
Prior art keywords
signal
circuit
signals
output
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1010560A
Other languages
English (en)
Inventor
Hirobumi Takigami
博文 瀧上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1010560A priority Critical patent/JPH02190025A/ja
Publication of JPH02190025A publication Critical patent/JPH02190025A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は同一の信号を複数の出力端rから出力する論理
回路に関する。
(従来の技術) 従来、この種の論理回路は、各18号をそれぞれ1個の
出力端子から出力するものよりも大きな駆動能力を得ら
れるが、出力する各信号が同時に変化するので、変化の
際の消費電流も多かった。消費電流が多くても電源端子
および接地端子による電圧降下が無視できるようにする
ために、この種の論理回路は電源端子および接地端子も
それぞれ複数個備えていた。
〔発明が解決しようとする課題〕
ト述した従来の論理回路は、すべての電源端子が電源に
接続され、またすべての接地端子が接地されているとき
は問題ないが、一部の電源端子のみが電源に接続さね、
また〜部の接地端子のみが接地されているときは、電源
端子および接地端子による電圧降下が無視できなくなる
ので、動作が不安定になるという欠点がある。
〔課題を解決するための手段〕
本発明の同時変化制御回路は、 同一の駆動用信号を複数の出力端子から出力する同時変
化制御回路であフて、 第1、第2の入力jiS号を入力し、第1の入力4X号
の論理レベルによって、tめ定められた論理レベルの第
1の信号をカウント信号として出力するか、または第2
の人カイへ号をカウント信号として出力する切換回路と
、 切換回路が第1の信号をカウント信号として出力してい
るときは、予め定めら九だ値を切換信号として出力し、
切換回路が第2の入力15号をカウント信号として出力
し、ているときは、カウント信号の変化をカウント、し
た結果を切換信号として出力するカウンタ回路と、 切換信号か指示する指示内容によって、第3の入力信号
を面記訃動用イ5号どして出力するか、またはfめ定め
られた論理1ノヘルの第2の信号を駆動用信号として出
力するかをぞJ]ぞわ判断して出力する2個以上のゲー
ト回路を有する。
〔作 用〕
各ゲート回路が第3の人カイ14号を駆動用信吐として
出力するか、また予め定められた論理レベルの第2の信
号を駆動用化−号として出力するがを指示する指示内容
によって、各ゲート回路は、複数の信号を同時に変化さ
せるか、または同時に変化させず、1個ずつ変化させる
かを判断する。
(実施例) 次に、本発明の実施例について図面を参照して説明する
第1図は本発明の同時変化制御回路の一実施例を示すブ
ロック図である。
本実施例の同時変化制御回路1は、切換回路2とカウン
タ回路3とゲート回路4,5.6とから構成され、外部
回路(不図示)からそわぞれ旬7えられる第1の入力信
号a、第2の入力信号l〕、第3の入力信号fを入力し
、入力した入力信号a。
b、fが指示する指示内容によって、駆動用信号である
出力信号g、h、iと出力信号jとをそれぞれ出力する
論理回路である。
本実施例では、1つの時点におけるそれぞれの信号の論
理レベルは、アクティブまたはインアクティブのいずわ
か一方とする。
切換回路2は、インアクティブの入力信′i′J’ a
を入力しているときは、入力信号すを出力信号jどして
、インアクティブの第1の113号をカウント信号Cと
してそわぞれ出力し、アクティブの入力信−号aを入力
しているときは、入力信号すをカウント信号Cとして、
インアクティブの第1の信号を出カイ、1号jとして千
わぞれ出力する。カウント回路3は、インアクティブの
入力信号aを入力しているとき、すなわち切換回路2が
インアクティブの第1の信号をカウント信号Cとして出
力しているときは、カウント、(3号Cに関係なく常に
2ビツトの2進数“00”を示す切換信号dを出力し、
アクティブの入力信号aを入力しているとき、すなわち
切換回路2が人カイ11号すをカランl” 4;” 叶
CとL2て出力しているときは、カウント信号Cがアク
ティブからインアクティブへと変化する毎に、2ビツト
の2進数″00”→”旧”→”11”→”旧”→”oo
”→・・・を繰り返し示す切換4i5″+dを出力する
。ゲート回路4は、切換M”3dに関係なく常に入力信
号fを出力信号gとして出力する。ゲート回路5は、2
進数”00”または”旧“を示ず切換信号dを入力して
いるときは、入力信号fを出力信″+hとして出力し、
2進数”11”を示す切換信号dを入力しているときは
インアクデイプの第2の信号を出力信号りとして出力す
る。ゲート回路6は、2進数“oo”を示す切換hE号
dを入力しているときは、入力信号fを出力信号iとし
て出力し、2進数”旧”または”11”を示す切換信号
dを入力しているときは、インアクティブの第2のイ、
i号を出力(1,<号iとして出力する。
次に、本実施例の使用法を説明する。
通常の使用時など、電源端rおよび接地端子による電圧
降Fが無視できるときは、入力信号aをインアクティブ
にしておくと、出力信号g、h。
iがいずれも入力信号fとなる。出力信号jは入力信号
すとなるので切換回路2は、入力信号すを入力して出力
信号jを出力するバッファとして使用できる。
テスタによる論理回路単体のテスタ時など、電源端子お
よび接地端子による電圧降下が無視できないときは、ま
ず入力信号a、b、fをそれぞれインアクティブにする
と出力信号g、h、i+ Jがいずれもインアクティブ
になる。次に、入力信号aをアクティブにする。この段
階では出力信号g、h、i、jはいずれもインアクティ
ブのまま変化しないが、特に出力信号jは、入力信号a
がアクティブである限り、インアクティブのまま変化し
ないので以降説明を省略する。また、この段階では切換
信号dは2進数”00”を示している。
次に、切換信号dが2進数”11”を示すように入力信
号すを2回アク、ティグからインアクティブへと変化さ
せ、この状態で入力信号fをアクティブにすると、出力
信号gのみがアクティブ、出力信号り、iはインアクテ
ィブのままとなる。すなわち、1個の出力信号gがイン
アクティブからアクティブへと変化する。次に、入力信
号すを1回アクティブからインアクティブへと変化させ
ると、切換信号dが2進数“01”を示すので、出力信
号d、hがアクティブ、出力信号iはインアクティブの
ままとなる。すなわち、1個の出力信号りがインアクテ
ィブからアクティブへと変化する。さらに、入力信号す
を1回アクティブからインアクティブへと変化させると
、切換信号dが2進数”00”を示すので、出力信号d
、h、iがすべてアクティブになる。すなわち、1個の
出力信号iがインアクティブからアクティブへと変化す
る。
すべてアクティブとなっている出力信号g。
h、iを1個ずつインアクティブとするためには、切換
信号dが再び”11“どなるまで入力信号すを変化させ
た後、入力信号rをインアクティブにすればよい。また
、本実施例ではカウンタ回路3はカウント信号Cがアク
ティブからインアクティブへと変化するとき、カウント
するものとして説明したが、カウント信号Cがインアク
ティブからアクティブへと変化するときカウントするも
のでもよいことはもちろんである。
以上、3個の出力信号g、h、iを駆動用信号とする実
施例について説明したが、カウンタ回路3が出力する切
換信号dのビット数とゲート回路4.5.6とをそれぞ
わ増減すれば駆動信号の数も増減できることは明らかで
ある。
〔発明の効果〕
以上説明したように本発明は、複数の信号を同時に変化
させるか、または同時に変化させず1個ずつ変化させる
かをそれぞれ判断して出力することにより、電源端子お
よび接地端子が無視できるときは、複数の信号を同時に
変化させて大きな駆動能力を得ることができ、電圧降下
が無視できないしきは、1個ずつ変化させて安定に動作
させることができる効果がある。
【図面の簡単な説明】
第1図は本発明の同時変化制御回路の一実施例を示すブ
ロック図である。 1・・・・・・・・・同時変化制御回路、2・・・・・
・・・・切換回路、  3・・・・・・・・・カウンタ
回路、4.5.6・・・・・・・・・ゲート回路。 特許出願人 1」本電気株式会社

Claims (1)

  1. 【特許請求の範囲】 1、同一の駆動用信号を複数の出力端子から出力する同
    時変化制御回路であって、 第1、第2の入力信号を入力し、第1の入力信号の論理
    レベルによって、予め定められた論理レベルの第1の信
    号をカウント信号として出力するか、または第2の入力
    信号をカウント信号として出力する切換回路と、 切換回路が第1の信号をカウント信号として出力してい
    るときは、予め定められた値を切換信号として出力し、
    切換回路が第2の入力信号をカウント信号として出力し
    ているときは、カウント信号の変化をカウントした結果
    を切換信号として出力するカウンタ回路と、 切換信号が指示する指示内容によって、第3の入力信号
    を前記駆動用信号として出力するか、または予め定めら
    れた論理レベルの第2の信号を駆動用信号として出力す
    るかをそれぞれ判断して出力する2個以上のゲート回路
    を有する同時変化制御回路。
JP1010560A 1989-01-18 1989-01-18 同時変化制御回路 Pending JPH02190025A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1010560A JPH02190025A (ja) 1989-01-18 1989-01-18 同時変化制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1010560A JPH02190025A (ja) 1989-01-18 1989-01-18 同時変化制御回路

Publications (1)

Publication Number Publication Date
JPH02190025A true JPH02190025A (ja) 1990-07-26

Family

ID=11753632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1010560A Pending JPH02190025A (ja) 1989-01-18 1989-01-18 同時変化制御回路

Country Status (1)

Country Link
JP (1) JPH02190025A (ja)

Similar Documents

Publication Publication Date Title
JP3540844B2 (ja) 半導体集積回路
JPH02190025A (ja) 同時変化制御回路
JPH04192624A (ja) アナログ信号処理装置を駆動する駆動回路に用いる計数回路
JPH06291604A (ja) 可変遅延回路
JPH02190024A (ja) 同時変化制御回路
JPH0944277A (ja) マイクロコンピュータ
JPH06216729A (ja) バッファ回路選択装置
US6483887B2 (en) Timer control circuit
US20020026609A1 (en) Semiconductor integrated circuit and test method of built-in analog circuit
JPH07193491A (ja) 分周器
JPH06201795A (ja) 半導体装置テスト回路
JPH0567955A (ja) 入力回路
JP2586374B2 (ja) 加算回路用テスト回路
JPH0572267A (ja) 半導体集積回路
JPH06324111A (ja) 半導体集積回路
JPH02131618A (ja) 出力バッファ回路
JPH0594549A (ja) 入出力回路
JPH0832444A (ja) カウンタ装置
JPH04288695A (ja) 同期式カウンタ
JPS62195920A (ja) 多モ−ド論理回路
JPH06342043A (ja) 半導体集積回路装置及びそのテスト方法
JPH03122579A (ja) 半導体集積回路
JPH02232710A (ja) 半導体集積回路
JPH05325582A (ja) P−rom内蔵型半導体装置のデータ入出力方法
JPH04345230A (ja) 切替回路