JPH0831990A - 放熱フィン - Google Patents
放熱フィンInfo
- Publication number
- JPH0831990A JPH0831990A JP16372594A JP16372594A JPH0831990A JP H0831990 A JPH0831990 A JP H0831990A JP 16372594 A JP16372594 A JP 16372594A JP 16372594 A JP16372594 A JP 16372594A JP H0831990 A JPH0831990 A JP H0831990A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- fin
- ceramic substrate
- ceramic
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】熱変形を吸収してフィン本体の反りを防止し、
フィン本体の加工工数を低減し、フィン本体の破損を防
止する。またフィン本体の放熱特性を向上し、セラミッ
ク回路基板にチップが実装された後でも放熱フィンを接
着できる。 【構成】表面にチップ１２を実装したセラミック回路基
板１３の裏面に放熱フィン１１が接着剤を介して直接接
着される。放熱フィンはセラミック回路基板の裏面を被
覆可能な面積を有するアルミニウム製の第１金属層２１
と、第１金属層を被覆可能な面積を有するセラミック基
板１８と、セラミック基板を被覆可能な面積を有するア
ルミニウム製の第２金属層２２と、第２金属層を被覆可
能な面積を有するアルミニウム製のフィン本体１９とを
備える。セラミック回路基板の裏面に第１金属層、セラ
ミック基板、第２金属層、フィン本体の順にＡｌ系ろう
材を介して積層接着される。
フィン本体の加工工数を低減し、フィン本体の破損を防
止する。またフィン本体の放熱特性を向上し、セラミッ
ク回路基板にチップが実装された後でも放熱フィンを接
着できる。 【構成】表面にチップ１２を実装したセラミック回路基
板１３の裏面に放熱フィン１１が接着剤を介して直接接
着される。放熱フィンはセラミック回路基板の裏面を被
覆可能な面積を有するアルミニウム製の第１金属層２１
と、第１金属層を被覆可能な面積を有するセラミック基
板１８と、セラミック基板を被覆可能な面積を有するア
ルミニウム製の第２金属層２２と、第２金属層を被覆可
能な面積を有するアルミニウム製のフィン本体１９とを
備える。セラミック回路基板の裏面に第１金属層、セラ
ミック基板、第２金属層、フィン本体の順にＡｌ系ろう
材を介して積層接着される。
Description
【０００１】
【産業上の利用分野】本発明は、セラミック回路基板に
実装されたシリコン半導体チップから発生する熱を大気
に放散させるための放熱フィンに関するものである。
実装されたシリコン半導体チップから発生する熱を大気
に放散させるための放熱フィンに関するものである。
【０００２】
【従来の技術】従来、この種の放熱フィンとして、窒化
アルミニウム（以下、ＡｌＮという）等の高熱伝導性セ
ラミックスを切削加工することにより形成されたフィン
本体を接着剤によりシリコン半導体チップ又はセラミッ
ク基板に接着したものが知られている。この放熱フィン
では、フィン本体が半導体チップ又はセラミック基板と
熱膨張係数が整合されているため、半導体チップ又はセ
ラミック基板とフィン本体とに熱が加わっても反りが発
生しないようになっている。
アルミニウム（以下、ＡｌＮという）等の高熱伝導性セ
ラミックスを切削加工することにより形成されたフィン
本体を接着剤によりシリコン半導体チップ又はセラミッ
ク基板に接着したものが知られている。この放熱フィン
では、フィン本体が半導体チップ又はセラミック基板と
熱膨張係数が整合されているため、半導体チップ又はセ
ラミック基板とフィン本体とに熱が加わっても反りが発
生しないようになっている。
【０００３】
【発明が解決しようとする課題】しかし、上記従来の放
熱フィンでは、フィン本体が硬くて脆いＡｌＮを切削加
工して形成されるため、フィン本体の加工工数が増大し
て製造コストを押上げる不具合があり、フィン本体が比
較的小さい衝撃で欠ける恐れがあった。また、上記従来
の放熱フィンの熱伝導率は比較的小さいため、フィン本
体の放熱特性があまり良くない問題点もあった。更に、
上記従来の放熱フィンにて、フィン本体をシリコン半導
体チップ又はセラミック基板にはんだを介して接着する
場合、予め接着面にメタライズ処理を施す必要があり、
これがフィン本体の変形の原因になっていた。
熱フィンでは、フィン本体が硬くて脆いＡｌＮを切削加
工して形成されるため、フィン本体の加工工数が増大し
て製造コストを押上げる不具合があり、フィン本体が比
較的小さい衝撃で欠ける恐れがあった。また、上記従来
の放熱フィンの熱伝導率は比較的小さいため、フィン本
体の放熱特性があまり良くない問題点もあった。更に、
上記従来の放熱フィンにて、フィン本体をシリコン半導
体チップ又はセラミック基板にはんだを介して接着する
場合、予め接着面にメタライズ処理を施す必要があり、
これがフィン本体の変形の原因になっていた。
【０００４】本発明の目的は、熱変形を吸収して反りを
防止でき、フィン本体の加工工数を低減でき、かつ衝撃
が作用しても破損し難い放熱フィンを提供することにあ
る。また本発明の別の目的は、放熱特性を向上でき、か
つセラミック回路基板に半導体チップが実装された後で
も接着できる放熱フィンを提供することにある。
防止でき、フィン本体の加工工数を低減でき、かつ衝撃
が作用しても破損し難い放熱フィンを提供することにあ
る。また本発明の別の目的は、放熱特性を向上でき、か
つセラミック回路基板に半導体チップが実装された後で
も接着できる放熱フィンを提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明の構成を、実施例に対応する図１、図３及び図
５〜図７を用いて説明する。本発明の第１は、図１に示
すように表面にチップ１２を実装したセラミック回路基
板１３の裏面にはんだ又は接着剤を介して直接接着され
る放熱フィン１１であって、セラミック回路基板１３の
裏面を被覆可能な面積を有するアルミニウム材からなる
第１金属層２１と、第１金属層２１を被覆可能な面積を
有するセラミック基板１８と、セラミック基板１８を被
覆可能な面積を有するアルミニウム材からなる第２金属
層２２と、第２金属層２２を被覆可能な面積を有するア
ルミニウム材からなるフィン本体１９とがそれぞれＡｌ
系ろう材を介してこの順に積層接着されたものである。
本発明の第２は、図７に示すように表面にチップ１２を
実装したセラミック回路基板１３の裏面にはんだ又は接
着剤を介して直接接着される放熱フィン１１であって、
セラミック回路基板１３の裏面を被覆可能な面積を有す
るアルミニウム材からなる第１金属層２１と、第１金属
層２１を被覆可能な面積を有するセラミック基板１８
と、セラミック基板１８を被覆可能な面積を有するアル
ミニウム材からなるフィン本体１９とがそれぞれＡｌ系
ろう材を介してこの順に積層接着されたものである。
の本発明の構成を、実施例に対応する図１、図３及び図
５〜図７を用いて説明する。本発明の第１は、図１に示
すように表面にチップ１２を実装したセラミック回路基
板１３の裏面にはんだ又は接着剤を介して直接接着され
る放熱フィン１１であって、セラミック回路基板１３の
裏面を被覆可能な面積を有するアルミニウム材からなる
第１金属層２１と、第１金属層２１を被覆可能な面積を
有するセラミック基板１８と、セラミック基板１８を被
覆可能な面積を有するアルミニウム材からなる第２金属
層２２と、第２金属層２２を被覆可能な面積を有するア
ルミニウム材からなるフィン本体１９とがそれぞれＡｌ
系ろう材を介してこの順に積層接着されたものである。
本発明の第２は、図７に示すように表面にチップ１２を
実装したセラミック回路基板１３の裏面にはんだ又は接
着剤を介して直接接着される放熱フィン１１であって、
セラミック回路基板１３の裏面を被覆可能な面積を有す
るアルミニウム材からなる第１金属層２１と、第１金属
層２１を被覆可能な面積を有するセラミック基板１８
と、セラミック基板１８を被覆可能な面積を有するアル
ミニウム材からなるフィン本体１９とがそれぞれＡｌ系
ろう材を介してこの順に積層接着されたものである。
【０００６】本発明の第３は、図３に示すようにセラミ
ック回路基板１３に実装したチップ１２の外面にはんだ
又は接着剤を介して直接接着される放熱フィン１１であ
って、チップ１２の外面を被覆可能な面積を有するアル
ミニウム材からなる第１金属層２１と、第１金属層２１
を被覆可能な面積を有するセラミック基板１８と、セラ
ミック基板１８を被覆可能な面積を有するアルミニウム
材からなる第２金属層２２と、第２金属層２２を被覆可
能な面積を有するアルミニウム材からなるフィン本体１
９とがそれぞれＡｌ系ろう材を介してこの順に積層接着
されたものである。本発明の第４は、セラミック回路基
板に実装したチップの外面にはんだ又は接着剤を介して
直接接着される放熱フィンであって、チップの外面を被
覆可能な面積を有するアルミニウム材からなる第１金属
層と、第１金属層を被覆可能な面積を有するセラミック
基板と、セラミック基板を被覆可能な面積を有するアル
ミニウム材からなるフィン本体とがそれぞれＡｌ系ろう
材を介してこの順に積層接着されたものである。
ック回路基板１３に実装したチップ１２の外面にはんだ
又は接着剤を介して直接接着される放熱フィン１１であ
って、チップ１２の外面を被覆可能な面積を有するアル
ミニウム材からなる第１金属層２１と、第１金属層２１
を被覆可能な面積を有するセラミック基板１８と、セラ
ミック基板１８を被覆可能な面積を有するアルミニウム
材からなる第２金属層２２と、第２金属層２２を被覆可
能な面積を有するアルミニウム材からなるフィン本体１
９とがそれぞれＡｌ系ろう材を介してこの順に積層接着
されたものである。本発明の第４は、セラミック回路基
板に実装したチップの外面にはんだ又は接着剤を介して
直接接着される放熱フィンであって、チップの外面を被
覆可能な面積を有するアルミニウム材からなる第１金属
層と、第１金属層を被覆可能な面積を有するセラミック
基板と、セラミック基板を被覆可能な面積を有するアル
ミニウム材からなるフィン本体とがそれぞれＡｌ系ろう
材を介してこの順に積層接着されたものである。
【０００７】また、図６に示すようにセラミック基板１
８のチップ１２に対向する位置に複数の熱伝導用スルー
ホール１１１を設け、複数の熱伝導用スルーホール１１
１にアルミニウム材１１２をそれぞれ充填することもで
きる。また、第２金属層２２の厚さは第１金属層２１の
厚さの２／３以下であることが好ましい。更に、図５に
示すようにフィン本体９９が凸条９９ａを有するコルゲ
ートフィンであって、フィン本体９９を凸条９９ａに直
交する方向に切断することにより複数分割することが好
ましい。
８のチップ１２に対向する位置に複数の熱伝導用スルー
ホール１１１を設け、複数の熱伝導用スルーホール１１
１にアルミニウム材１１２をそれぞれ充填することもで
きる。また、第２金属層２２の厚さは第１金属層２１の
厚さの２／３以下であることが好ましい。更に、図５に
示すようにフィン本体９９が凸条９９ａを有するコルゲ
ートフィンであって、フィン本体９９を凸条９９ａに直
交する方向に切断することにより複数分割することが好
ましい。
【０００８】
【作用】図１に示される放熱フィンでは、チップ１２よ
り発生した熱がセラミック回路基板１３を介して熱伝導
率の大きい第１金属層２１内で全面に広がるとともに、
セラミック基板１８を介して熱伝導率の大きい第２金属
層２２に伝わり、更に第２金属層２２内で全面に広がっ
てフィン本体１９に伝わり、このフィン本体１９から大
気に放散される。図３に示される放熱フィンでは、チッ
プ１２より発生した熱が直接熱伝導率の大きい第１金属
層２１内で全面に広がることを除いて、図１に示される
放熱フィンと同様に放熱が行われる。
り発生した熱がセラミック回路基板１３を介して熱伝導
率の大きい第１金属層２１内で全面に広がるとともに、
セラミック基板１８を介して熱伝導率の大きい第２金属
層２２に伝わり、更に第２金属層２２内で全面に広がっ
てフィン本体１９に伝わり、このフィン本体１９から大
気に放散される。図３に示される放熱フィンでは、チッ
プ１２より発生した熱が直接熱伝導率の大きい第１金属
層２１内で全面に広がることを除いて、図１に示される
放熱フィンと同様に放熱が行われる。
【０００９】
【実施例】次に本発明の第１実施例を図面に基づいて詳
しく説明する。図１に示すように、放熱フィン１１は表
面にシリコン半導体チップ１２を実装する薄膜多層セラ
ミック回路基板１３の裏面に接着剤を介して直接接着さ
れる。セラミック回路基板１３は複数のＡｌ2Ｏ3基板１
４と回路を形成する複数のタングステン導体１６とを１
６００℃前後の高温で同時焼成して積層接着することに
より形成される。セラミック回路基板１３の表面には半
導体チップ１２がＡｌ−Ｓｉはんだを用いて４２０℃で
ダイボンディングされた後、３００℃でＡｕワイヤ１７
によりワイヤボンディングを行うことにより実装され
る。この例では半導体チップ１２はセラミック回路基板
１３の表面に所定の間隔をあけて３個実装される。これ
らの半導体チップ１２は一辺が３３ｍｍの正方形をな
す。
しく説明する。図１に示すように、放熱フィン１１は表
面にシリコン半導体チップ１２を実装する薄膜多層セラ
ミック回路基板１３の裏面に接着剤を介して直接接着さ
れる。セラミック回路基板１３は複数のＡｌ2Ｏ3基板１
４と回路を形成する複数のタングステン導体１６とを１
６００℃前後の高温で同時焼成して積層接着することに
より形成される。セラミック回路基板１３の表面には半
導体チップ１２がＡｌ−Ｓｉはんだを用いて４２０℃で
ダイボンディングされた後、３００℃でＡｕワイヤ１７
によりワイヤボンディングを行うことにより実装され
る。この例では半導体チップ１２はセラミック回路基板
１３の表面に所定の間隔をあけて３個実装される。これ
らの半導体チップ１２は一辺が３３ｍｍの正方形をな
す。
【００１０】放熱フィン１１はセラミック回路基板１３
の裏面のうち半導体チップ１２に対向する位置に配設さ
れセラミック回路基板１３の裏面を被覆可能な面積を有
する３枚の第１金属層２１と、３枚の第１金属層２１を
それぞれ被覆可能な面積を有する３枚のセラミック基板
１８と、３枚のセラミック基板１８を被覆可能な面積を
有する３枚の第２金属層２２と、３枚の第２金属層２２
を被覆可能な面積を有する３個のフィン本体１９とを備
える。第１及び第２金属層２１，２２は９７％以上のア
ルミニウムを含むアルミニウム合金により形成され、セ
ラミック基板１８はこの例ではＡｌ2Ｏ3により形成され
る。第１金属層２１、第２金属層２２及びセラミック基
板１８は一辺が４０ｍｍの正方形をなし、第１金属層２
１、第２金属層２２及びセラミック基板１８の厚さはそ
れぞれ０．２ｍｍ、０．４ｍｍ及び０．６３５ｍｍであ
る。
の裏面のうち半導体チップ１２に対向する位置に配設さ
れセラミック回路基板１３の裏面を被覆可能な面積を有
する３枚の第１金属層２１と、３枚の第１金属層２１を
それぞれ被覆可能な面積を有する３枚のセラミック基板
１８と、３枚のセラミック基板１８を被覆可能な面積を
有する３枚の第２金属層２２と、３枚の第２金属層２２
を被覆可能な面積を有する３個のフィン本体１９とを備
える。第１及び第２金属層２１，２２は９７％以上のア
ルミニウムを含むアルミニウム合金により形成され、セ
ラミック基板１８はこの例ではＡｌ2Ｏ3により形成され
る。第１金属層２１、第２金属層２２及びセラミック基
板１８は一辺が４０ｍｍの正方形をなし、第１金属層２
１、第２金属層２２及びセラミック基板１８の厚さはそ
れぞれ０．２ｍｍ、０．４ｍｍ及び０．６３５ｍｍであ
る。
【００１１】第１金属層２１の上にセラミック基板１８
が厚さ３０μｍのＡｌ−７．５％Ｓｉ箔（重量％、以下
同じ）を挟んで載せられ、このセラミック基板１８の上
に第２金属層２２が厚さ３０μｍのＡｌ−７．５％Ｓｉ
箔を挟んで載せられ、この状態でこれらに２ｋｇｆ／ｃ
ｍ2の荷重を加えて真空炉中で６３０℃、３０分加熱す
ることにより、第１金属層２１とセラミック基板１８と
第２金属層２２とが積層接着される。
が厚さ３０μｍのＡｌ−７．５％Ｓｉ箔（重量％、以下
同じ）を挟んで載せられ、このセラミック基板１８の上
に第２金属層２２が厚さ３０μｍのＡｌ−７．５％Ｓｉ
箔を挟んで載せられ、この状態でこれらに２ｋｇｆ／ｃ
ｍ2の荷重を加えて真空炉中で６３０℃、３０分加熱す
ることにより、第１金属層２１とセラミック基板１８と
第２金属層２２とが積層接着される。
【００１２】フィン本体１９は図１及び図２に示すよう
に、横方向に所定の間隔をあけて設けられた複数の第１
突起１９ａと、第１突起１９ａに連設され第１突起１９
ａより横方向に所定の距離だけずらして設けられた複数
の第２突起１９ｂと、第１及び第２突起１９ａ，１９ｂ
間に形成された窓１９ｃとを有するアルミニウム製のコ
ルゲートルーバフィンである。第１突起１９ａと第２突
起１９ｂは縦方向に交互に連設される。フィン本体１９
は厚さ０．３ｍｍの８７％以上のアルミニウムを含むア
ルミニウム合金板をプレス加工することにより形成さ
れ、その縦及び横は上記金属層２１，２２と略同一寸法
であり、高さは６ｍｍである。上記積層接着された第２
金属層２２の上にフィン本体１９が６０μｍのＡｌ−
７．５％Ｓｉ箔を挟んで載せられ、この状態でこれらに
２０ｇ／ｃｍ2の荷重を加えて真空炉中で６３０℃、３
０分加熱することにより、フィン本体１９が第２金属層
２２に接着されて放熱フィン１１が形成される。上記３
個の放熱フィン１９は第１金属層２１をセラミック回路
基板１３の裏面、即ち最も下方に位置するＡｌ2Ｏ3基板
１４の裏面に３個の半導体チップ１２の真下にそれぞれ
位置するように接着剤であるエポキシ系の樹脂により接
着することによりセラミック回路基板１３に直接接着さ
れる。
に、横方向に所定の間隔をあけて設けられた複数の第１
突起１９ａと、第１突起１９ａに連設され第１突起１９
ａより横方向に所定の距離だけずらして設けられた複数
の第２突起１９ｂと、第１及び第２突起１９ａ，１９ｂ
間に形成された窓１９ｃとを有するアルミニウム製のコ
ルゲートルーバフィンである。第１突起１９ａと第２突
起１９ｂは縦方向に交互に連設される。フィン本体１９
は厚さ０．３ｍｍの８７％以上のアルミニウムを含むア
ルミニウム合金板をプレス加工することにより形成さ
れ、その縦及び横は上記金属層２１，２２と略同一寸法
であり、高さは６ｍｍである。上記積層接着された第２
金属層２２の上にフィン本体１９が６０μｍのＡｌ−
７．５％Ｓｉ箔を挟んで載せられ、この状態でこれらに
２０ｇ／ｃｍ2の荷重を加えて真空炉中で６３０℃、３
０分加熱することにより、フィン本体１９が第２金属層
２２に接着されて放熱フィン１１が形成される。上記３
個の放熱フィン１９は第１金属層２１をセラミック回路
基板１３の裏面、即ち最も下方に位置するＡｌ2Ｏ3基板
１４の裏面に３個の半導体チップ１２の真下にそれぞれ
位置するように接着剤であるエポキシ系の樹脂により接
着することによりセラミック回路基板１３に直接接着さ
れる。
【００１３】このように構成された放熱フィンの動作を
説明する。シリコン半導体チップ１２より発生した熱
は、薄膜多層セラミック回路基板１３を介して熱伝導率
の大きい第１金属層２１内で全面に広がるとともに、セ
ラミック基板１８を介して熱伝導率の大きい第２金属層
２２に伝わる。この熱は更に第２金属層２２内で全面に
広がってフィン本体１９に伝わり、このフィン本体１９
から大気にスムーズに放散される。この結果、半導体チ
ップ１２の温度上昇を低く抑えることができる。またセ
ラミック回路基板１３及びフィン本体１９は熱膨張係数
に違いがあるが、セラミック基板１８の両面に変形抵抗
の小さい第１及び第２金属層２１，２２を接着し、かつ
セラミック基板１８の熱膨張係数がセラミック回路基板
１３と略同等であるため、接着材で接着しても、その接
着面での熱サイクルによる剥がれを防止できる。
説明する。シリコン半導体チップ１２より発生した熱
は、薄膜多層セラミック回路基板１３を介して熱伝導率
の大きい第１金属層２１内で全面に広がるとともに、セ
ラミック基板１８を介して熱伝導率の大きい第２金属層
２２に伝わる。この熱は更に第２金属層２２内で全面に
広がってフィン本体１９に伝わり、このフィン本体１９
から大気にスムーズに放散される。この結果、半導体チ
ップ１２の温度上昇を低く抑えることができる。またセ
ラミック回路基板１３及びフィン本体１９は熱膨張係数
に違いがあるが、セラミック基板１８の両面に変形抵抗
の小さい第１及び第２金属層２１，２２を接着し、かつ
セラミック基板１８の熱膨張係数がセラミック回路基板
１３と略同等であるため、接着材で接着しても、その接
着面での熱サイクルによる剥がれを防止できる。
【００１４】図３は本発明の第２実施例を示す。図３に
おいて図１と同一符号は同一部品を示す。この例では、
放熱フィン１１は第１実施例と同様に形成された薄膜多
層セラミック回路基板１３に実装したシリコン半導体チ
ップ１２の外面にはんだを介して直接接着される。半導
体チップ１２はセラミック回路基板１３の表面にはんだ
バンプ５１を介して実装される。はんだバンプ５１は半
導体チップ１２の表面の電極上にはんだを突起状に盛り
上げたものであり、Ｎｉ及びＡｕの複合めっきが施され
たＣｕボールにより、或いはＰｂ及びＳｎの合金により
形成される。半導体チップ１２の電極上に盛り上げられ
たはんだバンプ５１をセラミック回路基板１３のタング
ステン導体１６の端子にフラックスの粘着力で仮固定
し、この状態で加熱してはんだバンプ５１を溶融するこ
とにより、半導体チップ１２がセラミック回路基板１３
に実装される。半導体チップ１２は一辺が３３ｍｍの正
方形をなす。
おいて図１と同一符号は同一部品を示す。この例では、
放熱フィン１１は第１実施例と同様に形成された薄膜多
層セラミック回路基板１３に実装したシリコン半導体チ
ップ１２の外面にはんだを介して直接接着される。半導
体チップ１２はセラミック回路基板１３の表面にはんだ
バンプ５１を介して実装される。はんだバンプ５１は半
導体チップ１２の表面の電極上にはんだを突起状に盛り
上げたものであり、Ｎｉ及びＡｕの複合めっきが施され
たＣｕボールにより、或いはＰｂ及びＳｎの合金により
形成される。半導体チップ１２の電極上に盛り上げられ
たはんだバンプ５１をセラミック回路基板１３のタング
ステン導体１６の端子にフラックスの粘着力で仮固定
し、この状態で加熱してはんだバンプ５１を溶融するこ
とにより、半導体チップ１２がセラミック回路基板１３
に実装される。半導体チップ１２は一辺が３３ｍｍの正
方形をなす。
【００１５】放熱フィン１９は半導体チップ１２の外面
を被覆可能な面積を有する第１金属層２１と、第１金属
層２１を被覆可能な面積を有するセラミック基板１８
と、セラミック基板１８を被覆可能な面積を有する第２
金属層２２と、第２金属層２２を被覆可能な面積を有す
るフィン本体１９とを備える。第１金属層２１、第２金
属層２２及びセラミック基板１８は第１実施例の第１金
属層、第２金属層及びセラミック基板とそれぞれ同一材
料により同一寸法に形成され、第１金属層２１、第２金
属層２２及びセラミック基板１８は第１実施例の第１金
属層、第２金属層及びセラミック基板と同様にして積層
接着される。
を被覆可能な面積を有する第１金属層２１と、第１金属
層２１を被覆可能な面積を有するセラミック基板１８
と、セラミック基板１８を被覆可能な面積を有する第２
金属層２２と、第２金属層２２を被覆可能な面積を有す
るフィン本体１９とを備える。第１金属層２１、第２金
属層２２及びセラミック基板１８は第１実施例の第１金
属層、第２金属層及びセラミック基板とそれぞれ同一材
料により同一寸法に形成され、第１金属層２１、第２金
属層２２及びセラミック基板１８は第１実施例の第１金
属層、第２金属層及びセラミック基板と同様にして積層
接着される。
【００１６】またフィン本体１９は第１実施例と同一材
料により同一形状に形成されたコルゲートルーバフィン
であり、フィン本体１９は第１実施例と同様にして上記
積層接着された第２金属層２２の上に接着されて放熱フ
ィン１１が形成される。放熱フィン１９のうち半導体チ
ップ１２の外面にはんだを介して接着される面、即ち第
１金属層２１の裏面には予めＮｉめっきが施され、半導
体チップ１２の外面には予めＮｉメタライズ等の裏面処
理が施される。放熱フィン１９は半導体チップ１２の外
面に厚さ５０〜１００μｍのＳｎ−３．５％Ａｇはんだ
箔を介して載せられ、この状態で１０ｇ／ｃｍ2の荷重
を加えてリフロー炉中で２６０℃、１〜３分加熱するこ
とにより、半導体チップ１２の外面に直接接着される。
料により同一形状に形成されたコルゲートルーバフィン
であり、フィン本体１９は第１実施例と同様にして上記
積層接着された第２金属層２２の上に接着されて放熱フ
ィン１１が形成される。放熱フィン１９のうち半導体チ
ップ１２の外面にはんだを介して接着される面、即ち第
１金属層２１の裏面には予めＮｉめっきが施され、半導
体チップ１２の外面には予めＮｉメタライズ等の裏面処
理が施される。放熱フィン１９は半導体チップ１２の外
面に厚さ５０〜１００μｍのＳｎ−３．５％Ａｇはんだ
箔を介して載せられ、この状態で１０ｇ／ｃｍ2の荷重
を加えてリフロー炉中で２６０℃、１〜３分加熱するこ
とにより、半導体チップ１２の外面に直接接着される。
【００１７】このように構成された放熱フィンでは、シ
リコン半導体チップ１２より発生した熱が直接熱伝導率
の大きい第１金属層２１内で全面に広がることを除い
て、動作が第１実施例と同様であるので、繰返しの説明
を省略する。
リコン半導体チップ１２より発生した熱が直接熱伝導率
の大きい第１金属層２１内で全面に広がることを除い
て、動作が第１実施例と同様であるので、繰返しの説明
を省略する。
【００１８】なお、上記第１及び第２実施例ではフィン
本体として第１突起と第１突起より横方向にずらして設
けられた第２突起と第１及び第２突起間に形成された窓
とを有するアルミニウム製のコルゲートルーバフィンを
挙げたが、図４に示すようにフィン本体７９が断面略蜂
の巣状のアルミニウム製のコルゲートハニカムフィンで
もよく、また図５に示すようにフィン本体９９が横方向
に所定の間隔をあけて縦方向に伸びる複数の凸条９９ａ
とこれらの凸条９９ａの両端に形成された開口９９ｂと
を有するアルミニウム製のコルゲートフィンでもよい。
このフィン本体９９を図１のセラミック基板に第２金属
層を介して接着する場合、凸条９９ａに直交する方向に
切断することにより複数分割しておくと、フィン本体９
９を上記セラミック基板に接着したときの熱膨張係数の
相違に起因した反りを減少することができ、好ましい。
また図示しないがフィン本体は取付板から多数のピンが
突設されたアルミニウム製のピンフィンでもよい。
本体として第１突起と第１突起より横方向にずらして設
けられた第２突起と第１及び第２突起間に形成された窓
とを有するアルミニウム製のコルゲートルーバフィンを
挙げたが、図４に示すようにフィン本体７９が断面略蜂
の巣状のアルミニウム製のコルゲートハニカムフィンで
もよく、また図５に示すようにフィン本体９９が横方向
に所定の間隔をあけて縦方向に伸びる複数の凸条９９ａ
とこれらの凸条９９ａの両端に形成された開口９９ｂと
を有するアルミニウム製のコルゲートフィンでもよい。
このフィン本体９９を図１のセラミック基板に第２金属
層を介して接着する場合、凸条９９ａに直交する方向に
切断することにより複数分割しておくと、フィン本体９
９を上記セラミック基板に接着したときの熱膨張係数の
相違に起因した反りを減少することができ、好ましい。
また図示しないがフィン本体は取付板から多数のピンが
突設されたアルミニウム製のピンフィンでもよい。
【００１９】また、図６に示すように第１実施例のセラ
ミック基板１８のチップ１２に対向する位置に複数の熱
伝導用スルーホール１１１を設け、これらのスルーホー
ル１１１にアルミニウム材１１２をそれぞれ充填しても
よい。この場合、第１金属層２１の熱がアルミニウム材
１１２を通ってよりスムーズに第２金属層２２に伝わる
ことができる。また図示しないが第２実施例のセラミッ
ク基板１８にアルミニウム材が充填される熱伝導用スル
ーホールを設けてもよい。また、上記第１実施例では放
熱フィンをエポキシ系の接着剤によりセラミック回路基
板に直接接着したが、厚さ５０〜１００μｍのＳｎ−
３．５％Ａｇはんだを介して直接接着してもよい。ま
た、上記第２実施例では放熱フィンを厚さ５０〜１００
μｍのＳｎ−３．５％Ａｇはんだ箔を介してシリコン半
導体チップの外面に直接接着したが、ペースト状のクリ
ームはんだを介して直接接着してもよく、或いはエポキ
シ系の接着剤により直接接着してもよい。また、上記第
１及び第２実施例では第１及び第２金属層の間に位置す
るセラミック基板としてＡｌ2Ｏ3により形成されたもの
を挙げたが、これは一例であってＡｌＮ又はＳｉＣによ
り形成してもよい。
ミック基板１８のチップ１２に対向する位置に複数の熱
伝導用スルーホール１１１を設け、これらのスルーホー
ル１１１にアルミニウム材１１２をそれぞれ充填しても
よい。この場合、第１金属層２１の熱がアルミニウム材
１１２を通ってよりスムーズに第２金属層２２に伝わる
ことができる。また図示しないが第２実施例のセラミッ
ク基板１８にアルミニウム材が充填される熱伝導用スル
ーホールを設けてもよい。また、上記第１実施例では放
熱フィンをエポキシ系の接着剤によりセラミック回路基
板に直接接着したが、厚さ５０〜１００μｍのＳｎ−
３．５％Ａｇはんだを介して直接接着してもよい。ま
た、上記第２実施例では放熱フィンを厚さ５０〜１００
μｍのＳｎ−３．５％Ａｇはんだ箔を介してシリコン半
導体チップの外面に直接接着したが、ペースト状のクリ
ームはんだを介して直接接着してもよく、或いはエポキ
シ系の接着剤により直接接着してもよい。また、上記第
１及び第２実施例では第１及び第２金属層の間に位置す
るセラミック基板としてＡｌ2Ｏ3により形成されたもの
を挙げたが、これは一例であってＡｌＮ又はＳｉＣによ
り形成してもよい。
【００２０】また、上記第１及び第２実施例では第１金
属層、第２金属層及びセラミック基板の厚さをそれぞれ
０．４ｍｍ、０．２ｍｍ及び０．６３５ｍｍに形成した
が、第１金属層の厚さは０．１〜１．０ｍｍの範囲内に
あればよく、第２金属層の厚さは第１金属層の厚さの２
／３以下であって０〜０．５ｍｍの範囲内にあればよ
く、更にセラミック基板の厚さは第１金属層の厚さの１
〜１０倍であって０．１〜１．０ｍｍの範囲内にあれば
よい。従って、図７に示すように第２金属層を用いずに
セラミック基板１８の裏面に直接フィン本体１９をＡｌ
系ろう材を介して接着してもよい。この場合、フィン本
体１９のセラミック基板１８への接着部が第２金属層の
役割を果たす。上記のように厚さを限定したのは、第１
金属層の厚さが０．１ｍｍ未満であるとチップにて発生
した熱の放熱性が十分でなく、第１及び第２金属層の厚
さがそれぞれ１．０ｍｍ及び０．５ｍｍを越えると接着
後の応力緩和時のクラック、割れが生じ易くなるためで
ある。またセラミック基板の厚さが０．１ｍｍ未満であ
ると絶縁特性及び機械的強度に劣り、１．０ｍｍを越え
るとＡｌ2Ｏ3の場合は熱抵抗が大きくなる問題点がある
ためである。しかしアルミニウムと同等な高熱伝導性を
有するセラミックスであるＡｌＮやＳｉＣを用いた場合
はこの限りではない。更に、上記第１及び第２実施例で
はＡｌ系ろう材としてＡｌ−７．５％Ｓｉ箔を例示した
が、これ以外にＡｌ−１３％Ｓｉ、Ａｌ−９．５％Ｓｉ
−１．０％Ｍｇ、Ａｌ−７．５％Ｓｉ−１０％Ｇｅ等か
らなる箔を用いることもできる。
属層、第２金属層及びセラミック基板の厚さをそれぞれ
０．４ｍｍ、０．２ｍｍ及び０．６３５ｍｍに形成した
が、第１金属層の厚さは０．１〜１．０ｍｍの範囲内に
あればよく、第２金属層の厚さは第１金属層の厚さの２
／３以下であって０〜０．５ｍｍの範囲内にあればよ
く、更にセラミック基板の厚さは第１金属層の厚さの１
〜１０倍であって０．１〜１．０ｍｍの範囲内にあれば
よい。従って、図７に示すように第２金属層を用いずに
セラミック基板１８の裏面に直接フィン本体１９をＡｌ
系ろう材を介して接着してもよい。この場合、フィン本
体１９のセラミック基板１８への接着部が第２金属層の
役割を果たす。上記のように厚さを限定したのは、第１
金属層の厚さが０．１ｍｍ未満であるとチップにて発生
した熱の放熱性が十分でなく、第１及び第２金属層の厚
さがそれぞれ１．０ｍｍ及び０．５ｍｍを越えると接着
後の応力緩和時のクラック、割れが生じ易くなるためで
ある。またセラミック基板の厚さが０．１ｍｍ未満であ
ると絶縁特性及び機械的強度に劣り、１．０ｍｍを越え
るとＡｌ2Ｏ3の場合は熱抵抗が大きくなる問題点がある
ためである。しかしアルミニウムと同等な高熱伝導性を
有するセラミックスであるＡｌＮやＳｉＣを用いた場合
はこの限りではない。更に、上記第１及び第２実施例で
はＡｌ系ろう材としてＡｌ−７．５％Ｓｉ箔を例示した
が、これ以外にＡｌ−１３％Ｓｉ、Ａｌ−９．５％Ｓｉ
−１．０％Ｍｇ、Ａｌ−７．５％Ｓｉ−１０％Ｇｅ等か
らなる箔を用いることもできる。
【００２１】
【発明の効果】以上述べたように、本発明によれば、表
面にチップを実装したセラミック回路基板の裏面に、ア
ルミニウム材からなる第１金属層、セラミック基板、ア
ルミニウム材からなる第２金属層及びフィン本体をこの
順にそれぞれＡｌ系ろう材を介して積層接着したので、
フィン本体とセラミック基板との熱膨張係数の差による
熱変形を変形抵抗の小さい第１及び第２金属層により吸
収できる。また放熱フィンのベース部分であるセラミッ
ク基板をセラミック回路基板と略同等の熱膨張係数を有
する材料により形成したので、放熱フィンをセラミック
回路基板に直接接着しても、熱サイクルにより剥がれを
生ずることはない。またＡｌＮにより形成されたフィン
本体を有する従来の放熱フィンと比較して、本発明では
フィン本体の加工工数を低減でき、フィン本体に衝撃が
作用しても破損し難く、更にフィン本体の放熱特性を向
上できる。
面にチップを実装したセラミック回路基板の裏面に、ア
ルミニウム材からなる第１金属層、セラミック基板、ア
ルミニウム材からなる第２金属層及びフィン本体をこの
順にそれぞれＡｌ系ろう材を介して積層接着したので、
フィン本体とセラミック基板との熱膨張係数の差による
熱変形を変形抵抗の小さい第１及び第２金属層により吸
収できる。また放熱フィンのベース部分であるセラミッ
ク基板をセラミック回路基板と略同等の熱膨張係数を有
する材料により形成したので、放熱フィンをセラミック
回路基板に直接接着しても、熱サイクルにより剥がれを
生ずることはない。またＡｌＮにより形成されたフィン
本体を有する従来の放熱フィンと比較して、本発明では
フィン本体の加工工数を低減でき、フィン本体に衝撃が
作用しても破損し難く、更にフィン本体の放熱特性を向
上できる。
【００２２】またセラミック回路基板に半導体チップを
実装した後でも、半導体チップやセラミック回路基板の
既にはんだ付けされた箇所が溶け剥がれることなくセラ
ミック回路基板に放熱フィンを接着できる。またセラミ
ック基板のチップに対向する位置に複数の熱伝導用スル
ーホールを設け、これらのスルーホールにアルミニウム
材をそれぞれ充填すれば、第１金属層の熱がアルミニウ
ム材を通ってよりスムーズに第２金属層又はフィン本体
に伝わる。更にセラミック回路基板に実装したチップの
外面に、アルミニウム材からなる第１金属層、セラミッ
ク基板、アルミニウム材からなる第２金属層及びフィン
本体をこの順にそれぞれＡｌ系ろう材を介して積層接着
しても、上記と同様の効果が得られる。
実装した後でも、半導体チップやセラミック回路基板の
既にはんだ付けされた箇所が溶け剥がれることなくセラ
ミック回路基板に放熱フィンを接着できる。またセラミ
ック基板のチップに対向する位置に複数の熱伝導用スル
ーホールを設け、これらのスルーホールにアルミニウム
材をそれぞれ充填すれば、第１金属層の熱がアルミニウ
ム材を通ってよりスムーズに第２金属層又はフィン本体
に伝わる。更にセラミック回路基板に実装したチップの
外面に、アルミニウム材からなる第１金属層、セラミッ
ク基板、アルミニウム材からなる第２金属層及びフィン
本体をこの順にそれぞれＡｌ系ろう材を介して積層接着
しても、上記と同様の効果が得られる。
【図１】本発明第１実施例の放熱フィンを含むセラミッ
ク回路基板の断面図。
ク回路基板の断面図。
【図２】図１のＡ矢視図。
【図３】本発明の第２実施例を示す図１に対応する断面
図。
図。
【図４】本発明の第３実施例を示すフィン本体の断面
図。
図。
【図５】本発明の第４実施例を示す図４に対応する断面
図。
図。
【図６】本発明の第５実施例を示す図１に対応する断面
図。
図。
【図７】本発明の第６実施例を示す図１に対応する断面
図。
図。
１１，７９，９９ 放熱フィン １２ シリコン半導体チップ １３ 薄膜多層セラミック回路基板 １８ セラミック基板 １９ フィン本体 ２１ 第１金属層 ２２ 第２金属層 １１１ 熱伝導用スルーホール １１２ アルミニウム材
Claims (7)
- 【請求項１】 表面にチップ(12)を実装したセラミック
回路基板(13)の裏面にはんだ又は接着剤を介して直接接
着される放熱フィン(11)であって、 前記セラミック回路基板(13)の裏面を被覆可能な面積を
有するアルミニウム材からなる第１金属層(21)と、前記
第１金属層(21)を被覆可能な面積を有するセラミック基
板(18)と、前記セラミック基板(18)を被覆可能な面積を
有するアルミニウム材からなる第２金属層(22)と、前記
第２金属層(22)を被覆可能な面積を有するアルミニウム
材からなるフィン本体(19)とがそれぞれＡｌ系ろう材を
介してこの順に積層接着されたことを特徴とする放熱フ
ィン。 - 【請求項２】 表面にチップ(12)を実装したセラミック
回路基板(13)の裏面にはんだ又は接着剤を介して直接接
着される放熱フィン(11)であって、 前記セラミック回路基板(13)の裏面を被覆可能な面積を
有するアルミニウム材からなる第１金属層(21)と、前記
第１金属層(21)を被覆可能な面積を有するセラミック基
板(18)と、前記セラミック基板(18)を被覆可能な面積を
有するアルミニウム材からなるフィン本体(19)とがそれ
ぞれＡｌ系ろう材を介してこの順に積層接着された請求
項１記載の放熱フィン。 - 【請求項３】 セラミック回路基板(13)に実装したチッ
プ(12)の外面にはんだ又は接着剤を介して直接接着され
る放熱フィン(11)であって、 前記チップ(12)の外面を被覆可能な面積を有するアルミ
ニウム材からなる第１金属層(21)と、前記第１金属層(2
1)を被覆可能な面積を有するセラミック基板(18)と、前
記セラミック基板(18)を被覆可能な面積を有するアルミ
ニウム材からなる第２金属層(22)と、前記第２金属層(2
2)を被覆可能な面積を有するアルミニウム材からなるフ
ィン本体(19)とがそれぞれＡｌ系ろう材を介してこの順
に積層接着されたことを特徴とする放熱フィン。 - 【請求項４】 セラミック回路基板(13)に実装したチッ
プ(12)の外面にはんだ又は接着剤を介して直接接着され
る放熱フィン(11)であって、 前記チップ(12)の外面を被覆可能な面積を有するアルミ
ニウム材からなる第１金属層(21)と、前記第１金属層(2
1)を被覆可能な面積を有するセラミック基板(18)と、前
記セラミック基板(18)を被覆可能な面積を有するアルミ
ニウム材からなるフィン本体(19)とがそれぞれＡｌ系ろ
う材を介してこの順に積層接着された請求項３記載の放
熱フィン。 - 【請求項５】 セラミック基板(18)のチップ(12)に対向
する位置に複数の熱伝導用スルーホール(111)が設けら
れ、前記複数の熱伝導用スルーホール(111)にアルミニ
ウム材(112)がそれぞれ充填された請求項１ないし４い
ずれか記載の放熱フィン。 - 【請求項６】 第２金属層(22)の厚さが第１金属層(21)
の厚さの２／３以下である請求項１ないし５いずれか記
載の放熱フィン。 - 【請求項７】 フィン本体(99)が凸条(99a)を有するコ
ルゲートフィンであって、前記フィン本体(99)が前記凸
条(99a)に直交する方向に切断することにより複数分割
された請求項１ないし６いずれか記載の放熱フィン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16372594A JP3139523B2 (ja) | 1994-07-15 | 1994-07-15 | 放熱フィン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16372594A JP3139523B2 (ja) | 1994-07-15 | 1994-07-15 | 放熱フィン |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0831990A true JPH0831990A (ja) | 1996-02-02 |
| JP3139523B2 JP3139523B2 (ja) | 2001-03-05 |
Family
ID=15779484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16372594A Expired - Fee Related JP3139523B2 (ja) | 1994-07-15 | 1994-07-15 | 放熱フィン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3139523B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006004961A (ja) * | 2004-06-15 | 2006-01-05 | Hitachi Ltd | 半導体モジュール |
| JP2008177622A (ja) * | 2008-04-14 | 2008-07-31 | Denki Kagaku Kogyo Kk | モジュール構造体 |
| JP2008288411A (ja) * | 2007-05-18 | 2008-11-27 | Calsonic Kansei Corp | 放熱器 |
| JPWO2008078788A1 (ja) * | 2006-12-26 | 2010-04-30 | 京セラ株式会社 | 放熱基板およびこれを用いた電子装置 |
| JP2013115202A (ja) * | 2011-11-28 | 2013-06-10 | Toyota Industries Corp | 半導体装置 |
| WO2023149774A1 (ko) * | 2022-02-07 | 2023-08-10 | 주식회사 아모그린텍 | 세라믹 기판 유닛 및 그 제조방법 |
| WO2023163423A1 (ko) * | 2022-02-23 | 2023-08-31 | 주식회사 아모그린텍 | 세라믹 기판 유닛 및 그 제조방법 |
-
1994
- 1994-07-15 JP JP16372594A patent/JP3139523B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006004961A (ja) * | 2004-06-15 | 2006-01-05 | Hitachi Ltd | 半導体モジュール |
| JPWO2008078788A1 (ja) * | 2006-12-26 | 2010-04-30 | 京セラ株式会社 | 放熱基板およびこれを用いた電子装置 |
| JP5202333B2 (ja) * | 2006-12-26 | 2013-06-05 | 京セラ株式会社 | 放熱基板およびこれを用いた電子装置 |
| JP2008288411A (ja) * | 2007-05-18 | 2008-11-27 | Calsonic Kansei Corp | 放熱器 |
| JP2008177622A (ja) * | 2008-04-14 | 2008-07-31 | Denki Kagaku Kogyo Kk | モジュール構造体 |
| JP4692908B2 (ja) * | 2008-04-14 | 2011-06-01 | 電気化学工業株式会社 | モジュール構造体 |
| JP2013115202A (ja) * | 2011-11-28 | 2013-06-10 | Toyota Industries Corp | 半導体装置 |
| WO2023149774A1 (ko) * | 2022-02-07 | 2023-08-10 | 주식회사 아모그린텍 | 세라믹 기판 유닛 및 그 제조방법 |
| WO2023163423A1 (ko) * | 2022-02-23 | 2023-08-31 | 주식회사 아모그린텍 | 세라믹 기판 유닛 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3139523B2 (ja) | 2001-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101720921B1 (ko) | 파워 모듈용 기판 유닛 및 파워 모듈 | |
| JP4610414B2 (ja) | 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造 | |
| JP5957862B2 (ja) | パワーモジュール用基板 | |
| JP3180677B2 (ja) | ヒートシンク付セラミック回路基板 | |
| KR20180066134A (ko) | 히트 싱크가 부착된 파워 모듈용 기판 및 파워 모듈 | |
| JPS6370498A (ja) | セラミック基板と熱放散器の組合せ | |
| JPH09275170A (ja) | 半導体装置 | |
| US8980398B2 (en) | Component having a ceramic base with a metalized surface | |
| KR20200112845A (ko) | 히트 싱크 부착 파워 모듈용 기판 및 파워 모듈 | |
| JP2006100640A (ja) | セラミックス回路基板及びこれを用いたパワー半導体モジュール | |
| JP7027094B2 (ja) | 放熱部品付きパワーモジュール | |
| JP3063299B2 (ja) | 半導体装置実装用基板 | |
| JP2005011922A (ja) | ヒートシンクを備えた両面銅貼り基板、およびこれを用いた半導体装置 | |
| JP2005332874A (ja) | 回路基板及びこれを用いた半導体装置 | |
| JP3139523B2 (ja) | 放熱フィン | |
| JP2021185639A (ja) | パワーモジュール | |
| JP2002064169A (ja) | 放熱構造体 | |
| JP3250187B2 (ja) | 高放熱性セラミックパッケージ | |
| WO2019026834A1 (ja) | セラミックス回路基板 | |
| JPH08107166A (ja) | 放熱用フィン | |
| JPS6318687A (ja) | 回路基板 | |
| JP2000269392A (ja) | 半導体モジュール及び放熱用絶縁板 | |
| JP3934966B2 (ja) | セラミック回路基板 | |
| JPH08222670A (ja) | 半導体素子搭載用パッケージ | |
| JP2001298136A (ja) | ヒートシンク及び該ヒートシンク付き配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |