JPH0831990A - 放熱フィン - Google Patents
放熱フィンInfo
- Publication number
- JPH0831990A JPH0831990A JP16372594A JP16372594A JPH0831990A JP H0831990 A JPH0831990 A JP H0831990A JP 16372594 A JP16372594 A JP 16372594A JP 16372594 A JP16372594 A JP 16372594A JP H0831990 A JPH0831990 A JP H0831990A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- fin
- ceramic substrate
- ceramic
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
フィン本体の加工工数を低減し、フィン本体の破損を防
止する。またフィン本体の放熱特性を向上し、セラミッ
ク回路基板にチップが実装された後でも放熱フィンを接
着できる。 【構成】表面にチップ12を実装したセラミック回路基
板13の裏面に放熱フィン11が接着剤を介して直接接
着される。放熱フィンはセラミック回路基板の裏面を被
覆可能な面積を有するアルミニウム製の第1金属層21
と、第1金属層を被覆可能な面積を有するセラミック基
板18と、セラミック基板を被覆可能な面積を有するア
ルミニウム製の第2金属層22と、第2金属層を被覆可
能な面積を有するアルミニウム製のフィン本体19とを
備える。セラミック回路基板の裏面に第1金属層、セラ
ミック基板、第2金属層、フィン本体の順にAl系ろう
材を介して積層接着される。
Description
実装されたシリコン半導体チップから発生する熱を大気
に放散させるための放熱フィンに関するものである。
アルミニウム(以下、AlNという)等の高熱伝導性セ
ラミックスを切削加工することにより形成されたフィン
本体を接着剤によりシリコン半導体チップ又はセラミッ
ク基板に接着したものが知られている。この放熱フィン
では、フィン本体が半導体チップ又はセラミック基板と
熱膨張係数が整合されているため、半導体チップ又はセ
ラミック基板とフィン本体とに熱が加わっても反りが発
生しないようになっている。
熱フィンでは、フィン本体が硬くて脆いAlNを切削加
工して形成されるため、フィン本体の加工工数が増大し
て製造コストを押上げる不具合があり、フィン本体が比
較的小さい衝撃で欠ける恐れがあった。また、上記従来
の放熱フィンの熱伝導率は比較的小さいため、フィン本
体の放熱特性があまり良くない問題点もあった。更に、
上記従来の放熱フィンにて、フィン本体をシリコン半導
体チップ又はセラミック基板にはんだを介して接着する
場合、予め接着面にメタライズ処理を施す必要があり、
これがフィン本体の変形の原因になっていた。
防止でき、フィン本体の加工工数を低減でき、かつ衝撃
が作用しても破損し難い放熱フィンを提供することにあ
る。また本発明の別の目的は、放熱特性を向上でき、か
つセラミック回路基板に半導体チップが実装された後で
も接着できる放熱フィンを提供することにある。
の本発明の構成を、実施例に対応する図1、図3及び図
5〜図7を用いて説明する。本発明の第1は、図1に示
すように表面にチップ12を実装したセラミック回路基
板13の裏面にはんだ又は接着剤を介して直接接着され
る放熱フィン11であって、セラミック回路基板13の
裏面を被覆可能な面積を有するアルミニウム材からなる
第1金属層21と、第1金属層21を被覆可能な面積を
有するセラミック基板18と、セラミック基板18を被
覆可能な面積を有するアルミニウム材からなる第2金属
層22と、第2金属層22を被覆可能な面積を有するア
ルミニウム材からなるフィン本体19とがそれぞれAl
系ろう材を介してこの順に積層接着されたものである。
本発明の第2は、図7に示すように表面にチップ12を
実装したセラミック回路基板13の裏面にはんだ又は接
着剤を介して直接接着される放熱フィン11であって、
セラミック回路基板13の裏面を被覆可能な面積を有す
るアルミニウム材からなる第1金属層21と、第1金属
層21を被覆可能な面積を有するセラミック基板18
と、セラミック基板18を被覆可能な面積を有するアル
ミニウム材からなるフィン本体19とがそれぞれAl系
ろう材を介してこの順に積層接着されたものである。
ック回路基板13に実装したチップ12の外面にはんだ
又は接着剤を介して直接接着される放熱フィン11であ
って、チップ12の外面を被覆可能な面積を有するアル
ミニウム材からなる第1金属層21と、第1金属層21
を被覆可能な面積を有するセラミック基板18と、セラ
ミック基板18を被覆可能な面積を有するアルミニウム
材からなる第2金属層22と、第2金属層22を被覆可
能な面積を有するアルミニウム材からなるフィン本体1
9とがそれぞれAl系ろう材を介してこの順に積層接着
されたものである。本発明の第4は、セラミック回路基
板に実装したチップの外面にはんだ又は接着剤を介して
直接接着される放熱フィンであって、チップの外面を被
覆可能な面積を有するアルミニウム材からなる第1金属
層と、第1金属層を被覆可能な面積を有するセラミック
基板と、セラミック基板を被覆可能な面積を有するアル
ミニウム材からなるフィン本体とがそれぞれAl系ろう
材を介してこの順に積層接着されたものである。
8のチップ12に対向する位置に複数の熱伝導用スルー
ホール111を設け、複数の熱伝導用スルーホール11
1にアルミニウム材112をそれぞれ充填することもで
きる。また、第2金属層22の厚さは第1金属層21の
厚さの2/3以下であることが好ましい。更に、図5に
示すようにフィン本体99が凸条99aを有するコルゲ
ートフィンであって、フィン本体99を凸条99aに直
交する方向に切断することにより複数分割することが好
ましい。
り発生した熱がセラミック回路基板13を介して熱伝導
率の大きい第1金属層21内で全面に広がるとともに、
セラミック基板18を介して熱伝導率の大きい第2金属
層22に伝わり、更に第2金属層22内で全面に広がっ
てフィン本体19に伝わり、このフィン本体19から大
気に放散される。図3に示される放熱フィンでは、チッ
プ12より発生した熱が直接熱伝導率の大きい第1金属
層21内で全面に広がることを除いて、図1に示される
放熱フィンと同様に放熱が行われる。
しく説明する。図1に示すように、放熱フィン11は表
面にシリコン半導体チップ12を実装する薄膜多層セラ
ミック回路基板13の裏面に接着剤を介して直接接着さ
れる。セラミック回路基板13は複数のAl2O3基板1
4と回路を形成する複数のタングステン導体16とを1
600℃前後の高温で同時焼成して積層接着することに
より形成される。セラミック回路基板13の表面には半
導体チップ12がAl−Siはんだを用いて420℃で
ダイボンディングされた後、300℃でAuワイヤ17
によりワイヤボンディングを行うことにより実装され
る。この例では半導体チップ12はセラミック回路基板
13の表面に所定の間隔をあけて3個実装される。これ
らの半導体チップ12は一辺が33mmの正方形をな
す。
の裏面のうち半導体チップ12に対向する位置に配設さ
れセラミック回路基板13の裏面を被覆可能な面積を有
する3枚の第1金属層21と、3枚の第1金属層21を
それぞれ被覆可能な面積を有する3枚のセラミック基板
18と、3枚のセラミック基板18を被覆可能な面積を
有する3枚の第2金属層22と、3枚の第2金属層22
を被覆可能な面積を有する3個のフィン本体19とを備
える。第1及び第2金属層21,22は97%以上のア
ルミニウムを含むアルミニウム合金により形成され、セ
ラミック基板18はこの例ではAl2O3により形成され
る。第1金属層21、第2金属層22及びセラミック基
板18は一辺が40mmの正方形をなし、第1金属層2
1、第2金属層22及びセラミック基板18の厚さはそ
れぞれ0.2mm、0.4mm及び0.635mmであ
る。
が厚さ30μmのAl−7.5%Si箔(重量%、以下
同じ)を挟んで載せられ、このセラミック基板18の上
に第2金属層22が厚さ30μmのAl−7.5%Si
箔を挟んで載せられ、この状態でこれらに2kgf/c
m2の荷重を加えて真空炉中で630℃、30分加熱す
ることにより、第1金属層21とセラミック基板18と
第2金属層22とが積層接着される。
に、横方向に所定の間隔をあけて設けられた複数の第1
突起19aと、第1突起19aに連設され第1突起19
aより横方向に所定の距離だけずらして設けられた複数
の第2突起19bと、第1及び第2突起19a,19b
間に形成された窓19cとを有するアルミニウム製のコ
ルゲートルーバフィンである。第1突起19aと第2突
起19bは縦方向に交互に連設される。フィン本体19
は厚さ0.3mmの87%以上のアルミニウムを含むア
ルミニウム合金板をプレス加工することにより形成さ
れ、その縦及び横は上記金属層21,22と略同一寸法
であり、高さは6mmである。上記積層接着された第2
金属層22の上にフィン本体19が60μmのAl−
7.5%Si箔を挟んで載せられ、この状態でこれらに
20g/cm2の荷重を加えて真空炉中で630℃、3
0分加熱することにより、フィン本体19が第2金属層
22に接着されて放熱フィン11が形成される。上記3
個の放熱フィン19は第1金属層21をセラミック回路
基板13の裏面、即ち最も下方に位置するAl2O3基板
14の裏面に3個の半導体チップ12の真下にそれぞれ
位置するように接着剤であるエポキシ系の樹脂により接
着することによりセラミック回路基板13に直接接着さ
れる。
説明する。シリコン半導体チップ12より発生した熱
は、薄膜多層セラミック回路基板13を介して熱伝導率
の大きい第1金属層21内で全面に広がるとともに、セ
ラミック基板18を介して熱伝導率の大きい第2金属層
22に伝わる。この熱は更に第2金属層22内で全面に
広がってフィン本体19に伝わり、このフィン本体19
から大気にスムーズに放散される。この結果、半導体チ
ップ12の温度上昇を低く抑えることができる。またセ
ラミック回路基板13及びフィン本体19は熱膨張係数
に違いがあるが、セラミック基板18の両面に変形抵抗
の小さい第1及び第2金属層21,22を接着し、かつ
セラミック基板18の熱膨張係数がセラミック回路基板
13と略同等であるため、接着材で接着しても、その接
着面での熱サイクルによる剥がれを防止できる。
おいて図1と同一符号は同一部品を示す。この例では、
放熱フィン11は第1実施例と同様に形成された薄膜多
層セラミック回路基板13に実装したシリコン半導体チ
ップ12の外面にはんだを介して直接接着される。半導
体チップ12はセラミック回路基板13の表面にはんだ
バンプ51を介して実装される。はんだバンプ51は半
導体チップ12の表面の電極上にはんだを突起状に盛り
上げたものであり、Ni及びAuの複合めっきが施され
たCuボールにより、或いはPb及びSnの合金により
形成される。半導体チップ12の電極上に盛り上げられ
たはんだバンプ51をセラミック回路基板13のタング
ステン導体16の端子にフラックスの粘着力で仮固定
し、この状態で加熱してはんだバンプ51を溶融するこ
とにより、半導体チップ12がセラミック回路基板13
に実装される。半導体チップ12は一辺が33mmの正
方形をなす。
を被覆可能な面積を有する第1金属層21と、第1金属
層21を被覆可能な面積を有するセラミック基板18
と、セラミック基板18を被覆可能な面積を有する第2
金属層22と、第2金属層22を被覆可能な面積を有す
るフィン本体19とを備える。第1金属層21、第2金
属層22及びセラミック基板18は第1実施例の第1金
属層、第2金属層及びセラミック基板とそれぞれ同一材
料により同一寸法に形成され、第1金属層21、第2金
属層22及びセラミック基板18は第1実施例の第1金
属層、第2金属層及びセラミック基板と同様にして積層
接着される。
料により同一形状に形成されたコルゲートルーバフィン
であり、フィン本体19は第1実施例と同様にして上記
積層接着された第2金属層22の上に接着されて放熱フ
ィン11が形成される。放熱フィン19のうち半導体チ
ップ12の外面にはんだを介して接着される面、即ち第
1金属層21の裏面には予めNiめっきが施され、半導
体チップ12の外面には予めNiメタライズ等の裏面処
理が施される。放熱フィン19は半導体チップ12の外
面に厚さ50〜100μmのSn−3.5%Agはんだ
箔を介して載せられ、この状態で10g/cm2の荷重
を加えてリフロー炉中で260℃、1〜3分加熱するこ
とにより、半導体チップ12の外面に直接接着される。
リコン半導体チップ12より発生した熱が直接熱伝導率
の大きい第1金属層21内で全面に広がることを除い
て、動作が第1実施例と同様であるので、繰返しの説明
を省略する。
本体として第1突起と第1突起より横方向にずらして設
けられた第2突起と第1及び第2突起間に形成された窓
とを有するアルミニウム製のコルゲートルーバフィンを
挙げたが、図4に示すようにフィン本体79が断面略蜂
の巣状のアルミニウム製のコルゲートハニカムフィンで
もよく、また図5に示すようにフィン本体99が横方向
に所定の間隔をあけて縦方向に伸びる複数の凸条99a
とこれらの凸条99aの両端に形成された開口99bと
を有するアルミニウム製のコルゲートフィンでもよい。
このフィン本体99を図1のセラミック基板に第2金属
層を介して接着する場合、凸条99aに直交する方向に
切断することにより複数分割しておくと、フィン本体9
9を上記セラミック基板に接着したときの熱膨張係数の
相違に起因した反りを減少することができ、好ましい。
また図示しないがフィン本体は取付板から多数のピンが
突設されたアルミニウム製のピンフィンでもよい。
ミック基板18のチップ12に対向する位置に複数の熱
伝導用スルーホール111を設け、これらのスルーホー
ル111にアルミニウム材112をそれぞれ充填しても
よい。この場合、第1金属層21の熱がアルミニウム材
112を通ってよりスムーズに第2金属層22に伝わる
ことができる。また図示しないが第2実施例のセラミッ
ク基板18にアルミニウム材が充填される熱伝導用スル
ーホールを設けてもよい。また、上記第1実施例では放
熱フィンをエポキシ系の接着剤によりセラミック回路基
板に直接接着したが、厚さ50〜100μmのSn−
3.5%Agはんだを介して直接接着してもよい。ま
た、上記第2実施例では放熱フィンを厚さ50〜100
μmのSn−3.5%Agはんだ箔を介してシリコン半
導体チップの外面に直接接着したが、ペースト状のクリ
ームはんだを介して直接接着してもよく、或いはエポキ
シ系の接着剤により直接接着してもよい。また、上記第
1及び第2実施例では第1及び第2金属層の間に位置す
るセラミック基板としてAl2O3により形成されたもの
を挙げたが、これは一例であってAlN又はSiCによ
り形成してもよい。
属層、第2金属層及びセラミック基板の厚さをそれぞれ
0.4mm、0.2mm及び0.635mmに形成した
が、第1金属層の厚さは0.1〜1.0mmの範囲内に
あればよく、第2金属層の厚さは第1金属層の厚さの2
/3以下であって0〜0.5mmの範囲内にあればよ
く、更にセラミック基板の厚さは第1金属層の厚さの1
〜10倍であって0.1〜1.0mmの範囲内にあれば
よい。従って、図7に示すように第2金属層を用いずに
セラミック基板18の裏面に直接フィン本体19をAl
系ろう材を介して接着してもよい。この場合、フィン本
体19のセラミック基板18への接着部が第2金属層の
役割を果たす。上記のように厚さを限定したのは、第1
金属層の厚さが0.1mm未満であるとチップにて発生
した熱の放熱性が十分でなく、第1及び第2金属層の厚
さがそれぞれ1.0mm及び0.5mmを越えると接着
後の応力緩和時のクラック、割れが生じ易くなるためで
ある。またセラミック基板の厚さが0.1mm未満であ
ると絶縁特性及び機械的強度に劣り、1.0mmを越え
るとAl2O3の場合は熱抵抗が大きくなる問題点がある
ためである。しかしアルミニウムと同等な高熱伝導性を
有するセラミックスであるAlNやSiCを用いた場合
はこの限りではない。更に、上記第1及び第2実施例で
はAl系ろう材としてAl−7.5%Si箔を例示した
が、これ以外にAl−13%Si、Al−9.5%Si
−1.0%Mg、Al−7.5%Si−10%Ge等か
らなる箔を用いることもできる。
面にチップを実装したセラミック回路基板の裏面に、ア
ルミニウム材からなる第1金属層、セラミック基板、ア
ルミニウム材からなる第2金属層及びフィン本体をこの
順にそれぞれAl系ろう材を介して積層接着したので、
フィン本体とセラミック基板との熱膨張係数の差による
熱変形を変形抵抗の小さい第1及び第2金属層により吸
収できる。また放熱フィンのベース部分であるセラミッ
ク基板をセラミック回路基板と略同等の熱膨張係数を有
する材料により形成したので、放熱フィンをセラミック
回路基板に直接接着しても、熱サイクルにより剥がれを
生ずることはない。またAlNにより形成されたフィン
本体を有する従来の放熱フィンと比較して、本発明では
フィン本体の加工工数を低減でき、フィン本体に衝撃が
作用しても破損し難く、更にフィン本体の放熱特性を向
上できる。
実装した後でも、半導体チップやセラミック回路基板の
既にはんだ付けされた箇所が溶け剥がれることなくセラ
ミック回路基板に放熱フィンを接着できる。またセラミ
ック基板のチップに対向する位置に複数の熱伝導用スル
ーホールを設け、これらのスルーホールにアルミニウム
材をそれぞれ充填すれば、第1金属層の熱がアルミニウ
ム材を通ってよりスムーズに第2金属層又はフィン本体
に伝わる。更にセラミック回路基板に実装したチップの
外面に、アルミニウム材からなる第1金属層、セラミッ
ク基板、アルミニウム材からなる第2金属層及びフィン
本体をこの順にそれぞれAl系ろう材を介して積層接着
しても、上記と同様の効果が得られる。
ク回路基板の断面図。
図。
図。
図。
図。
図。
Claims (7)
- 【請求項1】 表面にチップ(12)を実装したセラミック
回路基板(13)の裏面にはんだ又は接着剤を介して直接接
着される放熱フィン(11)であって、 前記セラミック回路基板(13)の裏面を被覆可能な面積を
有するアルミニウム材からなる第1金属層(21)と、前記
第1金属層(21)を被覆可能な面積を有するセラミック基
板(18)と、前記セラミック基板(18)を被覆可能な面積を
有するアルミニウム材からなる第2金属層(22)と、前記
第2金属層(22)を被覆可能な面積を有するアルミニウム
材からなるフィン本体(19)とがそれぞれAl系ろう材を
介してこの順に積層接着されたことを特徴とする放熱フ
ィン。 - 【請求項2】 表面にチップ(12)を実装したセラミック
回路基板(13)の裏面にはんだ又は接着剤を介して直接接
着される放熱フィン(11)であって、 前記セラミック回路基板(13)の裏面を被覆可能な面積を
有するアルミニウム材からなる第1金属層(21)と、前記
第1金属層(21)を被覆可能な面積を有するセラミック基
板(18)と、前記セラミック基板(18)を被覆可能な面積を
有するアルミニウム材からなるフィン本体(19)とがそれ
ぞれAl系ろう材を介してこの順に積層接着された請求
項1記載の放熱フィン。 - 【請求項3】 セラミック回路基板(13)に実装したチッ
プ(12)の外面にはんだ又は接着剤を介して直接接着され
る放熱フィン(11)であって、 前記チップ(12)の外面を被覆可能な面積を有するアルミ
ニウム材からなる第1金属層(21)と、前記第1金属層(2
1)を被覆可能な面積を有するセラミック基板(18)と、前
記セラミック基板(18)を被覆可能な面積を有するアルミ
ニウム材からなる第2金属層(22)と、前記第2金属層(2
2)を被覆可能な面積を有するアルミニウム材からなるフ
ィン本体(19)とがそれぞれAl系ろう材を介してこの順
に積層接着されたことを特徴とする放熱フィン。 - 【請求項4】 セラミック回路基板(13)に実装したチッ
プ(12)の外面にはんだ又は接着剤を介して直接接着され
る放熱フィン(11)であって、 前記チップ(12)の外面を被覆可能な面積を有するアルミ
ニウム材からなる第1金属層(21)と、前記第1金属層(2
1)を被覆可能な面積を有するセラミック基板(18)と、前
記セラミック基板(18)を被覆可能な面積を有するアルミ
ニウム材からなるフィン本体(19)とがそれぞれAl系ろ
う材を介してこの順に積層接着された請求項3記載の放
熱フィン。 - 【請求項5】 セラミック基板(18)のチップ(12)に対向
する位置に複数の熱伝導用スルーホール(111)が設けら
れ、前記複数の熱伝導用スルーホール(111)にアルミニ
ウム材(112)がそれぞれ充填された請求項1ないし4い
ずれか記載の放熱フィン。 - 【請求項6】 第2金属層(22)の厚さが第1金属層(21)
の厚さの2/3以下である請求項1ないし5いずれか記
載の放熱フィン。 - 【請求項7】 フィン本体(99)が凸条(99a)を有するコ
ルゲートフィンであって、前記フィン本体(99)が前記凸
条(99a)に直交する方向に切断することにより複数分割
された請求項1ないし6いずれか記載の放熱フィン。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16372594A JP3139523B2 (ja) | 1994-07-15 | 1994-07-15 | 放熱フィン |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16372594A JP3139523B2 (ja) | 1994-07-15 | 1994-07-15 | 放熱フィン |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0831990A true JPH0831990A (ja) | 1996-02-02 |
JP3139523B2 JP3139523B2 (ja) | 2001-03-05 |
Family
ID=15779484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16372594A Expired - Fee Related JP3139523B2 (ja) | 1994-07-15 | 1994-07-15 | 放熱フィン |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3139523B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006004961A (ja) * | 2004-06-15 | 2006-01-05 | Hitachi Ltd | 半導体モジュール |
JP2008177622A (ja) * | 2008-04-14 | 2008-07-31 | Denki Kagaku Kogyo Kk | モジュール構造体 |
JP2008288411A (ja) * | 2007-05-18 | 2008-11-27 | Calsonic Kansei Corp | 放熱器 |
JPWO2008078788A1 (ja) * | 2006-12-26 | 2010-04-30 | 京セラ株式会社 | 放熱基板およびこれを用いた電子装置 |
JP2013115202A (ja) * | 2011-11-28 | 2013-06-10 | Toyota Industries Corp | 半導体装置 |
WO2023149774A1 (ko) * | 2022-02-07 | 2023-08-10 | 주식회사 아모그린텍 | 세라믹 기판 유닛 및 그 제조방법 |
WO2023163423A1 (ko) * | 2022-02-23 | 2023-08-31 | 주식회사 아모그린텍 | 세라믹 기판 유닛 및 그 제조방법 |
-
1994
- 1994-07-15 JP JP16372594A patent/JP3139523B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006004961A (ja) * | 2004-06-15 | 2006-01-05 | Hitachi Ltd | 半導体モジュール |
JPWO2008078788A1 (ja) * | 2006-12-26 | 2010-04-30 | 京セラ株式会社 | 放熱基板およびこれを用いた電子装置 |
JP5202333B2 (ja) * | 2006-12-26 | 2013-06-05 | 京セラ株式会社 | 放熱基板およびこれを用いた電子装置 |
JP2008288411A (ja) * | 2007-05-18 | 2008-11-27 | Calsonic Kansei Corp | 放熱器 |
JP2008177622A (ja) * | 2008-04-14 | 2008-07-31 | Denki Kagaku Kogyo Kk | モジュール構造体 |
JP4692908B2 (ja) * | 2008-04-14 | 2011-06-01 | 電気化学工業株式会社 | モジュール構造体 |
JP2013115202A (ja) * | 2011-11-28 | 2013-06-10 | Toyota Industries Corp | 半導体装置 |
WO2023149774A1 (ko) * | 2022-02-07 | 2023-08-10 | 주식회사 아모그린텍 | 세라믹 기판 유닛 및 그 제조방법 |
WO2023163423A1 (ko) * | 2022-02-23 | 2023-08-31 | 주식회사 아모그린텍 | 세라믹 기판 유닛 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
JP3139523B2 (ja) | 2001-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101720921B1 (ko) | 파워 모듈용 기판 유닛 및 파워 모듈 | |
JP4610414B2 (ja) | 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造 | |
JP5957862B2 (ja) | パワーモジュール用基板 | |
JP3180677B2 (ja) | ヒートシンク付セラミック回路基板 | |
KR20180066134A (ko) | 히트 싱크가 부착된 파워 모듈용 기판 및 파워 모듈 | |
JPS6370498A (ja) | セラミック基板と熱放散器の組合せ | |
JPH09275170A (ja) | 半導体装置 | |
US8980398B2 (en) | Component having a ceramic base with a metalized surface | |
KR20200112845A (ko) | 히트 싱크 부착 파워 모듈용 기판 및 파워 모듈 | |
JP2006100640A (ja) | セラミックス回路基板及びこれを用いたパワー半導体モジュール | |
JP7027094B2 (ja) | 放熱部品付きパワーモジュール | |
JP3063299B2 (ja) | 半導体装置実装用基板 | |
JP2005011922A (ja) | ヒートシンクを備えた両面銅貼り基板、およびこれを用いた半導体装置 | |
JP2005332874A (ja) | 回路基板及びこれを用いた半導体装置 | |
JP3139523B2 (ja) | 放熱フィン | |
JP2021185639A (ja) | パワーモジュール | |
JP2002064169A (ja) | 放熱構造体 | |
JP3250187B2 (ja) | 高放熱性セラミックパッケージ | |
WO2019026834A1 (ja) | セラミックス回路基板 | |
JPH08107166A (ja) | 放熱用フィン | |
JPS6318687A (ja) | 回路基板 | |
JP2000269392A (ja) | 半導体モジュール及び放熱用絶縁板 | |
JP3934966B2 (ja) | セラミック回路基板 | |
JPH08222670A (ja) | 半導体素子搭載用パッケージ | |
JP2001298136A (ja) | ヒートシンク及び該ヒートシンク付き配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071215 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |