JPH0831752A - Cleaning and coating of reaction chamber of cvd system - Google Patents
Cleaning and coating of reaction chamber of cvd systemInfo
- Publication number
- JPH0831752A JPH0831752A JP16368394A JP16368394A JPH0831752A JP H0831752 A JPH0831752 A JP H0831752A JP 16368394 A JP16368394 A JP 16368394A JP 16368394 A JP16368394 A JP 16368394A JP H0831752 A JPH0831752 A JP H0831752A
- Authority
- JP
- Japan
- Prior art keywords
- film
- reaction chamber
- plasma discharge
- etching gas
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、たとえばアクティブ
マトリックス型液晶表示素子のスイッチング素子として
用いられる薄膜トランジスタの製造方法に係り、特にそ
の薄膜トランジスタの製造に用いられるＣＶＤ装置の反
応室のクリーニング方法およびコーティング方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor used as a switching element of, for example, an active matrix type liquid crystal display element, and more particularly to a method of cleaning a reaction chamber of a CVD apparatus used for manufacturing the thin film transistor and a coating method thereof. Regarding
【０００２】[0002]
【従来の技術】液晶を用いた表示素子としては、テレビ
表示やグラフィックディスプレイなどを指向した大容
量、高密度化の点から、たとえばラビングによる配向処
理が施された２枚の基板を、配向方向が互いに９０°を
なすように平行に対向配置し、この対向基板間にネマチ
ックタイプの液晶組成物を挟持させた、いわゆるツイス
トネマチック型（ＴＮ型）のアクティブマトリックス型
液晶表示素子が注目されている。このアクティブマトリ
ックス型液晶表示素子では、クロストークのない高コン
トラストの表示が得られるように各画素の駆動および制
御を半導体スイッチング素子でおこなう方式が採用され
ている。その半導体スイッチング素子としては、透過型
の表示が可能であり、また大面積化が容易であるなどの
理由から、透明絶縁基板上に形成された非晶質シリコン
（ａ−Ｓｉ）系の薄膜トランジスタ（ＴＦＴ）が用いら
れている。しかもこのａ−Ｓｉ系のＴＦＴには、活性層
であるａ−Ｓｉ膜を挟んで、下層にゲート電極、上層に
ソース電極およびドレイン電極を配置した逆スタガード
構造が多く用いられている。2. Description of the Related Art As a display element using a liquid crystal, two substrates, which have been subjected to an alignment treatment by rubbing, are arranged in the alignment direction from the viewpoint of large capacity and high density for a television display or a graphic display. Attention is paid to a so-called twisted nematic type (TN type) active matrix type liquid crystal display element in which nematic type liquid crystal compositions are sandwiched between the opposing substrates which are arranged in parallel so as to form 90 ° with each other. . This active matrix type liquid crystal display element employs a method in which each pixel is driven and controlled by a semiconductor switching element so that a high-contrast display without crosstalk can be obtained. As the semiconductor switching element, an amorphous silicon (a-Si) -based thin film transistor (a-Si) -based thin film transistor formed on a transparent insulating substrate ( TFT) is used. In addition, an inverse staggered structure is often used in this a-Si TFT in which a gate electrode is arranged in the lower layer and a source electrode and a drain electrode are arranged in the upper layer with an a-Si film as an active layer sandwiched therebetween.
【０００３】図４にその逆スタガード構造のａ−Ｓｉ系
のＴＦＴの一例を示す。このＴＦＴは、ガラス絶縁基板
１の一主面上に形成されたモリブデン−タンタル膜（Ｍ
ｏ−Ｔａ膜）からなる所定形状のゲート電極２と、この
ゲート電極２を覆うようにガラス絶縁基板１上に形成さ
れた酸化シリコン膜（ＳｉＯ2 膜）からなるゲート絶縁
膜３と、このゲート絶縁膜３上にゲート電極２に対応し
て形成された膜厚０．０５μm の窒化シリコン膜４（Ｓ
ｉＮx 膜）と、このＳｉＮx 膜４上に形成された膜厚
０．０５μm のａ−Ｓｉ膜からなる半導体膜５と、この
半導体膜５上のチャネル領域に形成された膜厚０．３μ
m のＳｉＮx 膜からなるチャネル保護膜６と、上記チャ
ネル領域以外の部分に形成された膜厚０．０５μm の燐
ドープ非晶質シリコン膜（Ｐドープａ−Ｓｉ膜）からな
る低抵抗半導体膜７と、この低抵抗半導体膜７上のソー
ス領域およびドレイン領域にそれぞれ形成されたクロム
（Ｃr ）またはアルミニウム（Ａl ）などからなるソー
ス電極８およびドレイン電極９と、上記チャネル保護膜
６、ソース電極８およびドレイン電極９を覆う膜厚０．
３μm のＳｉＮx 膜からなる保護膜１０とから構成され
ている。そのソース電極７は、ゲート絶縁膜３上に積層
形成されたＩＴＯ（Indium Tin Oxide）からなる画素電
極１１に接続されている。FIG. 4 shows an example of an a-Si type TFT having the inverted staggered structure. This TFT has a molybdenum-tantalum film (M) formed on one main surface of the glass insulating substrate 1.
a gate electrode 2 having a predetermined shape made of an o-Ta film), a gate insulating film 3 made of a silicon oxide film (SiO 2 film) formed on the glass insulating substrate 1 so as to cover the gate electrode 2, and the gate. A silicon nitride film 4 (S) having a thickness of 0.05 μm formed on the insulating film 3 so as to correspond to the gate electrode 2.
iN x film), a semiconductor film 5 made of an a-Si film having a film thickness of 0.05 μm formed on the SiN x film 4, and a film thickness of 0.3 μm formed in a channel region on the semiconductor film 5.
A low-resistance semiconductor film composed of a channel protective film 6 made of a SiN x film of m and a phosphorus-doped amorphous silicon film (P-doped a-Si film) having a film thickness of 0.05 μm formed in a portion other than the channel region. 7, a source electrode 8 and a drain electrode 9 made of chromium (Cr) or aluminum (Al) or the like formed in the source region and the drain region on the low resistance semiconductor film 7, respectively, the channel protection film 6, the source electrode 8 and the drain electrode 9 have a film thickness of 0.
The protective film 10 is composed of a 3 μm SiN x film. The source electrode 7 is connected to a pixel electrode 11 made of ITO (Indium Tin Oxide) laminated on the gate insulating film 3.
【０００４】従来、このようなＴＦＴの製造方法とし
て、そのＳｉＮx 膜、ａ−Ｓｉ膜、Ｐドープａ−Ｓｉ膜
などを、一度に６〜８枚のガラス絶縁基板をトレイに搭
載し、このトレイを搬送して連続処理するインライン式
プラズマＣＶＤ装置により形成している。Conventionally, as a method of manufacturing such a TFT, the SiN x film, the a-Si film, the P-doped a-Si film, etc. are mounted on a tray at a time by mounting 6 to 8 glass insulating substrates at a time. It is formed by an in-line type plasma CVD apparatus that conveys trays and performs continuous processing.
【０００５】[0005]
【発明が解決しようとする課題】上記のように、アクテ
ィブマトリックス型液晶表示素子は、半導体スイッチン
グ素子としてａ−Ｓｉ系のＴＦＴが用いられている。従
来、このａ−Ｓｉ系のＴＦＴのＳｉＮx 膜、ａ−Ｓｉ
膜、Ｐドープａ−Ｓｉ膜などは、一度に６〜８枚のガラ
ス絶縁基板を搭載したトレイを搬送して連続処理するイ
ンライン式プラズマＣＶＤ装置により形成している。し
かしこのインライン式プラズマＣＶＤ装置は、量産性に
はすぐれているが、装置が巨大で大きな設置スペースが
必要である。また搬送トレイにも膜が付着し、この付着
膜が剥がれてパーティクルの原因となり、歩留を低下さ
せる。さらに装置内壁などに付着した膜の剥がれを防止
するために、定期的に装置を冷却して、クリーニングを
おこなう必要があるため、装置の稼働率が低い、などの
問題がある。As described above, the active matrix type liquid crystal display element uses the a-Si type TFT as a semiconductor switching element. Conventionally, the SiN x film of this a-Si TFT, a-Si
The film, the P-doped a-Si film, and the like are formed by an in-line plasma CVD apparatus in which a tray on which 6 to 8 glass insulating substrates are mounted is conveyed at one time and continuously processed. However, although this in-line type plasma CVD apparatus is excellent in mass productivity, the apparatus is huge and requires a large installation space. In addition, a film adheres to the transport tray, and this adhered film is peeled off to cause particles, which reduces the yield. Further, in order to prevent the film adhered to the inner wall of the apparatus from peeling off, it is necessary to periodically cool the apparatus and perform cleaning, which causes a problem such as a low operation rate of the apparatus.
【０００６】これに対し、半導体素子の製造分野では、
トレイを用いることなく基板のみを搬送し、一つの反応
室で一度に１枚の基板を処理する枚葉プロセスが主流と
なっている。通常この枚葉プロセスでは、成膜とプラズ
マエッチングによる反応室のクリーニングとを交互に周
期的におこなっている。On the other hand, in the field of manufacturing semiconductor devices,
The single-wafer process in which only substrates are transferred without using a tray and one substrate is processed at a time in one reaction chamber is predominant. Usually, in this single-wafer process, film formation and cleaning of the reaction chamber by plasma etching are alternately and periodically performed.
【０００７】そこで、近年、大型ガラス絶縁基板を用い
るａ−Ｓｉ系のＴＦＴの製造にこの枚葉プロセスを導入
する開発が進められている。この枚葉プロセスでは、処
理装置が小型化でき、設置スペースを小さくすることが
可能である。またトレイを用いることなく基板のみを搬
送することにより、パーティクルの発生を低減できる。
さらにプラズマエッチングにより反応室をクリーニング
することにより、パーティクルを低減できるばかりでな
く、装置の稼働率の大幅な向上が見込まれる。Therefore, in recent years, development for introducing this single-wafer process into the manufacture of an a-Si type TFT using a large glass insulating substrate has been advanced. In this single-wafer process, the processing device can be downsized and the installation space can be reduced. Further, by transporting only the substrate without using a tray, the generation of particles can be reduced.
Further, by cleaning the reaction chamber by plasma etching, not only the particles can be reduced, but also the operating rate of the device is expected to be greatly improved.
【０００８】ところで、この枚葉プロセスにおいて、パ
ーティクルの発生を十分に抑制するためには、反応室内
壁など反応室内のすべての部分に付着した膜を十分に除
去することが必要である。一般にこのような反応室のク
リーニングは、弗化窒素（ＮＦ3 ）などのエッチング性
ガスのプラズマ放電によりおこなわれる。しかし反応室
内の膜の付着は、放電電極の表面ばかりでなく、放電電
極の裏側や反応室の内壁などの広範囲に及ぶため、これ
らを完全に除去することは困難である。たとえば放電電
極の間隔を広げて、縦方向の広い範囲をクリーニングし
ようとしても、プラズマ放電は横方向に広がらず、反応
室側壁に付着した膜が取り残され、十分にクリーニング
することができない。特に同一反応室で複数種の膜を成
膜する場合は、膜種により放電の広がり方が異なり、よ
り広範囲に膜が付着するため、益々クリーニングが困難
となる。By the way, in this single-wafer process, in order to sufficiently suppress the generation of particles, it is necessary to sufficiently remove the film adhered to all portions inside the reaction chamber such as the inner wall of the reaction chamber. Generally, such cleaning of the reaction chamber is performed by plasma discharge of an etching gas such as nitrogen fluoride (NF 3 ). However, the deposition of the film in the reaction chamber extends not only to the surface of the discharge electrode but also to the back side of the discharge electrode and the inner wall of the reaction chamber, so that it is difficult to completely remove these. For example, even if the distance between the discharge electrodes is widened to try to clean a wide area in the vertical direction, the plasma discharge does not spread in the horizontal direction, and the film adhered to the side wall of the reaction chamber is left uncleaned. In particular, when a plurality of types of films are formed in the same reaction chamber, the way the discharge spreads differs depending on the type of film, and the films adhere to a wider area, making cleaning even more difficult.
【０００９】また半導体素子の製造分野では、同一反応
室で複数種の膜を成膜することは、ほとんどなく、また
基板サイズも８インチ程度と小さいため、比較的容易に
クリーニングすることができる。しかしアクティブマト
リックス型液晶表示素子のＴＦＴでは、複数種の膜を積
層成膜する必要があり、生産性の面からこれを同一反応
室で積層成膜することが要求される。しかも基板サイズ
が、たとえば３６０mm×４５０mmと大きいため、クリー
ニングは、半導体素子の場合にくらべていちじるしく困
難となる。In the field of manufacturing semiconductor devices, a plurality of types of films are rarely formed in the same reaction chamber, and the size of the substrate is as small as about 8 inches, so that cleaning can be performed relatively easily. However, in the TFT of the active matrix type liquid crystal display element, it is necessary to laminate and form plural kinds of films, and from the viewpoint of productivity, it is required to laminate and form these films in the same reaction chamber. Moreover, since the size of the substrate is as large as 360 mm × 450 mm, cleaning becomes extremely difficult as compared with the case of a semiconductor element.
【００１０】さらに上記のようにＮＦ3 などのエッチン
グ性ガスのプラズマ放電により反応室のクリーニングを
おこなうと、弗素（Ｆ）原子が反応室内に残留し、クリ
ーニング終了後、引続きおこなわれる成膜時にそのＦ原
子が膜内に取り込まれ、膜特性を劣化させる。これを防
ぐためには、クリーニング後成膜をおこなう前に、反応
室内の十分に広い範囲を成膜に支障のない材料でコーテ
ィングしておく必要がある。一般にこのコーティング
は、反応室内に成膜ガスを供給し、この成膜ガスのプラ
ズマ放電によりおこなわれる。この方法により反応室内
の十分に広い範囲をコーティングすべく、たとえば放電
電極間隔を広げると、上記クリーニングの場合と同様
に、プラズマ放電が横方向に広がらず、反応室側壁のコ
ーティングが不十分となる。Further, when the reaction chamber is cleaned by plasma discharge of an etching gas such as NF 3 as described above, fluorine (F) atoms remain in the reaction chamber, and after the cleaning is completed, the film is formed during subsequent film formation. F atoms are taken into the film and deteriorate the film characteristics. In order to prevent this, it is necessary to coat a sufficiently wide area in the reaction chamber with a material that does not interfere with film formation after cleaning and before film formation. Generally, this coating is performed by supplying a film forming gas into the reaction chamber and performing plasma discharge of the film forming gas. If the discharge electrode interval is widened in order to coat a sufficiently wide area in the reaction chamber by this method, the plasma discharge does not spread in the lateral direction as in the case of the above cleaning, and the coating on the side wall of the reaction chamber becomes insufficient. .
【００１１】また半導体素子の製造分野では、プラズマ
ＣＶＤにより半導体膜やゲート絶縁膜を成膜することは
なく、ほとんどの場合、層間の絶縁膜や保護膜の成膜に
限られており、Ｆ原子による汚染の影響が軽微である。
また基板サイズも小さいため（８インチ程度）、比較的
容易にコーティングすることができる。しかしアクティ
ブマトリックス型液晶表示素子では、ＴＦＴの特性を左
右する薄膜をプラズマＣＶＤにより成膜するため、汚染
に対する要求が厳しく、また基板サイズも大きいため
（たとえば３６０mm×４５０mm）、コーティングは、半
導体素子の場合にくらべていちじるしく困難となる。Further, in the field of manufacturing semiconductor devices, a semiconductor film or a gate insulating film is not formed by plasma CVD, and in most cases, it is limited to forming an insulating film between layers or a protective film. The impact of pollution due to is slight.
Also, since the substrate size is small (about 8 inches), coating can be performed relatively easily. However, in the active matrix type liquid crystal display element, a thin film that influences the characteristics of the TFT is formed by plasma CVD, so that the requirement for contamination is strict and the size of the substrate is large (for example, 360 mm × 450 mm). It is very difficult compared to the case.
【００１２】この発明は、上記問題点に鑑みてなされた
ものであり、プラズマＣＶＤ装置の反応室のクリーニン
グを反応室内の広い範囲にわたり短時間に十分におこな
うことができるクリーニング方法を得ること、およびク
リーニング後のコーティングを反応室内の広い範囲にわ
たり効率よくおこなうことができるコーティング方法を
得ることを目的とする。The present invention has been made in view of the above problems, and provides a cleaning method capable of sufficiently cleaning a reaction chamber of a plasma CVD apparatus over a wide range in the reaction chamber in a short time, and An object of the present invention is to provide a coating method capable of efficiently performing coating after cleaning over a wide range in a reaction chamber.
【００１３】[0013]
【課題を解決するための手段】プラズマＣＶＤ装置の反
応室内でプラズマ放電により基体に薄膜を成膜する際に
反応室内に付着した薄膜を所定の圧力のエッチング性ガ
スのプラズマ放電により除去するＣＶＤ装置の反応室の
クリーニング方法において、エッチング性ガスのプラズ
マ放電をエッチング性ガスの圧力が異なる複数段階に分
けておこない、この複数段階のエッチング性ガスの圧力
差を０．１Torr以上、４Torr以下とした。When a thin film is formed on a substrate by plasma discharge in a reaction chamber of a plasma CVD device, the thin film deposited in the reaction chamber is removed by plasma discharge of an etching gas having a predetermined pressure. In the method for cleaning a reaction chamber, the plasma discharge of the etching gas was performed in a plurality of stages with different pressures of the etching gas, and the pressure difference of the etching gas in the plurality of stages was set to 0.1 Torr or more and 4 Torr or less.
【００１４】また、プラズマＣＶＤ装置の反応室内でプ
ラズマ放電により基体に薄膜を成膜する際に反応室内に
付着した薄膜をエッチング性ガスのプラズマ放電により
除去するＣＶＤ装置の反応室のクリーニング方法におい
て、エッチング性ガスのプラズマ放電を電極間隔の異な
る複数段階に分けておこない、この複数段階のプラズマ
放電の電極間隔差を３mm以上、４０mm以下とした。Further, in a method for cleaning a reaction chamber of a CVD apparatus, which removes a thin film attached to the reaction chamber by plasma discharge of an etching gas when a thin film is formed on a substrate by plasma discharge in the reaction chamber of the plasma CVD apparatus, The plasma discharge of the etching gas was divided into a plurality of stages having different electrode intervals, and the electrode gap difference of the plasma discharge in the plurality of stages was set to 3 mm or more and 40 mm or less.
【００１５】さらに、プラズマＣＶＤ装置の反応室内で
プラズマ放電により基体に薄膜を成膜する際に反応室内
に付着した薄膜をエッチング性ガスのプラズマ放電によ
りクリーニングしたのち、成膜用ガスのプラズマ放電に
より反応室内を絶縁膜または半導体膜でコーティングす
るＣＶＤ装置の反応室のコーティング方法において、成
膜用ガスのプラズマ放電を成膜用ガスの圧力が異なる複
数段階に分けておこない、この複数段階の成膜用ガスの
圧力差を０．１Torr以上、４Torr以下とした。Further, when a thin film is formed on the substrate by plasma discharge in the reaction chamber of the plasma CVD apparatus, the thin film adhered in the reaction chamber is cleaned by plasma discharge of etching gas and then by plasma discharge of film forming gas. In a coating method of a reaction chamber of a CVD apparatus for coating the reaction chamber with an insulating film or a semiconductor film, plasma discharge of a film forming gas is divided into a plurality of steps with different pressures of the film forming gas, and the film formation of the plurality of steps is performed. The pressure difference of the working gas was set to 0.1 Torr or more and 4 Torr or less.
【００１６】さらにまた、プラズマＣＶＤ装置の反応室
内でプラズマ放電により基体に薄膜を成膜する際に反応
室内に付着した薄膜をエッチング性ガスのプラズマ放電
によりクリーニングしたのち、成膜用ガスのプラズマ放
電により反応室内を絶縁膜または半導体膜でコーティン
グするＣＶＤ装置の反応室のコーティング方法におい
て、成膜用ガスのプラズマ放電を電極間隔の異なる複数
段階に分けておこない、この複数段階のプラズマ放電の
電極間隔差を３mm以上、４０mm以下とした。Furthermore, when a thin film is formed on the substrate by plasma discharge in the reaction chamber of the plasma CVD apparatus, the thin film deposited in the reaction chamber is cleaned by plasma discharge of etching gas, and then plasma discharge of film forming gas is performed. In the method for coating a reaction chamber of a CVD apparatus in which the reaction chamber is coated with an insulating film or a semiconductor film by the method, plasma discharge of a film-forming gas is performed in a plurality of steps with different electrode intervals, The difference is 3 mm or more and 40 mm or less.
【００１７】[0017]
【作用】上記のように、エッチング性ガスのプラズマ放
電をエッチング性ガスの圧力が異なる複数段階に分けて
おこない、この複数段階のエッチング性ガスの圧力差を
０．１Torr以上、４Torr以下とするか、あるいはエッチ
ング性ガスのプラズマ放電を電極間隔の異なる複数段階
に分けておこない、この複数段階のプラズマ放電の電極
間隔差を３mm以上、４０mm以下とすると、そのエッチン
グ性ガスの圧力あるいは電極間隔の相違により、プラズ
マ放電の広がり方が変化し、反応室内の広い範囲に付着
する膜を短時間に効率よく除去することができる。As described above, the plasma discharge of the etching gas is divided into a plurality of steps with different pressures of the etching gas, and the pressure difference of the etching gas in the plurality of steps is set to 0.1 Torr or more and 4 Torr or less. Alternatively, when the plasma discharge of the etching gas is divided into a plurality of steps having different electrode intervals, and the electrode interval difference of the plasma discharge in the plurality of steps is set to 3 mm or more and 40 mm or less, the pressure of the etching gas or the electrode interval difference. As a result, the manner in which the plasma discharge spreads changes, and it is possible to efficiently remove the film adhering to a wide area within the reaction chamber in a short time.
【００１８】また、成膜用ガスのプラズマ放電を成膜用
ガスの圧力が異なる複数段階に分けておこない、この複
数段階の成膜用ガスの圧力差を０．１Torr以上、４Torr
以下とするか、あるいは成膜用ガスのプラズマ放電を電
極間隔の異なる複数段階に分けておこない、この複数段
階のプラズマ放電の電極間隔差を３mm以上、４０mm以下
とすると、その成膜用ガスの圧力あるいは電極間隔の相
違により、プラズマ放電の広がり方が変化し、反応室内
の広い範囲に効率よくコーティングすることができる。Further, the plasma discharge of the film forming gas is divided into a plurality of steps in which the pressure of the film forming gas is different, and the pressure difference of the film forming gas in the plurality of steps is 0.1 Torr or more and 4 Torr.
If the following is performed or the plasma discharge of the film forming gas is divided into a plurality of steps with different electrode intervals and the electrode interval difference of the plurality of steps of plasma discharge is 3 mm or more and 40 mm or less, the film forming gas The way the plasma discharge spreads changes depending on the pressure or the gap between the electrodes, and it is possible to efficiently coat a wide area in the reaction chamber.
【００１９】[0019]
【実施例】以下、図面を参照してこの発明を実施例に基
づいて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described based on embodiments with reference to the drawings.
【００２０】はじめに図４に示したａ−Ｓｉ系のＴＦＴ
の製造方法について説明する。図３（ａ）に示すよう
に、まずガラス絶縁基板１の一主面上にスパッター法に
よりＭｏ−Ｔａからなる金属膜を成膜し、フォトリソグ
ラフィ法により所定形状のゲート電極２を形成する。つ
ぎにこのゲート電極２の形成されたガラス絶縁基板１を
４００℃に加熱し、常圧熱ＣＶＤ法により、同（ｂ）に
示すように、上記ゲート電極２を覆うようにガラス絶縁
基板１上に膜厚０．３μm のＳｉＯ2 膜からなるゲート
絶縁膜３を形成する。First, the a-Si type TFT shown in FIG.
The manufacturing method of will be described. As shown in FIG. 3A, first, a metal film made of Mo-Ta is formed on one main surface of the glass insulating substrate 1 by a sputtering method, and a gate electrode 2 having a predetermined shape is formed by a photolithography method. Next, the glass insulating substrate 1 on which the gate electrode 2 is formed is heated to 400 ° C., and the glass insulating substrate 1 is covered by the atmospheric pressure CVD method so as to cover the gate electrode 2 as shown in (b). Then, a gate insulating film 3 made of a SiO 2 film having a film thickness of 0.3 μm is formed.
【００２１】つぎに後述する枚葉式プラズマＣＶＤ装置
により、上記ゲート電極２およびゲート絶縁膜３の形成
されたガラス絶縁基板１を３５０℃に加熱して、同一反
応室で、同（ｃ）に示すように、ゲート絶縁膜３上に順
次膜厚０．０５μm のＳｉＮx 膜２０、膜厚０．０５μ
m のａ−Ｓｉ膜２１、膜厚０．３μm のＳｉＮx 膜２２
を積層成膜する。Next, the glass insulating substrate 1 having the gate electrode 2 and the gate insulating film 3 formed thereon is heated to 350 ° C. by a single-wafer plasma CVD apparatus described later, and the same (c) is obtained in the same reaction chamber. As shown, the SiN x film 20 having a thickness of 0.05 μm and the thickness of 0.05 μm are sequentially formed on the gate insulating film 3.
a-Si film 21 of m and SiN x film 22 of 0.3 μm in thickness
To form a laminated film.
【００２２】そしてフォトリソグラフィ法により、上記
ＳｉＮx 膜２２のゲート電極２に対応する位置に所定パ
ターンのレジストを形成し、弗化水素酸（ＨＦ）を主成
分とするエッチング溶液により加工して、同（ｄ）に示
すように、チャネル保護膜６を形成する。Then, a resist having a predetermined pattern is formed on the SiN x film 22 at a position corresponding to the gate electrode 2 by photolithography, and processed by an etching solution containing hydrofluoric acid (HF) as a main component, As shown in (d), the channel protection film 6 is formed.
【００２３】つぎにプラズマＣＶＤ装置により、同
（ｅ）に示すように、上記チャネル保護膜６などの形成
されたガラス絶縁基板１上にＰドープａ−Ｓｉ膜２３を
成膜する。そしてフォトリソグラフィ法により、このＰ
ドープａ−Ｓｉ膜２３、その下層のａ−Ｓｉ膜２１およ
びＳｉＮx 膜２０を、同（ｆ）に示すように、所定形状
の低抵抗半導体膜７、半導体膜５およびＳｉＮx 膜４に
加工して、チャネル領域、ソース領域およびドレイン領
域を得る。さらにスパッター法によりＩＴＯからなる透
明導電膜を成膜し、この透明導電膜をフォトリソグラフ
ィ法により加工して、上記フォトリソグラフィ法により
露出したゲート絶縁膜３上の所定位置に画素電極１１を
形成する。Next, as shown in FIG. 3E, a P-doped a-Si film 23 is formed on the glass insulating substrate 1 on which the channel protective film 6 and the like have been formed by a plasma CVD apparatus. Then, by photolithography, this P
The doped a-Si film 23, the underlying a-Si film 21 and the SiN x film 20 are processed into a low resistance semiconductor film 7, a semiconductor film 5 and a SiN x film 4 having a predetermined shape as shown in (f). Then, a channel region, a source region and a drain region are obtained. Further, a transparent conductive film made of ITO is formed by a sputtering method, this transparent conductive film is processed by a photolithography method, and a pixel electrode 11 is formed at a predetermined position on the gate insulating film 3 exposed by the photolithography method. .
【００２４】つぎに上記画素電極１１などの形成された
ガラス絶縁基板１上に、スパッター法によりＣr または
Ａl などからなる金属膜を成膜する。そしてこの金属膜
をフォトリソグラフィ法により加工して、同（ｇ）に示
すように、ソース領域に画素電極１１に接続されたソー
ス電極８を形成するとともに、ドレイン領域にドレイン
電極９を形成する。その後、上記ソース電極８、ドレイ
ン電極９などの形成されたガラス絶縁基板１上にプラズ
マＣＶＤ法により膜厚０．３μm のＳｉＮx 膜を成膜
し、このＳｉＮx 膜をフォトリソグラフィ法により加工
して、同（ｈ）に示すように、ソース電極８、ドレイン
電極９およびチャネル保護膜６を覆う絶縁保護膜１０を
形成する。Next, a metal film made of Cr or Al is formed on the glass insulating substrate 1 on which the pixel electrodes 11 and the like are formed by a sputtering method. Then, this metal film is processed by the photolithography method to form the source electrode 8 connected to the pixel electrode 11 in the source region and the drain electrode 9 in the drain region as shown in (g). After that, a SiN x film having a film thickness of 0.3 μm is formed on the glass insulating substrate 1 on which the source electrode 8 and the drain electrode 9 are formed by the plasma CVD method, and the SiN x film is processed by the photolithography method. Then, as shown in (h), an insulating protective film 10 covering the source electrode 8, the drain electrode 9 and the channel protective film 6 is formed.
【００２５】図１に上記ゲート絶縁膜上のＳｉＮx 膜４
を形成するためのＳｉＮx 膜２０、半導体膜５を形成す
るためのａ−Ｓｉ膜２１、チャネル保護膜６を形成する
ためのＳｉＮx 膜２２の成膜に用いられる枚葉式プラズ
マＣＶＤ装置の一例を示す。この枚葉式プラズマＣＶＤ
装置は、中央にガラス絶縁基板を搬送する搬送機構が設
けられた共通室２５を備え、この共通室２５を取囲むよ
うに、その周りに４つの成膜をおこなう反応室２６〜２
９と１つの加熱室３０と２つの搬出入室３１，３２とが
配置されたている。FIG. 1 shows the SiN x film 4 on the gate insulating film.
Of the single-wafer plasma CVD apparatus used for forming the SiN x film 20 for forming the film, the a-Si film 21 for forming the semiconductor film 5, and the SiN x film 22 for forming the channel protection film 6. An example is shown. This single wafer plasma CVD
The apparatus includes a common chamber 25 provided with a transport mechanism for transporting a glass insulating substrate in the center, and four reaction chambers 26 to 2 for surrounding four of the common chambers 25 so as to surround the common chamber 25.
9 and one heating chamber 30 and two loading / unloading chambers 31 and 32 are arranged.
【００２６】その各反応室２６〜２９内には、図２に示
すように、高周波電源３４に接続された高周波電極３５
および接地電極３６が対向して配置されている。この接
地電極３６は、昇降装置３７により駆動され、高周波電
極３５との間隔を任意に変えることができるようになっ
ている。なお、成膜に供せられるガラス絶縁基板１は、
この接地電極３６の高周波電極３５との対向面に固定さ
れる。またこの接地電極３６には、固定されたガラス絶
縁基板１を所定温度に加熱するヒーター３８が設けられ
ている。また各反応室２６〜２９には、シラン（ＳｉＨ
4 ）、水素（Ｈ2 ）、アンモニヤガス（ＮＨ3 ）、窒素
（Ｎ2 ）、フォスフィン（ＰＨ3 ）、弗化窒素（Ｎ
Ｈ3 ）、アルゴン（Ａr ）などの成膜またはクリーニン
グ用のエッチング性ガスを供給するガス供給装置３９、
および反応室２６〜２９内を排気するためのドライポン
プなどからなる排気装置４０が付設されている。一方、
共通室２５、加熱室３０および搬出入室３１，３２に
は、それぞれＮ2 ガスを供給するガス供給装置および排
気装置が付設されている。In each of the reaction chambers 26 to 29, as shown in FIG. 2, a high frequency electrode 35 connected to a high frequency power source 34.
And the ground electrode 36 are arranged so as to face each other. The ground electrode 36 is driven by an elevating device 37 so that the space between the ground electrode 36 and the high frequency electrode 35 can be arbitrarily changed. The glass insulating substrate 1 used for film formation is
The ground electrode 36 is fixed to the surface facing the high frequency electrode 35. Further, the ground electrode 36 is provided with a heater 38 for heating the fixed glass insulating substrate 1 to a predetermined temperature. In addition, silane (SiH
4 ), hydrogen (H 2 ), ammonia gas (NH 3 ), nitrogen (N 2 ), phosphine (PH 3 ), nitrogen fluoride (N
H 3 ), a gas supply device 39 for supplying an etching gas such as argon (Ar) for film formation or cleaning,
An exhaust device 40 including a dry pump for exhausting the reaction chambers 26 to 29 is additionally provided. on the other hand,
The common chamber 25, the heating chamber 30, and the carry-in / out chambers 31 and 32 are provided with a gas supply device and an exhaust device for supplying N 2 gas, respectively.
【００２７】この枚葉式プラズマＣＶＤ装置による上記
ゲート絶縁膜上のＳｉＮx 膜４を形成するためのＳｉＮ
x 膜２０、半導体膜５を形成するためのａ−Ｓｉ膜２
１、チャネル保護膜６を形成するためのＳｉＮx 膜２２
の積層成膜は、ガラス絶縁基板１をいずれか一方の搬出
入室３１または３２に搬入し、共通室２５を経て加熱室
３０に搬入して加熱する。約３０分加熱したのち、再び
共通室２５を経てたとえば反応室２６に搬送する。そし
てこの反応室２６の接地電極３６上でガラス絶縁基板を
３３０℃に加熱して、順次膜厚０．０５μm のＳｉＮx
膜および膜厚０．０５μm のａ−Ｓｉ膜、膜厚０．３μ
m のＳｉＮx 膜を積層成膜する。つぎにこのＳｉＮx 膜
およびａ−Ｓｉ膜の積層成膜されたガラス絶縁基板１
を、共通室２５を経て、いずれか一方の搬出入室３１ま
たは３２に搬出することによりおこなわれる。SiN for forming the SiN x film 4 on the gate insulating film by the single wafer plasma CVD apparatus
a-Si film 2 for forming the x film 20 and the semiconductor film 5
1. SiN x film 22 for forming the channel protection film 6
In the laminated film formation, the glass insulating substrate 1 is loaded into one of the loading / unloading chambers 31 and 32, and is loaded into the heating chamber 30 via the common chamber 25 to be heated. After heating for about 30 minutes, it is conveyed again to the reaction chamber 26 via the common chamber 25. Then, the glass insulating substrate was heated to 330 ° C. on the ground electrode 36 of the reaction chamber 26, and SiN x having a film thickness of 0.05 μm was sequentially formed.
Film and a-Si film with a thickness of 0.05 μm, film thickness of 0.3 μm
A mN SiN x film is formed in a laminated manner. Next, the glass insulating substrate 1 in which the SiN x film and the a-Si film are laminated
Through the common chamber 25 to either one of the loading / unloading chambers 31 or 32.
【００２８】なお、この枚葉式プラズマＣＶＤ装置で
は、上記反応室２６以外の反応室２７〜２９も、同様に
ＳｉＮx 膜およびａ−Ｓｉ膜の積層成膜に使用され、４
つの反応室２６〜２９において、並列的にガラス絶縁基
板にＳｉＮx 膜およびａ−Ｓｉ膜を積層成膜する。In the single-wafer plasma CVD apparatus, the reaction chambers 27 to 29 other than the reaction chamber 26 are also used for stacking SiN x films and a-Si films in the same manner.
In one of the reaction chambers 26 to 29, a SiNx film and an a-Si film are laminated in parallel on a glass insulating substrate.
【００２９】この枚葉式プラズマＣＶＤ装置では、各反
応室２６〜２９において、たとえば６枚のガラス絶縁基
板を連続的に成膜したのちにクリーニングがおこなわれ
る。このクリーニングは、それぞれ反応室２６〜２９か
ら成膜を終了したガラス絶縁基板を搬出したのち、ガス
供給装置３８からＮＦ3 、Ａｒなどのエッチング性ガス
を供給し、高周波電極３５と対向する接地電極３６との
間にプラズマ放電を発生させて、反応室２６〜２９内に
付着したＳｉＮx 膜やａ−Ｓｉ膜などの薄膜をエッチン
グすることによりおこなわれる。上記エッチング性ガス
として導入されるＡr は、プラズマ放電を安定化し、プ
ラズマ放電の電子密度を高めて、ＮＦ3の分解効率を向
上させる。In this single-wafer plasma CVD apparatus, in each of the reaction chambers 26 to 29, for example, six glass insulating substrates are continuously formed and then cleaned. In this cleaning, the glass insulating substrate on which the film formation is completed is carried out from each of the reaction chambers 26 to 29, and then an etching gas such as NF 3 or Ar is supplied from the gas supply device 38 to the ground electrode facing the high frequency electrode 35. A plasma discharge is generated between the reaction chambers 26 and 36 and the thin films such as the SiN x film and the a-Si film attached in the reaction chambers 26 to 29 are etched. Ar introduced as the etching gas stabilizes the plasma discharge, increases the electron density of the plasma discharge, and improves the decomposition efficiency of NF 3 .
【００３０】ついで上記クリーニングされた反応室２６
〜２９内に成膜ガスを供給し、高周波電極３５と対向す
る接地電極３６との間にプラズマ放電を発生させて、反
応室２６〜２９の内壁などにＳｉＮx 膜またはａ−Ｓｉ
膜などの絶縁膜または半導体膜をコーティングする。Then, the cleaned reaction chamber 26
~ 29 to supply a film forming gas to generate a plasma discharge between the high frequency electrode 35 and the ground electrode 36 facing the high frequency electrode 35, and the SiN x film or the a-Si film on the inner walls of the reaction chambers 26 to 29.
An insulating film such as a film or a semiconductor film is coated.
【００３１】なお、上記４つの反応室２６〜２９のクリ
ーニングおよびコーティングは、所定枚数の成膜がおこ
なわれた反応室について選択的におこなわれ、複数の反
応室を同時にクリーニングあるいはコーティングするこ
ともある。The cleaning and coating of the four reaction chambers 26 to 29 are selectively performed on the reaction chambers in which a predetermined number of films have been formed, and the plurality of reaction chambers may be simultaneously cleaned or coated. .
【００３２】以下、上述した各反応室のクリーニング方
法およびコーティング方法について詳細に説明する。Hereinafter, the cleaning method and the coating method for the above-mentioned reaction chambers will be described in detail.
【００３３】クリーニング方法−その１．反応室から成
膜を終了したガラス絶縁基板を搬出したのち、表１に示
すように２段階に分けてクリーニングをおこなう。Cleaning Method-Part 1. After the glass insulating substrate on which film formation has been completed is carried out from the reaction chamber, as shown in Table 1, cleaning is performed in two stages.
【表１】 すなわち、この例では、昇降装置３７により接地電極３
６を駆動して、高周波電極３５と接地電極３６との間隔
を３５mmと、広い間隔に設定する。そしてガス供給装置
３９から反応室にＮＦ3 を５００sccm、Ａｒを１００sc
cmの流量で供給して、反応室内のガス圧力を１．０Torr
にし、高周波電極３５に１５００Ｗの高周波電力を供給
して、電極３５，３６間にエッチング性ガスのプラズマ
放電を発生させて、第１段階のクリーニングをおこな
う。ついでガス供給装置３９から反応室に同じくＮＦ3
を５００sccm、Ａｒを１００sccmの流量で供給して、反
応室内のガス圧力を０．１Torrにし、高周波電極３５に
１５００Ｗの高周波パワーを供給して、電極３５，３６
間にエッチング性ガスのプラズマ放電を発生させ、第２
段階のクリーニングをおこなう。[Table 1] That is, in this example, the ground electrode 3 is moved by the lifting device 37.
6 is driven to set the distance between the high frequency electrode 35 and the ground electrode 36 to a wide distance of 35 mm. Then, 500 sccm of NF 3 and 100 sc of Ar are fed into the reaction chamber from the gas supply device 39.
The gas pressure in the reaction chamber is 1.0 Torr by supplying at a flow rate of cm.
Then, high-frequency power of 1500 W is supplied to the high-frequency electrode 35 to generate plasma discharge of the etching gas between the electrodes 35 and 36, and the first stage cleaning is performed. Then, from the gas supply device 39 to the reaction chamber, NF 3 was also added.
Is supplied at a flow rate of 500 sccm and Ar is supplied at a flow rate of 100 sccm, the gas pressure in the reaction chamber is set to 0.1 Torr, and high frequency power of 1500 W is supplied to the high frequency electrode 35 to supply the electrodes 35, 36.
A plasma discharge of an etching gas is generated between the second
Perform stage cleaning.
【００３４】このように反応室のクリーニングを、ガス
圧力が相対的に高い圧力と低い圧力との２段階に分けて
おこなうと、相対的に高い圧力でおこなうときは、その
高いガス圧力によりプラズマ放電は、電極３５，３６の
中央部に寄り、主として電極３５，３６に付着した膜を
効率よく除去する。これに対し、相対的に低い圧力でお
こなうときは、その低いガス圧力によりプラズマ放電が
広がり、反応室側壁に付着した膜を効率よく除去する。
その結果、このようにエッチング性ガス圧力の異なる２
段階のクリーニングをおこなうと、反応室内の広い範囲
に付着したＳｉＮx 膜やａ−Ｓi 膜などの薄膜を短時間
に効率よく除去することができる。As described above, when the cleaning of the reaction chamber is carried out in two steps, that is, the gas pressure is relatively high and the gas pressure is low, when the gas pressure is relatively high, the plasma discharge is caused by the high gas pressure. Is closer to the central portions of the electrodes 35 and 36, and mainly efficiently removes the film attached to the electrodes 35 and 36. On the other hand, when the pressure is relatively low, the plasma discharge is spread by the low gas pressure, and the film adhered to the side wall of the reaction chamber is efficiently removed.
As a result, there are 2
By performing the step cleaning, thin films such as SiN x film and a-Si film attached to a wide area in the reaction chamber can be efficiently removed in a short time.
【００３５】なお、上記実施例では、相対的に高い圧力
を１．０Torr、低い圧力を０．１Torrとしたが、このク
リーニングするときのエッチング性ガスの圧力差は、
０．３Torr以上、２Torr以下の範囲で最も良好な結果が
得られるまた、上記実施例では、ガス圧力の異なる２段
階に分けてクリーニングする場合について説明したが、
クリーニングをガス圧力の異なる２段階以上に分けてお
こなうことは任意である。In the above embodiment, the relatively high pressure was 1.0 Torr and the low pressure was 0.1 Torr. However, the pressure difference of the etching gas during the cleaning is
The best result can be obtained in the range of 0.3 Torr or more and 2 Torr or less. Further, in the above-mentioned embodiment, the case of performing cleaning in two stages with different gas pressures has been described.
It is optional to carry out the cleaning in two or more stages with different gas pressures.
【００３６】なおまた、上記反応室のクリーニングは、
相対的に高い圧力のときも、また相対的に低い圧力のと
きも、できるだけ電極間隔を広げてプラズマ放電を発生
させることにより、反応室内の広い範囲をクリーニング
することができる。またこのような条件の下で、エッチ
ング性ガスの圧力や電極間隔などを適宜変え、プラズマ
放電の広がりを調整してクリーニングすることは任意で
ある。Furthermore, the cleaning of the reaction chamber is
At a relatively high pressure or a relatively low pressure, by widening the electrode interval as much as possible to generate plasma discharge, it is possible to clean a wide area in the reaction chamber. Further, under such conditions, it is optional to appropriately change the pressure of the etching gas, the electrode interval, etc. to adjust the spread of plasma discharge and perform cleaning.
【００３７】クリーニング方法−その２．反応室から成
膜を終了したガラス絶縁基板を搬出したのち、表２に示
すように２段階に分けてクリーニングをおこなう。Cleaning Method-Part 2. After the glass insulating substrate on which film formation has been completed is carried out from the reaction chamber, cleaning is performed in two stages as shown in Table 2.
【表２】 すなわち、この例では、ガス供給装置３９から反応室に
ＮＦ3 を５００sccm、Ａｒを１００sccmの流量で供給し
て、反応室内のガス圧力を２．０Torrにする。そして昇
降装置３７により接地電極３６を駆動して、高周波電極
３５と接地電極３６との間隔を４０mmに設定し、高周波
電極３５に１５００Ｗの高周波パワーを供給して、電極
３５，３６間にエッチング性ガスのプラズマ放電を発生
させて、第１段階のクリーニングをおこなう。ついで同
じガス圧力で高周波電極３５と接地電極３６との間隔を
２０mmに設定し、高周波電極３５に同じく１５００Ｗの
高周波パワーを供給して、電極３５，３６間にエッチン
グ性ガスのプラズマ放電を発生させ、第２段階のクリー
ニングをおこなう。[Table 2] That is, in this example, NF 3 is supplied from the gas supply device 39 to the reaction chamber at a flow rate of 500 sccm and Ar is supplied at a flow rate of 100 sccm, and the gas pressure in the reaction chamber is set to 2.0 Torr. Then, the grounding electrode 36 is driven by the elevating device 37 to set the distance between the high-frequency electrode 35 and the grounding electrode 36 to 40 mm, and high-frequency power of 1500 W is supplied to the high-frequency electrode 35 to etch the electrodes 35, 36. A first-stage cleaning is performed by generating plasma discharge of gas. Then, with the same gas pressure, the gap between the high-frequency electrode 35 and the ground electrode 36 was set to 20 mm, and the same high-frequency power of 1500 W was supplied to the high-frequency electrode 35 to generate plasma discharge of the etching gas between the electrodes 35 and 36. , Perform the second stage cleaning.
【００３８】このように反応室のクリーニングを、相対
的に電極間隔が広い場合と、狭い場合との２段階に分け
ておこなうと、相対的に電極間隔が広い場合は、プラズ
マ放電が電極３５，３６の中央部に寄り、主として電極
３５，３６に付着した膜を効率よく除去する。これに対
し、相対的に電極間隔が狭い場合は、プラズマ放電が広
がり、反応室側壁などに付着した膜を効率よく除去す
る。その結果、このように電極間隔を異なる２段階に分
けてクリーニングすると、反応室内の広い範囲に付着し
たＳｉＮx 膜やａ−Ｓi 膜などの薄膜を短時間に効率よ
く除去することができる。As described above, when the cleaning of the reaction chamber is performed in two steps, that is, when the electrode spacing is relatively wide and when it is relatively narrow, when the electrode spacing is relatively wide, plasma discharge causes the electrodes 35, The film mainly attached to the electrodes 35 and 36 near the center of 36 is efficiently removed. On the other hand, when the electrode interval is relatively narrow, the plasma discharge spreads and the film adhering to the side wall of the reaction chamber is efficiently removed. As a result, when the cleaning is performed by dividing the electrode interval into two different steps, it is possible to efficiently remove the thin films such as the SiN x film and the a-Si film attached to a wide range in the reaction chamber in a short time.
【００３９】なお、上記実施例では、電極間隔を広い場
合４０mm、狭い場合２０mmとして、２段階に分けてクリ
ーニングしたが、このクリーニングするときの電極間隔
の差は、５mm以上、３５mm以下の範囲で最も良好な結果
が得られる。In the above embodiment, the electrode spacing is 40 mm when it is wide and 20 mm when it is narrow, and cleaning is performed in two steps. The difference in the electrode spacing at the time of cleaning is in the range of 5 mm or more and 35 mm or less. The best results are obtained.
【００４０】また、上記実施例では、電極間隔の異なる
２段階に分けてクリーニングする場合について説明した
が、電極間隔の異なる２段階以上に分けておこなうこと
は任意である。Further, in the above-mentioned embodiment, the case where the cleaning is performed in two steps with different electrode intervals has been described, but it is optional to perform the cleaning in two steps or more with different electrode intervals.
【００４１】コーティング方法−その１．クリーニング
終了後、表３に示すように、２段階に分けてコーティン
グをおこなう。Coating Method-Part 1. After completion of cleaning, as shown in Table 3, coating is performed in two stages.
【表３】 すなわち、昇降装置３７により接地電極３６を駆動し
て、高周波電極３５と接地電極３６との間隔を３５mm
と、広い間隔に設定する。そしてガス供給装置３９から
反応室にＳｉＨ4 を４００sccm、ＮＨ3 を２０００scc
m、Ｎ2 を３０００sccmの流量で供給して、反応室内の
ガス圧力を２．０Torrにし、高周波電極３５に１５００
Ｗの高周波パワーを供給して、電極３５，３６間に成膜
用ガスのプラズマ放電を発生させて、第１段階のコーテ
ィングをおこなう。ついでガス供給装置３９から反応室
に同じくＳｉＨ4 を４００sccm、ＮＨ3 を２０００scc
m、Ｎ2 を３０００sccmの流量で供給して、反応室内の
ガス圧力を０．５Torrにし、高周波電極３５に１５００
Ｗの高周波パワーを供給して、電極３５，３６間に成膜
用ガスのプラズマ放電を発生させ、第２段階のコーティ
ングをおこなう。[Table 3] That is, the grounding electrode 36 is driven by the lifting device 37 so that the space between the high frequency electrode 35 and the grounding electrode 36 is 35 mm.
And set a wide interval. Then, 400 sccm of SiH 4 and 2000 scc of NH 3 are fed into the reaction chamber from the gas supply device 39.
By supplying m and N 2 at a flow rate of 3000 sccm, the gas pressure in the reaction chamber is set to 2.0 Torr, and the high frequency electrode 35 is set to 1500
The high frequency power of W is supplied to generate plasma discharge of the film forming gas between the electrodes 35 and 36, and the first stage coating is performed. Then, 400 sccm of SiH 4 and 2000 scc of NH 3 are fed into the reaction chamber from the gas supply device 39.
By supplying m and N 2 at a flow rate of 3000 sccm, the gas pressure in the reaction chamber is set to 0.5 Torr, and the high frequency electrode 35 is set to 1500
The high frequency power of W is supplied to generate plasma discharge of the film forming gas between the electrodes 35 and 36, and the second stage coating is performed.
【００４２】このように反応室のコーティングを、ガス
圧力を相対的に高い圧力と低い圧力との２段階に分けて
おこなうと、相対的に高い圧力でおこなうときは、その
高いガス圧力によりプラズマ放電は、電極３５，３６の
中央部に寄り、主として電極３５，３６を効率よく成膜
する。一方、相対的に低い圧力でおこなうときは、その
低いガス圧力によりプラズマ放電が広がり、反応室側壁
などを効率よく成膜する。その結果、このように成膜用
ガス圧力の異なる２段階でコーティングをおこなうと、
反応室内の広い範囲をＳｉＮx 膜でコーティングするこ
とができる。When the coating of the reaction chamber is performed by dividing the gas pressure into two steps, that is, a relatively high pressure and a low pressure, as described above, when the gas pressure is relatively high, the plasma discharge is caused by the high gas pressure. Is closer to the center of the electrodes 35 and 36, and mainly the electrodes 35 and 36 are efficiently formed. On the other hand, when the pressure is relatively low, the low gas pressure causes the plasma discharge to spread, and the side wall of the reaction chamber and the like can be efficiently formed. As a result, when coating is performed in two stages with different film forming gas pressures,
A large area in the reaction chamber can be coated with a SiN x film.
【００４３】なお、上記実施例では、相対的に高い圧力
を２．０Torr、低い圧力を０．５Torrとしたが、このコ
ーティングするときの成膜用ガスの圧力差は、０．３To
rr以上、２Torr以下の範囲で最も良好な結果が得られ
る。In the above example, the relatively high pressure was 2.0 Torr and the relatively low pressure was 0.5 Torr. However, the pressure difference of the film forming gas at the time of coating is 0.3 Torr.
The best result is obtained in the range of rr or more and 2 Torr or less.
【００４４】また、上記実施例では、２段階に分けてコ
ーティングする場合について説明したが、ガス圧力の異
なる２段階以上に分けておこなうことは任意である。Further, in the above-mentioned embodiment, the case where the coating is performed in two stages has been described, but it is optional to perform the coating in two or more stages with different gas pressures.
【００４５】なおまた、上記反応室のコーティングは、
相対的に高い圧力のときも、相対的に低い圧力のとき
も、できるだけ電極間隔を広げてプラズマ放電を発生さ
せることにより、反応室内の広い範囲をコーティングす
ることができる。またこのような条件の下で、成膜用ガ
スの圧力や電極間隔などを適宜変え、プラズマ放電の広
がりを調整してコーティングすることは任意である。Furthermore, the coating of the reaction chamber is
Regardless of whether the pressure is relatively high or relatively low, it is possible to coat a wide area in the reaction chamber by generating a plasma discharge by widening the electrode interval as much as possible. In addition, under such conditions, it is optional to change the pressure of the film forming gas, the electrode interval, etc. to adjust the spread of plasma discharge and perform coating.
【００４６】なお、上記実施例では、ＳｉＮx 膜からな
る絶縁膜をコーティングする場合について説明したが、
たとえばａ−Ｓｉ膜からなる半導体膜も同様にコーティ
ングすることができる。In the above embodiment, the case where the insulating film made of the SiN x film is coated has been described.
For example, a semiconductor film made of an a-Si film can be similarly coated.
【００４７】コーティング方法−その２．クリーニング
終了後、表４に示すように、２段階に分けてコーティン
グをおこなう。Coating Method-Part 2. After the cleaning is completed, as shown in Table 4, coating is performed in two stages.
【表４】 すなわち、この例では、ガス供給装置３９から反応室に
ＳｉＨ4 を４００sccm、ＮＨ3 を２０００sccm、Ｎ2 を
３０００sccmの流量で供給して、反応室内のガス圧力を
０８０Torrにする。そして昇降装置３７により接地電極
３６を駆動して、高周波電極３５と接地電極３６との間
隔を４０mmに設定し、高周波電極３５に１５００Ｗの高
周波パワーを供給して、電極３５，３６間に成膜用ガス
のプラズマ放電を発生させ、第１段階のクリーニングを
おこなう。ついで同じガス圧力で、高周波電極３５と接
地電極３６との間隔を２０mmに設定し、高周波電極３５
に同じく１５００Ｗの高周波パワーを供給して、電極３
５，３６間に成膜用ガスのプラズマ放電を発生させ、第
２段階のクリーニングをおこなう。[Table 4] That is, in this example, SiH 4 is supplied from the gas supply device 39 to the reaction chamber at a flow rate of 400 sccm, NH 3 is supplied at a flow rate of 2000 sccm, and N 2 is supplied at a flow rate of 3000 sccm to set the gas pressure in the reaction chamber to 080 Torr. Then, the elevating device 37 drives the ground electrode 36 to set the distance between the high frequency electrode 35 and the ground electrode 36 to 40 mm, and to supply high frequency power of 1500 W to the high frequency electrode 35 to form a film between the electrodes 35 and 36. Plasma discharge of the working gas is generated to perform the first-stage cleaning. Then, with the same gas pressure, the gap between the high frequency electrode 35 and the ground electrode 36 is set to 20 mm, and the high frequency electrode 35
Similarly, the high frequency power of 1500 W is supplied to the electrode 3
Plasma discharge of the film-forming gas is generated between 5 and 36 to perform the second-stage cleaning.
【００４８】このように反応室のコーティングを、相対
的に電極間隔が広い場合と、狭い場合との２段階に分け
ておこなうと、相対的に電極間隔が広い場合は、プラズ
マ放電が電極３５，３６の中央部に寄り、主として電極
３５，３６を効率よく成膜する。これに対し、相対的に
電極間隔が狭い場合は、プラズマ放電が広がり、反応室
側壁などを効率よく成膜する。その結果、このように電
極間隔を異なる２段階に分けてコーティングすると、反
応室内の広い範囲にＳｉＮx 膜からなる薄膜を短時間に
効率よくコーティングすることができる。Thus, when the coating of the reaction chamber is divided into two steps, that is, the case where the electrode spacing is relatively wide and the case where the electrode spacing is relatively narrow. The electrodes 35 and 36 are mainly formed efficiently toward the central portion of 36. On the other hand, when the electrode interval is relatively narrow, plasma discharge spreads and the side wall of the reaction chamber and the like are efficiently formed. As a result, when the electrode spacing is divided into two stages and thus coated, a thin film made of a SiN x film can be efficiently coated in a wide range in the reaction chamber in a short time.
【００４９】なお、上記実施例では、電極間隔を広い場
合４０mm、狭い場合２０mmとして、２段階に分けてコー
ティングしたが、このコーティングするときの電極間隔
の差は、５mm以上、３５mm以下の範囲で最も良好な結果
が得られる。In the above embodiment, the electrode spacing is 40 mm wide and 20 mm narrow, and the coating is performed in two stages. The difference in the electrode spacing when coating is in the range of 5 mm or more and 35 mm or less. The best results are obtained.
【００５０】また、上記実施例では、電極間隔の異なる
２段階に分けてコーティングする場合について説明した
が、コーティングを電極間隔の異なる２段階以上に分け
ておこなうことは任意である。Further, in the above embodiment, the case where the coating is carried out in two steps with different electrode intervals has been described, but it is optional to carry out the coating in two or more steps with different electrode intervals.
【００５１】なお、上記実施例では、ＳｉＮx 膜からな
る絶縁膜をコーティングする場合について説明したが、
たとえばａ−Ｓｉ膜からなる半導体膜も同様にコーティ
ングすることができる。In the above embodiment, the case where the insulating film made of the SiN x film is coated has been described.
For example, a semiconductor film made of an a-Si film can be similarly coated.
【００５２】なお、上記実施例では、アクティブマトリ
ックス型液晶表示素子のスイッチング素子として用いら
れる薄膜トランジスタの製造に用いられるＣＶＤ装置の
反応室のクリーニングおよびコーティングについて説明
したが、この発明は、ａ−Ｓｉ系の密着センサーの薄膜
形成にに用いられるＣＶＤ装置の反応室のクリーニング
およびコーティングにも適用可能である。In the above embodiment, the cleaning and coating of the reaction chamber of the CVD apparatus used for manufacturing the thin film transistor used as the switching element of the active matrix type liquid crystal display element has been described. It is also applicable to the cleaning and coating of the reaction chamber of the CVD device used for forming the thin film of the adhesion sensor of No.
【００５３】[0053]
【発明の効果】プラズマＣＶＤ装置の反応室内でプラズ
マ放電により基体に薄膜を成膜する際に反応室内に付着
した薄膜をエッチング性ガスのプラズマ放電により除去
するＣＶＤ装置の反応室のクリーニング方法において、
エッチング性ガスのプラズマ放電をエッチング性ガスの
圧力が異なる複数段階に分けておこない、この複数段階
のエッチング性ガスの圧力差を０．１Torr以上、４Torr
以下とするか、あるいはエッチング性ガスのプラズマ放
電を電極間隔の異なる複数段階に分けておこない、この
複数段階のプラズマ放電の電極間隔の差を３mm以上、４
０mm以下とすると、そのエッチング性ガスの圧力あるい
は電極間隔の相違により、プラズマ放電の広がり方が変
化し、反応室内の広い範囲に付着する膜を短時間に効率
よく除去することができる。In the method for cleaning the reaction chamber of the CVD apparatus, the thin film deposited in the reaction chamber is removed by plasma discharge of the etching gas when a thin film is formed on the substrate by plasma discharge in the reaction chamber of the plasma CVD apparatus.
The plasma discharge of the etching gas is divided into a plurality of steps with different etching gas pressures, and the pressure difference of the etching gas in the plurality of steps is 0.1 Torr or more and 4 Torr.
Or the plasma discharge of the etching gas is divided into a plurality of steps with different electrode intervals, and the difference between the electrode intervals of the plasma discharge in the plurality of steps is 3 mm or more, 4
When the thickness is 0 mm or less, the way the plasma discharge spreads changes due to the pressure of the etching gas or the difference in electrode spacing, and the film adhering to a wide range in the reaction chamber can be efficiently removed in a short time.
【００５４】また、プラズマＣＶＤ装置の反応室内でプ
ラズマ放電により基体に薄膜を成膜する際に反応室内に
付着した薄膜をエッチング性ガスのプラズマ放電により
クリーニングしたのち、成膜用ガスのプラズマ放電によ
り反応室内を絶縁膜または半導体膜でコーティングする
ＣＶＤ装置の反応室のコーティング方法において、成膜
用ガスのプラズマ放電を成膜用ガスの圧力が異なる複数
段階に分けておこない、この複数段階の成膜用ガスの圧
力差を０．１Torr以上、４Torr以下とするか、あるいは
成膜用ガスのプラズマ放電を電極間隔の異なる複数段階
に分けておこない、この複数段階のプラズマ放電の電極
間隔差を３mm以上、４０mm以下とすると、その成膜用ガ
スの圧力あるいは電極間隔の相違により、プラズマ放電
の広がり方が変化し、反応室内の広い範囲にわたり、コ
ーティングを効率よくおこなうことができる。When a thin film is formed on the substrate by plasma discharge in the reaction chamber of the plasma CVD apparatus, the thin film deposited in the reaction chamber is cleaned by plasma discharge of etching gas and then by plasma discharge of film forming gas. In a coating method of a reaction chamber of a CVD apparatus for coating the reaction chamber with an insulating film or a semiconductor film, plasma discharge of a film forming gas is divided into a plurality of steps with different pressures of the film forming gas, and the film formation of the plurality of steps is performed. The pressure difference of the working gas is set to 0.1 Torr or more and 4 Torr or less, or the plasma discharge of the film forming gas is divided into a plurality of steps with different electrode intervals, and the electrode interval difference of the plasma discharge of the plurality of steps is 3 mm or more. , 40 mm or less, the spread of plasma discharge changes depending on the pressure of the film-forming gas or the difference in electrode spacing, Over a wide range within 応室, coating can be performed efficiently.
【図１】この発明の一実施例に係る枚葉式プラズマＣＶ
Ｄ装置の構成を示す図である。FIG. 1 is a single-wafer plasma CV according to an embodiment of the present invention.
It is a figure which shows the structure of D apparatus.
【図２】その反応室の構成を示す図である。FIG. 2 is a diagram showing the structure of the reaction chamber.
【図３】図３（ａ）ないし（ｈ）はそれぞれこの発明の
一実施例に係るアクティブマトリックス型液晶表示装置
のＴＦＴの製造方法を説明するための図である。3A to 3H are views for explaining a method of manufacturing a TFT of an active matrix type liquid crystal display device according to an embodiment of the present invention.
【図４】アクティブマトリックス型液晶表示装置のａ−
Ｓｉ系のＴＦＴの構造を示す図である。FIG. 4 a- of an active matrix liquid crystal display device
It is a figure which shows the structure of Si type | mold TFT.
１…ガラス絶縁基板 ２０…窒化シリコン膜 ２１…非晶質シリコン膜 ２２…窒化シリコン膜 ２６〜２９…反応室 ３５…高周波電極 ３６…接地電極 ３７…昇降装置 ３９…ガス供給装置 DESCRIPTION OF SYMBOLS 1 ... Glass insulating substrate 20 ... Silicon nitride film 21 ... Amorphous silicon film 22 ... Silicon nitride film 26-29 ... Reaction chamber 35 ... High frequency electrode 36 ... Ground electrode 37 ... Elevating device 39 ... Gas supply device
Claims (4)
マ放電により基体に薄膜を成膜する際に上記反応室内に
付着した薄膜を所定圧力のエッチング性ガスのプラズマ
放電により除去するＣＶＤ装置の反応室のクリーニング
方法において、 上記エッチング性ガスのプラズマ放電をエッチング性ガ
スの圧力が異なる複数段階に分けておこない、この複数
段階のエッチング性ガスの圧力差を０．１Torr以上、４
Torr以下としたことを特徴とするＣＶＤ装置の反応室の
クリーニング方法。1. When a thin film is formed on a substrate by plasma discharge in a reaction chamber of a plasma CVD apparatus, the thin film deposited in the reaction chamber is removed by plasma discharge of an etching gas having a predetermined pressure. In the cleaning method, the plasma discharge of the etching gas is performed in a plurality of stages with different pressures of the etching gas, and the pressure difference of the etching gas in the plurality of stages is 0.1 Torr or more, 4
A method for cleaning a reaction chamber of a CVD apparatus, characterized in that it is set to Torr or less.
マ放電により基体に薄膜を成膜する際に上記反応室内に
付着した薄膜をエッチング性ガスのプラズマ放電により
除去するＣＶＤ装置の反応室のクリーニング方法におい
て、 上記エッチング性ガスのプラズマ放電を電極間隔の異な
る複数段階に分けておこない、この複数段階のプラズマ
放電の電極間隔差を３mm以上、４０mm以下としたことを
特徴とするＣＶＤ装置の反応室のクリーニング方法。2. A method for cleaning a reaction chamber of a CVD apparatus, wherein when a thin film is formed on a substrate by plasma discharge in the reaction chamber of the plasma CVD apparatus, the thin film attached to the reaction chamber is removed by plasma discharge of an etching gas. Cleaning the reaction chamber of a CVD apparatus, characterized in that the plasma discharge of the etching gas is divided into a plurality of steps with different electrode intervals, and the electrode interval difference of the plurality of steps of plasma discharge is 3 mm or more and 40 mm or less. Method.
マ放電により基体に薄膜を成膜する際に上記反応室内に
付着した薄膜をエッチング性ガスのプラズマ放電により
クリーニングしたのち、成膜用ガスのプラズマ放電によ
り上記反応室内を絶縁膜または半導体膜でコーティング
するＣＶＤ装置の反応室のコーティング方法において、 上記成膜用ガスのプラズマ放電を成膜用ガスの圧力が異
なる複数段階に分けておこない、この複数段階の成膜用
ガスの圧力差を０．１Torr以上、４Torr以下としたこと
を特徴とするＣＶＤ装置の反応室のコーティング方法。3. When a thin film is formed on a substrate by plasma discharge in a reaction chamber of a plasma CVD apparatus, the thin film attached to the reaction chamber is cleaned by plasma discharge of an etching gas, and then plasma discharge of a film forming gas is performed. In the method for coating a reaction chamber of a CVD apparatus for coating the inside of the reaction chamber with an insulating film or a semiconductor film, the plasma discharge of the film-forming gas is divided into a plurality of steps with different pressures of the film-forming gas. The method for coating a reaction chamber of a CVD apparatus, wherein the pressure difference between the film forming gases is 0.1 Torr or more and 4 Torr or less.
マ放電により基体に薄膜を成膜する際に上記反応室内に
付着した薄膜をエッチング性ガスのプラズマ放電により
クリーニングしたのち、成膜用ガスのプラズマ放電によ
り上記反応室内を絶縁膜または半導体膜でコーティング
するＣＶＤ装置の反応室のコーティング方法において、 上記成膜用ガスのプラズマ放電を電極間隔の異なる複数
段階に分けておこない、この複数段階のプラズマ放電の
電極間隔差を３mm以上、４０mm以下としたことを特徴と
するＣＶＤ装置の反応室のコーティング方法。4. When a thin film is formed on a substrate by plasma discharge in a reaction chamber of a plasma CVD apparatus, the thin film deposited in the reaction chamber is cleaned by plasma discharge of etching gas, and then plasma discharge of film forming gas is performed. In the method for coating the reaction chamber of the CVD apparatus, which coats the reaction chamber with an insulating film or a semiconductor film, the plasma discharge of the film-forming gas is divided into a plurality of steps with different electrode intervals, and the plasma discharge of the plurality of steps is performed. A coating method for a reaction chamber of a CVD apparatus, characterized in that an electrode gap difference is 3 mm or more and 40 mm or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16368394A JPH0831752A (en) | 1994-07-15 | 1994-07-15 | Cleaning and coating of reaction chamber of cvd system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16368394A JPH0831752A (en) | 1994-07-15 | 1994-07-15 | Cleaning and coating of reaction chamber of cvd system |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003365989A Division JP3708940B2 (en) | 2003-10-27 | 2003-10-27 | Coating method for reaction chamber of CVD apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0831752A true JPH0831752A (en) | 1996-02-02 |
Family
ID=15778621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16368394A Pending JPH0831752A (en) | 1994-07-15 | 1994-07-15 | Cleaning and coating of reaction chamber of cvd system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831752A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6125859A (en) * | 1997-03-05 | 2000-10-03 | Applied Materials, Inc. | Method for improved cleaning of substrate processing systems |
| JP2001085418A (en) * | 1999-07-02 | 2001-03-30 | Applied Materials Inc | Remote plasma cleaning method for processing chamber |
| US6379575B1 (en) * | 1997-10-21 | 2002-04-30 | Applied Materials, Inc. | Treatment of etching chambers using activated cleaning gas |
| WO2007105412A1 (en) * | 2006-03-10 | 2007-09-20 | Mitsubishi Heavy Industries, Ltd. | Method of seasoning film-forming apparatus |
| JP2008240034A (en) * | 2007-03-26 | 2008-10-09 | Mitsubishi Heavy Ind Ltd | Vacuum treatment apparatus and operation method of the same |
| WO2009108266A1 (en) * | 2008-02-25 | 2009-09-03 | Applied Materials, Inc. | Plasma immersion ion implantation process with chamber seasoning and seasoning layer plasma discharging for wafer dechucking |
| JP2011142362A (en) * | 2011-04-22 | 2011-07-21 | Sharp Corp | Method of cleaning film formation device, and film formation method |
| JP2011142363A (en) * | 2011-04-22 | 2011-07-21 | Sharp Corp | Method of cleaning film formation device, and film formation method |
| US8529704B2 (en) | 2008-06-27 | 2013-09-10 | Mitsubishi Heavy Industries, Ltd. | Vacuum processing apparatus and operating method for vacuum processing apparatus |
-
1994
- 1994-07-15 JP JP16368394A patent/JPH0831752A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6125859A (en) * | 1997-03-05 | 2000-10-03 | Applied Materials, Inc. | Method for improved cleaning of substrate processing systems |
| US6379575B1 (en) * | 1997-10-21 | 2002-04-30 | Applied Materials, Inc. | Treatment of etching chambers using activated cleaning gas |
| JP2001085418A (en) * | 1999-07-02 | 2001-03-30 | Applied Materials Inc | Remote plasma cleaning method for processing chamber |
| WO2007105412A1 (en) * | 2006-03-10 | 2007-09-20 | Mitsubishi Heavy Industries, Ltd. | Method of seasoning film-forming apparatus |
| KR101004975B1 (en) * | 2006-03-10 | 2011-01-04 | 미츠비시 쥬고교 가부시키가이샤 | Method of seasoning film-forming apparatus |
| US8337960B2 (en) | 2006-03-10 | 2012-12-25 | Mitsubishi Heavy Industries, Ltd. | Seasoning method for film-forming apparatus |
| JP2008240034A (en) * | 2007-03-26 | 2008-10-09 | Mitsubishi Heavy Ind Ltd | Vacuum treatment apparatus and operation method of the same |
| WO2009108266A1 (en) * | 2008-02-25 | 2009-09-03 | Applied Materials, Inc. | Plasma immersion ion implantation process with chamber seasoning and seasoning layer plasma discharging for wafer dechucking |
| US8529704B2 (en) | 2008-06-27 | 2013-09-10 | Mitsubishi Heavy Industries, Ltd. | Vacuum processing apparatus and operating method for vacuum processing apparatus |
| JP2011142362A (en) * | 2011-04-22 | 2011-07-21 | Sharp Corp | Method of cleaning film formation device, and film formation method |
| JP2011142363A (en) * | 2011-04-22 | 2011-07-21 | Sharp Corp | Method of cleaning film formation device, and film formation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2918792B2 (en) | Single chamber CVD process for thin film transistor | |
| JP3801730B2 (en) | Plasma CVD apparatus and thin film forming method using the same | |
| JP2981102B2 (en) | Method for manufacturing thin film transistor | |
| JP4018625B2 (en) | Multi-stage CVD method for thin film transistors | |
| JPH03166373A (en) | In-line cvd device | |
| JPH06283454A (en) | Method for deposition of silicon nitride thin film at high deposition speed on large-area glass substrate by cvd | |
| JPH06291044A (en) | Piling of amorphous silicon thin film at high piling speed on glass substrate of large area by cvd | |
| US20100075506A1 (en) | Apparatus and method for manufacturing semiconductor element and semiconductor element manufactured by the method | |
| JPH0831752A (en) | Cleaning and coating of reaction chamber of cvd system | |
| JP3112880B2 (en) | Cleaning method for CVD equipment | |
| JPH07283147A (en) | Thin film forming method | |
| JP3471082B2 (en) | Coating method for reaction chamber of CVD apparatus | |
| JP3406681B2 (en) | Method for manufacturing thin film transistor | |
| JP3708940B2 (en) | Coating method for reaction chamber of CVD apparatus | |
| CN113725070B (en) | Method and equipment for back sealing silicon wafer | |
| JPH08288223A (en) | Manufacture of thin film | |
| JPH0855804A (en) | Method of manufacturing semiconductor film | |
| JP2002158218A (en) | Film forming method | |
| JP3353832B2 (en) | Method and apparatus for manufacturing thin film transistor | |
| JPH05166728A (en) | Plasma cvd apparatus | |
| JP2002359250A (en) | Method for forming thin-film transistor | |
| JP4713759B2 (en) | Manufacturing method of semiconductor device | |
| JPH07297403A (en) | Manufacture of thin film transistor | |
| JP3261795B2 (en) | Plasma processing equipment | |
| JPH0625859A (en) | Cvd film forming device and plasma cleaning method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040824 |