JP3471082B2 - Coating method for reaction chamber of CVD apparatus - Google Patents
Coating method for reaction chamber of CVD apparatusInfo
- Publication number
- JP3471082B2 JP3471082B2 JP16258394A JP16258394A JP3471082B2 JP 3471082 B2 JP3471082 B2 JP 3471082B2 JP 16258394 A JP16258394 A JP 16258394A JP 16258394 A JP16258394 A JP 16258394A JP 3471082 B2 JP3471082 B2 JP 3471082B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- reaction chamber
- sin
- electrode
- cvd apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、たとえばアクティブ
マトリックス型液晶表示素子のスイッチング素子として
用いられる薄膜トランジスタの製造方法に係り、特にそ
の薄膜トランジスタの製造に用いられるＣＶＤ装置の反
応室のクリーニング後におこなわれる反応室のコーティ
ング方法に関する。
【０００２】
【従来の技術】液晶を用いた表示素子としては、テレビ
表示やグラフィックディスプレイなどを指向した大容
量、高密度化の点から、たとえばラビングによる配向処
理が施された２枚の基板を、配向方向が互いに９０°を
なすように平行に対向配置し、この対向基板間にネマチ
ックタイプの液晶組成物を挟持させた、いわゆるツイス
トネマチック型（ＴＮ型）のアクティブマトリックス型
液晶表示素子が注目されている。このアクティブマトリ
ックス型液晶表示素子では、クロストークのない高コン
トラストの表示が得られるように各画素の駆動および制
御を半導体スイッチング素子でおこなう方式が採用され
ている。その半導体スイッチング素子としては、透過型
の表示が可能であり、また大面積化が容易であるなどの
理由から、透明絶縁基板上に形成された非晶質シリコン
（ａ−Ｓｉ）系の薄膜トランジスタ（ＴＦＴ）が用いら
れている。しかもこのａ−Ｓｉ系のＴＦＴには、活性層
であるａ−Ｓｉ膜を挟んで、下層にゲート電極、上層に
ソース電極およびドレイン電極を配置した逆スタガード
構造が多く用いられている。
【０００３】図４にその逆スタガード構造のａ−Ｓｉ系
のＴＦＴの一例を示す。このＴＦＴは、このＴＦＴは、
ガラス絶縁基板１の一主面上に形成されたモリブデン−
タンタル膜（Ｍｏ−Ｔａ膜）からなる所定形状のゲート
電極２と、このゲート電極２を覆うようにガラス絶縁基
板１上に形成された酸化シリコン膜（ＳｉＯ2 膜）から
なるゲート絶縁膜３と、このゲート絶縁膜３上にゲート
電極２に対応して形成された膜厚０．０５μm の窒化シ
リコン膜４（ＳｉＮx 膜）と、このＳｉＮx 膜４上に形
成された膜厚０．０５μm のａ−Ｓｉ膜からなる半導体
膜５と、この半導体膜５上のチャネル領域に形成された
膜厚０．３μm のＳｉＮx 膜からなるチャネル保護膜６
と、上記チャネル領域以外の部分に形成された膜厚０．
０５μmの燐ドープ非晶質シリコン膜（Ｐドープａ−Ｓ
ｉ膜）からなる低抵抗半導体膜７と、この低抵抗半導体
膜７上のソース領域およびドレイン領域にそれぞれ形成
されたクロム（Ｃr ）またはアルミニウム（Ａl ）など
からなるソース電極８およびドレイン電極９と、上記チ
ャネル保護膜６、ソース電極８およびドレイン電極９を
覆う膜厚０．３μm のＳi Ｎx 膜からなる保護膜１０と
から構成されている。そのソース電極７は、ゲート絶縁
膜３上に積層形成されたＩＴＯ（Indium TinOxide）か
らなる画素電極１１に接続されている。
【０００４】従来、このようなＴＦＴの製造方法とし
て、そのＳｉＮx 膜、ａ−Ｓｉ膜、Ｐドープａ−Ｓｉ膜
などを、一度に６〜８枚のガラス絶縁基板をトレイに搭
載し、このトレイを搬送して連続処理するインライン式
プラズマＣＶＤ装置により形成してている。
【０００５】
【発明が解決しようとする課題】上記のように、アクテ
ィブマトリックス型液晶表示素子は、半導体スイッチン
グ素子としてａ−Ｓｉ系のＴＦＴが用いられている。従
来、このａ−Ｓｉ系のＴＦＴのＳｉＮx 膜、ａ−Ｓｉ
膜、Ｐドープａ−Ｓｉ膜などは、一度に６〜８枚のガラ
ス絶縁基板を搭載したトレイを搬送して連続処理するイ
ンライン式プラズマＣＶＤ装置により形成している。し
かしこのインライン式プラズマＣＶＤ装置は、量産性に
はすぐれているが、装置が巨大で大きな設置スペースが
必要である。また搬送トレイにも膜が付着し、この付着
膜が剥がれてパーティクルの原因となり、歩留を低下さ
せる。さらに装置内壁などに付着した膜の剥がれを防止
するために、定期的に装置を冷却して、クリーニングを
おこなう必要があるため、装置の稼働率が低い、などの
問題がある。
【０００６】これに対し、半導体素子の製造分野では、
トレイを用いることなく基板のみを搬送し、一つの反応
室で一度に１枚の基板を処理する枚葉プロセスが主流と
なっている。通常この枚葉プロセスでは、成膜とプラズ
マエッチングによる反応室のクリーニングとを交互に周
期的におこなっている。
【０００７】そこで、近年、大型ガラス絶縁基板を用い
るａ−Ｓｉ系のＴＦＴの製造に、この枚葉プロセスを導
入する開発が進められている。この枚葉プロセスでは、
処理装置が小型化でき、設置スペースを小さくすること
が可能である。またトレイを用いることなく基板のみを
搬送することにより、パーティクルの発生を低減でき
る。さらにプラズマエッチングにより反応室をクリーニ
ングすることにより、パーティクルを低減できるばかり
でなく、装置の稼働率の大幅な向上が見込まれる。
【０００８】ところで、この枚葉プロセスにおいて、パ
ーティクルの発生を抑制するためには、反応室内壁など
反応室内のすべての部分に付着した膜を十分に除去する
ことが必要である。そのため、この枚葉プロセスでの反
応室のクリーニングは、弗化窒素（ＮＦ3 ）などのエッ
チング性ガスを用いたプラズマ放電により付着膜を除去
する。しかしこのようにＮＦ3 を用いて反応室のクリー
ニングをおこなうと、弗素（Ｆ）原子が反応室内に残留
し、クリーニング終了後、引続きおこなわれる成膜時に
そのＦ原子が膜内に取込まれ、膜特性を劣化させる。こ
れを防ぐためには、クリーニング後、成膜をおこなう前
に、反応室内の十分に広い空間を成膜に支障のない材料
でコーティングしておく必要がある。
【０００９】この発明は、上記問題点に鑑みてなされた
ものであり、ＮＦ3 などのエッチング性ガスを用いたプ
ラズマ放電により反応室をクリーニングのちのＦ原子な
どによる汚染の影響を十分に取除くことができるＣＶＤ
装置の反応室のコーティング方法を得ることを目的とす
る。
【００１０】
【課題を解決するための手段】プラズマＣＶＤ装置の反
応室内でプラズマ放電により基体に薄膜を成膜する際に
反応室内に付着した薄膜をエッチング性ガスのプラズマ
放電によりクリーニングしたのち、プラズマ放電により
反応室内を絶縁膜または半導体膜でコーティングするＣ
ＶＤ装置の反応室のコーティング方法において、基体に
薄膜を成膜する際のプラズマ放電の電極間隔に対して反
応室内を絶縁膜または半導体膜でコーティングする際の
プラズマ放電の電極間隔を広くした。
【００１１】
【作用】上記のように、基体に薄膜を成膜する際のプラ
ズマ放電の電極間隔に対して反応室内を絶縁膜または半
導体膜でコーティングする際のプラズマ放電の電極間隔
を広くして反応室のコーティングをおこなうと、反応室
内の十分に広い空間にわたり、絶縁膜や半導体膜をコー
ティングすることができ、このコーティングにより成膜
に悪影響を及ぼすＦ原子などを閉込めて、基体に薄膜を
成膜する際の取込みをほぼ完全に防止することができ
る。
【００１２】
【実施例】以下、図面を参照してこの発明を実施例に基
づいて説明する。
【００１３】はじめに図４に示したａ−Ｓｉ系のＴＦＴ
の製造方法について説明する。図３（ａ）に示すよう
に、まずガラス絶縁基板１の一主面上にスパッター法に
よりＭｏ−Ｔａからなる金属膜を成膜し、フォトリソグ
ラフィ法により所定形状のゲート電極２を形成する。つ
ぎにこのゲート電極２の形成されたガラス絶縁基板１を
４００℃に加熱し、常圧熱ＣＶＤ法により上記ゲート電
極２を覆うようにガラス絶縁基板１上に膜厚０．３μm
のＳｉＯ2 膜からなるゲート絶縁膜３を形成する。
【００１４】つぎに後述する枚葉式プラズマＣＶＤ装置
により、上記ゲート電極２およびゲート絶縁膜３の形成
されたガラス絶縁基板１を３５０℃に加熱して、同一反
応室で、同（ｂ）に示すようにゲート絶縁膜３上に順次
膜厚０．０５μm のＳｉＮx膜２０、膜厚０．０５μm
のａ−Ｓｉ膜２１、膜厚０．３μm のＳｉＮx 膜２２を
積層成膜する。
【００１５】そしてフォトリソグラフィ法により、上記
ＳｉＮx 膜２２のゲート電極２に対応する位置に所定パ
ターンのレジストを形成し、弗化水素酸（ＨＦ）を主成
分とするエッチング溶液により加工して、同（ｃ）に示
すように、チャネル保護膜６を形成する。
【００１６】つぎにプラズマＣＶＤ装置により、同
（ｄ）に示すように、上記チャネル保護膜６などの形成
されたガラス絶縁基板１上にＰドープａ−Ｓｉ膜２３を
成膜する。そしてフォトリソグラフィ法により、そのＰ
ドープａ−Ｓｉ膜２３、その下層のａ−Ｓｉ膜２１およ
びＳｉＮx 膜２０を、同（ｅ）に示すように、所定形状
の低抵抗半導体膜７、半導体膜５およびＳｉＮx 膜４に
加工して、チャネル領域、ソース領域およびドレイン領
域を得る。さらにスパッター法によりＩＴＯからなる透
明導電膜を成膜し、この透明導電膜をフォトリソグラフ
ィ法により加工して、上記フォトリソグラフィ法により
露出したゲート絶縁膜３上の所定位置に画素電極１１を
形成する。
【００１７】つぎに上記画素電極１１などの形成された
ガラス絶縁基板１上に、スパッター法によりＣr または
Ａl などからなる金属膜を成膜する。そしてこの金属膜
をフォトリソグラフィ法により加工して、同（ｆ）に示
すように、ソース領域に画素電極１１に接続されたソー
ス電極８を形成するとともに、ドレイン領域にドレイン
電極９を形成する。その後、上記ソース電極８、ドレイ
ン電極９などの形成されたガラス絶縁基板１上にプラズ
マＣＶＤ法により膜厚０．３μm のＳｉＮx 膜を成膜
し、このＳｉＮx 膜をフォトリソグラフィ法により加工
して、同（ｇ）に示すように、ソース電極８、ドレイン
電極９およびチャネル保護膜６を覆う絶縁保護膜１０を
形成する。
【００１８】図１に上記したゲート絶縁膜上のＳｉＮx
膜４を形成するためのＳｉＮx 膜２０、半導体膜５を形
成するためのａ−Ｓｉ膜２１、チャネル保護膜６を形成
するためのＳｉＮx 膜２２の成膜に用いられる枚葉式プ
ラズマＣＶＤ装置の一例を示す。この枚葉式プラズマＣ
ＶＤ装置は、中央にガラス絶縁基板を搬送する搬送機構
が設けられた共通室２５を備え、この共通室２５を取囲
むように、その周りに４つの成膜をおこなう反応室２６
〜２９と１つの加熱室３０と２つの搬出入室３１，３２
とが配置されたている。
【００１９】その各反応室２６〜２９内には、図２に示
すように、高周波電源３４に接続された高周波電極３５
および接地電極３６が対向して配置されている。この接
地電極３６は、昇降装置３７により駆動され、高周波電
極３５との間隔を任意に変えることができるようになっ
ている。なお、成膜に供せられるガラス絶縁基板１は、
この接地電極３６の高周波電極３５との対向面に固定さ
れる。またこの接地電極３６には、固定されたガラス絶
縁基板１を所定温度に加熱するヒーター３８が設けられ
ている。また各反応室２６〜２９には、シラン（ＳｉＨ
4 ）、水素（Ｈ2 ）、アンモニヤガス（ＮＨ3 ）、窒素
（Ｎ2 ）、フォスフィン（ＰＨ3 ）、弗化窒素（Ｎ
Ｈ3 ）、アルゴン（Ａr ）などの成膜またはクリーニン
グ用ガスを供給するガス供給装置３９、および反応室２
６〜２９内を排気するためのドライポンプなどからなる
排気装置４０が付設されている。一方、共通室２５、加
熱室３０および搬出入室３１，３２には、それぞれＮ2
ガスを供給するガス供給装置および排気装置が付設され
ている。
【００２０】この枚葉式プラズマＣＶＤ装置による上記
ゲート絶縁膜上のＳｉＮx 膜４を形成するためのＳｉＮ
x 膜２０、半導体膜５を形成するためのａ−Ｓｉ膜２
１、チャネル保護膜６を形成するためのＳｉＮx 膜２２
の成膜は、ガラス絶縁基板１をいずれか一方の搬出入室
３１または３２に搬入し、共通室２５を経て加熱室３０
に搬送して加熱する。約３０分加熱したのち、再び共通
室２５を経て、たとえば反応室２６に搬送する。そして
この反応室２６の接地電極３６上でガラス絶縁基板を３
３０℃に加熱して、順次膜厚０．０５μm のＳｉＮx 膜
および膜厚０．０５μm のａ−Ｓｉ膜、膜厚０．３μm
のＳｉＮx 膜を積層成膜する。つぎにこのＳｉＮx 膜お
よびａ−Ｓｉ膜の積層成膜されたガラス絶縁基板を、共
通室２５を経て、いずれか一方の搬出入室３１または３
２に搬出することによりおこなわれる。
【００２１】なお、この枚葉式プラズマＣＶＤ装置で
は、上記反応室２６以外の反応室２７〜２９において
も、同様にＳｉＮx 膜およびａ−Ｓｉ膜の積層成膜に使
用され、４つの反応室２６〜２９において、並列的にガ
ラス絶縁基板にＳｉＮx 膜およびａ−Ｓｉ膜を積層成膜
する。
【００２２】この枚葉式プラズマＣＶＤ装置では、各反
応室２６〜２９において、たとえば６枚のガラス絶縁基
板を連続的に成膜したのちにクリーニングがおこなわれ
る。この各反応室２６〜２９のクリーニングは、それぞ
れ規定枚数の成膜を終えた反応室からガラス絶縁基板を
搬出したのち、ガス供給装置３８からＮＦ3 、Ａｒなど
のクリーニング用ガスを導入し、高周波電極３５と対向
する接地電極３６との間にプラズマ放電を発生させて、
その反応室内に付着したＳｉＮx 膜やａ−Ｓｉ膜などの
薄膜をエッチングする。したがって４つの反応室２６〜
２９のクリーニングは選択的であり、複数の反応室を同
時にクリーニングすることもある。なお、上記クリーニ
ング用ガスとして導入されるＡr は、プラズマ放電を安
定化し、プラズマ放電の電子密度を高めて、ＮＦ3 の分
解効率を向上させる。
【００２３】このようにＮＦ3 とＡr を用いたプラズマ
放電によるエッチングにより反応室をクリーニングした
のち、昇降装置３７の駆動により高周波電極３５と接地
電極３６との間隔をガラス絶縁基板にＳｉＮx 膜および
ａ−Ｓｉ膜を積層成膜するときの間隔よりも広げて、プ
ラズマ放電によりガラス絶縁基板を搬入することなく、
反応室２６〜２９の内壁などにＳｉＮx 膜またはａ−Ｓ
ｉ膜をコーティングする。
【００２４】絶縁膜としてＳｉＮx 膜をコーティングす
るときの条件の一例を、ガラス絶縁基板にａ−Ｓｉ膜を
成膜するときの条件と比較して示す。表１がガラス絶縁
基板にａ−Ｓｉ膜を成膜するときの条件、表２がＳｉＮ
x 膜をコーティングするときの条件である。
【表１】
【表２】
【００２５】上記のように反応室２６〜２９内に付着し
たＳｉＮx 膜やａ−Ｓi 膜などの薄膜をエッチング性ガ
スＮＦ3 を含むクリーニング用ガスを用いてプラズマ放
電によるエッチングによりクリーニングしたのち、高周
波電極３５と接地電極３６との間隔を、ガラス絶縁基板
１にＳｉＮx 膜２０，ａ−Ｓｉ膜２１およびＳｉＮx膜
２２を積層成膜するときの間隔よりも広げて、プラズマ
放電によりＳｉＮx 膜またはａ−Ｓｉ膜をコーティング
すると、電極間隔を広くしたことにより放電が広がり、
反応室２６〜２９内の十分に広い空間にＳｉＮx 膜やａ
−Ｓｉ膜をコーティングでき、クリーニング後反応室２
６〜２９内に残留するＦ原子をそのコーティング膜中に
閉じこめ、その後のガラス絶縁基板１への成膜の際のＦ
原子の取込みをほぼ完全に防止することができる。
【００２６】なお、上記実施例では、アクティブマトリ
ックス型液晶表示素子のスイッチング素子として用いら
れる薄膜トランジスタの製造に用いられるＣＶＤ装置の
反応室のコーティングについて説明したが、この発明
は、ａ−Ｓｉ系の密着センサーの薄膜形成にに用いられ
るＣＶＤ装置の反応室のコーティングにも適用可能であ
る。
【００２７】
【発明の効果】プラズマＣＶＤ装置の反応室内でプラズ
マ放電により基体に薄膜を成膜する際に反応室内に付着
した薄膜をエッチング性ガスのプラズマ放電によりクリ
ーニングしたのち、プラズマ放電により反応室内を絶縁
膜または半導体膜でコーティングするＣＶＤ装置の反応
室のコーティング方法において、基体に薄膜を成膜する
際のプラズマ放電の電極間隔に対して、反応室内を絶縁
膜または半導体膜でコーティングする際のプラズマ放電
の電極間隔を広くして、反応室内をコーティングする
と、反応室内の十分に広い空間に絶縁膜や半導体膜をコ
ーティングして、クリーニング後反応室内に残留するＦ
原子などをそのコーティング膜中に閉じこめることがで
き、基体に薄膜を成膜する際のＦ原子などの取込みをほ
ぼ完全に防止し、基体に成膜される薄膜の膜特性の劣化
を防止することができる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor used as a switching element of, for example, an active matrix type liquid crystal display element, and more particularly to a CVD method used for manufacturing the thin film transistor. The present invention relates to a method for coating a reaction chamber after cleaning the reaction chamber of the apparatus. 2. Description of the Related Art As a display element using a liquid crystal, two substrates which have been subjected to an alignment treatment by rubbing, for example, have been used in view of large capacity and high density for television display and graphic display. Attention is drawn to a so-called twisted nematic (TN type) active matrix type liquid crystal display element in which liquid crystal compositions of a nematic type are arranged so as to face each other in parallel so that the alignment directions are at 90 ° to each other, and a nematic type liquid crystal composition is sandwiched between the counter substrates. Have been. In this active matrix type liquid crystal display element, a method in which driving and control of each pixel is performed by a semiconductor switching element so as to obtain a high-contrast display without crosstalk is adopted. As the semiconductor switching element, an amorphous silicon (a-Si) thin film transistor (a-Si) thin film transistor (a-Si) thin film formed on a transparent insulating substrate is used because a transmission type display is possible and a large area can be easily achieved. TFT) is used. In addition, an inverted staggered structure in which a gate electrode is disposed in a lower layer and a source electrode and a drain electrode are disposed in an upper layer with an a-Si film serving as an active layer interposed therebetween is often used for the a-Si TFT. FIG. 4 shows an example of an a-Si TFT having the inverted staggered structure. This TFT is
Molybdenum formed on one main surface of the glass insulating substrate 1
A gate electrode 2 having a predetermined shape formed of a tantalum film (Mo-Ta film); and a gate insulating film 3 formed of a silicon oxide film (SiO 2 film) formed on the glass insulating substrate 1 so as to cover the gate electrode 2. A 0.05 μm thick silicon nitride film 4 (SiN x film) formed on the gate insulating film 3 corresponding to the gate electrode 2, and a 0.05 μm thick film formed on the SiN x film 4. And a channel protection film 6 made of a 0.3 μm-thick SiN x film formed in a channel region on the semiconductor film 5.
And a film thickness of 0.
05 μm phosphorus-doped amorphous silicon film (P-doped a-S
i) and a source electrode 8 and a drain electrode 9 made of chromium (Cr) or aluminum (Al) formed in a source region and a drain region on the low resistance semiconductor film 7, respectively. And a protective film 10 made of a 0.3 μm-thick SiN x film covering the channel protective film 6 and the source electrode 8 and the drain electrode 9. The source electrode 7 is connected to a pixel electrode 11 made of ITO (Indium Tin Oxide) laminated on the gate insulating film 3. Conventionally, as a method of manufacturing such a TFT, six to eight glass insulating substrates are mounted on a tray at a time by mounting the SiN x film, a-Si film, P-doped a-Si film, and the like on a tray. It is formed by an in-line type plasma CVD apparatus that conveys a tray and performs continuous processing. As described above, an active matrix type liquid crystal display device uses an a-Si TFT as a semiconductor switching device. Conventionally, the SiN x film of this a-Si TFT, a-Si TFT
The film, the P-doped a-Si film, and the like are formed by an in-line type plasma CVD apparatus that conveys a tray on which 6 to 8 glass insulating substrates are mounted at a time and performs continuous processing. However, although this in-line type plasma CVD apparatus is excellent in mass productivity, the apparatus is huge and requires a large installation space. In addition, the film adheres to the transport tray, and the adhered film peels off, causing particles, and lowering the yield. Further, in order to prevent the film attached to the inner wall of the apparatus from peeling off, it is necessary to periodically cool the apparatus and perform cleaning, so that the operation rate of the apparatus is low. On the other hand, in the field of manufacturing semiconductor devices,
A single wafer process in which only a substrate is transported without using a tray and one substrate is processed at a time in one reaction chamber has been mainstream. Usually, in this single wafer process, film formation and cleaning of the reaction chamber by plasma etching are alternately and periodically performed. Therefore, in recent years, development for introducing this single-wafer process into the production of a-Si TFTs using a large-sized glass insulating substrate has been advanced. In this single wafer process,
The processing device can be reduced in size, and the installation space can be reduced. Also, by transporting only the substrate without using a tray, generation of particles can be reduced. Further, by cleaning the reaction chamber by plasma etching, not only the particles can be reduced, but also the operation rate of the apparatus can be greatly improved. In the single-wafer process, in order to suppress the generation of particles, it is necessary to sufficiently remove the film adhered to all parts in the reaction chamber such as the reaction chamber walls. Therefore, in the cleaning of the reaction chamber in the single wafer process, the adhered film is removed by plasma discharge using an etching gas such as nitrogen fluoride (NF 3 ). However, when the reaction chamber is cleaned using NF 3 in this way, fluorine (F) atoms remain in the reaction chamber, and after the cleaning is completed, the F atoms are taken into the film at the time of the subsequent film formation. Deteriorates film properties. In order to prevent this, it is necessary to coat a sufficiently large space in the reaction chamber with a material that does not hinder film formation after cleaning and before film formation. The present invention has been made in view of the above problems, and sufficiently removes the influence of contamination by F atoms or the like after cleaning a reaction chamber by plasma discharge using an etching gas such as NF 3. Can be CVD
An object of the present invention is to provide a method for coating a reaction chamber of an apparatus. When a thin film is formed on a substrate by plasma discharge in a reaction chamber of a plasma CVD apparatus, the thin film attached to the reaction chamber is cleaned by plasma discharge of an etching gas, and then the plasma is removed. C that coats the reaction chamber with an insulating film or a semiconductor film by discharging
In the coating method of the reaction chamber of the VD apparatus, the electrode gap of the plasma discharge when coating the inside of the reaction chamber with the insulating film or the semiconductor film is wider than the electrode gap of the plasma discharge when forming the thin film on the substrate. As described above, the distance between the electrodes for plasma discharge when coating the reaction chamber with an insulating film or a semiconductor film is made wider than the distance between electrodes for plasma discharge when forming a thin film on the substrate. By coating the reaction chamber, it is possible to coat the insulating film and the semiconductor film over a sufficiently large space in the reaction chamber. This coating confines the F atoms and the like which have an adverse effect on the film formation, and forms a thin film on the substrate. Incorporation during film formation can be almost completely prevented. Embodiments of the present invention will be described below with reference to the drawings. First, the a-Si TFT shown in FIG.
A method of manufacturing the device will be described. As shown in FIG. 3A, first, a metal film made of Mo-Ta is formed on one main surface of the glass insulating substrate 1 by a sputtering method, and a gate electrode 2 having a predetermined shape is formed by a photolithography method. Next, the glass insulating substrate 1 on which the gate electrode 2 is formed is heated to 400 ° C., and a film thickness of 0.3 μm is formed on the glass insulating substrate 1 so as to cover the gate electrode 2 by a normal pressure thermal CVD method.
The gate insulating film 3 made of the SiO 2 film is formed. Next, the glass insulating substrate 1 on which the gate electrode 2 and the gate insulating film 3 are formed is heated to 350 ° C. by a single-wafer plasma CVD apparatus to be described later, and As shown, an SiN x film 20 having a thickness of 0.05 μm and a thickness of 0.05 μm are sequentially formed on the gate insulating film 3.
A-Si film 21 and a 0.3 μm-thick SiN x film 22 are stacked. A resist having a predetermined pattern is formed on the SiN x film 22 at a position corresponding to the gate electrode 2 by photolithography, and is processed by an etching solution containing hydrofluoric acid (HF) as a main component. As shown in (c), a channel protective film 6 is formed. Next, as shown in FIG. 1D, a P-doped a-Si film 23 is formed on the glass insulating substrate 1 on which the channel protective film 6 and the like are formed by a plasma CVD apparatus. Then, by photolithography, the P
The doped a-Si film 23, the underlying a-Si film 21 and the SiN x film 20 are processed into a low-resistance semiconductor film 7, a semiconductor film 5 and a SiN x film 4 having predetermined shapes as shown in FIG. Thus, a channel region, a source region, and a drain region are obtained. Further, a transparent conductive film made of ITO is formed by a sputtering method, and the transparent conductive film is processed by a photolithography method to form a pixel electrode 11 at a predetermined position on the gate insulating film 3 exposed by the photolithography method. . Next, a metal film made of Cr or Al is formed on the glass insulating substrate 1 on which the pixel electrodes 11 and the like are formed by a sputtering method. Then, the metal film is processed by the photolithography method to form the source electrode 8 connected to the pixel electrode 11 in the source region and the drain electrode 9 in the drain region as shown in FIG. Thereafter, a 0.3 μm-thick SiN x film is formed on the glass insulating substrate 1 on which the source electrode 8 and the drain electrode 9 are formed by a plasma CVD method, and the SiN x film is processed by a photolithography method. Then, as shown in (g), an insulating protective film 10 covering the source electrode 8, the drain electrode 9 and the channel protective film 6 is formed. FIG. 1 shows the SiN x on the gate insulating film described above.
SiNx film 20 for forming the film 4, a-Si film 21 for forming the semiconductor film 5, film single-wafer plasma CVD apparatus used in the the SiN x film 22 for forming a channel protective film 6 An example is shown below. This single-wafer plasma C
The VD apparatus includes a common chamber 25 provided with a transport mechanism for transporting a glass insulating substrate at the center, and a reaction chamber 26 for forming four films around the common chamber 25 so as to surround the common chamber 25.
29, one heating chamber 30, and two loading / unloading chambers 31, 32
And have been arranged. In each of the reaction chambers 26 to 29, as shown in FIG.
And a ground electrode 36 are arranged to face each other. The ground electrode 36 is driven by a lifting / lowering device 37 so that the distance between the ground electrode 36 and the high-frequency electrode 35 can be arbitrarily changed. The glass insulating substrate 1 used for film formation is
The ground electrode 36 is fixed to the surface facing the high-frequency electrode 35. The ground electrode 36 is provided with a heater 38 for heating the fixed glass insulating substrate 1 to a predetermined temperature. In each of the reaction chambers 26 to 29, silane (SiH
4 ), hydrogen (H 2 ), ammonia gas (NH 3 ), nitrogen (N 2 ), phosphine (PH 3 ), nitrogen fluoride (N
A gas supply device 39 for supplying a film forming or cleaning gas such as H 3 ) or argon (Ar);
An exhaust device 40 including a dry pump or the like for exhausting the inside of 6 to 29 is additionally provided. On the other hand, the common chamber 25, the heating chamber 30, and the loading / unloading chambers 31 and 32 each have N 2
A gas supply device for supplying gas and an exhaust device are additionally provided. SiN for forming the SiN x film 4 on the gate insulating film by the single-wafer plasma CVD apparatus
a-Si film 2 for forming x film 20 and semiconductor film 5
1. SiN x film 22 for forming channel protection film 6
In the film formation, the glass insulating substrate 1 is carried into one of the carry-in / out chambers 31 or 32, and the heating chamber 30 is passed through the common chamber 25.
And heated. After being heated for about 30 minutes, it is again conveyed to the reaction chamber 26 via the common chamber 25. Then, a glass insulating substrate is placed on the ground electrode 36 of the reaction chamber
After heating to 30 ° C., a SiN x film having a thickness of 0.05 μm, an a-Si film having a thickness of 0.05 μm, and a
Of a SiN x film is stacked. Next, the glass insulated substrate on which the SiN x film and the a-Si film are laminated is passed through the common chamber 25 to one of the loading / unloading chambers 31 or 3.
It is carried out by carrying out to 2. In this single-wafer plasma CVD apparatus, the reaction chambers 27 to 29 other than the reaction chamber 26 are similarly used for forming a stacked film of the SiN x film and the a-Si film, and the four reaction chambers are used. At steps 26 to 29, a SiN x film and an a-Si film are stacked on a glass insulating substrate in parallel. In this single-wafer plasma CVD apparatus, cleaning is performed after, for example, continuously forming six glass insulating substrates in each of the reaction chambers 26 to 29. The cleaning of each of the reaction chambers 26 to 29 is performed by unloading a glass insulating substrate from the reaction chambers after the formation of a predetermined number of films, introducing a cleaning gas such as NF 3 or Ar from a gas supply device 38, A plasma discharge is generated between the electrode 35 and the opposite ground electrode 36,
A thin film such as a SiN x film or an a-Si film attached to the reaction chamber is etched. Therefore, four reaction chambers 26 to
The cleaning of 29 is optional and may clean multiple reaction chambers simultaneously. Ar introduced as the cleaning gas stabilizes the plasma discharge, increases the electron density of the plasma discharge, and improves the efficiency of NF 3 decomposition. [0023] After cleaning the reaction chamber by etching by plasma discharge using the thus NF 3 and Ar, lifting device 37 SiN x film and the glass insulating substrate the distance between the high-frequency electrode 35 and the ground electrode 36 by the driving of The interval is larger than when the a-Si film is stacked and formed, and the glass insulating substrate is not carried in by plasma discharge.
SiN x film or a-S on the inner walls of the reaction chambers 26 to 29
Coat i-film. An example of conditions for coating a SiN x film as an insulating film will be shown in comparison with conditions for forming an a-Si film on a glass insulating substrate. Table 1 shows conditions for forming an a-Si film on a glass insulating substrate, and Table 2 shows SiN.
This is the condition for coating the x film. [Table 1] [Table 2] After the thin films such as the SiN x film and the a-Si film adhered in the reaction chambers 26 to 29 as described above are cleaned by plasma discharge etching using a cleaning gas containing an etching gas NF 3 , the distance between the high-frequency electrode 35 and the ground electrode 36, spread than the interval at the time of laminating film of the SiN x film 20, a-Si film 21 and the SiN x film 22 on the glass insulating substrate 1, SiN x by plasma discharge When the film or a-Si film is coated, the discharge spreads due to the increased electrode spacing,
A sufficiently wide space in the reaction chambers 26 to 29 is filled with a SiN x film or a
Reaction chamber 2 after cleaning.
The F atoms remaining in 6 to 29 are confined in the coating film, and the F atoms in the subsequent film formation on the glass insulating substrate 1 are trapped.
Atomic uptake can be almost completely prevented. In the above embodiment, coating of a reaction chamber of a CVD apparatus used for manufacturing a thin film transistor used as a switching element of an active matrix type liquid crystal display element has been described. The present invention is also applicable to coating of a reaction chamber of a CVD apparatus used for forming a thin film of a sensor. When a thin film is formed on a substrate by plasma discharge in a reaction chamber of a plasma CVD apparatus, the thin film adhered in the reaction chamber is cleaned by plasma discharge of an etching gas, and then the reaction chamber is plasma-discharged. In a method of coating a reaction chamber of a CVD apparatus, which coats a reaction chamber with an insulating film or a semiconductor film, a method of coating the reaction chamber with an insulating film or a semiconductor film with respect to an electrode interval of plasma discharge when forming a thin film on a substrate. If the reaction chamber is coated by widening the electrode interval of the plasma discharge, a sufficiently large space in the reaction chamber is coated with an insulating film or a semiconductor film, and the F remaining in the reaction chamber after cleaning is removed.
Atoms and the like can be confined in the coating film, almost completely preventing the incorporation of F atoms and the like when forming a thin film on a substrate, and preventing deterioration of the film characteristics of the thin film formed on the substrate. Can be.
【図面の簡単な説明】
【図１】この発明の一実施例に係る枚葉式プラズマＣＶ
Ｄ装置の構成を示す図である。
【図２】その反応室の構成を示す図である。
【図３】図３（ａ）ないし（ｇ）はそれぞれこの発明の
一実施例に係るアクティブマトリックス型液晶表示装置
のＴＦＴの製造方法を説明するための図である。
【図４】アクティブマトリックス型液晶表示装置のａ−
Ｓｉ系のＴＦＴの構造を示す図である。
【符号の説明】
１…ガラス絶縁基板
２０…窒化シリコン膜
２１…非晶質シリコン膜
２２…窒化シリコン膜
２６〜２９…反応室
３５…高周波電極
３６…接地電極
３７…昇降装置
３９…ガス供給装置BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 shows a single-wafer plasma CV according to an embodiment of the present invention.
It is a figure showing composition of D device. FIG. 2 is a diagram showing a configuration of the reaction chamber. FIGS. 3A to 3G are diagrams for explaining a method of manufacturing a TFT of an active matrix liquid crystal display device according to one embodiment of the present invention. FIG. 4 is a diagram of an active matrix type liquid crystal display device.
FIG. 3 is a diagram illustrating a structure of a Si-based TFT. DESCRIPTION OF SYMBOLS 1 ... Glass insulating substrate 20 ... Silicon nitride film 21 ... Amorphous silicon film 22 ... Silicon nitride films 26-29 ... Reaction chamber 35 ... High frequency electrode 36 ... Ground electrode 37 ... Elevating device 39 ... Gas supply device
フロントページの続き (56)参考文献 特開 平６−77143（ＪＰ，Ａ) 特開 平５−259083（ＪＰ，Ａ) 特開 平５−315297（ＪＰ，Ａ) 特開 平２−240267（ＪＰ，Ａ) 特開 昭63−215037（ＪＰ，Ａ) 特開 平５−287559（ＪＰ，Ａ) 特開 平７−238380（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205 C23C 16/44 G02F 1/136 H01L 21/3065 H01L 21/31 Continuation of the front page (56) References JP-A-6-77143 (JP, A) JP-A-5-259083 (JP, A) JP-A-5-315297 (JP, A) JP-A-2-240267 (JP) JP-A-63-215037 (JP, A) JP-A-5-287559 (JP, A) JP-A-7-238380 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB Name) H01L 21/205 C23C 16/44 G02F 1/136 H01L 21/3065 H01L 21/31
Claims (1)
マ放電により基体に薄膜を成膜する際に上記反応室内に
付着した薄膜をエッチング性ガスのプラズマ放電により
クリーニングしたのち、プラズマ放電により上記反応室
内を絶縁膜または半導体膜でコーティングするＣＶＤ装
置の反応室のコーティング方法において、 上記基体に薄膜を成膜する際のプラズマ放電の電極間隔
に対して上記反応室内を絶縁膜または半導体膜でコーテ
ィングする際のプラズマ放電の電極間隔を広くしたこと
を特徴とするＣＶＤ装置の反応室のコーティング方法。(57) Claims 1. When a thin film is formed on a substrate by plasma discharge in a reaction chamber of a plasma CVD apparatus, the thin film attached to the reaction chamber is cleaned by plasma discharge of an etching gas. Then, in a method for coating a reaction chamber of a CVD apparatus, wherein the reaction chamber is coated with an insulating film or a semiconductor film by plasma discharge, the reaction chamber is insulated from an electrode interval of plasma discharge when a thin film is formed on the substrate. A method for coating a reaction chamber of a CVD apparatus, wherein a distance between electrodes of a plasma discharge when coating with a film or a semiconductor film is widened.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16258394A JP3471082B2 (en) | 1994-07-15 | 1994-07-15 | Coating method for reaction chamber of CVD apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16258394A JP3471082B2 (en) | 1994-07-15 | 1994-07-15 | Coating method for reaction chamber of CVD apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0831750A JPH0831750A (en) | 1996-02-02 |
| JP3471082B2 true JP3471082B2 (en) | 2003-11-25 |
Family
ID=15757355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16258394A Expired - Lifetime JP3471082B2 (en) | 1994-07-15 | 1994-07-15 | Coating method for reaction chamber of CVD apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3471082B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990076407A (en) | 1998-03-31 | 1999-10-15 | 윤종용 | Method for forming a thin film in a manufacturing process of a semiconductor device |
| JP3474825B2 (en) | 2000-03-13 | 2003-12-08 | 富士通カンタムデバイス株式会社 | High frequency power amplifier and communication device |
| JP4476232B2 (en) * | 2006-03-10 | 2010-06-09 | 三菱重工業株式会社 | Seasoning method for film forming apparatus |
| WO2008050596A1 (en) * | 2006-10-25 | 2008-05-02 | Panasonic Corporation | Plasma doping method and plasma doping apparatus |
| US8877617B2 (en) * | 2012-09-27 | 2014-11-04 | Sunpower Corporation | Methods and structures for forming and protecting thin films on substrates |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2726414B2 (en) * | 1987-03-04 | 1998-03-11 | 株式会社東芝 | Method for producing silicon-based thin film |
| JP2708533B2 (en) * | 1989-03-14 | 1998-02-04 | 富士通株式会社 | Method for removing residual gas from CVD apparatus |
| JP3150408B2 (en) * | 1992-03-16 | 2001-03-26 | 株式会社東芝 | Plasma cleaning post-processing method for CVD equipment |
| JPH05287559A (en) * | 1992-04-07 | 1993-11-02 | Kokusai Electric Co Ltd | Plasma generator |
| JPH05315297A (en) * | 1992-05-11 | 1993-11-26 | Fujitsu Ltd | Cleaning method for vapor growth device, and vapor growth device |
| JPH0677143A (en) * | 1992-08-25 | 1994-03-18 | Ulvac Japan Ltd | Plasma cvd device and method for cleaning it |
| JP3453834B2 (en) * | 1994-02-25 | 2003-10-06 | 三菱電機株式会社 | Wafer chuck device and semiconductor manufacturing device |
-
1994
- 1994-07-15 JP JP16258394A patent/JP3471082B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831750A (en) | 1996-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2875945B2 (en) | Method of depositing silicon nitride thin film on large area glass substrate at high deposition rate by CVD | |
| JP2918792B2 (en) | Single chamber CVD process for thin film transistor | |
| JP2981102B2 (en) | Method for manufacturing thin film transistor | |
| US5861197A (en) | Deposition of high quality conformal silicon oxide thin films on glass substrates | |
| JP3164956B2 (en) | Method for depositing amorphous silicon thin film at high deposition rate on large area glass substrate by CVD | |
| JP4018625B2 (en) | Multi-stage CVD method for thin film transistors | |
| US20100075506A1 (en) | Apparatus and method for manufacturing semiconductor element and semiconductor element manufactured by the method | |
| JP3471082B2 (en) | Coating method for reaction chamber of CVD apparatus | |
| JP3420653B2 (en) | Thin film transistor and liquid crystal display device | |
| JPH0831752A (en) | Cleaning and coating of reaction chamber of cvd system | |
| JP3593363B2 (en) | Method for manufacturing active matrix type liquid crystal display device having semiconductor thin film | |
| JPH07283147A (en) | Thin film forming method | |
| JP3406681B2 (en) | Method for manufacturing thin film transistor | |
| JP3416472B2 (en) | Semiconductor element | |
| JPH09258247A (en) | Production of liquid crystal display device and film forming device | |
| JP3708940B2 (en) | Coating method for reaction chamber of CVD apparatus | |
| JPH08288223A (en) | Manufacture of thin film | |
| US20130162925A1 (en) | Thin-film Transistor Substrate and Manufacturing Method Thereof and Liquid Crystal Display Device | |
| JPH05335335A (en) | Manufacture of amorphous hydride silicon thin-film transistor | |
| JP2002158218A (en) | Film forming method | |
| JP2003172949A (en) | Manufacturing method for array substrate for display device | |
| JP3353832B2 (en) | Method and apparatus for manufacturing thin film transistor | |
| JPH1098085A (en) | Plasma-processing device and thin-film transistor manufacturing method | |
| JPH07297403A (en) | Manufacture of thin film transistor | |
| JP2000206508A (en) | Liquid crystal display device and its production |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070912 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |