JPH0831750B2

JPH0831750B2 - Ｒｆ増幅器

Info

Publication number: JPH0831750B2
Application number: JP61114997A
Authority: JP
Inventors: リチャード・ジョン・パッチ
Original assignee: エリクソンジーイーモービルコミュニケーションズインコーポレーテッド
Priority date: 1985-05-21
Filing date: 1986-05-21
Publication date: 1996-03-27
Anticipated expiration: 2011-03-27
Also published as: US4663599A; EP0203475B1; CA1330110C; EP0203475A3; JPS6211310A; EP0203475A2

Description

【発明の詳細な説明】発明の分野本発明は、集積回路（IC）無線周波（RF）増幅器に関
する。特に、本発明は高周波数（例えば、/GHz）の用途
を含む多くの用途において高品質のRF増幅を行い、「IC
ビィルディング・ブロック」として使用することができ
る汎用のICモジュールに関する。

発明の背景無線周波増幅器は少なくとも２つの主要機能を有す
る。第１には、無線周波増幅器は正確に知られている利
得係数によつて入力RF信号を増幅して所望の出力レベル
を発生しなければならない。第２としては、入力および
出力RF信号は、RFインピーダンスの不整合がほとんどま
たは全くないようにしながら（しばしば、広帯域の周波
数にわたつて）所望のRF周波数で効率よく増幅器に入力
され、増幅器から出力されなければならない。例えば、
増幅器の出力段は増幅されたRF信号を、出力端子に接続
されたRF負荷に効率よく結合しなければならない。出力
段は、増幅器が線形モード（例えば、Ａ級、AB級または
Ｂ級）で動作する場合には信号の歪みを許容し得る程度
に低いレベルにしながら、所望のRF信号電力を負荷に供
給できなければならない。更に、出力段はその利得が負
荷インピーダンスにあまり左右されないようにしなけれ
ばならない。よく設計されたRF出力増幅器段は、これら
の性能を達成すると共に、零入力時の消費電力が低く、
全ての予想される入出力条件下において安定な動作を行
ない、かつ増幅器の周波数応答特性を制限しないように
しなければならない。不幸にして、これらの（および他
の）周知の所望の性能は（例えば、数百MHz程度およびG
Hzの範囲の）非常に高い周波数で動作するRF増幅器段か
ら同時に得ることは困難なことがある。

高周波RF通信装置において、高電力出力段を駆動する
に十分な電力を発生することができる中間増幅器段を設
計し構成するためには典型的にはかなりの費用と回路構
成要素とが必要である。高い周波数においては、安定性
の問題が厳しいものであるため、しばしば各段当りの利
得をたつた５乃至8dBにするのが実際的である。関連す
る各段当りの帯域制限用の構成要素は一般に高価であ
り、最新のRF通信装置において貴重なスペースを占める
ものである（装置の小型化および最小化は通常多くの理
由により望ましいものである）。

安定性の問題は主にレイアウトに依存する漂遊容量に
加えて能動素子の実効容量に関連する不確かな反射帰還
インピーダンスによつて生ずるものである。更に、帰還
容量（通常「ミラー（Miller）」容量と称されている）
は、負荷インピーダンスが周波数につれて変化するとき
に増幅器の入力インピーダンスを変化させる主な原因の
１つである。

バイポーラ接合トランジスタのコレクタ・ベース構造
間（または電界効果トランジスタのソース・ゲート間）
の避けられない容量により、比較的大きな実効容量（増
幅段の電圧利得に１を加えた値を乗じた素子容量）がト
ランジスタの入力と並列に現われることがある。この素
子の容量が増大されて入力端子に並列に現われる作用は
しばしばミラー（Miller）効果と称される。ミラー効果
は増幅器がよく設計されていない場合、実質的にトラン
ジスタ増幅器の単位利得の交差周波数（利得帯域幅積）
を低減する。ミラー帰還容量の値は増幅段の利得に関連
しているので、増幅段の利得が増大するにつれてこの帰
還容量は増大する。同調負荷の場合には、この実効入力
容量は典型的には大幅に変化する。これらの不確かな容
量は、生産された増幅器のロットごとに変化するので、
これはしばしば受動部品を手動で同調させたり、手動で
「トリミング」するというような非経済的で厳密な操作
を必要とする。

増幅器段がバッテリから給電される装置に使用される
場合にはDC（直流）電力を保存するための別の要件があ
る。RF増幅器段のDCバイアス電流を適当なレベルに設定
して所望のRF出力電力を得るために典型的には余分なDC
電流が必要である。（このような余分な電流は、例えば
大規模製造における相異なるユニット間での予想される
トランジスタの利得変化によつて生づるバイアス変化を
克服するのに時々必要とされる）。不幸にして、このよ
うな余分な電流は、バッテリ電源から引出される場合に
は、電源の寿命を短くするものであり、従つて装置の信
頼性を低下させ、装置の保守のコストを増大させる。

第１図は一例として通常使用されている従来の個別部
品から成る高周波電力増幅器10を示す。入力信号が結合
コンデンサ12および整合用回路網14を介して増幅器10に
結合される（整合用回路網14の目的は増幅器の入力イン
ピーダンスを信号源のインピーダンスと整合させて、一
層効率よく信号を伝達させるためである）。増幅器10の
RF出力はトランジスタ20のコレクタから別の結合コンデ
ンサ18を介して負荷16に結合される。増幅器10は典型的
にはエミッタ接地形式に接続されているバイポーラ接合
トランジスタ20、無線周波（RF）チョーク22（L1）、バ
イアス電圧分圧用抵抗24および26、RFバイパス・コンデ
ンサ28を有している。電源電圧VccはRFチョーク22を介
してトランジスタ20のコレクタに接続されている。RFチ
ョーク22は、バイパス・コンデンサ28と共に、実質的に
RFエネルギが電源に達しないようにする。

第１図に示す回路構成は種々の相異なる用途に極めて
有益であるが、多くの欠点を有しており、これらの欠点
の全ては動作周波数が増大するにつれて、または所望の
動作周波数帯域が広くなるにつれて一層悪化する。増幅
器10の入力および出力容量は上述したミラー効果によつ
て許容できないほど高くなることがある。更に、入力お
よび出力容量は増幅器の瞬時利得、負荷、信号レベルお
よび周波数により大幅に変化することがある。増幅器10
では安定性と高利得との間で釣合をとることが必要であ
り、これは予想され得る最大電力利得をかなり制限する
ものである。更に、増幅器10を集積回路化することは、
ワイヤボンディングによるインダクタンスが高電力レベ
ルにおいて重大なものとなり、その結果として実装コス
トがより高くなることがあるので、更に別の問題を発生
する。また、増幅器10の集積回路化は典型的には集積回
路チップの裏面を出力端子に接続することを必要とし、
従つてアース絶縁分離技術をICチップの実装の際に使用
することを必要とする。

集積回路化に更によく適合した他の高周波増幅回路が
ある。例えば、米国特許第4240041号には単一の半導体
チップに集積され得る高周波増幅器回路が開示されてい
る。この増幅器の出力トランジスタは回路パラメータを
所望により設定することによつてAB級、Ｂ級またはＣ級
の動作を行なう。更に、この米国特許に開示されている
増幅器は比較的少ないリード線（５本）を有するチップ
上に設けられている。しかしながら、この増幅器回路は
二重の反転を使用しており（即ち、出力電圧は入力電圧
と同じ極性であり）、従つて出力端子から入力端子への
正帰還によつて高い周波数において不安定となる可能性
がある。更に、増幅器の利得は回路に使用される種々の
トランジスタのバイアス抵抗、相対面積および相互コン
ダクタンスの複雑な関数である。最後に、バイアス抵抗
はトランジスタの利得における予想される変動をマスク
するために比較的小さなものでなければならず、この結
果無黙な電力消費が生じる。

本発明に関連する従来の他の例としては次のようなも
のがある。すなわち、米国特許第3392342号、米国特許
第3626313号、米国再発行特許第30297号、米国特許第39
92676号、米国特許第3942129号、米国特許第3950708
号、米国特許第3952257号、米国特許第4028631号、米国
特許第4140977号、米国特許第4237414号、および米国特
許第4242643号。

これらの米国特許には高周波増幅器に使用され得る種
々のバイポーラ接合トランジスタの構成が開示されてい
る。例えば、米国特許第3392342号には電流ミラー（cur
rent mirror）バイアス方式が開示されている。米国特
許第3626313号には入力および出力トランジスタに対し
て一定割合の形状寸法を使用し、縦続接続の出力構成を
使用する電流ミラー増幅器が開示されている。米国再発
行特許第30297号には入力および出力トランジスタのコ
レクタ電位を等しいレベルに維持する電流ミラー増幅器
が開示されている。米国特許第3992676号には自己バイ
アス式の縦続接続の出力段を有する、上記再発行特許第
30297号と類似した電流ミラー増幅器が示されている。
米国特許第4028631号には入力インピーダンスを減らす
ためにコレクタ・ベース間を分路する入力バイアス抵抗
を用いた電流ミラー増幅器が開示されている。

最近の集積回路技術における利点にも拘らず、また上
述したような多くの従来の回路があるにも拘ず、所定の
DC入力電流に対するCD出力電流を正確に制御し、かつ所
定のRF出力電力に対するDC入力電力を最小にしながら、
高いRF周波数の非常に広い帯域にわたつて真に正確で比
較的高い利得および電力レベルを得ることができるモノ
リシック（即ち、集積回路）RF増幅器ビィルディング、
ブロックは従来開発されていない。その上、提案されて
いる多くの集積回路高周波増幅器段では、負荷インピー
ダンスの変化につれて大きな範囲にわたつて変化する過
大な入力容量によつて、重要な高周波安定性の問題が生
じる。過去においては、所望の利得係数を得るために、
典型的には能動増幅素子ごとの容量の変化に合わせて個
々の部品を工場で厳密にトリミングする作業が必要であ
り、このようなトリミング技術を使用した場合において
もRF電力素子またはモジュールを駆動するために縦続接
続された増幅段が典型的に必要である。これらの問題の
全てを経済的にかつ複雑でなく解決する集積回路ビルデ
ィング・ブロックは従来では得られなかった。このよう
なビィルディング・ブロックは、入手可能であれば、移
動式、セル式および手持式のバッテリ給電式通信装置を
含めた多くのRF通信装置生産ラインに使用することがで
きるものである。このようなビィルディング・ブロック
は、高効率で安定性を達成できるならば、RF通信装置に
おけるRF前置増幅器、RF電力駆動器、RF電力モジュール
および受信混合器またはIF増幅器のような相異なる広い
用途に使用するのに理想的であろう。

発明の概要本発明は高周波集積回路RF増幅器を提供する。この増
幅器はRF周波数の広い帯域にわたつて正確で高い利得を
有し、非常に効率よくDC入力電力を使用し、非常に高い
RF周波数（即ち、/GHz以上）においてさえも安定であ
り、負荷インピーダンスとはほゞ独立で非常に低減され
た入力容量を有する。簡単に要約すると、この新しい増
幅器モジュールは縦続接続された２つの増幅段、即ち電
流利得段と電圧利得段を有している。入力の電流利得段
は電流ミラー構成によつてバイアスされ、この構成は安
定な電圧降下を有する順バイアスされたダイオード（例
えば、コレクタ・ベース間を短絡したトランジスタ）に
よつて給電される。このダイオードは温度補償を行なう
と共に、また電流利得段の両端間の電圧を比較的低い電
圧に維持して、カスコード接続の電圧利得段の両端間の
電圧の振れ（swing）を最小にする。

本発明による増幅器は単に４つのトランジスタを有し
ており、これらのトランジスタは好ましいことに同一の
半導体ウェーハ上に形成することができる。増幅器チッ
プに対する外部からのアクセスには４つの外部リード
（即ち、ICパッド）しか設ける必要がない（しかしなが
ら、ワイヤボンディングによるインダクタンスを最小に
するために、またはワンヤボンディングによるコンダク
タンスを最小にするために、これらの４つの端子点のい
くつかに並列に接続された複数のパッドを設けてもよ
い）。外部に対して４つの接続しか必要でないので、モ
ジュール全体は通常の４本のリードを有する「マイクロ
−Ｘ」ICパッケージ／キャリアに非常に都合よく実装す
ることができる。

第１および第２のトランジスタ（Q1およびQ2）は電流
ミラー構成に互いに接続される（即ち、第２のトランジ
スタQ2に流れる電流が第１のトランジスタQ1に流れる電
流の所定の倍数になるように、第１および第２のトラン
ジスタのエミッタ領域が一定の割合で形成され、かつ電
極が相互接続される。）。第１のトランジスタQ1は第２
のトランジスタQ2をバイアスするように動作する。第３
のトランジスタQ3（コレクタ・ベース間が短絡されてダ
イオードを構成）が、電流ミラー構成に接続された第１
および第２のトランジスタにDCバイアスを供給し、また
第２のトランジスタQ2（電流利得段）が活性領域で（即
ち飽和していないで）適正に動作するように正確な電圧
降下を生じる。第２のトランジスタQ2（エミッタ接地形
式（common−emitter）の電流利得段）および第４のト
ランジスタQ4（ベース接地形式（common−base）の電圧
利得段）がカスケード構成に一緒に接続され、トランジ
スタQ3（ダイオード）の電圧降下はトランジスタQ2のコ
レクタ・エミッタ電圧の振れを最小にし、かつトランジ
スタQ4のコレクタ・エミッタ電圧の振れを最大にするよ
うに作用する。

第２のトランジスタQ2は電流増幅を行ない、第４のト
ランジスタQ4は電圧増幅を行なうことが理解されよう。
第４のトランジスタQ4を流れる瞬時電流は第２のトラン
ジスタQ2を流れる電流の関数である。両トランジスタ増
幅段の零入力動作点は共通バイアス端子を介して同時に
制御することができる。従つて、増幅器によつて発生さ
れる出力信号の電力は入力信号のレベルによつて直接制
御され、非常に正確な利得関係は第１および第２のトラ
ンジスタQ1およびQ2（即ち、電流ミラー）の一定割合の
形状寸法（scaled geometry）によつて設定される。比
較的高い降伏電圧が電流利得段（Q2）とのカスコード接
続によつて第４のトランジスタQ4の両端間に設定され
る。その上、非常に小さな負荷容量がRF負荷から第４の
トランジスタQ4の入力に反射され、このため負荷インピ
ーダンスによつて大きく変化しない比較的小さい入力容
量が形成される。

また、この新規な増幅器モジュールは（２つのカスコ
ード接続された利得段を使用していても）反転増幅器で
あるので、出力から入力への信号の帰還によつて発振が
生じる可能性は非常に低減される。

出力段のDC電流は入力バイアス電流によつて確実に制
御されているので、効率を犠牲にすることなく電力制御
が得られる。比較的高い正確な利得を有しながら極端に
帯域を広くした動作を得ることもできる（例えば、900M
Hzにおける15dBの利得を100MHzにおける25dBの利得にス
ムーズに変化させることができる）。

本発明に従つて構成されるIC増幅器は高品質な特作特
性、簡単さおよび低コストという利点を合わせ持つの
で、この増幅器はRF通信回路等の多くの相異なる用途に
おいて「ビィルディング・ブロック」として広く使用で
きるものである。

本発明のこれらの目的および他の目的ならびに利点は
添付の図面を参照した本発明の典型的な好適実施例につ
いての以下の詳細な説明により更によく理解されよう。

好適実施例の説明第２図は新規な増幅器50の第１の典型的な実施例の回
路図である。増幅器50の能動部品は（通常の集積回路レ
イアウトおよび構成技術を使用して）単一の集積回路半
導体ウェーハ52上に形成して、４つの端子（即ち、ICパ
ッド）Ａ乃至Ｄのみによつて外部回路に接続されるよう
に製造できる。この好適実施例においては、端子Ａはア
ース・リードであり、端子Ｂは入力リードであり、端子
Ｃは出力リードであり、端子Ｄはバイアス・リードであ
る。ウェーハ52上に形成された部品を外部部品と接続す
るのに必要なリードの数が少ないので、増幅器50は小さ
な通常の４本のリードを有するICチップ・パッケージ
（例えば、「マイクロ−Ｘ」パッケージ・キャリア）を
使用して生産することができる。チップ・レイアウトの
一例が第４図に図示されている。

４つのトランジスタQ1、Q2、Q3およびQ4はこの好適実
施例においてはウェーハ52上に形成されている。第２図
に示す全てのトランジスタはNPNバイポーラ接合トラン
ジスタであるが、その代りにPNPバイポーラ接合トラン
ジスタまたは電界効果トランジスタ（FET）を使用する
こともできる（後者の場合にはベース・コレクタ・エミ
ッタ構造がゲート・ドレイン・ソースFET構造になるこ
とは明らかであろう）。第２図において、トランジスタ
Q1のエミッタはアース端子Ａに接続され、トランジスタ
Q1のベースはそのコレクタに接続されている。トランジ
スタQ2のエミッタはアース端子Ａに接続され、ベースは
トランジスタQ1のベース（従つてコレクタ）に接続され
ている。入力端子Ｂは共通に接続されたトランジスタQ2
のベースならびにトランジスタQ1のベースおよびコレク
タに接続されている。

トランジスタQ1のコレクタは抵抗54を介してトランジ
スタQ3のエミッタに接続されている（抵抗54は好ましく
は拡散または他の通常の方法によつて形成するか、また
は故意に損失のある接合電極リード構造を作ることによ
つてウェーハ52上にトランジスタQ3の構造の一部として
設けることができる）。トランジスタQ3のコレクタはそ
のベースに接続され、これによつてトランジスタQ3はコ
レクタ・ベース間が短絡されてダイオードとして機能す
る。トランジスタQ3およびQ4のベースは共にDCバイアス
入力端子Ｄに接続されている。トランジスタQ4のエミッ
タはトランジスタQ2のコレクタに接続され、トランジス
タQ4のコレクタはRF出力端子Ｃに接続されている。

典型的な用途においては、RF信号源56は結合コンデン
サ58および通常の整合用回路網60を介して入力端子Ｂに
接続されている。結合コンデンサ58はDCレベルが入力端
子Ｂと信号源56との間に結合されるのを防止するように
機能し、整合用回路網60は信号源56の入力インピーダン
スを入力端子Ｂに現われる入力インピーダンスに整合さ
せる。RF負荷62は直列に接続された結合コンデンサ64を
介して出力端子Ｃに接続されている。RFチョーク66は出
力端子Ｃと電源電圧Vccとの間に直列に接続されて、RF
エネルギが電源に流れるのを防止する。バイパス・コン
デンサ68がVccとアース電位との間に接続され、RFアー
スを形成する。バイアス抵抗70がVccとバイアス端子Ｄ
との間に接続されている。代りの方法として、被制御バ
イアス電流源を直接バイアス端子Ｄに接続してもよい。
バイアス端子Ｄとアース電位との間に接続された比較的
大きなバイパス・コンデンサ72はバイアス端子ＤがRFア
ース電位になるようにする。アース端子ＡはDCおよびRF
アース電位に直接接続されている。

トランジスタQ1およびQ2は一定割合の形状寸法を有
し、入力DCバイアス電流と出力増幅器段（Q2、Q4）のDC
電流との間に正確な関係を形成する。例えば、トランジ
スタQ1のエミッタが相対的な大きさ10xを有するように
作られ、トランジスタQ2のエミッタが相対的大きさ100x
を有するように作られたとすると、トランジスタQ2を流
れる増倍された電流Ｍ・I_bはトランジスタQ3およびQ1を
流れるDC入力バイアス電流I_bのほぼ10倍になる（従つて
Ｍは10に等しい）。トランジスタQ2の電流とバイアス電
流との間のこの直接的な「電流ミラー」関係（それ自身
周知のものである）は増幅器50の全体の効率を増大し、
また増幅器のRF電力出力を直接制御することを可能にす
る。例えば、増幅器50の零入力動作点は単にバイアス抵
抗70の値（または電流源）を選択することによつて変え
ることができる。バイアス抵抗70が比較的小さな抵抗値
を有している場合には、増幅器50は線形のＡ級またはＢ
級モードで動作する。他方、増幅器50は、バイアス抵抗
70の抵抗値を比較的大きな値に設定することによつてＣ
級モード（即ち、入力信号がピーク値にある間を除いて
負荷電流が遮断されるモード）で動作するように設定す
ることができる。このように、増幅器の動作効率および
所望の動作モードは種々の相異なる用途に適するように
簡単に調節することができる。

トランジスタQ3の短絡されたコレクタ・ベース接合部
は信号源56に対して非常に低い入力インピーダンスを提
供する。これは、バイアス端子Ｄが（外部バイパス・コ
ンデンサ72の作用によつて）RFアースになつているため
であり、またコレクタ・ベース間が短絡されたトランジ
スタQ3が入力源に対してほとんど短絡回路として現われ
るためである（即ち、ダイオード（Q3）は動作中オン状
態に順バイアスされている）。また、この非常に低い入
力インピーダンスは、電流利得段のトランジスタQ2が実
際に低いインピーダンス源で駆動されて、非常に小さな
電圧の振れのみがトランジスタQ2のコレクタに現われる
ように保証する（したがつて、これは入力端子Ｂに対し
非常に低い帰還容量即ち「ミラー」容量を生じさせ
る）。抵抗54はトランジスタQ3が存在することによつて
付随する負荷損失を低減するためにのみ設けられている
（典型的な実施例においては抵抗54は30乃至100オーム
の値である）。

また、トランジスタ（ダイオード）Q3はトランジスタ
Q4のコレクタの出力電圧の振れを最大にするためにトラ
ンジスタQ2のコレクタ電圧をアース電位に非常に近い値
にバイアスするように作用する。トランジスタQ4の出力
電圧の振れを最大にすることによつて、増幅器50の全体
の出力電力は所与の入力DC電力に対して最大になり、増
幅器の効率を一層よくする。増幅器50がバッテリで動作
する電源装置から電源電圧Vccを供給されている場合に
は効率は特に重要である。

また、トランジスタQ4のベースが（外部バイパス・コ
ンデンサ72によつて）RFアース電位になつているので、
電流利得段のトランジスタQ2のコレクタから見たRF負荷
インピーダンスは非常に低くなつている。従つて、（例
えば、変化する負荷インピーダンス62の結果として）ミ
ラー効果によつてトランジスタQ4のベースに反映される
任意の変化する容量はトランジスタQ2のベースには反映
されない。この結果、極めて低いミラー容量のみが入力
端子Ｂに反映される。

トランジスタQ4自身の入力インピーダンスはトランジ
スタQ4がベース接地形式に接続されているので非常に低
い。更に、トランジスタQ2およびQ4はカスコード接続さ
れているので、非常に高い出力インピーダンスが出力端
子Ｃに現われ、トランジスタQ4から大きな電圧利得が得
られる。また、このカスコード構成（即ち、電流利得段
（Q2）が電圧利得段（Q4）に信号を供給する構成）によ
りトランジスタQ4のベースに反映された負荷62のインピ
ーダンスの変化が非常に小さくなるとともに、モジュー
ルのRF出力端子間における降伏電圧が高くなる（これは
負荷62が同調回路や、増幅器50の出力インピーダンスと
不整合するインピーダンス等である場合有益である）。

増幅器50の電力節約機能は入力端子Ｂに存在するピー
ク整流動作から得られる。信号源56によつて発生される
信号が増大すると、トランジスタQ1のベースにおける整
流作用によつてDCバイアス電圧が結合コンデンサ58（ま
たは整合用回路網60の内部の等価コンデンサ）の両端間
で増大する。このDCバイアスは出力段Q2およびQ4のDCバ
イアス電流を減少させ、これによつて効率（即ち、DC入
力電力に対する出力RF電力の比）を増大させる。構成部
品の値を注意深く選択することによつて、増幅器50の全
体のRF出力電力を所与のDC入力電力に対して最大理論値
に近づけることができる。

増幅器50は全体的に反転増幅器である（即ち、入力端
子Ｂにおける電圧の増大は出力端子Ｃにおける電圧の減
少を生ずる）。これは、エミッタ接地形式の第１段（Q
2）が反転を行なうが、縦続接続されたベース接地形式
の第２段（Q4）が反転を行なわないためである。従つ
て、出力端子Ｃから入力端子Ｂに正帰還が生じて増幅器
50を発振させる可能性はない。出力端子Ｃと入力端子Ｂ
との間の帰還は増幅器の利得を幾分低下させるが（この
帰還が負帰還であるため）、増幅器の安定性を低下させ
るよりはむしろ改善する。

増幅器50は温度に対して比較的良好な安定性を有して
いる。これはトランジスタQ1乃至Q4が全て好ましいこと
に同じ製造技術を使用して同じウェーハ52上に形成され
るからである。また、トランジスタの１つに影響を与え
る温度変化は同様に他の３つのトランジスタにも影響を
与える（これは各素子が同じ温度係数を有しているから
である）。場合によつては、バイアス抵抗70が温度の変
化につれて抵抗値の変化を生ずることがある。また、ト
ランジスタQ1およびQ2のベース・エミッタ間の電圧降下
が温度につれて幾らか変化することもある。しかしなが
ら、これらの要因はバイアス電流I_bの値を比較的少し変
化させるだけであることがわかつており、このためウェ
ーハ52の温度変化を減らすための特別な手段を必要とす
ることなく優れた温度安定性が得られる。

バイポーラNPNトランジスタは典型的にはＮ型の材料
から構成されるが、Ｐ型の材料を使用し、その中にＮ型
ポケットを形成してコレクタ電極として作用させるよう
にして構成する方が好ましい。このようにすれば、ICウ
ェーハの裏側を直接アースに接続して、ICの実装を簡単
化し、かつICキャリアとの熱接触を改善できる。

第３図は本発明の別の改良された好適な実施例を示
す。第３図に示す実施例は、抵抗74（R2）および76（R
1）が追加された以外は第２図に示す実施例と全て同一
である。抵抗74はトランジスタQ1のベースとコレクタの
間に接続される（従つて、トランジスタQ1はもはやベー
スとコレクタが直接短絡されていない）。抵抗76はトラ
ンジスタQ2のベースとトランジスタQ1のコレクタとの間
に接続される。抵抗74および76は、（１）増幅器を入力
源56から良好に分離し、（２）このような良好な分離を
設けてもトランジスタQ1およびQ2の所望の電流ミラー整
合を維持するという２つの目的を有している。

第２図に示す実施例においては、入力端子Ｂはトラン
ジスタQ3のエミッタに抵抗54（第３図においてR3として
示されている）を介して接続されている。トランジスタ
Q3は順バイアスされコレクタ・ベース間が短絡されたダ
イオードとして動作し、入力端子Ｂに供給されるRF信号
に対してほぼ短絡回路として形成されている。トランジ
スタQ3の共通に接続されたベースおよびコレクタはバイ
アス端子Ｄにおいて（バイパス・コンデンサ72を介し
て）RFアースに接続されている。入力端子Ｂとトランジ
スタQ3のエミッタとの間が分離されていない場合には、
動作条件によつては入力端子Ｂに供給される入力信号に
対して過度の負荷が生じることがある。

抵抗54（通常の拡散型集積回路抵抗であるか、または
トランジスタQ3の構造内に通常のように形成された抵抗
であつてよい）は、トランジスタQ3の存在に伴なう負荷
損失を低減する。しかしながら、入力端子Ｂとトランジ
スタQ3のエミッタとの間に（第３図に示すように）直列
に別の抵抗76を接続することにより、更に負荷損失を低
減し、入力端子を更に良好に分離することができる。実
際上、抵抗76は過大な入力RF電力がダイオード（Q3）に
流入することを防止し、したがつて信号源負荷を最小に
し、入力端子Ｂに供給されるRF電流を更に効率よく使用
させる（すなわち、この電流のほとんどが有効なRF入力
としてトランジスタQ2に流れる）。

前述のように、トランジスタQ1およびQ2は電流ミラー
構成においてそれらの形状寸法が一定の割合で形成さ
れ、所望の比で電流が整合している。従つて、抵抗74は
この電流整合を維持するように付加されている。抵抗76
の値は十分な入力分離を行なうために所望の通りに選択
される。前述のように、トランジスタQ2の面積はトラン
ジスタQ1の面積のＭ倍である。このため、抵抗74の値は
抵抗76の値のＭ倍に選択され、これによりトランジスタ
Q1およびQ2の間の一定割合の電流整合した関係を保持す
る。β_Q1＝β_Q2とすると（これは２つのトランジスタが
同じ基板上に形成され、同じ電流密度で動作しているの
で一般的にあてはまる）、トランジスタQ2のベース電流
はトランジスタQ1のベース電流よりＭ倍大きい。抵抗74
が抵抗76のＭ倍になるように作られている場合には、抵
抗74および76の両端間の電圧降下は同じである。一般的
に云うと、抵抗74の抵抗値は抵抗76の抵抗値のＮ倍にな
るように作られる。ここにおいて、Ｎは、トランジスタ
Q2およびQ1間の電流整合を維持するようにレイアウトさ
れたICチップ上のトランジスタQ2の面積とトランジスタ
Q1の面積との比である。

第３図に示す典型的な実施例を、３つの特定の最大電
力レベルの場合について、それぞれ第5A図乃至第5C図
（10ミリワット）、第6A図乃至第6C図（50ミリワット）
および第7A図乃至第7C図（150ミリワット）に例示す
る。第5A図、第6A図および第7A図に示す回路図では外部
接続用のアース端子Ａおよびバイアス端子Ｄとして並列
に余分に接続されたICパッド接続端子を例示している。
第5A図で、R2は1KΩの抵抗を５個直列接続した抵抗であ
り、R1は1KΩの抵抗であり、1KΩの抵抗は長さ33μ、幅
20μ、層04、ρ_Ｓ＝500Ω／ロであり、R3は300Ωの抵抗
（長さ50μ、幅20μ、層13、ρ_Ｓ＝100Ω／ロ）であ
り、回路の電流は最大DC5mA、最大ピーク100mAである。
第6A図で、R2は1KΩの抵抗を５個直列接続した抵抗であ
り、R1は1KΩの抵抗であり、1KΩの抵抗は長さ33μ、幅
20μ、層04、ρ_Ｓ＝500Ω／ロであり、R3は100Ωの抵抗
（長さ26μ、幅30μ、層13、ρ_Ｓ＝100Ω／ロ）であ
り、回路電流は最大DC25mA、最大ピーク50mAである。第
7A図で、R2は340Ωの抵抗を４個直列接続した抵抗であ
り、R1は340Ωの抵抗を２個並列接続した抵抗であり、3
40Ωの抵抗は長さ56.5μ、幅20μ、層13、ρ_Ｓ＝100Ω
／ロであり、R3は30Ωの抵抗（長さ13μ、幅50μ、層1
3、ρ_Ｓ＝100Ω／ロ）であり、回路電流は最大DC75mA、
最大ピーク150mAである。第5B図、第6B図および第7B図
は種々のICパッド（端子）を明確に表している第１の縮
尺の典型的なチップのレイアウトを概略的に示してい
る。第5Bおよび第6B図のチップは５×５ミルのチップで
あり、第7B図のチップは29×29ミルのチップである。パ
ッドの寸法は５×５ミルである。パッド間のスペースは
３ミルである。各ICチップのレイアウトの中央の「作動
部」が第5C図、第6C図および第7C図に拡大して示されて
いる。通常のIC製造方法を使用しているので、更に詳細
な説明は行なわない。

100MHzから800MHzまでの周波数における種々の入力電
力レベルに対する典型的な出力電力曲線が第８図に示さ
れている。第９図は種々のバイアス電流に対する400MHz
から500MHzまでの典型的な出力電力曲線（および効率）
を示している。50MHzから860MHzまでの周波数範囲にわ
たつて測定された典型的な入力および出力インピーダン
スを下記の表１に示す。

この新規なRF増幅器モジュールは、次に示す潜在的に
望ましい特性のいくつかまたは全てを得ることができる
ものとして理解することができるものである。

＊ICチップは所望により４本のリードを有するマイクロ
波パッケージに収納することができる。

＊ICチップの裏側は直接アース電位に接続することがで
き、これにより熱結合を改良し、同時にICの実装を簡単
化する。

＊ICの多数のアース端子およびバイアス端子パッドを追
加して、ワイヤボンディングによるインダクタンスまた
はコンダクタンスの問題を改善する。

＊簡単な外部回路を介してバイアスを制御することによ
つてＡ級、Ｂ級またはＣ級増幅動作を容易に達成でき
る。

＊同じ簡単なバイアス制御を用い、かつ同じ外部バイア
ス・リード接続点を介して電力レベル制御が得られる。

＊入力および出力容量が低下する（ミラー容量がほとん
どない）。

＊入力および出力容量は（素子の設計によつて制御され
得る）利得、負荷、信号レベルまたは周波数にあまり関
係しない。

＊高く、かつ、安定な利得特性を達成できる（例えば、
代表的な個別部品の設計の場合における僅か5dBの利得
と比較して960MHzにおいて15dBの利得が得られる）。

本発明の幾つかの実施例を詳細に説明したが、本技術
分野に通常の技術を有する者においては、別のおよび代
りの実施例および実施構成が可能なことは明らかなこと
であろう。例えば、説明したトランジスタの全てはNPN
トランジスタであるが、代りにPNPバイポーラ接合トラ
ンジスタまたは電界効果トランジスタ（ヒ化ガリウム能
動素子等）に置き換えることもできる。希望により直接
接続の回路要素または他の形式の回路要素を抵抗74およ
び76または54と置き換えることもできる。トランジスタ
Q2の容量を許容できる低レベルに維持しながら、更に高
い電源電圧Vccを使用することを可能にするために、ト
ランジスタQ3によつて形成されるダイオードに直列に別
のコレクタ短絡形のダイオードを追加することが好まし
いこともある。１つ以上の２端子素子（即ち、PN接合ダ
イオード）によつて少なくともトランジスタQ3を置き換
えることができることは容易に理解されることであろ
う。トランジスタQ1およびQ2は上述した電流整合を得る
ために同じウェーハ上に形成されるべきであるが、他の
回路要素は希望により同じウェーハに必ずしも含まれる
ことを必要としないし、用途によつては個別の外部素子
であつてもよいものである。別のトランジスタ構造を追
加してもよい（例えば、典型的な実施例に示されている
ものに並列に接続して更に高い電力性能を得るため）。
従つて、本発明の新規な特徴の少なくともいくつかを実
現するこれらの変形および全ての他の変形は特許請求の
範囲内に包含されるものである。

【図面の簡単な説明】

第１図は従来の高周波RF増幅器の１つの典型的な回路図
である。第２図は本発明による集積回路RF増幅器の第１の典型的
な実施例の回路図である。第３図は入力負荷の影響を低減するように変更された本
発明の第２の典型的な実施例の回路図である。第４図は第２図の実施例（抵抗54をトランジスタQ3の構
造内に含む）を実現するために利用できる集積回路チッ
プの典型的なレイアウト（例えば、コンピュータで作成
されたICマスクのオーバレイ図面）の上面図である。第5A図、第5B図および第5C図はそれぞれ第３図の実施例
を10ミリワットの増幅器とした典型的な例を示す回路
図、ICチップのレイアウトの上面図、およびその中央部
の拡大上面図である。第6A図、第6B図および第6C図は第３図の実施例を50ミリ
ワットの増幅器とした典型的な例を示す、第5A図乃至第
5C図と同様な回路図、上面図および拡大上面図である。第7A図、第7B図および第7C図は第３図の実施例を150ミ
リワットの増幅器とした典型的な例を示す、第5A図乃至
第5C図と同様な回路図、上面図および拡大上面図であ
る。第８図は100MHzから800MHzまでの周波数範囲における新
規な増幅器の種々の入力電力レベルに対する典型的な電
力出力を示すグラフである。第９図は400MHzから500MHzまでの周波数範囲における種
々の供給バイアス電流に対する新規な増幅器の典型的な
動作効率を示すグラフである。 50は増幅器、52は半導体ウェーハ、54,70,74,76は抵
抗、66はチョーク、68,72はコンデンサ、Q1,Q2,Q3,Q4は
トランジスタを表わす。

Claims

【特許請求の範囲】

【請求項１】100MHzを超える信号を増幅するためのRF増
幅器であって、入力RF信号を入力するRF信号入力部； RF電圧増幅トランジスタであって、その出力回路に直列
に供給される前記入力RF信号に対応するRF電流に比例し
たRF電圧を前記出力回路の両端間に発生する前記RF電圧
増幅トランジスタ；単一のRF電流増幅トランジスタであって、前記RF電圧増幅トランジスタの出力回路と直列に作用的
に結合された出力回路を有し、かつ、前記RF信号入力部
より前記入力RF信号を受け取り、該入力RF信号の電流利
得増幅を行うように接続された単一のトランジスタ電流
増幅段を形成し、前記単一のトランジスタ電流増幅段
は、前記RF電圧増幅トランジスタに供給される前記入力
RF信号に対応するRF電流を制御し、それにより前記RF電
圧増幅トランジスタと前記RF電流増幅トランジスタとの
組合せの直列接続出力回路の両端間に、100MHzを超える
周波数を有する電圧及び電流利得増幅RF信号を発生する
前記単一のRF電流増幅トランジスタ；前記単一のRF電流増幅トランジスタと組み合わされて電
流ミラー回路を形成するように接続された第１のトラン
ジスタ；及び少なくとも１つのダイオードと１つの抵抗器とを含むバ
イアス手段であって、前記RF電圧増幅トランジスタ及び
前記RF電流増幅トランジスタのそれぞれのバイアス電流
入力端と、該両トランジスタのそれぞれに共通のDCバイ
アス電流入力部とに接続されて、信号レベルから実質的
に独立した定常的なバイアス電流を前記RF電圧増幅トラ
ンジスタ及び前記RF電流増幅トランジスタのそれぞれに
供給し、更に前記第１のトランジスタに直列に接続され
て、前記第１のトランジスタにバイアス電流を供給する
ように構成された前記バイアス手段を包含し、それにより前記バイアス手段により前記RF電流増幅トラ
ンジスタに供給される前記バイアス電流は、前記RF電流
増幅トランジスタのコレクタ対ベース電位を、零ボルト
を超過して上昇させるのに十分であるようにされている
RF増幅器。
【請求項２】特許請求の範囲第１項のRF増幅器におい
て、前記バイアス手段の前記ダイオードは、前記共通の
DCバイアス入力部に接続されていて、ベース・コレクタ
間が接続されたトランジスタから成り、前記共通のDCバ
イアス入力部は、また前記RF電圧増幅トランジスタのバ
イアス電流入力端に直接に接続されているRF増幅器。
【請求項３】特許請求の範囲第１項のRF増幅器におい
て、前記第１のトランジスタおよび前記RF電流増幅トラ
ンジスタは、同両トランジスタのバイアス電流の間に1:
MのDC電流増倍比を与える幾何学的寸法の構成を有し、
更に、前記電流ミラー構成の中に含まれ、前記RF信号入
力部と前記バイアス手段との間の減結合のための減結合
抵抗及び該減結合抵抗と組み合わされて前記第１のトラ
ンジスタおよび前記RF電流増幅トランジスタのそれぞれ
のバイアス電流の間の整合を行うための整合抵抗を有
し、前記減結合抵抗と前記整合抵抗との間の抵抗値の比
はM:1とされ、それにより前記第１のトランジスタと前
記RF電流増幅トランジスタとの間に1:MのDC電流（増
倍）比を維持するようにされたRF増幅器。
【請求項４】特許請求の範囲第１項のRF増幅器におい
て、前記RF電圧増幅トランジスタ及び前記RF電流増幅ト
ランジスタの組合せにより、入力RF信号に対して反転ま
たは約180゜の位相差を有する前記電圧及び電流利得増
幅RF信号を発生するようにされたRF増幅器。
【請求項５】特許請求の範囲第１項、第２項、第３項、
または第４項のRF増幅器において、前記RF増幅器は、Ｐ
型半導体基板を出発材料として形成されたモノリシック
集積回路によって構成されているRF増幅器。
【請求項６】特許請求の範囲第１項、第２項、第３項、
または第４項のRF増幅器において、前記RF増幅器は、モ
ノリシック集積回路として構成され、かつ、前記RF電圧
増幅トランジスタ及び前記RF電流増幅トランジスタのお
のおのは、同一のモノリシック集積回路ウエーハの中に
形成されたバイポーラNPN形トランジスタによって構成
されているRF増幅器。
【請求項７】特許請求の範囲第１項、第２項、第３項、
または第４項のRF増幅器であって、更に、入力信号端子、出力信号端子、 DCバイアス入力端子、および大地基準電位端子を含んでおり、前記RF増幅器は、モノリシック集積回路として構成さ
れ、かつ、前記RF電圧増幅トランジスタ及び前記RF電流
増幅トランジスタのおのおのは、同一のモノリシック集
積回路ウエーハの中に形成されたバイポーラNPN形トラ
ンジスタによって構成され、また前記モノリシック集積回路ウエーハは、前記端子のおの
おのの役目をする少なくとも１つの電気接続パッドを含
み、更に前記端子の少なくとも１つは、電気的に並列接
続された複数の前記電気接続パッドを含んでいる、 RF増幅器。
【請求項８】特許請求の範囲第１項、第２項、第３項、
または第４項のRF増幅器であって、更に入力信号端子、出力信号端子、 DCバイアス入力端子、および大地基準電位端子を含んでおり、前記RF増幅器は、モノリシック集積回路として構成さ
れ、かつ、前記RF電圧増幅トランジスタ及び前記RF電流
増幅トランジスタのおのおのは、同一のモノリシック集
積回路ウエーハの中に形成されたバイポーラNPN形トラ
ンジスタによって構成され、また前記モノリシック集積回路ウエーハは、前記端子のおの
おの役目をする少なくとも１つの電気接続パッドを含
み、また前記端子の少なくとも１つは、電気的に並列接
続された複数の前記電気接続パッドを含んでおり、更に前記RF増幅器は、ただ４つだけの外部電気接続点を備え
た４つのリード線付集積回路チップ・パッケージの中に
封入されている、 RF増幅回路。