JPH08316120A - レジスト塗布方法 - Google Patents
レジスト塗布方法Info
- Publication number
- JPH08316120A JPH08316120A JP11621695A JP11621695A JPH08316120A JP H08316120 A JPH08316120 A JP H08316120A JP 11621695 A JP11621695 A JP 11621695A JP 11621695 A JP11621695 A JP 11621695A JP H08316120 A JPH08316120 A JP H08316120A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- metal wiring
- coating
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】ピンホールがレジスト表面に発生することを防
止し、良好なレジスト膜を形成することが可能なレジス
ト塗布方法を提供する。 【構成】半導体基板1の主面に金属配線パターン2をも
ち、金属配線パターン2上に順次に絶縁保護膜3とレジ
スト膜5をもつ半導体装置の製造において、スリット状
の溝を有する段差基板上に有機溶液を回転塗布すること
により有機薄膜4を形成する工程と、前記有機薄膜4上
にレジストを回転塗布することによりレジスト膜5を形
成する工程を備えたレジスト塗布方法とする。
止し、良好なレジスト膜を形成することが可能なレジス
ト塗布方法を提供する。 【構成】半導体基板1の主面に金属配線パターン2をも
ち、金属配線パターン2上に順次に絶縁保護膜3とレジ
スト膜5をもつ半導体装置の製造において、スリット状
の溝を有する段差基板上に有機溶液を回転塗布すること
により有機薄膜4を形成する工程と、前記有機薄膜4上
にレジストを回転塗布することによりレジスト膜5を形
成する工程を備えたレジスト塗布方法とする。
Description
【0001】
【産業上の利用分野】本発明は、半導体製造におけるレ
ジスト塗布方法に関する。
ジスト塗布方法に関する。
【0002】
【従来の技術】以下に従来の半導体製造におけるレジス
ト塗布方法について図2を用いて説明する。図2におい
て、構成要素として1は半導体基板、2は前記半導体基
板1の主面に形成された金属配線パターン、3は前記金
属配線パターン2上に形成した絶縁保護膜、5は絶縁保
護膜3上に塗布したレジスト膜、6は各金属配線パター
ン2を覆う絶縁保護膜3間に生じる空孔である。
ト塗布方法について図2を用いて説明する。図2におい
て、構成要素として1は半導体基板、2は前記半導体基
板1の主面に形成された金属配線パターン、3は前記金
属配線パターン2上に形成した絶縁保護膜、5は絶縁保
護膜3上に塗布したレジスト膜、6は各金属配線パター
ン2を覆う絶縁保護膜3間に生じる空孔である。
【0003】ここで、金属配線パターン2による開口部
の幅が0.05μm以下で、底部の幅が開口部の幅の2
倍以上、かつ、アスペクト比が3以上あるスリット状の
溝を有する段差基板に相当する断面構造として、前記金
属配線パターン2上をカバレージの悪い絶縁保護膜3で
被覆した直後の断面は図2(a)のようになる。
の幅が0.05μm以下で、底部の幅が開口部の幅の2
倍以上、かつ、アスペクト比が3以上あるスリット状の
溝を有する段差基板に相当する断面構造として、前記金
属配線パターン2上をカバレージの悪い絶縁保護膜3で
被覆した直後の断面は図2(a)のようになる。
【0004】従来のレジスト塗布方法では、このような
段差部分にレジストを直接回転塗布、すなわち半導体基
板1の中央上にレジストを滴下し、半導体基板1を高速
回転させ、その遠心力によりレジストを拡がらせて半導
体基板1の主面にレジスト膜5を形成していた。
段差部分にレジストを直接回転塗布、すなわち半導体基
板1の中央上にレジストを滴下し、半導体基板1を高速
回転させ、その遠心力によりレジストを拡がらせて半導
体基板1の主面にレジスト膜5を形成していた。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
方法では、開口部の幅が0.05μm以下で、底部の幅
が開口部の幅の2倍以上、かつ、アスペクト比が3以上
のスリット状の溝を有する段差部にレジストを塗布する
場合、開口部の幅が極めて狭くなっているため、たとえ
ば、1μm以上の膜厚の形成が可能な粘度を有するレジ
ストでは、回転塗布の際、開口部を通過することができ
ない。そのため、図2(b)に示すようにスリット状の
溝は空孔6となってしまい、溝内には空気が残留してし
まう。このような状態で半導体基板を加熱すると、段差
部の溝内に残留した空気は熱膨張し、レジスト膜中に脱
泡し、レジスト膜5の表面にピンホールを生じる。レジ
スト膜5に紫外光照射および現像処理を施しパターニン
グし、そのレジストパターンを被膜として下地をエッチ
ングする際、レジスト膜5の表面にピンホールが存在す
ると、本来、エッチングされてはならない部分がエッチ
ングされてしまい、素子の信頼性の問題を生じてしま
う。
方法では、開口部の幅が0.05μm以下で、底部の幅
が開口部の幅の2倍以上、かつ、アスペクト比が3以上
のスリット状の溝を有する段差部にレジストを塗布する
場合、開口部の幅が極めて狭くなっているため、たとえ
ば、1μm以上の膜厚の形成が可能な粘度を有するレジ
ストでは、回転塗布の際、開口部を通過することができ
ない。そのため、図2(b)に示すようにスリット状の
溝は空孔6となってしまい、溝内には空気が残留してし
まう。このような状態で半導体基板を加熱すると、段差
部の溝内に残留した空気は熱膨張し、レジスト膜中に脱
泡し、レジスト膜5の表面にピンホールを生じる。レジ
スト膜5に紫外光照射および現像処理を施しパターニン
グし、そのレジストパターンを被膜として下地をエッチ
ングする際、レジスト膜5の表面にピンホールが存在す
ると、本来、エッチングされてはならない部分がエッチ
ングされてしまい、素子の信頼性の問題を生じてしま
う。
【0006】本発明は上記の問題点を解決するもので、
スリット状の溝を有する段差基板上にレジストを塗布す
る際に、スリット状の溝内に空気が残留することを防止
するためのレジスト塗布方法を提供することを目的とす
る。
スリット状の溝を有する段差基板上にレジストを塗布す
る際に、スリット状の溝内に空気が残留することを防止
するためのレジスト塗布方法を提供することを目的とす
る。
【0007】
【課題を解決するための手段】この目的を達成するため
に本発明のレジスト塗布方法は、半導体基板の主面に金
属配線パターンをもち、金属配線パターン上に順次に絶
縁保護膜とレジスト膜をもつ半導体装置の製造におい
て、スリット状の溝を有する段差基板上に有機溶液を回
転塗布することにより有機薄膜を形成する工程と、前記
有機薄膜上にレジストを回転塗布することによりレジス
ト膜を形成する工程を備えた方法とする。
に本発明のレジスト塗布方法は、半導体基板の主面に金
属配線パターンをもち、金属配線パターン上に順次に絶
縁保護膜とレジスト膜をもつ半導体装置の製造におい
て、スリット状の溝を有する段差基板上に有機溶液を回
転塗布することにより有機薄膜を形成する工程と、前記
有機薄膜上にレジストを回転塗布することによりレジス
ト膜を形成する工程を備えた方法とする。
【0008】
【作用】この方法によって、スリット状の溝を有する段
差基板において溝内を有機薄膜で完全に埋めることがで
きるので、構内に残留した空気の熱膨張による脱泡によ
りレジスト膜表面にピンホールが発生することを防止す
ることが可能である。
差基板において溝内を有機薄膜で完全に埋めることがで
きるので、構内に残留した空気の熱膨張による脱泡によ
りレジスト膜表面にピンホールが発生することを防止す
ることが可能である。
【0009】
【実施例】以下、本発明の一実施例を図1を参照にしな
がら説明する。ここで、半導体基板は開口部の幅が0.
05μm以下で、底部の幅が開口部の幅の2倍以上、か
つ、アスペクト比が3以上あるスリット状の溝を有する
段差基板に相当する断面構造として、半導体基板の主面
上の金属配線パターン上を、カバレージの悪い絶縁保護
膜で被覆した直後の断面を図1(a)に示す。なお、先
に述べた図1と同じ構成要素には同符号を用いる。図1
において、構成要素として1は半導体基板、2はその主
面上に形成された金属配線パターン、3は金属配線パタ
ーン2上に形成された絶縁保護膜、4は絶縁保護膜3上
に形成された有機薄膜、5は有機薄膜4上に形成された
レジスト膜である。
がら説明する。ここで、半導体基板は開口部の幅が0.
05μm以下で、底部の幅が開口部の幅の2倍以上、か
つ、アスペクト比が3以上あるスリット状の溝を有する
段差基板に相当する断面構造として、半導体基板の主面
上の金属配線パターン上を、カバレージの悪い絶縁保護
膜で被覆した直後の断面を図1(a)に示す。なお、先
に述べた図1と同じ構成要素には同符号を用いる。図1
において、構成要素として1は半導体基板、2はその主
面上に形成された金属配線パターン、3は金属配線パタ
ーン2上に形成された絶縁保護膜、4は絶縁保護膜3上
に形成された有機薄膜、5は有機薄膜4上に形成された
レジスト膜である。
【0010】最初に、図1(a)で半導体基板1上の金
属配線パターン2上に形成された絶縁保護膜3上に、平
面上で0.1μm以下の膜厚が形成可能な粘度を有する
有機溶液を半導体基板1に滴下し、高回転数で半導体基
板1を短時間回転することにより有機溶液を遠心力で半
導体基板1全面に広げ、その後、半導体基板1の回転を
停止した状態で一定時間放置することにより図1(b)
に示すように有機薄膜4を形成する。その後、180℃
のホットプレート上で150秒間の加熱を施すが、これ
は、有機薄膜4とその上のレジスト膜5の界面付近での
ミキシングを防止するためのものである。最後に、有機
薄膜4上にレジスト膜5を回転塗布により形成し、その
後、100℃のホットプレート上で半導体基板1を90
秒間ベークする。
属配線パターン2上に形成された絶縁保護膜3上に、平
面上で0.1μm以下の膜厚が形成可能な粘度を有する
有機溶液を半導体基板1に滴下し、高回転数で半導体基
板1を短時間回転することにより有機溶液を遠心力で半
導体基板1全面に広げ、その後、半導体基板1の回転を
停止した状態で一定時間放置することにより図1(b)
に示すように有機薄膜4を形成する。その後、180℃
のホットプレート上で150秒間の加熱を施すが、これ
は、有機薄膜4とその上のレジスト膜5の界面付近での
ミキシングを防止するためのものである。最後に、有機
薄膜4上にレジスト膜5を回転塗布により形成し、その
後、100℃のホットプレート上で半導体基板1を90
秒間ベークする。
【0011】以上のように、平面上で0.1μm以下の
膜厚の形成が可能な粘度を有する有機溶液を回転塗布し
て有機薄膜を形成する工程を設けることにより、開口部
の幅が0.05μm以下で、底部の幅が開口部の幅の2
倍以上、かつ、アスペクト比が3以上のスリット状の溝
を有する段差部を完全に埋めて空気の残留を防止し、そ
の結果、レジストピンホールのない良好なレジスト膜を
形成することができる。
膜厚の形成が可能な粘度を有する有機溶液を回転塗布し
て有機薄膜を形成する工程を設けることにより、開口部
の幅が0.05μm以下で、底部の幅が開口部の幅の2
倍以上、かつ、アスペクト比が3以上のスリット状の溝
を有する段差部を完全に埋めて空気の残留を防止し、そ
の結果、レジストピンホールのない良好なレジスト膜を
形成することができる。
【0012】
【発明の効果】以上の実施例の説明より明らかなよう
に、本発明はスリット状の溝を有する段差基板における
レジスト塗布前に、膜を形成可能な粘度を有する有機溶
液で薄膜を形成する工程を設けることにより、スリット
状の溝内を有機薄膜で完全に埋めてしまうため、溝内に
空気が残留することを防止することができる。その結
果、残留した空気の熱膨張が原因のピンホールがレジス
ト膜の表面に発生することを防止することができる優れ
たレジストの塗布方法を実現するものである。
に、本発明はスリット状の溝を有する段差基板における
レジスト塗布前に、膜を形成可能な粘度を有する有機溶
液で薄膜を形成する工程を設けることにより、スリット
状の溝内を有機薄膜で完全に埋めてしまうため、溝内に
空気が残留することを防止することができる。その結
果、残留した空気の熱膨張が原因のピンホールがレジス
ト膜の表面に発生することを防止することができる優れ
たレジストの塗布方法を実現するものである。
【図1】本発明の一実施例の半導体装置の製造方法を示
す工程図
す工程図
【図2】従来の半導体装置の製造方法を示す工程図
1 半導体基板 2 金属配線パターン 3 絶縁保護膜 4 有機薄膜 5 レジスト膜
Claims (2)
- 【請求項1】 半導体基板の主面に金属配線パターンを
もち、金属配線パターン上に順次に絶縁保護膜とレジス
ト膜をもつ半導体装置の製造において、スリット状の溝
を有する段差基板上に有機溶液を回転塗布することによ
り有機薄膜を形成する工程と、前記有機薄膜上にレジス
トを回転塗布することによりレジスト膜を形成する工程
を備えたことを特徴とするレジスト塗布方法。 - 【請求項2】 半導体基板の主面に金属配線パターンを
もち、金属配線パターン上に順次に絶縁保護膜とレジス
ト膜をもつ半導体装置の製造において、開口部の幅が
0.05μm以下で、底部の幅が開口部の幅の2倍以
上、かつ、アスペクト比が3以上あるスリット状の溝を
有する段差基板上で、前記段差基板上に、平面上で0.
1μm以下の膜厚の形成が可能な粘度を有する有機溶液
を回転塗布することにより有機薄膜を形成する工程と、
前記有機薄膜上に1μm以上の膜厚の形成が可能な粘度
を有するレジストを回転塗布することによりレジスト膜
を形成する工程を備えたことを特徴とするレジスト塗布
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11621695A JPH08316120A (ja) | 1995-05-16 | 1995-05-16 | レジスト塗布方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11621695A JPH08316120A (ja) | 1995-05-16 | 1995-05-16 | レジスト塗布方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08316120A true JPH08316120A (ja) | 1996-11-29 |
Family
ID=14681714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11621695A Pending JPH08316120A (ja) | 1995-05-16 | 1995-05-16 | レジスト塗布方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08316120A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006179866A (ja) * | 2004-12-20 | 2006-07-06 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
JP2007184515A (ja) * | 2005-12-30 | 2007-07-19 | Hynix Semiconductor Inc | イオン注入用マスクパターンの形成方法及び半導体素子の製造方法 |
JP2008140985A (ja) * | 2006-12-01 | 2008-06-19 | Tokyo Electron Ltd | パターン形成方法 |
-
1995
- 1995-05-16 JP JP11621695A patent/JPH08316120A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006179866A (ja) * | 2004-12-20 | 2006-07-06 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
JP2007184515A (ja) * | 2005-12-30 | 2007-07-19 | Hynix Semiconductor Inc | イオン注入用マスクパターンの形成方法及び半導体素子の製造方法 |
JP2008140985A (ja) * | 2006-12-01 | 2008-06-19 | Tokyo Electron Ltd | パターン形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08316120A (ja) | レジスト塗布方法 | |
JPH08250397A (ja) | レジスト塗布方法 | |
JP2710581B2 (ja) | 銅配線上のポリイミド膜及びその形成方法 | |
KR100197538B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
JPH0435048A (ja) | 半導体装置の多層配線形成方法 | |
JPS63140539A (ja) | 半導体装置の製造方法 | |
KR950009293B1 (ko) | 식각선택비가 향상된 단층레지스트 패턴 형성방법 | |
JPH03261145A (ja) | 半導体装置の表面平坦化方法 | |
KR940004750A (ko) | 스핀 온 클래스(sog)막을 이용한 콘택 제조방법 | |
JPH0243553A (ja) | 半導体装置におけるレジストパターン形成方法 | |
JPH0443641A (ja) | 半導体素子の製造方法 | |
KR100206896B1 (ko) | 바이폴라 소자의 컨택형성 방법 | |
JPS61180456A (ja) | 半導体装置の製造方法 | |
JPH04255252A (ja) | 半導体装置の製造方法 | |
JPH02215123A (ja) | 半導体装置の製造方法 | |
JPH04332118A (ja) | パターンの形成方法 | |
JPH02140932A (ja) | 半導体装置の製造方法 | |
JPH04345016A (ja) | 半導体装置の製造方法 | |
JPS6032350B2 (ja) | 半導体装置の製造方法 | |
JPH04257239A (ja) | 半導体装置の製造方法 | |
JPS6118341B2 (ja) | ||
JPH0685071A (ja) | 半導体装置の製造方法 | |
JPH02285659A (ja) | 半導体装置 | |
JPH021389B2 (ja) | ||
JPS6180839A (ja) | 配線膜の形成方法 |