JPH07169877A - 金属多層集積装置及びその製造方法 - Google Patents

金属多層集積装置及びその製造方法

Info

Publication number
JPH07169877A
JPH07169877A JP6167560A JP16756094A JPH07169877A JP H07169877 A JPH07169877 A JP H07169877A JP 6167560 A JP6167560 A JP 6167560A JP 16756094 A JP16756094 A JP 16756094A JP H07169877 A JPH07169877 A JP H07169877A
Authority
JP
Japan
Prior art keywords
layer
connection
pad
metal
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6167560A
Other languages
English (en)
Inventor
Candida Caprile
カプリーレ カンディーダ
Santi Giorgio De
デ サンティ ジョルジオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGS THOMSON MICROELECTRONICS
STMicroelectronics SRL
Original Assignee
SGS THOMSON MICROELECTRONICS
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS THOMSON MICROELECTRONICS, SGS Thomson Microelectronics SRL filed Critical SGS THOMSON MICROELECTRONICS
Publication of JPH07169877A publication Critical patent/JPH07169877A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【構成】 集積装置（１）は絶縁層（３）によって分離
される２つの金属層（６，８）を含み、他の部分を覆う
ように配置された対応する接続パッド（５，７）で電気
的に接続される。２つの接続パッド（５，７）は接続パ
ッド（５，７）に比べてかなり小さい面積の重なる領域
を有する複数の並列に並んだ接続構造（１０）によって
電気的に接続される。接続構造（１０）は最後の不活性
化層（１２）によって覆われ、伸びた対応の金属ライン
（４）から底部接続パッド（５）の側部に重なるように
終端されるように形成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は金属多層集積装置及びそ
の製造方法に関する。
【０００２】
【従来の技術】従来、薄い酸化層からなる集積装置を製
造するときに、乾燥エッチング工程などの多種の工程に
おいて多種のダメージが生じることがあり、よって装置
の効率及び／又は信頼性を減少させてします。
【０００３】特殊な臨界は底部金属層と上部金属層の間
の導通を形成するためのプラズマエッチング工程に生じ
る。金属多層装置において、底層は中間の絶縁層を通っ
て電気的に導通する構成によって導通する。特に、装置
の電子的な導通が形成される領域で、下層にある金属層
は適正かつ公正な広い面積のボンディングパッドの中に
パターン化され、パッドの面積よりわずかに少ない断面
をもつ開口部を形成するために導通はパッドの上の中間
誘電層をエッチングしてプラズマによって形成され、そ
して開口部を満たすように金属層を蒸着し、導通部を形
成する。
【０００４】第１の金属層に向かって導通をプラズマエ
ッチングは第１の接続層によって特別な臨界であり、エ
ッチングは止められ、薄い酸化層（トンネル型酸化層の
厚み１５０Åより薄く、かつ酸化ゲートに比べて余り薄
くない）を接続し、コンデンサの上部の電気端子に接続
される。ボンディングパッドの広い接続領域は薄い酸化
層を通って静電放電によって実質的に高くできる電子充
電（アンテナ効果）の金属パッドによってキャピチャさ
れる。
【０００５】
【発明が解決しようとする課題】電子放電に対して薄い
酸化層を保護するために、設備は一般に同じ金型で形成
される構造で作られ、動作回路にそれらを移すこと無し
に高いピーク電圧を吸収するように設計される。しかし
ながら、そのような構造は少なくとも他の技術が製造中
に酸化層を保護することを必要とするので特に損失の直
接測定や酸化層の信頼性を鑑みて特性試験装置に適さな
い。しかし、通常簡易な構造は電子充電のキャピチャか
ら電子的な放電という問題を少なくとも部分的に解決
し、あるいは除去できる。上記問題点を解決する装置及
び製造方法を提供することが本発明の目的である。
【０００６】
【課題を解決するための手段及び作用】本発明に係る装
置は、第１の接続パッドを終端とする少なくとも１つの
金属ラインを定める少なくとも１つの底部金属層と、前
記第１の接続パッドの次に重なるように少なくとも１つ
の第２の接続パッドを定める上部金属層とを含み、前記
第１、第２の接続パッドが絶縁材質層によって分離さ
れ、前記第１と第２の接続パッドの間で、かつ前記絶縁
材質層を介して伸びる接続構造によって電気的に接続さ
れる多金属集積装置であって、前記接続構造が前記第
１，第２の接続パッドに比べてかなり小さい面積の重な
る領域を有する複数の並列に並んだ接続構造を含む。
【０００７】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１及び図２において、１は集積装置を示し、接
続された第１の金属層の一部を形成する金属ラインの配
置を示すものである。装置１は少なくとも一部分のみ示
されていないが全体を取り囲む酸化層３の下層にある半
導体材料の基板２と、付与領域（約５０〜１５０μｍの
正方形）の第１のパッド５で終端する金属ライン４とか
ら周知の方法で構成する。金属ライン４とパッド５は図
２の参照符号６で示された第１の金属層の一部を形成す
る。
【０００８】酸化層３を覆い、第１のパッド５と実質的
に同じ領域の、かつ覆うように配置された第２の金属層
（参照符号８で示される）の一部を形成する第２のパッ
ド７を提供される。本実施例において、パッド５，７は
酸化層３を介して小さい領域の複数の接続構造１０によ
って互いに導通され、それらの大きさ（０．５〜３μｍ
の間で変動するが）は用いられる製造工程に基づく。第
２の金属層８を覆い、最後の製造工程でピン（図示せ
ず）にワイヤ（図示せず）によってパッドを結合するた
めに上部のパッド７での開口部１３を有する不活性化層
１２を提供される。
【０００９】特に図２に示すように、接続構造１０（ま
たバイアスとして知られている）は好ましくは最後の不
活性化層による保護のためにパッド５、７の端に重なる
ように配置され、電流集中を防ぐために、かつ注入され
た電流の分電できるように生じる金属ライン４から端に
重なり、また並列に配列される。
【００１０】複数のバイアス１０はパッド５に金属ライ
ン４を導通させる構造の最大電流に基づく。通常、アル
ミニウム合金を作るバイアスの電流密度は必ず２×１０
5 Ａ／ｃｍ2 であり、かつタングステンプラグされたタ
イプにおいて１×１０6 Ａ／ｃｍ2 と同様である。
【００１１】図１〜図２の構造を製造する工程が下記に
示す。周知の方法で蒸着した後、最初の金属層がマスク
され、かつ通常の方法でかつ通常のサイズの最初の層の
パッド５を接続ラインに更に形成するためにエッチング
される。周知の蒸着、熱処理及びエッチング技術を使用
して、２つの金属層の間の絶縁層は層３を形成する最初
の金属層の下に酸化層をもつと同時に形成される。
【００１２】この点で２つの金属層の間のバイアスがマ
スキングまたは次のエッチングによって開口される。本
発明において、各パッド５における複数の開口部はすで
に述べたように作った対応の金属ラインから側面で最初
のパッド５で終端をなすことを形成する。金属層は開口
部を充填するように蒸着されてバイアス１０を作り、第
２の金属層８は次に第２の金属ライン（図示せず）と上
部パッド７を形成するためにマスキングされる。
【００１３】最後に、不活性化層１２は蒸着され、次に
マスキングされて外周を除いて上部パッド７を露光して
パターン化され、特にその部分は重要でなくかつ図面に
示すように構成を付与するためにバイアス１０を保護す
る。
【００１４】本発明の装置及び製造方法の利点は後述す
る説明からわかるであろう。まず、層の数によって達成
される２つの金属層の間の接続によって、層の全体の領
域は対応するパッドの領域より小さく（パッドとバイア
ス１０の領域の割合は一般に０．００１〜０．０１の間
のレンジである）、電子充電の実現性は臨界ステージ中
にキャプチャされ、特にバイアスをプラズマエッチング
するときに急激に減らされる。次に、パッドの端に沿っ
たバイアスの位置は装置の最後の製造工程中に不活性化
層によってそれらを保護するようになっており、一方す
でに述べたように、作った対応する金属ラインから側面
での位置は電流集中を防ぐ。更に、前述したような構成
は製造工程又は使用される機械類の複雑な、高価な改良
を伴わず、製造工程は実際にバイアスを開けるためのマ
スクのデザイン変更のみを要求するだけである。最後
に、前述の解決方法は分かりやすく、かつ信頼できる。
【００１５】当業者であればここで述べた以外の工程や
装置を作れることは明らかであり、本発明の見地から離
れるものではない。特に、バイアスの数や面積は流れる
電流に、また使用される材料、上記効果を得られ得る大
きさによって変更される。
【図面の簡単な説明】
【図１】本発明に係る集積装置の一実施例の一部を示す
平面図である。
【図２】図１のII−II線部分断面図である。
【符号の説明】
１ 集積装置 ２ 基板 ３ 酸化層 ４ 金属ライン ５ パッド ６ 金属層 ７ パッド ８ 金属層 １０ 接続構造 １２ 不活性化層 １３ 開口部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョルジオ デ サンティ イタリー国， ミラノ 20124 ビア モ ーロ マッチ， 81番地

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 第１の接続パッド（５）を終端とする少
    なくとも１つの金属ライン（４）を定める少なくとも１
    つの底部金属層（６）と、前記第１の接続パッド（５）
    の次に重なるように少なくとも１つの第２の接続パッド
    （７）を定める上部金属層（８）とを含み、前記第１、
    第２の接続パッド（５，７）が絶縁材質層（３）によっ
    て分離され、前記第１と第２の接続パッドの間で、かつ
    前記絶縁材質層を介して伸びる接続構造（１０）によっ
    て電気的に接続される多金属集積装置（１）であって、
    前記接続構造が前記第１，第２の接続パッド（５，７）
    に比べてかなり小さい面積の重なる領域を有する複数の
    並列に並んだ接続構造（１０）を含むことを特徴とする
    金属多層集積装置。
  2. 【請求項２】 前記第１の接続パッド（５）は多角形
    で、周辺を囲むように配置され、装置（１）は前記上部
    金属層（８）を覆うように伸びる前記第２の接続パッド
    （７）に少なくとも１つの開口部を有する保護層（１
    ２）からなり、前記接続構造（１０）は前記保護層（１
    ２）の下に前記周辺部分に重なるように配置され、前記
    開口部に対応するように側面部分で充填される請求項１
    記載の金属多層集積装置。
  3. 【請求項３】 前記第１の接続パッド（５）の前記多角
    形は少なくとも１つの金属ライン（４）を混在する側面
    を含み、前記接続構造（１０）は前記多角形の前記側面
    に重なるように終端している請求項２記載の金属多層集
    積装置。
  4. 【請求項４】 半導体材料の基板（２）、第１の接続パ
    ッド（５）に終端する少なくとも１つの金属ライン
    （４）を含む底部金属層（６）を覆い、前記第１の金属
    層を覆うように絶縁材料層（３）を形成し、前記絶縁材
    料層を覆うように前記第１の接続パッドの次の上に少な
    くとも１つの第２の接続パッド（７）を含む上部金属層
    を形成する工程からなる製造方法であって、接続構造を
    作成する工程が前記第１、第２の接続パッド（５，７）
    に比べかなり小さい断面面積を有する複数の並列な接続
    構造（１０）を形成する工程を含む請求項１〜３のいず
    れか１項に記載の製造方法。
  5. 【請求項５】 前記上部金属層（８）及び前記接続構造
    （１０）を形成する工程は、絶縁材料層（３）で前記第
    １の接続パッドに伸びて前記第１の接続パッド（５）に
    比べてかなり小さな面積を有する複数の開口部を形成
    し、前記開口部を満たすために金属層（８）を蒸着する
    工程を含む請求項４記載の製造方法。
  6. 【請求項６】 前記底部金属層（６）を形成する工程
    は、混在する少なくとも１つの金属ライン（４）の一方
    の側面に周辺を有する多角形に前記第１の接続パッド
    （５）を形づけ、前記上部金属層（８）を覆うように伸
    びて前記第２の接続パッド（７）で少なくとも１つの開
    口部を有する保護層（１２）を形成する製造方法であっ
    て、前記接続構造（１０）が前記保護層（１２）の下に
    前記多角形の前記側面部に重なるように終端され、前記
    開口部に対応して側面部分を充填される工程を含む請求
    項４又は５に記載の製造方法。
JP6167560A 1993-06-28 1994-06-28 金属多層集積装置及びその製造方法 Withdrawn JPH07169877A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT93830277.5 1993-06-28
EP93830277A EP0631314B1 (en) 1993-06-28 1993-06-28 Multiple-metal-level integrated device and fabrication process thereof

Publications (1)

Publication Number Publication Date
JPH07169877A true JPH07169877A (ja) 1995-07-04

Family

ID=8215189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6167560A Withdrawn JPH07169877A (ja) 1993-06-28 1994-06-28 金属多層集積装置及びその製造方法

Country Status (3)

Country Link
EP (1) EP0631314B1 (ja)
JP (1) JPH07169877A (ja)
DE (1) DE69321106T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990039156A (ko) * 1997-11-11 1999-06-05 윤종용 반도체 소자의 패드 및 그 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0693782B1 (en) * 1994-07-13 2000-11-15 United Microelectronics Corporation Method for reducing process antenna effect
JP3547364B2 (ja) * 2000-04-21 2004-07-28 シャープ株式会社 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4714949A (en) * 1984-09-28 1987-12-22 Texas Instruments Incorporated Electrostatic discharge protection using thin nickel fuse
JP2522837B2 (ja) * 1989-09-19 1996-08-07 富士通株式会社 ウエハ・スケ―ル半導体装置
US5149674A (en) * 1991-06-17 1992-09-22 Motorola, Inc. Method for making a planar multi-layer metal bonding pad

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990039156A (ko) * 1997-11-11 1999-06-05 윤종용 반도체 소자의 패드 및 그 제조방법

Also Published As

Publication number Publication date
DE69321106D1 (de) 1998-10-22
DE69321106T2 (de) 1999-02-25
EP0631314A1 (en) 1994-12-28
EP0631314B1 (en) 1998-09-16

Similar Documents

Publication Publication Date Title
US5834365A (en) Method of forming a bonding pad
US6756675B1 (en) Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
US8901733B2 (en) Reliable metal bumps on top of I/O pads after removal of test probe marks
US5707894A (en) Bonding pad structure and method thereof
US5470793A (en) Method of via formation for the multilevel interconnect integrated circuits
US5309025A (en) Semiconductor bond pad structure and method
JPH03179763A (ja) アンチヒューズ構造とそれを形成する方法
KR100437460B1 (ko) 본딩패드들을 갖는 반도체소자 및 그 제조방법
GB2364170A (en) Dual damascene bond pad structure for lowering stress and allowing circuitry under pads
JPH098130A (ja) 半導体デバイスのビアホール形成方法
JPH07169877A (ja) 金属多層集積装置及びその製造方法
KR100278990B1 (ko) 반도체장치의제조방법
KR100245249B1 (ko) 반도체장치의 제조방법
EP0693783B1 (en) Method for eliminating process antenna effect
JPH0794548A (ja) 半導体装置及びその製造方法
JPH08306701A (ja) 半導体装置
JPS61141157A (ja) 半導体素子の製造方法
JPH0462855A (ja) 半導体装置およびその製造方法
KR100275949B1 (ko) 반도체장치의제조방법
JPS58110055A (ja) 半導体装置
JPS6239823B2 (ja)
JPH0529375A (ja) 半導体装置
JPS60187039A (ja) 多層配線部材
JPH03132036A (ja) 半導体装置の製造方法
KR20040023311A (ko) 반도체 소자의 패드 형성 방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010904