JPH08305681A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH08305681A JPH08305681A JP7110519A JP11051995A JPH08305681A JP H08305681 A JPH08305681 A JP H08305681A JP 7110519 A JP7110519 A JP 7110519A JP 11051995 A JP11051995 A JP 11051995A JP H08305681 A JPH08305681 A JP H08305681A
- Authority
- JP
- Japan
- Prior art keywords
- register
- contents
- switch
- microcomputer
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 アナログフィルタを内蔵するマイクロコンピ
ュータに於いて、任意にフィルタ特性を可変できる構成
を提供すること。 【構成】 その内容がプログラムで任意設定可能な第1
レジスタ4Aと、該レジスタの内容に応じて、その抵抗
値が設定される抵抗成分制御回路4Gとを設ける。ロー
パスフィルタ4Iは、上記抵抗成分制御回路4Gとキャ
パシタ4Fと演算増幅器4Eとにより構成される。
ュータに於いて、任意にフィルタ特性を可変できる構成
を提供すること。 【構成】 その内容がプログラムで任意設定可能な第1
レジスタ4Aと、該レジスタの内容に応じて、その抵抗
値が設定される抵抗成分制御回路4Gとを設ける。ロー
パスフィルタ4Iは、上記抵抗成分制御回路4Gとキャ
パシタ4Fと演算増幅器4Eとにより構成される。
Description
【0001】
【産業上の利用分野】本発明は、アナログフィルタ、特
に、RC能動フィルタ又はスイッチト・キャパシタ・フ
ィルタを内蔵するマイクロコンピュータに関するもので
ある。
に、RC能動フィルタ又はスイッチト・キャパシタ・フ
ィルタを内蔵するマイクロコンピュータに関するもので
ある。
【0002】
【従来の技術】通常、集積回路に内蔵するアナログフィ
ルタとしては、抵抗とキャパシタを用いたRC能動フィ
ルタ、又は、RC能動フィルタの抵抗成分をクロック周
波数に置き換えたスイッチト・キャパシタ・フィルタが
一般的であり、RC能動フィルタの場合、フィルタ精度
は、抵抗とキャパシタの精度に依存し、また、スイッチ
ト・キャパシタ・フィルタの場合は、その精度はキャパ
シタの精度に依存していた。このため、マイクロコンピ
ュータに上記フィルタを内蔵させた場合に、所望のフィ
ルタ特性を得ることが困難であり、また、マイクロコン
ピュータの使用状態(周囲温度等)によってフィルタ特
性が変動するという問題点があった。
ルタとしては、抵抗とキャパシタを用いたRC能動フィ
ルタ、又は、RC能動フィルタの抵抗成分をクロック周
波数に置き換えたスイッチト・キャパシタ・フィルタが
一般的であり、RC能動フィルタの場合、フィルタ精度
は、抵抗とキャパシタの精度に依存し、また、スイッチ
ト・キャパシタ・フィルタの場合は、その精度はキャパ
シタの精度に依存していた。このため、マイクロコンピ
ュータに上記フィルタを内蔵させた場合に、所望のフィ
ルタ特性を得ることが困難であり、また、マイクロコン
ピュータの使用状態(周囲温度等)によってフィルタ特
性が変動するという問題点があった。
【0003】かかる問題点を解決すべく、図2に示すよ
うに、例えばRC能動フィルタの場合、抵抗部分Rを複
数の並列接続抵抗ra,…,rzで構成し、キャパシタの
容量に応じて、使用する抵抗を選択するようにしたもの
が、特開平1−282913に於いて提案されている。
うに、例えばRC能動フィルタの場合、抵抗部分Rを複
数の並列接続抵抗ra,…,rzで構成し、キャパシタの
容量に応じて、使用する抵抗を選択するようにしたもの
が、特開平1−282913に於いて提案されている。
【0004】図3は、その概要図である。抵抗Rとキャ
パシタCと演算増幅器OPとにより、一次のローパスフ
ィルタが構成されている。
パシタCと演算増幅器OPとにより、一次のローパスフ
ィルタが構成されている。
【0005】図3の概要図に示すように、ローパスフィ
ルタLPFのキャパシタCの静電容量値をインピーダン
スメータZMで実測し、この実測値から、コンピュータ
CPUにより抵抗の理論値を算出して、このデータを自
動トリミング装置ATに送る。そして、自動トリミング
装置は、抵抗Rの値が上記理論値になるように、レーザ
等で図2のXの箇所を選択的に切断してトリミングす
る。これにより、所望のフィルタ特性を得ることができ
る。
ルタLPFのキャパシタCの静電容量値をインピーダン
スメータZMで実測し、この実測値から、コンピュータ
CPUにより抵抗の理論値を算出して、このデータを自
動トリミング装置ATに送る。そして、自動トリミング
装置は、抵抗Rの値が上記理論値になるように、レーザ
等で図2のXの箇所を選択的に切断してトリミングす
る。これにより、所望のフィルタ特性を得ることができ
る。
【0006】
【発明が解決しようとする課題】しかしながら、上記従
来技術に於いては、一度設定したフィルタ特性は固定で
あり、その後、任意に変更するということはできなかっ
た。また、インピーダンスメータ、自動トリミング装置
等を用いた特別なプロセスが必要となるため、マイクロ
コンピュータのコストアップも招来していた。
来技術に於いては、一度設定したフィルタ特性は固定で
あり、その後、任意に変更するということはできなかっ
た。また、インピーダンスメータ、自動トリミング装置
等を用いた特別なプロセスが必要となるため、マイクロ
コンピュータのコストアップも招来していた。
【0007】本発明は上記従来の問題点を解決すべくな
されたものであり、任意にフィルタ特性を可変できると
共に、従来のようなインピーダンスメータ、自動トリミ
ング装置等の特別な装置も全く必要としない構成を提供
するものである。
されたものであり、任意にフィルタ特性を可変できると
共に、従来のようなインピーダンスメータ、自動トリミ
ング装置等の特別な装置も全く必要としない構成を提供
するものである。
【0008】
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、RC能動フィルタを内蔵するマイクロコンピ
ュータに於いて、可変抵抗回路と、キャパシタと、演算
増幅器とを含むRC能動フィルタ部と、レジスタと、該
レジスタの内容を可変設定する手段と、上記レジスタの
内容に基づいて、上記可変抵抗回路の抵抗値を設定する
制御手段とを設けて成ることを特徴とするものである。
ュータは、RC能動フィルタを内蔵するマイクロコンピ
ュータに於いて、可変抵抗回路と、キャパシタと、演算
増幅器とを含むRC能動フィルタ部と、レジスタと、該
レジスタの内容を可変設定する手段と、上記レジスタの
内容に基づいて、上記可変抵抗回路の抵抗値を設定する
制御手段とを設けて成ることを特徴とするものである。
【0009】また、本発明のマイクロコンピュータは、
スイッチト・キャパシタ・フィルタを内蔵するマイクロ
コンピュータに於いて、スイッチング手段と、キャパシ
タと、演算増幅器とを含むスイッチト・キャパシタ・フ
ィルタ部と、レジスタと、該レジスタの内容を可変設定
する手段と、上記レジスタの内容に基づいて、上記スイ
ッチング手段のオン・オフ周期を設定する制御手段とを
設けて成ることを特徴とするものである。
スイッチト・キャパシタ・フィルタを内蔵するマイクロ
コンピュータに於いて、スイッチング手段と、キャパシ
タと、演算増幅器とを含むスイッチト・キャパシタ・フ
ィルタ部と、レジスタと、該レジスタの内容を可変設定
する手段と、上記レジスタの内容に基づいて、上記スイ
ッチング手段のオン・オフ周期を設定する制御手段とを
設けて成ることを特徴とするものである。
【0010】さらに、上記レジスタ内容可変設定手段
が、上記RC能動フィルタ部又はスイッチト・キャパシ
タ・フィルタ部に、遮断周波数を超える周波数の信号
と、遮断周波数未満の周波数の信号を選択的に入力する
手段と、上記RC能動フィルタ部又はスイッチト・キャ
パシタ・フィルタ部の出力レベルを判定する手段と、該
判定手段の出力に基づいて上記レジスタの内容設定を行
うレジスタ制御手段とから構成されることを特徴とする
ものである。
が、上記RC能動フィルタ部又はスイッチト・キャパシ
タ・フィルタ部に、遮断周波数を超える周波数の信号
と、遮断周波数未満の周波数の信号を選択的に入力する
手段と、上記RC能動フィルタ部又はスイッチト・キャ
パシタ・フィルタ部の出力レベルを判定する手段と、該
判定手段の出力に基づいて上記レジスタの内容設定を行
うレジスタ制御手段とから構成されることを特徴とする
ものである。
【0011】
【作用】本発明によれば、上記レジスタ内容の可変設定
により、任意に所望のフィルタ特性を得ることができ
る。また、上記レジスタ内容の書き換えにより、任意に
フィルタ特性を変更することができるものである。
により、任意に所望のフィルタ特性を得ることができ
る。また、上記レジスタ内容の書き換えにより、任意に
フィルタ特性を変更することができるものである。
【0012】
【実施例】以下、実施例に基づいて、本発明を詳細に説
明する。
明する。
【0013】図1は本発明の一実施例のブロック構成図
である。本実施例は、一次のローパスフィルタ4Iを内
蔵するマイクロコンピュータに於いて本発明を実施した
ものである。
である。本実施例は、一次のローパスフィルタ4Iを内
蔵するマイクロコンピュータに於いて本発明を実施した
ものである。
【0014】図に於いて、41はプログラム等を記憶す
るROM部、42はデータを記憶するRAM部、43は
算術論理演算を実行するALU、44は汎用レジスタ
部、45は入出力部、46はクロックCKを出力するタ
イマ/カウンタ部、47はコントロールレジスタ、48
は第1スイッチ、49は第2スイッチ、4Aは第1レジ
スタ、4Bは第2レジスタ、4Cはバスライン、4Dは
インバータ、4Eは演算増幅器、4Fはキャパシタ、4
Gは抵抗成分制御回路、4HはLPF4Iの出力のレベ
ル判定回路である。上記ROM部41、RAM部42、
AlU43、汎用レジスタ部44、入出力部45、タイ
マ/カウンタ部46、コントロールレジスタ47、第1
レジスタ4A及び第2レジスタ4Bは、すべてバスライ
ン4C上に接続され、プログラムによって管理もしく
は、制御される。
るROM部、42はデータを記憶するRAM部、43は
算術論理演算を実行するALU、44は汎用レジスタ
部、45は入出力部、46はクロックCKを出力するタ
イマ/カウンタ部、47はコントロールレジスタ、48
は第1スイッチ、49は第2スイッチ、4Aは第1レジ
スタ、4Bは第2レジスタ、4Cはバスライン、4Dは
インバータ、4Eは演算増幅器、4Fはキャパシタ、4
Gは抵抗成分制御回路、4HはLPF4Iの出力のレベ
ル判定回路である。上記ROM部41、RAM部42、
AlU43、汎用レジスタ部44、入出力部45、タイ
マ/カウンタ部46、コントロールレジスタ47、第1
レジスタ4A及び第2レジスタ4Bは、すべてバスライ
ン4C上に接続され、プログラムによって管理もしく
は、制御される。
【0015】タイマ/カウンタ部46は、設定された条
件によって決定される周波数のクロックCKを第1スイ
ッチ48に出力する。コントロールレジスタ47からの
コントロール信号CTLは、第2スイッチ49へ、ま
た、インバータ4Dを介して第1スイッチ48へ印加さ
れ(各スイッチは、コントロール信号が‘1’のときオ
ンし、コントロール信号が‘0’のときオフとなる)、
後段の抵抗成分制御回路4Gへの入力が切り換わる。す
なわち、上記コントロール信号CTLが‘1’のとき
は、第2スイッチ49がオンし、第1スイッチ48がオ
フとなり、通常使用時に於いて、LPF入力となる入力
4Jよりの入力信号が、LPF4Iを構成する抵抗成分
制御回路4Gに入力される。一方、上記コントロール信
号CTLが‘0’のときは、第1スイッチ48がオン、
第2スイッチ49がオフとなり、上記タイマ/カウンタ
部46からのクロックCKが抵抗成分制御回路4Gに入
力される。LPF4Iの出力は、通常使用時に於いてL
PF出力となる出力4Kと上記レベル判定回路4Hの双
方に与えられる。レベル判定回路4Hは、例えば、2段
のCMOSインバータ回路で構成することができ、入力
反転電圧(PチャネルとNチャネルのトランジスタサイ
ズの比で設定可能)の調整により判定レベルが決められ
る。この判定レベルを超えた入力があれば、レベル判定
回路4Hは出力‘1’を出力し、それ以下の入力であれ
ば、レベル判定回路4Hは、出力‘0’を出力する。こ
のレベル判定回路4Hの出力は、第2レジスタ4Bに入
力、記憶される。
件によって決定される周波数のクロックCKを第1スイ
ッチ48に出力する。コントロールレジスタ47からの
コントロール信号CTLは、第2スイッチ49へ、ま
た、インバータ4Dを介して第1スイッチ48へ印加さ
れ(各スイッチは、コントロール信号が‘1’のときオ
ンし、コントロール信号が‘0’のときオフとなる)、
後段の抵抗成分制御回路4Gへの入力が切り換わる。す
なわち、上記コントロール信号CTLが‘1’のとき
は、第2スイッチ49がオンし、第1スイッチ48がオ
フとなり、通常使用時に於いて、LPF入力となる入力
4Jよりの入力信号が、LPF4Iを構成する抵抗成分
制御回路4Gに入力される。一方、上記コントロール信
号CTLが‘0’のときは、第1スイッチ48がオン、
第2スイッチ49がオフとなり、上記タイマ/カウンタ
部46からのクロックCKが抵抗成分制御回路4Gに入
力される。LPF4Iの出力は、通常使用時に於いてL
PF出力となる出力4Kと上記レベル判定回路4Hの双
方に与えられる。レベル判定回路4Hは、例えば、2段
のCMOSインバータ回路で構成することができ、入力
反転電圧(PチャネルとNチャネルのトランジスタサイ
ズの比で設定可能)の調整により判定レベルが決められ
る。この判定レベルを超えた入力があれば、レベル判定
回路4Hは出力‘1’を出力し、それ以下の入力であれ
ば、レベル判定回路4Hは、出力‘0’を出力する。こ
のレベル判定回路4Hの出力は、第2レジスタ4Bに入
力、記憶される。
【0016】抵抗成分制御回路4Gの具体的構成例を図
4〜図7に示す。
4〜図7に示す。
【0017】図4に示すものは、RC能動フィルタの場
合の構成例であり、上記第1レジスタ4Aの出力をD/
A変換するD/A変換器51と、該D/A変換器51の
アナログ出力信号が、そのゲートに印加されるオン抵抗
用PチャネルMOSトランジスタ52とから構成され
る。上記第1レジスタ4Aの内容と抵抗値との関係は、
レジスタ内容の値が大きくなる程、抵抗値は大きくなる
関係となっている。すなわち、レジスタ内容の値が大き
くなる程、D/A変換器51の出力レベルは高くなり、
従って、PチャネルMOSトランジスタ52のオン抵抗
は大きくなる。そして、LPF4Iは、抵抗成分制御回
路4Gの抵抗値が大きくなる程、遮断周波数fcは低く
なる。
合の構成例であり、上記第1レジスタ4Aの出力をD/
A変換するD/A変換器51と、該D/A変換器51の
アナログ出力信号が、そのゲートに印加されるオン抵抗
用PチャネルMOSトランジスタ52とから構成され
る。上記第1レジスタ4Aの内容と抵抗値との関係は、
レジスタ内容の値が大きくなる程、抵抗値は大きくなる
関係となっている。すなわち、レジスタ内容の値が大き
くなる程、D/A変換器51の出力レベルは高くなり、
従って、PチャネルMOSトランジスタ52のオン抵抗
は大きくなる。そして、LPF4Iは、抵抗成分制御回
路4Gの抵抗値が大きくなる程、遮断周波数fcは低く
なる。
【0018】図5に示すものも、RC能動フィルタの場
合の例であり、並列接続された抵抗r1,r2,r3及び
r4から成る抵抗部分53と、それぞれ、各抵抗にシリ
ーズに接続され、上記第1レジスタ4Aよりの出力によ
ってオン・オフ制御されるPチャネルMOSFET
P1,P2,P3及びP4から成るスイッチ部分54とから
構成される。抵抗r1,…,r4の抵抗値を適当な値に設
定することにより、第1レジスタ4Aの内容が「000
0」→「0001」→…→「1110」→「1111」
と順次増大するのに従って、その合成抵抗値も順次増大
する構成とすることができる。
合の例であり、並列接続された抵抗r1,r2,r3及び
r4から成る抵抗部分53と、それぞれ、各抵抗にシリ
ーズに接続され、上記第1レジスタ4Aよりの出力によ
ってオン・オフ制御されるPチャネルMOSFET
P1,P2,P3及びP4から成るスイッチ部分54とから
構成される。抵抗r1,…,r4の抵抗値を適当な値に設
定することにより、第1レジスタ4Aの内容が「000
0」→「0001」→…→「1110」→「1111」
と順次増大するのに従って、その合成抵抗値も順次増大
する構成とすることができる。
【0019】図5は抵抗の並列接続回路を用いて構成し
ているが、図6に示すように、直列接続された抵抗
r1,r2,r3及びr4から成る抵抗部分57と、それぞ
れ、各抵抗に並列接続されたスイッチ用PチャネルMO
SトランジスタP1,P2,P3及びP4から成るスイッチ
部分58とから成る構成とすることもできる。この場
合、例えば、抵抗r1,…,r4の抵抗値をr1=R、r2
=2R、r3=4R、r4=8Rとすれば、第1レジスタ
4Aの内容変化に対して、抵抗値も線型変化させること
ができる。
ているが、図6に示すように、直列接続された抵抗
r1,r2,r3及びr4から成る抵抗部分57と、それぞ
れ、各抵抗に並列接続されたスイッチ用PチャネルMO
SトランジスタP1,P2,P3及びP4から成るスイッチ
部分58とから成る構成とすることもできる。この場
合、例えば、抵抗r1,…,r4の抵抗値をr1=R、r2
=2R、r3=4R、r4=8Rとすれば、第1レジスタ
4Aの内容変化に対して、抵抗値も線型変化させること
ができる。
【0020】図7はスイッチト・キャパシタ。フィルタ
の場合の構成例であり、上記第1レジスタ4Aの出力に
応じて、その分周比が決定される分周器55と、該分周
器55の出力によってオン・オフ制御されるスイッチ用
PチャネルMOSトランジスタ56とから構成される。
第1レジスタ4Aの出力と、分周器55の出力信号の周
期Tとの関係は、例えば、以下の表1のようになってい
る。
の場合の構成例であり、上記第1レジスタ4Aの出力に
応じて、その分周比が決定される分周器55と、該分周
器55の出力によってオン・オフ制御されるスイッチ用
PチャネルMOSトランジスタ56とから構成される。
第1レジスタ4Aの出力と、分周器55の出力信号の周
期Tとの関係は、例えば、以下の表1のようになってい
る。
【0021】
【表1】
【0022】なお、上記各PチャネルMOSトランジス
タに代えて、若干の構成変更が必要ではあるが、Nチャ
ネルMOSトランジスタ、或いは、CMOSトランスフ
ァーゲートを用いる構成も可能であることは言うまでも
ない。
タに代えて、若干の構成変更が必要ではあるが、Nチャ
ネルMOSトランジスタ、或いは、CMOSトランスフ
ァーゲートを用いる構成も可能であることは言うまでも
ない。
【0023】図8及び図9は、本実施例のマイクロコン
ピュータに於いて、フィルタ特性調整時に実行されるプ
ログラムのフローチャートである。
ピュータに於いて、フィルタ特性調整時に実行されるプ
ログラムのフローチャートである。
【0024】○ステップ8.1 LPF4Iの入力端子(a点)をクロックCK側へ切り
替えるために、コントロール信号CTLを‘0’に、ま
た、内部のフラグAを‘0’に設定する。フラグAは、
本実施例に於いて実行される2つの処理(クロックCK
の周波数を、遮断周波数を超える周波数に設定して行う
処理と、クロックCKの周波数を遮断周波数未満の周波
数に設定して行う処理)の内、遮断周波数を超える側の
処理が終了したことを示すフラグである。遮断周波数未
満側の処理が終了した時点に於いて、このフラグAの状
態を判断し、結果が‘1’であれば、処理を終了する。
一方、遮断周波数未満側の処理が終了した時点で、フラ
グAが、まだ‘0’であれば、遮断周波数を超える側の
処理の実行に進む。
替えるために、コントロール信号CTLを‘0’に、ま
た、内部のフラグAを‘0’に設定する。フラグAは、
本実施例に於いて実行される2つの処理(クロックCK
の周波数を、遮断周波数を超える周波数に設定して行う
処理と、クロックCKの周波数を遮断周波数未満の周波
数に設定して行う処理)の内、遮断周波数を超える側の
処理が終了したことを示すフラグである。遮断周波数未
満側の処理が終了した時点に於いて、このフラグAの状
態を判断し、結果が‘1’であれば、処理を終了する。
一方、遮断周波数未満側の処理が終了した時点で、フラ
グAが、まだ‘0’であれば、遮断周波数を超える側の
処理の実行に進む。
【0025】○ステップ8.2 希望の遮断周波数fcとなる設計上の理論値を第1レジ
スタ4Aに設定する。
スタ4Aに設定する。
【0026】○ステップ8.3 タイマ/カウンタ部46に、上記遮断周波数fcより低
い周波数のクロックCKの条件を設定する。
い周波数のクロックCKの条件を設定する。
【0027】○ステップ8.4 タイマ/カウンタ部46から条件通りのクロックCKを
発生させる。該クロックCKは第1スイッチ48を介し
てLPF4Iの抵抗成分制御回路4Gに印加される。L
PF4Iの出力は、レベル判定回路4Hで判定され、そ
の結果(‘1’又は‘0’)は第2レジスタ4Bに入
力、記憶される。
発生させる。該クロックCKは第1スイッチ48を介し
てLPF4Iの抵抗成分制御回路4Gに印加される。L
PF4Iの出力は、レベル判定回路4Hで判定され、そ
の結果(‘1’又は‘0’)は第2レジスタ4Bに入
力、記憶される。
【0028】○ステップ8.5 第2レジスタ4Bの内容が‘1’であるか‘0’である
かを判断する。
かを判断する。
【0029】○ステップ8.6 第2レジスタ4Bの内容が‘0’であれば、第1レジス
タ4Aの値を‘1’減少させて、上記ステップ8.4に
戻る。
タ4Aの値を‘1’減少させて、上記ステップ8.4に
戻る。
【0030】○ステップ8.7 第2レジスタ4Bの内容が‘1’であれば、フラグAが
‘1’であるか‘0’であるかを判断する。
‘1’であるか‘0’であるかを判断する。
【0031】○ステップ8.8 フラグAが‘1’であれば、コントロール信号CTLを
‘1’に設定して、LPF4Iの入力端子(a点)を通
常入力4J側に切り替えて処理を終了する。
‘1’に設定して、LPF4Iの入力端子(a点)を通
常入力4J側に切り替えて処理を終了する。
【0032】○ステップ8.9 フラグAが‘0’であれば、タイマ/カウンタ部46
に、上記遮断周波数fcを超える周波数のクロックCK
の条件を設定する。
に、上記遮断周波数fcを超える周波数のクロックCK
の条件を設定する。
【0033】○ステップ8.10 タイマ/カウンタ部46から条件通りのクロックCKを
発生させる。該クロックCKは、第1スイッチ48を介
してLPF4Iの抵抗成分制御回路4Gに印加される。
LPF4Iの出力は、レベル判定回路4Hで判定され、
その結果(‘1’又は‘0’)は第2レジスタ4Bに入
力、記憶される。
発生させる。該クロックCKは、第1スイッチ48を介
してLPF4Iの抵抗成分制御回路4Gに印加される。
LPF4Iの出力は、レベル判定回路4Hで判定され、
その結果(‘1’又は‘0’)は第2レジスタ4Bに入
力、記憶される。
【0034】○ステップ8.11 第2レジスタ4Bの内容が‘1’であるか‘0’である
かを判断する。
かを判断する。
【0035】○ステップ8.12 第2レジスタ4Bの内容が‘1’であれば、第1レジス
タ4Aの値を‘1’増加させて、上記ステップ8.10
に戻る。
タ4Aの値を‘1’増加させて、上記ステップ8.10
に戻る。
【0036】○ステップ8.13 第2レジスタ4Bの内容が‘0’であれば、フラグAを
‘1’に設定して、上記ステップ8.3に戻る。
‘1’に設定して、上記ステップ8.3に戻る。
【0037】
【発明の効果】以上詳細に説明したように、本発明によ
れば、コストアップを招来すること無く、フィルタ特性
を任意に可変設定することができる、極めて有用なマイ
クロコンピュータを提供することができるものである。
れば、コストアップを招来すること無く、フィルタ特性
を任意に可変設定することができる、極めて有用なマイ
クロコンピュータを提供することができるものである。
【図1】本発明の一実施例のブロック構成図である。
【図2】従来技術に於ける抵抗部分の構成図である。
【図3】従来技術の概要図である。
【図4】図1に示す抵抗成分制御回路の具体的構成図で
ある。
ある。
【図5】図1に示す抵抗成分制御回路の具体的構成図で
ある。
ある。
【図6】図1に示す抵抗成分制御回路の具体的構成図で
ある。
ある。
【図7】図1に示す抵抗成分制御回路の具体的構成図で
ある。
ある。
【図8】本実施例に於いて実行されるプログラムのフロ
ーチャートである。
ーチャートである。
【図9】本実施例に於いて実行されるプログラムのフロ
ーチャートである。
ーチャートである。
46 タイマ/カウンタ部 47 コントロールレジスタ 48 第1スイッチ 49 第2スイッチ 4A 第1レジスタ 4B 第2レジスタ 4E 演算増幅器 4F キャパシタ 4G 抵抗成分制御回路 4H レベル判定回路 4I ローパスフィルタ
Claims (3)
- 【請求項1】 RC能動フィルタを内蔵するマイクロコ
ンピュータに於いて、 可変抵抗回路と、キャパシタと、演算増幅器とを含むR
C能動フィルタ部と、 レジスタと、 該レジスタの内容を可変設定する手段と、 上記レジスタの内容に基づいて、上記可変抵抗回路の抵
抗値を設定する制御手段とを設けて成ることを特徴とす
るマイクロコンピュータ。 - 【請求項2】 スイッチト・キャパシタ・フィルタを内
蔵するマイクロコンピュータに於いて、 スイッチング手段と、キャパシタと、演算増幅器とを含
むスイッチト・キャパシタ・フィルタ部と、 レジスタと、 該レジスタの内容を可変設定する手段と、 上記レジスタの内容に基づいて、上記スイッチング手段
のオン・オフ周期を設定する制御手段とを設けて成るこ
とを特徴とするマイクロコンピュータ。 - 【請求項3】 上記レジスタ内容可変設定手段が、 上記RC能動フィルタ部又はスイッチト・キャパシタ・
フィルタ部に、遮断周波数を超える周波数の信号と、遮
断周波数未満の周波数の信号を選択的に入力する手段
と、 上記RC能動フィルタ部又はスイッチト・キャパシタ・
フィルタ部の出力レベルを判定する手段と、 該判定手段の出力に基づいて上記レジスタの内容設定を
行うレジスタ制御手段とから成ることを特徴とする、請
求項1又は2に記載のマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7110519A JPH08305681A (ja) | 1995-05-09 | 1995-05-09 | マイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7110519A JPH08305681A (ja) | 1995-05-09 | 1995-05-09 | マイクロコンピュータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08305681A true JPH08305681A (ja) | 1996-11-22 |
Family
ID=14537861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7110519A Pending JPH08305681A (ja) | 1995-05-09 | 1995-05-09 | マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08305681A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002089351A (ja) * | 2000-09-19 | 2002-03-27 | Mitsubishi Electric Corp | 車載電子制御装置 |
US6732044B2 (en) | 2002-02-20 | 2004-05-04 | Mitsubishi Denki Kabushiki Kaisha | Vehicular electronic control apparatus |
US6795767B2 (en) | 2001-05-09 | 2004-09-21 | Mitsubishi Denki Kabushiki Kaisha | On-vehicle electronic controller |
-
1995
- 1995-05-09 JP JP7110519A patent/JPH08305681A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002089351A (ja) * | 2000-09-19 | 2002-03-27 | Mitsubishi Electric Corp | 車載電子制御装置 |
US6640259B2 (en) | 2000-09-19 | 2003-10-28 | Mitsubishi Denki Kabushiki Kaisha | Vehicle-mounted electronic control apparatus |
DE10119196B4 (de) * | 2000-09-19 | 2005-12-22 | Mitsubishi Denki K.K. | An einem Fahrzeug angebrachte elektronische Steuereinrichtung |
US6795767B2 (en) | 2001-05-09 | 2004-09-21 | Mitsubishi Denki Kabushiki Kaisha | On-vehicle electronic controller |
US6732044B2 (en) | 2002-02-20 | 2004-05-04 | Mitsubishi Denki Kabushiki Kaisha | Vehicular electronic control apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3019340B2 (ja) | 可変容量装置 | |
JPH02153623A (ja) | Cmos装置の入力変換回路 | |
JPS63115213A (ja) | 定電圧電源回路 | |
JPH08305681A (ja) | マイクロコンピュータ | |
KR100713604B1 (ko) | 클록신호 타이밍 조정을 위한 지연 회로를 갖는 디지털 회로 | |
US20020135575A1 (en) | Liquid crystal driving power supply | |
JP3551200B2 (ja) | デジタル/アナログ変換回路 | |
JPS63116505A (ja) | Cr発振器 | |
JP3060496B2 (ja) | スイツチ回路 | |
JPH09200001A (ja) | 電圧制御発振回路 | |
JP3152228B2 (ja) | 水晶発振子の温度補償装置および水晶発振器 | |
JP2005167927A (ja) | Cr発振回路 | |
JP3152229B2 (ja) | 可変容量装置および水晶発振器 | |
JPH04138725A (ja) | デジタル―アナログ変換装置 | |
JP2002261242A (ja) | 半導体集積回路 | |
JPH02274121A (ja) | Cmos遅延回路 | |
JPH04183015A (ja) | Mosfet抵抗回路 | |
JPH03127507A (ja) | 可変周波数発振器 | |
JPS6276317A (ja) | 遅延回路 | |
JPH0448005Y2 (ja) | ||
KR900008803Y1 (ko) | 라우디니스 주파수 조정회로 | |
JPH0429411A (ja) | 位相比較装置 | |
JP2562237Y2 (ja) | 減衰器 | |
JP3773179B2 (ja) | レベルシフト電圧出力器 | |
KR900002019Y1 (ko) | 전자식 가변저항 |