JPH08305681A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH08305681A JPH08305681A JP7110519A JP11051995A JPH08305681A JP H08305681 A JPH08305681 A JP H08305681A JP 7110519 A JP7110519 A JP 7110519A JP 11051995 A JP11051995 A JP 11051995A JP H08305681 A JPH08305681 A JP H08305681A
- Authority
- JP
- Japan
- Prior art keywords
- register
- contents
- switch
- microcomputer
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 アナログフィルタを内蔵するマイクロコンピ
ュータに於いて、任意にフィルタ特性を可変できる構成
を提供すること。 【構成】 その内容がプログラムで任意設定可能な第１
レジスタ４Ａと、該レジスタの内容に応じて、その抵抗
値が設定される抵抗成分制御回路４Ｇとを設ける。ロー
パスフィルタ４Ｉは、上記抵抗成分制御回路４Ｇとキャ
パシタ４Ｆと演算増幅器４Ｅとにより構成される。
ュータに於いて、任意にフィルタ特性を可変できる構成
を提供すること。 【構成】 その内容がプログラムで任意設定可能な第１
レジスタ４Ａと、該レジスタの内容に応じて、その抵抗
値が設定される抵抗成分制御回路４Ｇとを設ける。ロー
パスフィルタ４Ｉは、上記抵抗成分制御回路４Ｇとキャ
パシタ４Ｆと演算増幅器４Ｅとにより構成される。
Description
【０００１】
【産業上の利用分野】本発明は、アナログフィルタ、特
に、ＲＣ能動フィルタ又はスイッチト・キャパシタ・フ
ィルタを内蔵するマイクロコンピュータに関するもので
ある。
に、ＲＣ能動フィルタ又はスイッチト・キャパシタ・フ
ィルタを内蔵するマイクロコンピュータに関するもので
ある。
【０００２】
【従来の技術】通常、集積回路に内蔵するアナログフィ
ルタとしては、抵抗とキャパシタを用いたＲＣ能動フィ
ルタ、又は、ＲＣ能動フィルタの抵抗成分をクロック周
波数に置き換えたスイッチト・キャパシタ・フィルタが
一般的であり、ＲＣ能動フィルタの場合、フィルタ精度
は、抵抗とキャパシタの精度に依存し、また、スイッチ
ト・キャパシタ・フィルタの場合は、その精度はキャパ
シタの精度に依存していた。このため、マイクロコンピ
ュータに上記フィルタを内蔵させた場合に、所望のフィ
ルタ特性を得ることが困難であり、また、マイクロコン
ピュータの使用状態（周囲温度等）によってフィルタ特
性が変動するという問題点があった。
ルタとしては、抵抗とキャパシタを用いたＲＣ能動フィ
ルタ、又は、ＲＣ能動フィルタの抵抗成分をクロック周
波数に置き換えたスイッチト・キャパシタ・フィルタが
一般的であり、ＲＣ能動フィルタの場合、フィルタ精度
は、抵抗とキャパシタの精度に依存し、また、スイッチ
ト・キャパシタ・フィルタの場合は、その精度はキャパ
シタの精度に依存していた。このため、マイクロコンピ
ュータに上記フィルタを内蔵させた場合に、所望のフィ
ルタ特性を得ることが困難であり、また、マイクロコン
ピュータの使用状態（周囲温度等）によってフィルタ特
性が変動するという問題点があった。
【０００３】かかる問題点を解決すべく、図２に示すよ
うに、例えばＲＣ能動フィルタの場合、抵抗部分Ｒを複
数の並列接続抵抗ｒa，…，ｒzで構成し、キャパシタの
容量に応じて、使用する抵抗を選択するようにしたもの
が、特開平１−２８２９１３に於いて提案されている。
うに、例えばＲＣ能動フィルタの場合、抵抗部分Ｒを複
数の並列接続抵抗ｒa，…，ｒzで構成し、キャパシタの
容量に応じて、使用する抵抗を選択するようにしたもの
が、特開平１−２８２９１３に於いて提案されている。
【０００４】図３は、その概要図である。抵抗Ｒとキャ
パシタＣと演算増幅器ＯＰとにより、一次のローパスフ
ィルタが構成されている。
パシタＣと演算増幅器ＯＰとにより、一次のローパスフ
ィルタが構成されている。
【０００５】図３の概要図に示すように、ローパスフィ
ルタＬＰＦのキャパシタＣの静電容量値をインピーダン
スメータＺＭで実測し、この実測値から、コンピュータ
ＣＰＵにより抵抗の理論値を算出して、このデータを自
動トリミング装置ＡＴに送る。そして、自動トリミング
装置は、抵抗Ｒの値が上記理論値になるように、レーザ
等で図２のＸの箇所を選択的に切断してトリミングす
る。これにより、所望のフィルタ特性を得ることができ
る。
ルタＬＰＦのキャパシタＣの静電容量値をインピーダン
スメータＺＭで実測し、この実測値から、コンピュータ
ＣＰＵにより抵抗の理論値を算出して、このデータを自
動トリミング装置ＡＴに送る。そして、自動トリミング
装置は、抵抗Ｒの値が上記理論値になるように、レーザ
等で図２のＸの箇所を選択的に切断してトリミングす
る。これにより、所望のフィルタ特性を得ることができ
る。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来技術に於いては、一度設定したフィルタ特性は固定で
あり、その後、任意に変更するということはできなかっ
た。また、インピーダンスメータ、自動トリミング装置
等を用いた特別なプロセスが必要となるため、マイクロ
コンピュータのコストアップも招来していた。
来技術に於いては、一度設定したフィルタ特性は固定で
あり、その後、任意に変更するということはできなかっ
た。また、インピーダンスメータ、自動トリミング装置
等を用いた特別なプロセスが必要となるため、マイクロ
コンピュータのコストアップも招来していた。
【０００７】本発明は上記従来の問題点を解決すべくな
されたものであり、任意にフィルタ特性を可変できると
共に、従来のようなインピーダンスメータ、自動トリミ
ング装置等の特別な装置も全く必要としない構成を提供
するものである。
されたものであり、任意にフィルタ特性を可変できると
共に、従来のようなインピーダンスメータ、自動トリミ
ング装置等の特別な装置も全く必要としない構成を提供
するものである。
【０００８】
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、ＲＣ能動フィルタを内蔵するマイクロコンピ
ュータに於いて、可変抵抗回路と、キャパシタと、演算
増幅器とを含むＲＣ能動フィルタ部と、レジスタと、該
レジスタの内容を可変設定する手段と、上記レジスタの
内容に基づいて、上記可変抵抗回路の抵抗値を設定する
制御手段とを設けて成ることを特徴とするものである。
ュータは、ＲＣ能動フィルタを内蔵するマイクロコンピ
ュータに於いて、可変抵抗回路と、キャパシタと、演算
増幅器とを含むＲＣ能動フィルタ部と、レジスタと、該
レジスタの内容を可変設定する手段と、上記レジスタの
内容に基づいて、上記可変抵抗回路の抵抗値を設定する
制御手段とを設けて成ることを特徴とするものである。
【０００９】また、本発明のマイクロコンピュータは、
スイッチト・キャパシタ・フィルタを内蔵するマイクロ
コンピュータに於いて、スイッチング手段と、キャパシ
タと、演算増幅器とを含むスイッチト・キャパシタ・フ
ィルタ部と、レジスタと、該レジスタの内容を可変設定
する手段と、上記レジスタの内容に基づいて、上記スイ
ッチング手段のオン・オフ周期を設定する制御手段とを
設けて成ることを特徴とするものである。
スイッチト・キャパシタ・フィルタを内蔵するマイクロ
コンピュータに於いて、スイッチング手段と、キャパシ
タと、演算増幅器とを含むスイッチト・キャパシタ・フ
ィルタ部と、レジスタと、該レジスタの内容を可変設定
する手段と、上記レジスタの内容に基づいて、上記スイ
ッチング手段のオン・オフ周期を設定する制御手段とを
設けて成ることを特徴とするものである。
【００１０】さらに、上記レジスタ内容可変設定手段
が、上記ＲＣ能動フィルタ部又はスイッチト・キャパシ
タ・フィルタ部に、遮断周波数を超える周波数の信号
と、遮断周波数未満の周波数の信号を選択的に入力する
手段と、上記ＲＣ能動フィルタ部又はスイッチト・キャ
パシタ・フィルタ部の出力レベルを判定する手段と、該
判定手段の出力に基づいて上記レジスタの内容設定を行
うレジスタ制御手段とから構成されることを特徴とする
ものである。
が、上記ＲＣ能動フィルタ部又はスイッチト・キャパシ
タ・フィルタ部に、遮断周波数を超える周波数の信号
と、遮断周波数未満の周波数の信号を選択的に入力する
手段と、上記ＲＣ能動フィルタ部又はスイッチト・キャ
パシタ・フィルタ部の出力レベルを判定する手段と、該
判定手段の出力に基づいて上記レジスタの内容設定を行
うレジスタ制御手段とから構成されることを特徴とする
ものである。
【００１１】
【作用】本発明によれば、上記レジスタ内容の可変設定
により、任意に所望のフィルタ特性を得ることができ
る。また、上記レジスタ内容の書き換えにより、任意に
フィルタ特性を変更することができるものである。
により、任意に所望のフィルタ特性を得ることができ
る。また、上記レジスタ内容の書き換えにより、任意に
フィルタ特性を変更することができるものである。
【００１２】
【実施例】以下、実施例に基づいて、本発明を詳細に説
明する。
明する。
【００１３】図１は本発明の一実施例のブロック構成図
である。本実施例は、一次のローパスフィルタ４Ｉを内
蔵するマイクロコンピュータに於いて本発明を実施した
ものである。
である。本実施例は、一次のローパスフィルタ４Ｉを内
蔵するマイクロコンピュータに於いて本発明を実施した
ものである。
【００１４】図に於いて、４１はプログラム等を記憶す
るＲＯＭ部、４２はデータを記憶するＲＡＭ部、４３は
算術論理演算を実行するＡＬＵ、４４は汎用レジスタ
部、４５は入出力部、４６はクロックＣＫを出力するタ
イマ／カウンタ部、４７はコントロールレジスタ、４８
は第１スイッチ、４９は第２スイッチ、４Ａは第１レジ
スタ、４Ｂは第２レジスタ、４Ｃはバスライン、４Ｄは
インバータ、４Ｅは演算増幅器、４Ｆはキャパシタ、４
Ｇは抵抗成分制御回路、４ＨはＬＰＦ４Ｉの出力のレベ
ル判定回路である。上記ＲＯＭ部４１、ＲＡＭ部４２、
ＡｌＵ４３、汎用レジスタ部４４、入出力部４５、タイ
マ／カウンタ部４６、コントロールレジスタ４７、第１
レジスタ４Ａ及び第２レジスタ４Ｂは、すべてバスライ
ン４Ｃ上に接続され、プログラムによって管理もしく
は、制御される。
るＲＯＭ部、４２はデータを記憶するＲＡＭ部、４３は
算術論理演算を実行するＡＬＵ、４４は汎用レジスタ
部、４５は入出力部、４６はクロックＣＫを出力するタ
イマ／カウンタ部、４７はコントロールレジスタ、４８
は第１スイッチ、４９は第２スイッチ、４Ａは第１レジ
スタ、４Ｂは第２レジスタ、４Ｃはバスライン、４Ｄは
インバータ、４Ｅは演算増幅器、４Ｆはキャパシタ、４
Ｇは抵抗成分制御回路、４ＨはＬＰＦ４Ｉの出力のレベ
ル判定回路である。上記ＲＯＭ部４１、ＲＡＭ部４２、
ＡｌＵ４３、汎用レジスタ部４４、入出力部４５、タイ
マ／カウンタ部４６、コントロールレジスタ４７、第１
レジスタ４Ａ及び第２レジスタ４Ｂは、すべてバスライ
ン４Ｃ上に接続され、プログラムによって管理もしく
は、制御される。
【００１５】タイマ／カウンタ部４６は、設定された条
件によって決定される周波数のクロックＣＫを第１スイ
ッチ４８に出力する。コントロールレジスタ４７からの
コントロール信号ＣＴＬは、第２スイッチ４９へ、ま
た、インバータ４Ｄを介して第１スイッチ４８へ印加さ
れ（各スイッチは、コントロール信号が‘１’のときオ
ンし、コントロール信号が‘０’のときオフとなる）、
後段の抵抗成分制御回路４Ｇへの入力が切り換わる。す
なわち、上記コントロール信号ＣＴＬが‘１’のとき
は、第２スイッチ４９がオンし、第１スイッチ４８がオ
フとなり、通常使用時に於いて、ＬＰＦ入力となる入力
４Ｊよりの入力信号が、ＬＰＦ４Ｉを構成する抵抗成分
制御回路４Ｇに入力される。一方、上記コントロール信
号ＣＴＬが‘０’のときは、第１スイッチ４８がオン、
第２スイッチ４９がオフとなり、上記タイマ／カウンタ
部４６からのクロックＣＫが抵抗成分制御回路４Ｇに入
力される。ＬＰＦ４Ｉの出力は、通常使用時に於いてＬ
ＰＦ出力となる出力４Ｋと上記レベル判定回路４Ｈの双
方に与えられる。レベル判定回路４Ｈは、例えば、２段
のＣＭＯＳインバータ回路で構成することができ、入力
反転電圧（ＰチャネルとＮチャネルのトランジスタサイ
ズの比で設定可能）の調整により判定レベルが決められ
る。この判定レベルを超えた入力があれば、レベル判定
回路４Ｈは出力‘１’を出力し、それ以下の入力であれ
ば、レベル判定回路４Ｈは、出力‘０’を出力する。こ
のレベル判定回路４Ｈの出力は、第２レジスタ４Ｂに入
力、記憶される。
件によって決定される周波数のクロックＣＫを第１スイ
ッチ４８に出力する。コントロールレジスタ４７からの
コントロール信号ＣＴＬは、第２スイッチ４９へ、ま
た、インバータ４Ｄを介して第１スイッチ４８へ印加さ
れ（各スイッチは、コントロール信号が‘１’のときオ
ンし、コントロール信号が‘０’のときオフとなる）、
後段の抵抗成分制御回路４Ｇへの入力が切り換わる。す
なわち、上記コントロール信号ＣＴＬが‘１’のとき
は、第２スイッチ４９がオンし、第１スイッチ４８がオ
フとなり、通常使用時に於いて、ＬＰＦ入力となる入力
４Ｊよりの入力信号が、ＬＰＦ４Ｉを構成する抵抗成分
制御回路４Ｇに入力される。一方、上記コントロール信
号ＣＴＬが‘０’のときは、第１スイッチ４８がオン、
第２スイッチ４９がオフとなり、上記タイマ／カウンタ
部４６からのクロックＣＫが抵抗成分制御回路４Ｇに入
力される。ＬＰＦ４Ｉの出力は、通常使用時に於いてＬ
ＰＦ出力となる出力４Ｋと上記レベル判定回路４Ｈの双
方に与えられる。レベル判定回路４Ｈは、例えば、２段
のＣＭＯＳインバータ回路で構成することができ、入力
反転電圧（ＰチャネルとＮチャネルのトランジスタサイ
ズの比で設定可能）の調整により判定レベルが決められ
る。この判定レベルを超えた入力があれば、レベル判定
回路４Ｈは出力‘１’を出力し、それ以下の入力であれ
ば、レベル判定回路４Ｈは、出力‘０’を出力する。こ
のレベル判定回路４Ｈの出力は、第２レジスタ４Ｂに入
力、記憶される。
【００１６】抵抗成分制御回路４Ｇの具体的構成例を図
４〜図７に示す。
４〜図７に示す。
【００１７】図４に示すものは、ＲＣ能動フィルタの場
合の構成例であり、上記第１レジスタ４Ａの出力をＤ／
Ａ変換するＤ／Ａ変換器５１と、該Ｄ／Ａ変換器５１の
アナログ出力信号が、そのゲートに印加されるオン抵抗
用ＰチャネルＭＯＳトランジスタ５２とから構成され
る。上記第１レジスタ４Ａの内容と抵抗値との関係は、
レジスタ内容の値が大きくなる程、抵抗値は大きくなる
関係となっている。すなわち、レジスタ内容の値が大き
くなる程、Ｄ／Ａ変換器５１の出力レベルは高くなり、
従って、ＰチャネルＭＯＳトランジスタ５２のオン抵抗
は大きくなる。そして、ＬＰＦ４Ｉは、抵抗成分制御回
路４Ｇの抵抗値が大きくなる程、遮断周波数ｆcは低く
なる。
合の構成例であり、上記第１レジスタ４Ａの出力をＤ／
Ａ変換するＤ／Ａ変換器５１と、該Ｄ／Ａ変換器５１の
アナログ出力信号が、そのゲートに印加されるオン抵抗
用ＰチャネルＭＯＳトランジスタ５２とから構成され
る。上記第１レジスタ４Ａの内容と抵抗値との関係は、
レジスタ内容の値が大きくなる程、抵抗値は大きくなる
関係となっている。すなわち、レジスタ内容の値が大き
くなる程、Ｄ／Ａ変換器５１の出力レベルは高くなり、
従って、ＰチャネルＭＯＳトランジスタ５２のオン抵抗
は大きくなる。そして、ＬＰＦ４Ｉは、抵抗成分制御回
路４Ｇの抵抗値が大きくなる程、遮断周波数ｆcは低く
なる。
【００１８】図５に示すものも、ＲＣ能動フィルタの場
合の例であり、並列接続された抵抗ｒ1，ｒ2，ｒ3及び
ｒ4から成る抵抗部分５３と、それぞれ、各抵抗にシリ
ーズに接続され、上記第１レジスタ４Ａよりの出力によ
ってオン・オフ制御されるＰチャネルＭＯＳＦＥＴ
Ｐ1，Ｐ2，Ｐ3及びＰ4から成るスイッチ部分５４とから
構成される。抵抗ｒ1，…，ｒ4の抵抗値を適当な値に設
定することにより、第１レジスタ４Ａの内容が「０００
０」→「０００１」→…→「１１１０」→「１１１１」
と順次増大するのに従って、その合成抵抗値も順次増大
する構成とすることができる。
合の例であり、並列接続された抵抗ｒ1，ｒ2，ｒ3及び
ｒ4から成る抵抗部分５３と、それぞれ、各抵抗にシリ
ーズに接続され、上記第１レジスタ４Ａよりの出力によ
ってオン・オフ制御されるＰチャネルＭＯＳＦＥＴ
Ｐ1，Ｐ2，Ｐ3及びＰ4から成るスイッチ部分５４とから
構成される。抵抗ｒ1，…，ｒ4の抵抗値を適当な値に設
定することにより、第１レジスタ４Ａの内容が「０００
０」→「０００１」→…→「１１１０」→「１１１１」
と順次増大するのに従って、その合成抵抗値も順次増大
する構成とすることができる。
【００１９】図５は抵抗の並列接続回路を用いて構成し
ているが、図６に示すように、直列接続された抵抗
ｒ1，ｒ2，ｒ3及びｒ4から成る抵抗部分５７と、それぞ
れ、各抵抗に並列接続されたスイッチ用ＰチャネルＭＯ
ＳトランジスタＰ1，Ｐ2，Ｐ3及びＰ4から成るスイッチ
部分５８とから成る構成とすることもできる。この場
合、例えば、抵抗ｒ1，…，ｒ4の抵抗値をｒ1＝Ｒ、ｒ2
＝２Ｒ、ｒ3＝４Ｒ、ｒ4＝８Ｒとすれば、第１レジスタ
４Ａの内容変化に対して、抵抗値も線型変化させること
ができる。
ているが、図６に示すように、直列接続された抵抗
ｒ1，ｒ2，ｒ3及びｒ4から成る抵抗部分５７と、それぞ
れ、各抵抗に並列接続されたスイッチ用ＰチャネルＭＯ
ＳトランジスタＰ1，Ｐ2，Ｐ3及びＰ4から成るスイッチ
部分５８とから成る構成とすることもできる。この場
合、例えば、抵抗ｒ1，…，ｒ4の抵抗値をｒ1＝Ｒ、ｒ2
＝２Ｒ、ｒ3＝４Ｒ、ｒ4＝８Ｒとすれば、第１レジスタ
４Ａの内容変化に対して、抵抗値も線型変化させること
ができる。
【００２０】図７はスイッチト・キャパシタ。フィルタ
の場合の構成例であり、上記第１レジスタ４Ａの出力に
応じて、その分周比が決定される分周器５５と、該分周
器５５の出力によってオン・オフ制御されるスイッチ用
ＰチャネルＭＯＳトランジスタ５６とから構成される。
第１レジスタ４Ａの出力と、分周器５５の出力信号の周
期Ｔとの関係は、例えば、以下の表１のようになってい
る。
の場合の構成例であり、上記第１レジスタ４Ａの出力に
応じて、その分周比が決定される分周器５５と、該分周
器５５の出力によってオン・オフ制御されるスイッチ用
ＰチャネルＭＯＳトランジスタ５６とから構成される。
第１レジスタ４Ａの出力と、分周器５５の出力信号の周
期Ｔとの関係は、例えば、以下の表１のようになってい
る。
【００２１】
【表１】
【００２２】なお、上記各ＰチャネルＭＯＳトランジス
タに代えて、若干の構成変更が必要ではあるが、Ｎチャ
ネルＭＯＳトランジスタ、或いは、ＣＭＯＳトランスフ
ァーゲートを用いる構成も可能であることは言うまでも
ない。
タに代えて、若干の構成変更が必要ではあるが、Ｎチャ
ネルＭＯＳトランジスタ、或いは、ＣＭＯＳトランスフ
ァーゲートを用いる構成も可能であることは言うまでも
ない。
【００２３】図８及び図９は、本実施例のマイクロコン
ピュータに於いて、フィルタ特性調整時に実行されるプ
ログラムのフローチャートである。
ピュータに於いて、フィルタ特性調整時に実行されるプ
ログラムのフローチャートである。
【００２４】○ステップ８．１ ＬＰＦ４Ｉの入力端子（ａ点）をクロックＣＫ側へ切り
替えるために、コントロール信号ＣＴＬを‘０’に、ま
た、内部のフラグＡを‘０’に設定する。フラグＡは、
本実施例に於いて実行される２つの処理（クロックＣＫ
の周波数を、遮断周波数を超える周波数に設定して行う
処理と、クロックＣＫの周波数を遮断周波数未満の周波
数に設定して行う処理）の内、遮断周波数を超える側の
処理が終了したことを示すフラグである。遮断周波数未
満側の処理が終了した時点に於いて、このフラグＡの状
態を判断し、結果が‘１’であれば、処理を終了する。
一方、遮断周波数未満側の処理が終了した時点で、フラ
グＡが、まだ‘０’であれば、遮断周波数を超える側の
処理の実行に進む。
替えるために、コントロール信号ＣＴＬを‘０’に、ま
た、内部のフラグＡを‘０’に設定する。フラグＡは、
本実施例に於いて実行される２つの処理（クロックＣＫ
の周波数を、遮断周波数を超える周波数に設定して行う
処理と、クロックＣＫの周波数を遮断周波数未満の周波
数に設定して行う処理）の内、遮断周波数を超える側の
処理が終了したことを示すフラグである。遮断周波数未
満側の処理が終了した時点に於いて、このフラグＡの状
態を判断し、結果が‘１’であれば、処理を終了する。
一方、遮断周波数未満側の処理が終了した時点で、フラ
グＡが、まだ‘０’であれば、遮断周波数を超える側の
処理の実行に進む。
【００２５】○ステップ８．２ 希望の遮断周波数ｆcとなる設計上の理論値を第１レジ
スタ４Ａに設定する。
スタ４Ａに設定する。
【００２６】○ステップ８．３ タイマ／カウンタ部４６に、上記遮断周波数ｆcより低
い周波数のクロックＣＫの条件を設定する。
い周波数のクロックＣＫの条件を設定する。
【００２７】○ステップ８．４ タイマ／カウンタ部４６から条件通りのクロックＣＫを
発生させる。該クロックＣＫは第１スイッチ４８を介し
てＬＰＦ４Ｉの抵抗成分制御回路４Ｇに印加される。Ｌ
ＰＦ４Ｉの出力は、レベル判定回路４Ｈで判定され、そ
の結果（‘１’又は‘０’）は第２レジスタ４Ｂに入
力、記憶される。
発生させる。該クロックＣＫは第１スイッチ４８を介し
てＬＰＦ４Ｉの抵抗成分制御回路４Ｇに印加される。Ｌ
ＰＦ４Ｉの出力は、レベル判定回路４Ｈで判定され、そ
の結果（‘１’又は‘０’）は第２レジスタ４Ｂに入
力、記憶される。
【００２８】○ステップ８．５ 第２レジスタ４Ｂの内容が‘１’であるか‘０’である
かを判断する。
かを判断する。
【００２９】○ステップ８．６ 第２レジスタ４Ｂの内容が‘０’であれば、第１レジス
タ４Ａの値を‘１’減少させて、上記ステップ８．４に
戻る。
タ４Ａの値を‘１’減少させて、上記ステップ８．４に
戻る。
【００３０】○ステップ８．７ 第２レジスタ４Ｂの内容が‘１’であれば、フラグＡが
‘１’であるか‘０’であるかを判断する。
‘１’であるか‘０’であるかを判断する。
【００３１】○ステップ８．８ フラグＡが‘１’であれば、コントロール信号ＣＴＬを
‘１’に設定して、ＬＰＦ４Ｉの入力端子（ａ点）を通
常入力４Ｊ側に切り替えて処理を終了する。
‘１’に設定して、ＬＰＦ４Ｉの入力端子（ａ点）を通
常入力４Ｊ側に切り替えて処理を終了する。
【００３２】○ステップ８．９ フラグＡが‘０’であれば、タイマ／カウンタ部４６
に、上記遮断周波数ｆcを超える周波数のクロックＣＫ
の条件を設定する。
に、上記遮断周波数ｆcを超える周波数のクロックＣＫ
の条件を設定する。
【００３３】○ステップ８．１０ タイマ／カウンタ部４６から条件通りのクロックＣＫを
発生させる。該クロックＣＫは、第１スイッチ４８を介
してＬＰＦ４Ｉの抵抗成分制御回路４Ｇに印加される。
ＬＰＦ４Ｉの出力は、レベル判定回路４Ｈで判定され、
その結果（‘１’又は‘０’）は第２レジスタ４Ｂに入
力、記憶される。
発生させる。該クロックＣＫは、第１スイッチ４８を介
してＬＰＦ４Ｉの抵抗成分制御回路４Ｇに印加される。
ＬＰＦ４Ｉの出力は、レベル判定回路４Ｈで判定され、
その結果（‘１’又は‘０’）は第２レジスタ４Ｂに入
力、記憶される。
【００３４】○ステップ８．１１ 第２レジスタ４Ｂの内容が‘１’であるか‘０’である
かを判断する。
かを判断する。
【００３５】○ステップ８．１２ 第２レジスタ４Ｂの内容が‘１’であれば、第１レジス
タ４Ａの値を‘１’増加させて、上記ステップ８．１０
に戻る。
タ４Ａの値を‘１’増加させて、上記ステップ８．１０
に戻る。
【００３６】○ステップ８．１３ 第２レジスタ４Ｂの内容が‘０’であれば、フラグＡを
‘１’に設定して、上記ステップ８．３に戻る。
‘１’に設定して、上記ステップ８．３に戻る。
【００３７】
【発明の効果】以上詳細に説明したように、本発明によ
れば、コストアップを招来すること無く、フィルタ特性
を任意に可変設定することができる、極めて有用なマイ
クロコンピュータを提供することができるものである。
れば、コストアップを招来すること無く、フィルタ特性
を任意に可変設定することができる、極めて有用なマイ
クロコンピュータを提供することができるものである。
【図１】本発明の一実施例のブロック構成図である。
【図２】従来技術に於ける抵抗部分の構成図である。
【図３】従来技術の概要図である。
【図４】図１に示す抵抗成分制御回路の具体的構成図で
ある。
ある。
【図５】図１に示す抵抗成分制御回路の具体的構成図で
ある。
ある。
【図６】図１に示す抵抗成分制御回路の具体的構成図で
ある。
ある。
【図７】図１に示す抵抗成分制御回路の具体的構成図で
ある。
ある。
【図８】本実施例に於いて実行されるプログラムのフロ
ーチャートである。
ーチャートである。
【図９】本実施例に於いて実行されるプログラムのフロ
ーチャートである。
ーチャートである。
４６ タイマ／カウンタ部 ４７ コントロールレジスタ ４８ 第１スイッチ ４９ 第２スイッチ ４Ａ 第１レジスタ ４Ｂ 第２レジスタ ４Ｅ 演算増幅器 ４Ｆ キャパシタ ４Ｇ 抵抗成分制御回路 ４Ｈ レベル判定回路 ４Ｉ ローパスフィルタ
Claims (3)
- 【請求項１】 ＲＣ能動フィルタを内蔵するマイクロコ
ンピュータに於いて、 可変抵抗回路と、キャパシタと、演算増幅器とを含むＲ
Ｃ能動フィルタ部と、 レジスタと、 該レジスタの内容を可変設定する手段と、 上記レジスタの内容に基づいて、上記可変抵抗回路の抵
抗値を設定する制御手段とを設けて成ることを特徴とす
るマイクロコンピュータ。 - 【請求項２】 スイッチト・キャパシタ・フィルタを内
蔵するマイクロコンピュータに於いて、 スイッチング手段と、キャパシタと、演算増幅器とを含
むスイッチト・キャパシタ・フィルタ部と、 レジスタと、 該レジスタの内容を可変設定する手段と、 上記レジスタの内容に基づいて、上記スイッチング手段
のオン・オフ周期を設定する制御手段とを設けて成るこ
とを特徴とするマイクロコンピュータ。 - 【請求項３】 上記レジスタ内容可変設定手段が、 上記ＲＣ能動フィルタ部又はスイッチト・キャパシタ・
フィルタ部に、遮断周波数を超える周波数の信号と、遮
断周波数未満の周波数の信号を選択的に入力する手段
と、 上記ＲＣ能動フィルタ部又はスイッチト・キャパシタ・
フィルタ部の出力レベルを判定する手段と、 該判定手段の出力に基づいて上記レジスタの内容設定を
行うレジスタ制御手段とから成ることを特徴とする、請
求項１又は２に記載のマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7110519A JPH08305681A (ja) | 1995-05-09 | 1995-05-09 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7110519A JPH08305681A (ja) | 1995-05-09 | 1995-05-09 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08305681A true JPH08305681A (ja) | 1996-11-22 |
Family
ID=14537861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7110519A Pending JPH08305681A (ja) | 1995-05-09 | 1995-05-09 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08305681A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002089351A (ja) * | 2000-09-19 | 2002-03-27 | Mitsubishi Electric Corp | 車載電子制御装置 |
| US6732044B2 (en) | 2002-02-20 | 2004-05-04 | Mitsubishi Denki Kabushiki Kaisha | Vehicular electronic control apparatus |
| US6795767B2 (en) | 2001-05-09 | 2004-09-21 | Mitsubishi Denki Kabushiki Kaisha | On-vehicle electronic controller |
-
1995
- 1995-05-09 JP JP7110519A patent/JPH08305681A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002089351A (ja) * | 2000-09-19 | 2002-03-27 | Mitsubishi Electric Corp | 車載電子制御装置 |
| US6640259B2 (en) | 2000-09-19 | 2003-10-28 | Mitsubishi Denki Kabushiki Kaisha | Vehicle-mounted electronic control apparatus |
| DE10119196B4 (de) * | 2000-09-19 | 2005-12-22 | Mitsubishi Denki K.K. | An einem Fahrzeug angebrachte elektronische Steuereinrichtung |
| US6795767B2 (en) | 2001-05-09 | 2004-09-21 | Mitsubishi Denki Kabushiki Kaisha | On-vehicle electronic controller |
| US6732044B2 (en) | 2002-02-20 | 2004-05-04 | Mitsubishi Denki Kabushiki Kaisha | Vehicular electronic control apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3019340B2 (ja) | 可変容量装置 | |
| JPH02153623A (ja) | Ｃｍｏｓ装置の入力変換回路 | |
| JPS63115213A (ja) | 定電圧電源回路 | |
| JPH08305681A (ja) | マイクロコンピュータ | |
| KR100713604B1 (ko) | 클록신호 타이밍 조정을 위한 지연 회로를 갖는 디지털 회로 | |
| US20020135575A1 (en) | Liquid crystal driving power supply | |
| JP3551200B2 (ja) | デジタル／アナログ変換回路 | |
| JPS63116505A (ja) | Ｃｒ発振器 | |
| JP3060496B2 (ja) | スイツチ回路 | |
| JPH09200001A (ja) | 電圧制御発振回路 | |
| JP3152228B2 (ja) | 水晶発振子の温度補償装置および水晶発振器 | |
| JP2005167927A (ja) | Ｃｒ発振回路 | |
| JP3152229B2 (ja) | 可変容量装置および水晶発振器 | |
| JPH04138725A (ja) | デジタル―アナログ変換装置 | |
| JP2002261242A (ja) | 半導体集積回路 | |
| JPH02274121A (ja) | Ｃｍｏｓ遅延回路 | |
| JPH04183015A (ja) | Ｍｏｓｆｅｔ抵抗回路 | |
| JPH03127507A (ja) | 可変周波数発振器 | |
| JPS6276317A (ja) | 遅延回路 | |
| JPH0448005Y2 (ja) | ||
| KR900008803Y1 (ko) | 라우디니스 주파수 조정회로 | |
| JPH0429411A (ja) | 位相比較装置 | |
| JP2562237Y2 (ja) | 減衰器 | |
| JP3773179B2 (ja) | レベルシフト電圧出力器 | |
| KR900002019Y1 (ko) | 전자식 가변저항 |