JPH08280080A - マルチプレクサおよびデマルチプレクサを用いた固定長パケット・スイッチング装置 - Google Patents
マルチプレクサおよびデマルチプレクサを用いた固定長パケット・スイッチング装置Info
- Publication number
- JPH08280080A JPH08280080A JP32933395A JP32933395A JPH08280080A JP H08280080 A JPH08280080 A JP H08280080A JP 32933395 A JP32933395 A JP 32933395A JP 32933395 A JP32933395 A JP 32933395A JP H08280080 A JPH08280080 A JP H08280080A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- unit
- input
- demultiplexer
- switching device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/24—Time-division multiplex systems in which the allocation is indicated by an address the different channels being transmitted sequentially
- H04J3/247—ATM or packet multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5684—Characteristics of traffic flows
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
時的なオーバーフロー発生からスイッチング装置を保護
し、全体性能を高めるために、相互間に流れ制御構造を
有するマルチプレクサおよびデマルチプレクサを用いた
固定長パケット・スイッチング装置を提供する。 【解決手段】 IPDU31は、入力ポート駆動ユニッ
トである。SIDU32は、スイッチ入力デマルチプレ
クサ・ユニットである。SOMU33は、上記SIDU
の各々に相互完全連結されて(fully interconnect)いる
入力リンクを通じてルーチングされたそれぞれのパケッ
トを入力して出力バッファに集め、パケット・フローと
して出力するために、上記集めたパケットをマルチプレ
クス化する。
Description
よびデマルチプレクサを用いた固定長パケット・スイッ
チング装置に関し、特に私設網のみならず、広帯域総合
サービス・デジタル網(B−ISDN)において、確率
的に発生頻度の高い入力信号に多くの送信機会を与える
マルチプレクサおよびデマルチプレクサを用いた固定長
パケット・スイッチング装置に関する。
の基礎たる韓国特許出願第1994−34756号(1
994年12月16日出願)の明細書の記載に基づくも
のであって、当該韓国特許出願の番号を参照することに
よって当該韓国特許出願の明細書の記載内容が本明細書
の一部分を構成するものとする。
良質のサービスを要求しており、従って、音声サービス
のような連続的な特性のサービスのみならず、ファイル
伝送のような高速データサービス、およびVBR(Varia
ble Bit Rate) リアルタイム映像サービス等のバースト
特性のサービスを同一の伝送リンク上で提供するために
ATMシステムの広帯域総合サービス・デジタル網(B
−ISDN)が出現した。
びスイッチング処理手段は、テレコミュニケーションシ
ステム内の核心的な構成要素(building Block)として既
存のSTMシステムに基づくTDMシステムとは異な
り、今後、到来すべきB−ISDN ATMシステムに
適合した固定長パケット・スイッチング・システムが要
求される。
ッチング装置を示し、細分化された各ライン・インター
フェース部11と、核心機能であるパケット・スイッチ
ング部12と、システム管理部13と、その他のI/O
ブロックに区分される。
フレームを整合する手段を有し、受信された信号のクロ
ックおよびパケットを復元した後、連結識別子(connect
ionidentifier) およびそれに係る情報が収録されたテ
ーブル管理手段を通じて、パケットに対するターゲット
・ポジション情報(ルーチング・タグ)をパケット・ス
イッチング部12に入力する。これに従って、パケット
・スイッチング部12はこれを利用して該当目的地(タ
ーゲット・ポジション)にパケットをルーチングし、ラ
イン・インターフェース部11から伝達を受けたパケッ
ト・データのチャンネル識別子(channel identifier)を
変換した後に伝送することにより、パケット・スイッチ
ングを完了する。スイッチングの機能には単純な点対点
スイッチングのみならず、放送型サービス提供が可能に
なるよう点対多数点の伝達能力、すなわち、パケット複
製機能を必要とする。
一例である専用の放送型バスを利用した出力バッファ型
パケット・スイッチング装置の構成を示す。
全ての出力機能部22と連結されており、各出力機能部
22は、各出力接続部23と一対一に連結される。ここ
で、システムの入力接続部21がN個である場合、各出
力機能部22はN個の入力端と1個の出力端を有するマ
ルチプレクサで構成され、各出力機能部22は最大N個
のATM情報セルを同時に受け入れて内部のサービス・
システムに従ってセルを一つずつ出力させる形態を有す
る。
を通じて入力される情報セルの目的地住所(target poin
t address)と、該当出力機能部22の固有住所とを比較
して、二つの住所が一致すれば、入力される情報セルを
受け入れ、一致しない場合には、該当情報セルを廃棄す
る機能を遂行する。このような構造のパケット・スイッ
チング装置としては、ノックアウト(knockout)コンセン
トレータ(米国特許第4,754,451号)を利用し
たスイッチング装置と、2段階バッファリング方法およ
び速度利得方法を利用したスイッチング装置等がある。
は、具現上容易であるという長点はあるが、他方、出力
端で一時的なオーバーフローが発生したときには、流れ
制御が不可能になるという欠点を有している。
は、上記の如き問題点を解決するために、出力バッファ
型の構造を有し、出力端での一時的なオーバーフロー発
生からスイッチング装置を保護し、全体性能を高めるた
めに、相互間に流れ制御構造を有するマルチプレクサお
よびデマルチプレクサを用いた固定長パケット・スイッ
チング装置を提供することにある。
マルチプレクサを連結して入力機能部と出力機能部との
間の相互連結を提供し、さらにマルチプレクサとデマル
チプレクサとの間の完全な非同期化を成して、どのよう
な入力パケットの流れに対してもスイッチング動作を遂
行できるマルチプレクサおよびデマルチプレクサを用い
た固定長パケット・スイッチング装置を提供することに
ある。
結のみならず、点対多数点の連結をサポートできるよう
パケット複製機能を有するマルチプレクサおよびデマル
チプレクサを用いた固定長パケット・スイッチング装置
を提供することにある。
めに、本発明は、複数のラインインターフェース部(1
1)とシステム管理部(13)を有するスイッチング装
置において、パケット・ターゲット・ポイント情報信号
(ルーチング・タグ)と、接続アイデンティファイア信
号と、受信クロック信号とを上記複数のラインインター
フェース部(11)を通じて入力される伝送フレームに
同期して入力し、これら信号のノイズ除去機能およびバ
ッファリング機能を遂行し、隣接ユニット間の接続機能
を遂行する複数の入力ポート駆動ユニットIPDU(Inp
ut Port Driving Unit31)と、パケット・フローに該
当するデータとパケット・フローに関連した制御信号で
構成された連続パケットを上記IPDUから入力し、上
記パケットの選択または非選択を判断して、上記パケッ
トを一時的に貯蔵し、上記パケットをルーチングするた
めに上記ターゲット・ポイント情報信号に従ってデマル
チプレクス化および複製を行い、特定の入力リンクにオ
ーバーフローが発生した場合に上記パケットを一時的に
貯蔵する機能を遂行する複数のスイッチ入力デマルチプ
レクサ・ユニットSIDU(Switch Input Demultiplexe
r Unit32)と、上記SIDUの各々に相互完全連結さ
れて(fully interconnect)いる入力リンクを通じてルー
チングされたそれぞれのパケットを入力して出力バッフ
ァに集め、パケット・フローとして出力するために上記
集めたパケットをマルチプレクス化する複数のスイッチ
ング出力マルチプレクサ・ユニットSOMU(Switching
Output Multiplexer Unit33)と、上記SOMUから
出力されるパケット・フローを上記複数のラインインタ
ーフェース部の各々に出力する複数の出力ポート駆動ユ
ニットOPDU(Output Port Driving Unit 34)と、
それぞれの上記SOMUを制御し、上記SOMUの状態
を検査して、管理プロセッサに上記SOMUの状態を報
告をするスイッチ・モジュール制御ユニットSMCU(S
witch Module Control Unit 36)と、上記SMCUの
状態情報に従って誤り発生スイッチを代替するチェンジ
・オーバ機能を遂行するスイッチ・チェンジオーバ制御
ユニットSCCU(Switch Change-over Control Unit3
7)と、外部からシステム・クロックを入力して上記ス
イッチング装置を構成する各ユニットに上記システム・
クロックを供給するシステム・クロック分配ユニットS
CDU(System Clock Distribution Unit 35)と、上
記スイッチング装置とプロセッサとのインターフェース
を行うプロセッサ・インターフェース制御ユニットPI
CU(Procesor Interface Control Unit38)と、上記
スイッチング装置の初期化を遂行するリセット制御ユニ
ットRSCU(ReSet Control Unit 39)とを含むスイ
ッチング部(12)を具備したものである。
ら入力データバスを介して固定長パケットを入力し、受
信パケットの選択あるいは非選択を判断し、それに従っ
て上記SIDUの各構成要素を制御するための制御信号
を発生するデマルチプレクサ制御部(41)と、上記デ
マルチプレクサ制御部の制御に従って上記入力されたパ
ケットを貯蔵する第1のキュー(42)と、上記デマル
チプレクサ制御部の制御に従って上記第1のキューから
出力されるパケットをデマルチプレクス化して上記SO
MUに上記デマルチプレクス化されたパケットを出力す
るデマルチプレクサ機能部(44)と、いずれかの上記
SOMUの内部バッファに一時的なオーバーフローが発
生したとき、上記デマルチプレクサ機能部から出力され
たパケットを貯蔵する第2のキュー(43)とを具備し
た構成とすることができる。
御サブユニットBCSU(BufferingControl SubUnit5
2)の制御に従って上記SIDUから受信したセル・フ
ローを入力するセル入力サブユニットCISU(Cell In
put SubUnit 51)と、上記BCSUの制御に従って上
記CISUから入力したセル・フローを貯蔵する内部バ
ッファ・サブユニットIBSU(Internal Buffer SubUn
it53)と、各々の上記IBSUに貯蔵されているセル
のレベル情報を上記BCSUから入力し、LIFO(Loa
ded Input First Output) のキューサービス・システム
を用いることにより、上記IBSUの各々における上記
セルのマルチプレクス機能を制御するアービトレーショ
ン制御サブユニットACSU(Arbitration Control Sub
Unit54)と、上記IBSUの各々から入力速度の整数
倍でセルを読み出して上記セルのマルチプレクス化を行
うマルチプレクサ部(55)と、上記マルチプレクサ部
によりマルチプレクス化されたパケットを貯蔵する出力
バッファ・サブユニットOBSU(Output Buffer SubUn
it56)と、上記OBSUに一時的に貯蔵されたセルを
読み出し、外部速度に整合して上記セルを出力するセル
送信部(57)とを具備した構成とすることができる。
示したような基本構造を有し、パケット・スイッチング
部12の細部構成は、図3に示す通りである。
ング装置のパケット・スイッチング部を示し、8個の入
/出力ポートを有する場合を示している。
ort Driving Unit) 31は、パケット・ターゲット・ポ
イント情報信号(ルーチング・タグ)と、接続アイデン
ティファイア信号と、受信クロック信号とを上記複数の
ラインインターフェース部(11)を通じて入力される
伝送フレームに同期して入力し、これら信号のノイズ除
去機能およびバッファリング機能を遂行し、隣接ユニッ
ト間の接続機能を遂行する。
・ユニットSIDU(Switch InputDemultiplexer Unit)
32は、パケット・フローに該当するデータとパケッ
ト・フローに関連した制御信号で構成された連続パケッ
トを上記IPDUから入力し、上記パケットの選択また
は非選択を判断して、上記パケットを一時的に貯蔵し、
上記パケットをルーチングするために上記ターゲット・
ポイント情報信号に従ってデマルチプレクス化および複
製を行い、特定の入力リンクにオーバーフローが発生し
た場合に上記パケットを一時的に貯蔵する機能を遂行す
る。ここで、上記特定の入力リンクは、相互にかつ完全
に、任意なスイッチング出力マルチプレクサ・ユニット
SOMU(Switching Output Multiplexer Unit) 33に
接続されている。
互完全連結されて(fully interconnect)いる入力リンク
を通じてルーチングされたそれぞれのパケットを入力し
て出力バッファに集め、パケット・フローとして出力す
るために上記集めたパケットをマルチプレクス化する。
utput Port Driving Unit)34はスイッチングされたパ
ケット・フローを各ラインインターフェース部11に出
力し、スイッチ・モジュール制御ユニットSMCU(Swi
tch Module Control Unit)36はそれぞれのSOMU3
3を制御し、上記SOMU33の状態を検査して、管理
プロセッサに上記SOMUの状態報告をする。
ットSCCU(Switch Change-overControl Unit) 37
は、SMCU36の状態情報に従って、スイッチング機
能の誤りが発生した時にスイッチを代替するチェンジオ
ーバ機能を遂行し、システム・クロック分配ユニットS
CDU(System Clock Distribution Unit)35は、シス
テムクロックを受信してスイッチング装置を構成する各
ユニットに上記システム・クロックを供給する。
御ユニットPICU(Procesor Interface Control Uni
t) 38は、上記スイッチング装置とプロセッサとのイ
ンターフェースを行い、リセット制御ユニットRSCU
(ReSet Control Unit)39は上記スイッチング装置の初
期化を遂行する。
スと制御信号のタイミングを示す。第1,第2,第3の
バスは、それぞれ、8ビットデータバスと、3ビットの
上り方向制御信号のバスと、1ビットの下り方向流れ制
御信号のビットを示す。これらのバスを通じて、固定長
(例えば、56オクテット)のパケットを入出力する。
ング規定に従い、第3のバスは図5に示したタイミング
規定に従って流れるが、それぞれのバスのポートは同一
であるため、一つのみを示した。
バイトクロックであり、−SOCは固定長パケットの開
始を知らせる信号であり、−CENはパケットの有効を
知らせる上り方向制御信号であり、−HALTは現在の
送信の停止を示す逆方向の流れ制御信号である。
プレクサ・ユニットSIDUの細部構成を示す。
31から入力データバスを通じて固定長のパケットを入
力して、入力パケットの選択または非選択を判断し、入
力セルをキュー(QUEUE)42に一時的に貯蔵し、
入力セルのルーチング・タグのビット住所が0である地
点に該当する相互完全連結された(fully interconnect)
それぞれのSOMU33に上記セルをルーチングするた
めにデマルチプレクサ機能部44を制御する。
ァに一時的なオーバーフローが発生すると、この連結路
を通じたパケット送信はブロックされ、他方への連結を
保証するために、オーバーフローが発生した該当SOM
U33から発生される識別信号HALTIDxがアクテ
ィブされる。これに従い、オーバーフローが発生した地
点に該当するルーチング・タグのビット住所を除いて、
送信されたビット住所を“1”にターンした後、パケッ
トを送信し、再びこれをキュー43に貯蔵する。
43のパケットを再び送信する。従って、キュー43に
送信すべきパケットがあれば、キュー42より優先的に
送信の機会を与える。そして、デマルチプレクサにおい
ては、パケット複製機能を可能ならしめるために、ルー
チング・タグのビット住所が“0”である地点は全て送
信する。
クサ・ユニットSOMU33の細部構成を示す。このS
OMU33は、SIDU32から相互連結された(inter
connected)入力リンクを通じてパケットを入力し、送信
待機のためにIBSU53に一時的に貯蔵し、これらセ
ルを出力ポートの送信速度に合わせてマルチプレクサす
る機能を遂行する。
連結されて(fully interconnect)いるSOMU33は、
マルチプレクス化機能、出力ポートの速度整合のために
一時的にバッファリングした後にセルを送信する機能、
ガビッジ(Gabage)セルを除去する機能を遂行する。
t SubUnit)51は、バッファリング制御サブユニットB
CSU(Buffering Control SubUnit) 52の制御に従っ
て、SIDU32から受信したセル・フローを入力バッ
ファである内部バッファ・サブユニットIBSU(Inter
nal Buffer SubUnit) 53に貯蔵する機能を遂行する。
ットACSU(Arbitration ControlSubUnit) 54は、
各入力バッファ(IBSU)53に貯蔵されているセル
のレベル情報をBCSU52から入力し、LIFO(Loa
ded Input First Output) のキューサービス・システム
を用いることにより、各入力バッファ53のセルをマル
チプレクス化する機能を制御する。この制御により、マ
ルチプレクサ部55は各IBSU53から入力速度の整
数倍でセルを読み出してマルチプレクス化した後、内部
の出力バッファである出力バッファ・サブユニットOB
SU(Output Buffer SubUnit) 56に貯蔵する。
時貯蔵されたセルを読み出して外部速度に整合して送信
する。
め、独立した速度および位相を有するパケット・フロー
が入力されても、これを処理することができ、一つのS
OMU33を利用して8:1マルチプレクス化機能を遂
行することができる。
端で一時的に発生するオーバーフローに起因したスイッ
チング装置の障害を防止することにより、スイッチング
装置の全体動作を保護し、全体性能を向上させることが
でき、さらにスイッチング装置において、一つの出力ポ
ートにトラフィックが集中する現象が発生したとして
も、過度のセル損失なく処理が可能であり、併せて速度
利得(rate gain) 効果により所要バッファの縮小効果の
みならず、内部バッファへの入力トラフィックがバース
ト特性を有する場合にも円滑に処理することができる。
放送型サービスを提供できるようセルを複製する機能を
有するため、多数の加入者が分配サービスを受けること
ができるので、チャンネルの有効性を増すことができ
る。
である。
有する出力バッファ型パケット・スイッチング装置の構
成図である。
る。
イミング図である。
イミング図である。
ある。
る。
iving Unit) 32 スイッチ入力デマルチプレクサ・ユニットSID
U(Switch Input Demultiplexer Unit) 33 スイッチング出力マルチプレクサ・ユニットSO
MU(Switching Output MUX Unit) 34 出力ポート駆動ユニットOPDU(Output Port D
riving Unit) 35 システム・クロック分配ユニットSCDU(Syste
m Clock DistributionUnit) 36 スイッチ・モジュール制御ユニットSMCU(Swi
tch Module Control Unit) 37 スイッチ・チャンジオーバ制御ユニットSCCU
(Switch Change−overContro
l Unit) 38 プロセッサ・インターフェース制御ユニットPI
CU(Processor Interface Co
ntrol Unit) 39 リセット制御ユニットRSCU(ReSet C
ontrol Unit)
Claims (3)
- 【請求項1】 複数のラインインターフェース部とシス
テム管理部を有するスイッチング装置において、 パケット・ターゲット・ポイント情報信号(ルーチング
・タグ)と、接続アイデンティファイア信号と、受信ク
ロック信号とを上記複数のラインインターフェース部を
通じて入力される伝送フレームに同期して入力し、これ
ら信号のノイズ除去機能およびバッファリング機能を遂
行し、隣接ユニット間の接続機能を遂行する複数の入力
ポート駆動ユニットIPDUと、 パケット・フローに該当するデータとパケット・フロー
に関連した制御信号で構成された連続パケットを上記I
PDUから入力し、上記パケットの選択または非選択を
判断して、上記パケットを一時的に貯蔵し、上記パケッ
トをルーチングするために上記ターゲット・ポイント情
報信号に従ってデマルチプレクス化および複製を行い、
特定の入力リンクにオーバーフローが発生した場合に上
記パケットを一時的に貯蔵する機能を遂行する複数のス
イッチ入力デマルチプレクサ・ユニットSIDUと、 上記SIDUの各々に相互完全連結されている入力リン
クを通じてルーチングされたそれぞれのパケットを入力
して出力バッファに集め、パケット・フローとして出力
するために上記集めたパケットをマルチプレクス化する
複数のスイッチング出力マルチプレクサ・ユニットSO
MUと、 上記SOMUから出力されるパケット・フローを上記複
数のラインインターフェース部の各々に出力する複数の
出力ポート駆動ユニットOPDUと、 それぞれの上記SOMUを制御し、上記SOMUの状態
を検査して、管理プロセッサに上記SOMUの状態を報
告をするスイッチ・モジュール制御ユニットSMCU
と、 上記SMCUの状態情報に従って誤り発生スイッチを代
替するチェンジ・オーバ機能を遂行するスイッチ・チェ
ンジオーバ制御ユニットSCCUと、 外部からシステム・クロックを入力して上記スイッチン
グ装置を構成する各ユニットに上記システム・クロック
を供給するシステム・クロック分配ユニットSCDU
と、 上記スイッチング装置とプロセッサとのインターフェー
スを行うプロセッサ・インターフェース制御ユニットP
ICUと、 上記スイッチング装置の初期化を遂行するリセット制御
ユニットRSCUとを含むスイッチング部を具備したこ
とを特徴とするマルチプレクサおよびデマルチプレクサ
を用いた固定長パケット・スイッチング装置。 - 【請求項2】 請求項1において、上記SIDUは、 上記IPDUから入力データバスを介して固定長パケッ
トを入力し、受信パケットの選択あるいは非選択を判断
し、それに従って上記SIDUの各構成要素を制御する
ための制御信号を発生するデマルチプレクサ制御部と、 上記デマルチプレクサ制御部の制御に従って上記入力さ
れたパケットを貯蔵する第1のキューと、 上記デマルチプレクサ制御部の制御に従って上記第1の
キューから出力されるパケットをデマルチプレクス化し
て上記SOMUに上記デマルチプレクス化されたパケッ
トを出力するデマルチプレクサ機能部と、 いずれかの上記SOMUの内部バッファに一時的なオー
バーフローが発生したとき、上記デマルチプレクサ機能
部から出力されたパケットを貯蔵する第2のキューとを
具備したことを特徴とするマルチプレクサおよびデマル
チプレクサを用いた固定長パケット・スイッチング装
置。 - 【請求項3】 請求項1において、上記SOMUは、 バッファリング制御サブユニットBCSUの制御に従っ
て上記SIDUから受信したセル・フローを入力するセ
ル入力サブユニットCISUと、 上記BCSUの制御に従って上記CISUから入力した
セル・フローを貯蔵する内部バッファ・サブユニットI
BSUと、 各々の上記IBSUに貯蔵されているセルのレベル情報
を上記BCSUから入力し、LIFOのキューサービス
・システムを用いることにより、上記IBSUの各々に
おける上記セルのマルチプレクス機能を制御するアービ
トレーション制御サブユニットACSUと、 上記IBSUの各々から入力速度の整数倍でセルを読み
出して上記セルのマルチプレクス化を行うマルチプレク
サ部と、 上記マルチプレクサ部によりマルチプレクス化されたパ
ケットを貯蔵する出力バッファ・サブユニットOBSU
と、 上記OBSUに一時的に貯蔵されたセルを読み出し、外
部速度に整合して上記セルを出力するセル送信部とを具
備したことを特徴とするマルチプレクサおよびデマルチ
プレクサを用いた固定長パケット・スイッチング装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940034756A KR0126848B1 (ko) | 1994-12-16 | 1994-12-16 | 다중화기와 역다중화기를 이용한 고정길이 패킷 스위칭 장치 |
KR1994-34756 | 1994-12-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08280080A true JPH08280080A (ja) | 1996-10-22 |
JP3151139B2 JP3151139B2 (ja) | 2001-04-03 |
Family
ID=19401964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32933395A Expired - Lifetime JP3151139B2 (ja) | 1994-12-16 | 1995-12-18 | マルチプレクサおよびデマルチプレクサを用いた固定長パケット・スイッチング装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5732085A (ja) |
JP (1) | JP3151139B2 (ja) |
KR (1) | KR0126848B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0844763A2 (en) * | 1996-11-21 | 1998-05-27 | Alcatel | Digital communications switching fabric |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100339463B1 (ko) * | 1996-02-06 | 2002-07-18 | 포만 제프리 엘 | 고정길이셀의순차적스트림처리장치,비동기전송방식의스위치어댑터및스위칭유닛 |
US6683876B1 (en) * | 1996-09-23 | 2004-01-27 | Silicon Graphics, Inc. | Packet switched router architecture for providing multiple simultaneous communications |
FI103857B (fi) * | 1996-10-10 | 1999-09-30 | Nokia Telecommunications Oy | Tietoliikennekeskus ja tietoliikennesignaalien välittäminen |
KR100212064B1 (ko) | 1997-05-21 | 1999-08-02 | 윤종용 | 2n X n 다중화 스위치 구조 |
US6510145B1 (en) | 1997-07-25 | 2003-01-21 | Samsung Electronics, Co., Ltd. | Method and apparatus for providing packet data service in a communication system |
KR100258221B1 (ko) | 1997-07-25 | 2000-06-01 | 윤종용 | 통신시스템의 패킷 트래픽 채널의 초기화 방법 |
JPH11145987A (ja) * | 1997-11-12 | 1999-05-28 | Nec Corp | Atmスイッチにおけるセル選択廃棄システム |
US6181693B1 (en) | 1998-10-08 | 2001-01-30 | High Speed Video, L.L.C. | High speed video transmission over telephone lines |
ES2160049B2 (es) * | 1999-04-22 | 2003-03-01 | Telefonica Sa | Conmutador de paquetes para un red con modo de transferencias asincrono. |
US7911960B1 (en) | 1999-08-13 | 2011-03-22 | International Business Machines Corporation | Delayed-start method for minimizing internal switch congestion |
JP3855690B2 (ja) * | 2001-02-20 | 2006-12-13 | 三菱電機株式会社 | 多重化装置、分離装置 |
US20020159460A1 (en) * | 2001-04-30 | 2002-10-31 | Carrafiello Michael W. | Flow control system to reduce memory buffer requirements and to establish priority servicing between networks |
KR100441879B1 (ko) * | 2001-09-05 | 2004-07-27 | 한국전자통신연구원 | 전송라인보드의 가변적 이중화가 가능한 atm 스위치시스템 및 그 방법 |
US6934787B2 (en) * | 2002-02-22 | 2005-08-23 | Broadcom Corporation | Adaptable switch architecture that is independent of media types |
KR100454681B1 (ko) * | 2002-11-07 | 2004-11-03 | 한국전자통신연구원 | 프레임 다중화를 이용한 이더넷 스위칭 장치 및 방법 |
US7095713B2 (en) * | 2003-04-25 | 2006-08-22 | Alcatel Ip Networks, Inc. | Network fabric access device with multiple system side interfaces |
US7600057B2 (en) * | 2005-02-23 | 2009-10-06 | Broadcom Corporation | Method and system for configurable drain mechanism in two-way handshake system |
US8345568B2 (en) * | 2009-10-28 | 2013-01-01 | Verizon Patent And Licensing Inc. | Low loss layer two ethernet network |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4400627A (en) * | 1981-05-04 | 1983-08-23 | Bell Telephone Laboratories, Incorporated | Telephone switching network |
GB2188813B (en) * | 1986-04-01 | 1990-03-14 | Stc Plc | Switching network |
US4754451A (en) * | 1986-08-06 | 1988-06-28 | American Telephone And Telegraph Company, At&T Bell Laboratories | N-by-N "knockout" switch for a high-performance packet switching system with variable length packets |
GB8720605D0 (en) * | 1987-09-02 | 1987-10-07 | British Telecomm | Communications switch |
US5285445A (en) * | 1987-12-17 | 1994-02-08 | U.S. Philips Corporation | Switching network and switching network control for a switching node in a wideband transmission system |
JP2993715B2 (ja) * | 1990-08-17 | 1999-12-27 | 株式会社日立製作所 | Atmスイッチおよびその制御方法 |
-
1994
- 1994-12-16 KR KR1019940034756A patent/KR0126848B1/ko not_active IP Right Cessation
-
1995
- 1995-12-15 US US08/573,093 patent/US5732085A/en not_active Expired - Lifetime
- 1995-12-18 JP JP32933395A patent/JP3151139B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0844763A2 (en) * | 1996-11-21 | 1998-05-27 | Alcatel | Digital communications switching fabric |
EP0844763A3 (en) * | 1996-11-21 | 2000-07-12 | Alcatel | Digital communications switching fabric |
Also Published As
Publication number | Publication date |
---|---|
KR0126848B1 (ko) | 1998-04-01 |
JP3151139B2 (ja) | 2001-04-03 |
US5732085A (en) | 1998-03-24 |
KR960027819A (ko) | 1996-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3151139B2 (ja) | マルチプレクサおよびデマルチプレクサを用いた固定長パケット・スイッチング装置 | |
JP3291122B2 (ja) | 自己ルーチング交換機、atm交換機及び交換システム | |
JP2890348B2 (ja) | 広帯域網における電話加入者収容方法 | |
US6031838A (en) | ATM switching system | |
JPH09181742A (ja) | 完全相互接続型非同期転送モード交換装置 | |
US7349393B2 (en) | Method and system for implementing an improved universal packet switching capability in a data switch | |
JPH0670385A (ja) | 高速セル交換網のための光スイッチ | |
US5467346A (en) | Packet communication method and packet communication apparatus | |
JPH10285187A (ja) | Atmスイッチ用の分散形バッファリング・システム | |
JPH1065670A (ja) | Atm集線装置 | |
Hajikano et al. | Asynchronous transfer mode switching architecture for broadband ISDN-multistage self-routing switching (MSSR) | |
EP0760591A2 (en) | Method and apparatus for interfacing low speed access links to a high speed time multiplexed switch fabric | |
US6289018B1 (en) | ATM switching system supporting N-ISDN traffic and method for controlling the same | |
JP3516490B2 (ja) | 回線インタフェース装置 | |
FI88840B (fi) | Foerfarande foer att utfoera en koppling i ett pao centralminne baserat kopplingsfaelt samt kopplingsfaelt | |
US20030012214A1 (en) | Hybrid time switch as a rotator tandem | |
US6389014B1 (en) | ATM switching device and method capable of providing voice call service | |
US6301255B1 (en) | ATM switching system for multicast data communication | |
JP3189954B2 (ja) | 非同期伝送方式セル交換システム | |
US5448557A (en) | ATM multiplexer/demultiplexer for use in an ATM switching system | |
JP3614236B2 (ja) | クロスコネクト装置の無瞬断拡張システム | |
JP3986729B2 (ja) | 遅延揺らぎ吸収制御方法およびその方法を利用する多重化装置 | |
JPH06244859A (ja) | インテリジェントネットワークにおける分散信号制御方式 | |
JP3540430B2 (ja) | Atm交換機 | |
JPH07336361A (ja) | Atm網および網構成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001222 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |