JPH11145987A - Ａｔｍスイッチにおけるセル選択廃棄システム - Google Patents
Ａｔｍスイッチにおけるセル選択廃棄システムInfo
- Publication number
- JPH11145987A JPH11145987A JP32514697A JP32514697A JPH11145987A JP H11145987 A JPH11145987 A JP H11145987A JP 32514697 A JP32514697 A JP 32514697A JP 32514697 A JP32514697 A JP 32514697A JP H11145987 A JPH11145987 A JP H11145987A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- output port
- discard
- port group
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
- H04L49/205—Quality of Service based
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/505—Corrective measures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 ＡＴＭスイッチを大規模−簡易機能の第１段
のスイッチ部と、小規模−多機能な第２段のスイッチ部
で構成する場合、第１段のスイッチ部での輻輳発生によ
るクラス間干渉のための特性劣化を防止する。 【解決手段】 第１段のスイッチ部の前段にセル選択廃
棄制御部を設け、第１段のスイッチ部に設けられる各出
力ポートグループ用セルバッファの輻輳状態に応じて当
該出力ポートグループ用セルバッファに入力されるセル
を廃棄制御する。
のスイッチ部と、小規模−多機能な第２段のスイッチ部
で構成する場合、第１段のスイッチ部での輻輳発生によ
るクラス間干渉のための特性劣化を防止する。 【解決手段】 第１段のスイッチ部の前段にセル選択廃
棄制御部を設け、第１段のスイッチ部に設けられる各出
力ポートグループ用セルバッファの輻輳状態に応じて当
該出力ポートグループ用セルバッファに入力されるセル
を廃棄制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＴＭ（Asynchro
nous Transfer Mode 非同期転送モード）通信方式にお
けるスイッチ構成に関し、特にＡＴＭスイッチにおける
セル選択廃棄システムに関するものである。
nous Transfer Mode 非同期転送モード）通信方式にお
けるスイッチ構成に関し、特にＡＴＭスイッチにおける
セル選択廃棄システムに関するものである。
【０００２】
【従来の技術】ＡＴＭスイッチでは、当該スイッチの交
換能力を超えて多量のセルが入力された場合のセル廃棄
順序、あるいはセルバッファに蓄積されたセルの読み出
し順序などを、予め廃棄特性あるいは遅延特性として設
定しておき、これらの特性に基づきセルの転送制御を行
っている。この廃棄順序、及び遅延順序（換言すれば、
セルバッファからの読み出し順序）が適当に行われるこ
とによって、サービスの品質を保証することができる。
サービス品質をＱＯＳ（Quality of Service）で表す。
換能力を超えて多量のセルが入力された場合のセル廃棄
順序、あるいはセルバッファに蓄積されたセルの読み出
し順序などを、予め廃棄特性あるいは遅延特性として設
定しておき、これらの特性に基づきセルの転送制御を行
っている。この廃棄順序、及び遅延順序（換言すれば、
セルバッファからの読み出し順序）が適当に行われるこ
とによって、サービスの品質を保証することができる。
サービス品質をＱＯＳ（Quality of Service）で表す。
【０００３】本発明の先行技術としては、例えば、特開
平７−２９７８４０号公報で開示された「出力バッファ
型ＡＴＭスイッチにおける優先制御方法」（以下文献１
と言う）がある。図５は文献１で用いられているＡＴＭ
スイッチの回路構成を示すブロック図である。
平７−２９７８４０号公報で開示された「出力バッファ
型ＡＴＭスイッチにおける優先制御方法」（以下文献１
と言う）がある。図５は文献１で用いられているＡＴＭ
スイッチの回路構成を示すブロック図である。
【０００４】以下、図５について従来の回路の構成とそ
の動作の一例を説明する。図５に示す例では、Ｎ個の入
力ポートＨＷＩＮ−１〜ＮからＮ個の出力ポートＨＷＯ
ＵＴ−１〜Ｎへセルを転送する場合、入力ポート毎に入
力バッファ部２と、出力ポート毎に出力バッファ部１２
とが設けられている。各入力バッファ部２は、各出力ポ
ート毎で、かつＱＯＳ保証のサービスクラス毎に１個の
論理キュー２２と、この論理キュー２２への書き込みを
制御する書込み制御部２１と、この論理キュー２２の読
み出しを制御する読出し制御部２３とを備えている。各
入力バッファ部２から出力されたセルは、スイッチ１１
を経てそれぞれ宛先の出力ポートに対応する出力バッフ
ァ部１２に接続される。各出力バッファ部１２には、当
該出力バッファ部１２のセル蓄積量が予め定められたし
きい値を超過しているか否かを示す輻輳信号を検出する
セルしきい値検出部１３が付属している。全ての検出部
１３の出力信号は各入力バッファ部２の読出し制御部２
３に入力される。
の動作の一例を説明する。図５に示す例では、Ｎ個の入
力ポートＨＷＩＮ−１〜ＮからＮ個の出力ポートＨＷＯ
ＵＴ−１〜Ｎへセルを転送する場合、入力ポート毎に入
力バッファ部２と、出力ポート毎に出力バッファ部１２
とが設けられている。各入力バッファ部２は、各出力ポ
ート毎で、かつＱＯＳ保証のサービスクラス毎に１個の
論理キュー２２と、この論理キュー２２への書き込みを
制御する書込み制御部２１と、この論理キュー２２の読
み出しを制御する読出し制御部２３とを備えている。各
入力バッファ部２から出力されたセルは、スイッチ１１
を経てそれぞれ宛先の出力ポートに対応する出力バッフ
ァ部１２に接続される。各出力バッファ部１２には、当
該出力バッファ部１２のセル蓄積量が予め定められたし
きい値を超過しているか否かを示す輻輳信号を検出する
セルしきい値検出部１３が付属している。全ての検出部
１３の出力信号は各入力バッファ部２の読出し制御部２
３に入力される。
【０００５】図５に示す方法ではセル毎に、廃棄品質ク
ラス，遅延品質クラスを予め定めておいて、読出し制御
部２３はセルしきい値検出部１３からの信号に従い、こ
れらのクラスを一時的に変更し、この変更後、クラスの
高い論理キューから順次出力するよう制御している。
ラス，遅延品質クラスを予め定めておいて、読出し制御
部２３はセルしきい値検出部１３からの信号に従い、こ
れらのクラスを一時的に変更し、この変更後、クラスの
高い論理キューから順次出力するよう制御している。
【０００６】ところで、大規模スイッチを構成する上
で、そのハードウェア規模を最小にするには、スイッチ
処理の大きなスイッチを設計するほど小型化につなが
る。またＱＯＳ保証、すなわち主として、廃棄特性，遅
延特性を保証する制御機能を付加する必要があるが、良
好な制御特性を得るため、この制御機能を複雑にする
程、処理時間を多く必要とする。また、スイッチ処理が
大きなスイッチ程、一つのセルに割り当てられる処理時
間が減少するため、ＱＯＳ保証の為に制御機能を複雑に
することが困難となる。更にスイッチの出力リンク帯域
を大きくする程、統計多重効果により、実装されている
バッファ量に対してより高特性が得られる。
で、そのハードウェア規模を最小にするには、スイッチ
処理の大きなスイッチを設計するほど小型化につなが
る。またＱＯＳ保証、すなわち主として、廃棄特性，遅
延特性を保証する制御機能を付加する必要があるが、良
好な制御特性を得るため、この制御機能を複雑にする
程、処理時間を多く必要とする。また、スイッチ処理が
大きなスイッチ程、一つのセルに割り当てられる処理時
間が減少するため、ＱＯＳ保証の為に制御機能を複雑に
することが困難となる。更にスイッチの出力リンク帯域
を大きくする程、統計多重効果により、実装されている
バッファ量に対してより高特性が得られる。
【０００７】従って、ＡＴＭスイッチを多段（たとえば
２段）のスイッチ部で構成し、第１段のスイッチ部は、
スイッチ処理規模を出来るだけ大きくし、リンク帯域を
大きくし、ＱＯＳ保証に関する機能を簡易化し、第２段
のスイッチ部は、出力ポート帯域でスイッチ処理するＱ
ＯＳ保証に関する機能を充分に実現した少規模−多機能
スイッチの集合で構成することが望ましい。但し、ＱＯ
Ｓ保証に関する全ての機能を第２段のスイッチ部に持た
せると、第１段のスイッチ部で発生するＨＯＬ（Head o
f Line Blocking ）によるセル廃棄発生を抑制する手段
が無くなってしまうので、第１段のスイッチ部にもセル
の廃棄を制御する機能を与えておかねばならない。然し
第１段のスイッチ部でのセル廃棄は、第２段のスイッチ
部でのＱＯＳ保証によるセル廃棄制御特性に影響を与え
ない程度の低廃棄率でなければならない。
２段）のスイッチ部で構成し、第１段のスイッチ部は、
スイッチ処理規模を出来るだけ大きくし、リンク帯域を
大きくし、ＱＯＳ保証に関する機能を簡易化し、第２段
のスイッチ部は、出力ポート帯域でスイッチ処理するＱ
ＯＳ保証に関する機能を充分に実現した少規模−多機能
スイッチの集合で構成することが望ましい。但し、ＱＯ
Ｓ保証に関する全ての機能を第２段のスイッチ部に持た
せると、第１段のスイッチ部で発生するＨＯＬ（Head o
f Line Blocking ）によるセル廃棄発生を抑制する手段
が無くなってしまうので、第１段のスイッチ部にもセル
の廃棄を制御する機能を与えておかねばならない。然し
第１段のスイッチ部でのセル廃棄は、第２段のスイッチ
部でのＱＯＳ保証によるセル廃棄制御特性に影響を与え
ない程度の低廃棄率でなければならない。
【０００８】
【発明が解決しようとする課題】文献１で開示された回
路では、図５の入力セルバッファ部２でＱＯＳ保証に関
する制御を行っている点に問題点がある。すなわち文献
１の制御方法では、ＱＯＳ保証するサービスクラス単位
であり、かつ各出力ポート単位である単位でのキューイ
ング管理が必要であり、管理数が多くなる分、回路規模
が大きくなるという問題がある。また、ＱＯＳ保証は出
力ポートリンク帯域に対して行うものであるから、出力
ポートから遠い入力バッファ部２でこれを行うことが困
難であるという問題がある。
路では、図５の入力セルバッファ部２でＱＯＳ保証に関
する制御を行っている点に問題点がある。すなわち文献
１の制御方法では、ＱＯＳ保証するサービスクラス単位
であり、かつ各出力ポート単位である単位でのキューイ
ング管理が必要であり、管理数が多くなる分、回路規模
が大きくなるという問題がある。また、ＱＯＳ保証は出
力ポートリンク帯域に対して行うものであるから、出力
ポートから遠い入力バッファ部２でこれを行うことが困
難であるという問題がある。
【０００９】本発明はかかる問題点を解決するためにな
されたものであり、大規模ＡＴＭスイッチを各種ＡＴＭ
スイッチの多段接続で構成することによって、ＱＯＳ保
証が充分に実現されて、かつ回路規模が大きくならない
大規模のＡＴＭスイッチを提供することを目的としてい
る。
されたものであり、大規模ＡＴＭスイッチを各種ＡＴＭ
スイッチの多段接続で構成することによって、ＱＯＳ保
証が充分に実現されて、かつ回路規模が大きくならない
大規模のＡＴＭスイッチを提供することを目的としてい
る。
【００１０】
【課題を解決するための手段】本発明によれば、ＡＴＭ
スイッチを第１段のスイッチ部（以下、ＳＷ１と略記す
る）と、第２段のスイッチ部（以下、ＳＷ２と略記す
る）の２段構成にし、ＳＷ１の前段に各入力ポート毎に
セル選択廃棄制御部（以下、ＰＤと略記する）を設け、
各ＰＤから出力されるセルは、ＳＷ１内のセル多重部
（以下、ＣＩと略記する）で１セルデータ単位で多重処
理され、セルデータ毎にそのルーティング（routing ）
情報に基づいて、ＳＷ１内のセルバッファ部（以下ＣＢ
１−１〜ｙと略記する）に格納する。この場合、ＣＢ１
−１〜ｙの全数は出力ポートの全数以下とし、複数の出
力ポートをまとめて１つの出力ポートグループとし、Ｃ
Ｂ１−１〜ｙは一つの出力ポートグループごとに１バッ
ファを設ける。このような意味でＣＢ１−１〜ｙを出力
ポートグループ用セルバッファと言うことにする。
スイッチを第１段のスイッチ部（以下、ＳＷ１と略記す
る）と、第２段のスイッチ部（以下、ＳＷ２と略記す
る）の２段構成にし、ＳＷ１の前段に各入力ポート毎に
セル選択廃棄制御部（以下、ＰＤと略記する）を設け、
各ＰＤから出力されるセルは、ＳＷ１内のセル多重部
（以下、ＣＩと略記する）で１セルデータ単位で多重処
理され、セルデータ毎にそのルーティング（routing ）
情報に基づいて、ＳＷ１内のセルバッファ部（以下ＣＢ
１−１〜ｙと略記する）に格納する。この場合、ＣＢ１
−１〜ｙの全数は出力ポートの全数以下とし、複数の出
力ポートをまとめて１つの出力ポートグループとし、Ｃ
Ｂ１−１〜ｙは一つの出力ポートグループごとに１バッ
ファを設ける。このような意味でＣＢ１−１〜ｙを出力
ポートグループ用セルバッファと言うことにする。
【００１１】ＳＷ２では各ＣＢ１毎に１組のスイッチを
設け（ＣＢ１−１〜ｙに対しｙ組のスイッチが設けられ
る）、各組のスイッチでは当該ＣＢ１から読み出された
セルを当該ＣＢ１に対応する出力ポートグループに属す
る各出力ポートに出力する。従ってＳＷ２内の各組のス
イッチは小規模スイッチとなるので、この各組のスイッ
チにＱＯＳを保証する制御機能を持たせる。ただ、ＨＯ
Ｌによるセル廃棄発生を抑制するため、ＣＢ１の輻輳情
報によってＰＤにおいて廃棄制御を行う。
設け（ＣＢ１−１〜ｙに対しｙ組のスイッチが設けられ
る）、各組のスイッチでは当該ＣＢ１から読み出された
セルを当該ＣＢ１に対応する出力ポートグループに属す
る各出力ポートに出力する。従ってＳＷ２内の各組のス
イッチは小規模スイッチとなるので、この各組のスイッ
チにＱＯＳを保証する制御機能を持たせる。ただ、ＨＯ
Ｌによるセル廃棄発生を抑制するため、ＣＢ１の輻輳情
報によってＰＤにおいて廃棄制御を行う。
【００１２】すなわち本発明のＡＴＭスイッチにおける
セル選択廃棄システムは、複数の入力ポートからのセル
入力を複数の出力ポートへ交換転送するＡＴＭスイッチ
に、当該スイッチの交換能力を超えて多量のセルが入力
された場合のセル廃棄順序、あるいはセルバッファに蓄
積されたセルの読み出し順序を制御して、サービスの品
質（ＱＯＳ：Quality of Service）を保証するためセル
の選択廃棄を制御するＡＴＭスイッチにおけるセル選択
廃棄システムにおいて、前記複数の入力ポートの各入力
ポートにそれぞれ接続して設けられるセル選択廃棄制御
部、前記複数の出力ポートを出力ポートグループに分か
ち、各出力ポートグループに対応してそれぞれ設けられ
る出力ポートグループ用セルバッファの全部と、前記複
数の入力ポートから前記セル選択廃棄制御部を介して入
力されるすべてのセルを当該セルのルーティング情報に
従い前記出力ポートグループ用セルバッファのいずれか
に交換入力するセル多重部とを備えた第１段のスイッチ
部、前記出力ポートグループ用セルバッファの各出力ポ
ートグループ用セルバッファに対応してそれぞれ１組設
けられ、セルのルーティング情報に従い当該出力ポート
グループ用セルバッファ内のセルを、当該出力ポートグ
ループに属する各出力ポートに対応してそれぞれ設けら
れた出力ポート用セルバッファのいずれかに交換入力す
る第２段のスイッチ部、前記出力ポートグループ用セル
バッファにおける輻輳を検出し、当該出力ポートグルー
プ用セルバッファに入力すべきセルを前記セル選択廃棄
制御部において廃棄制御する手段を備えたことを特徴と
する。
セル選択廃棄システムは、複数の入力ポートからのセル
入力を複数の出力ポートへ交換転送するＡＴＭスイッチ
に、当該スイッチの交換能力を超えて多量のセルが入力
された場合のセル廃棄順序、あるいはセルバッファに蓄
積されたセルの読み出し順序を制御して、サービスの品
質（ＱＯＳ：Quality of Service）を保証するためセル
の選択廃棄を制御するＡＴＭスイッチにおけるセル選択
廃棄システムにおいて、前記複数の入力ポートの各入力
ポートにそれぞれ接続して設けられるセル選択廃棄制御
部、前記複数の出力ポートを出力ポートグループに分か
ち、各出力ポートグループに対応してそれぞれ設けられ
る出力ポートグループ用セルバッファの全部と、前記複
数の入力ポートから前記セル選択廃棄制御部を介して入
力されるすべてのセルを当該セルのルーティング情報に
従い前記出力ポートグループ用セルバッファのいずれか
に交換入力するセル多重部とを備えた第１段のスイッチ
部、前記出力ポートグループ用セルバッファの各出力ポ
ートグループ用セルバッファに対応してそれぞれ１組設
けられ、セルのルーティング情報に従い当該出力ポート
グループ用セルバッファ内のセルを、当該出力ポートグ
ループに属する各出力ポートに対応してそれぞれ設けら
れた出力ポート用セルバッファのいずれかに交換入力す
る第２段のスイッチ部、前記出力ポートグループ用セル
バッファにおける輻輳を検出し、当該出力ポートグルー
プ用セルバッファに入力すべきセルを前記セル選択廃棄
制御部において廃棄制御する手段を備えたことを特徴と
する。
【００１３】また、前記セル選択廃棄制御部において行
うセル選択廃棄制御以外のＱＯＳ保証のための全ての制
御は、前記第２段のスイッチ部で行うことを特徴とす
る。
うセル選択廃棄制御以外のＱＯＳ保証のための全ての制
御は、前記第２段のスイッチ部で行うことを特徴とす
る。
【００１４】また、前記セル選択廃棄制御部で行うセル
廃棄の廃棄率は、前記第２段のスイッチ部で行うセル廃
棄に影響しない程度の低廃棄率に設定することを特徴と
する。
廃棄の廃棄率は、前記第２段のスイッチ部で行うセル廃
棄に影響しない程度の低廃棄率に設定することを特徴と
する。
【００１５】また、前記セル選択廃棄制御部において行
うセル選択廃棄制御の対象とするセルを、サービスクラ
スＵＢＲ（unspecified bit rate）に属するセルに限定
することを特徴とする。
うセル選択廃棄制御の対象とするセルを、サービスクラ
スＵＢＲ（unspecified bit rate）に属するセルに限定
することを特徴とする。
【００１６】また、前記出力ポートグループ用セルバッ
ファにおける輻輳を検出する手段は、当該出力ポートグ
ループ用セルバッファに対してしきい値を設け、当該出
力ポートグループ用セルバッファにおける滞留セル量が
前記しきい値以上となったとき輻輳ありと判定すること
を特徴とする。
ファにおける輻輳を検出する手段は、当該出力ポートグ
ループ用セルバッファに対してしきい値を設け、当該出
力ポートグループ用セルバッファにおける滞留セル量が
前記しきい値以上となったとき輻輳ありと判定すること
を特徴とする。
【００１７】また、１つの出力ポートグループ用セルバ
ッファにおいて輻輳ありと判定された場合、当該出力ポ
ートグループ用セルバッファに入力すべきセルは前記セ
ル選択廃棄制御部で無条件に廃棄制御することを特徴と
する。
ッファにおいて輻輳ありと判定された場合、当該出力ポ
ートグループ用セルバッファに入力すべきセルは前記セ
ル選択廃棄制御部で無条件に廃棄制御することを特徴と
する。
【００１８】また、前記出力ポートグループ用セルバッ
ファにおける輻輳の他に、到着セルのコネクションの廃
棄状態及び当該到着セルがＥＯＰ（end of packet ）セ
ルであるか否かを考慮して廃棄制御することを特徴とす
る。
ファにおける輻輳の他に、到着セルのコネクションの廃
棄状態及び当該到着セルがＥＯＰ（end of packet ）セ
ルであるか否かを考慮して廃棄制御することを特徴とす
る。
【００１９】また、前記出力ポートグループ用セルバッ
ファにおける輻輳を検出する手段は、第１のしきい値と
この第１のしきい値よりも高い第２のしきい値を設け、
輻輳信号としては第１の輻輳信号と第２の輻輳信号を前
記到着セルのコネクションの廃棄状態及び当該到着セル
がＥＯＰ（end of packet ）セルであるか否かの情報と
併せて廃棄制御することを特徴とする。
ファにおける輻輳を検出する手段は、第１のしきい値と
この第１のしきい値よりも高い第２のしきい値を設け、
輻輳信号としては第１の輻輳信号と第２の輻輳信号を前
記到着セルのコネクションの廃棄状態及び当該到着セル
がＥＯＰ（end of packet ）セルであるか否かの情報と
併せて廃棄制御することを特徴とする。
【００２０】また、前記第１段のスイッチ部は、前記複
数の入力ポートを入力ポートグループに分け、各入力ポ
ートグループ毎にセル多重部と前記出力ポートグループ
用セルバッファの分散バッファを設け、各分散バッファ
からそれぞれの分散バッファに対応して設けられるスイ
ッチ経て前記出力ポートグループ用セルバッファに入力
する構成としたことを特徴とする。
数の入力ポートを入力ポートグループに分け、各入力ポ
ートグループ毎にセル多重部と前記出力ポートグループ
用セルバッファの分散バッファを設け、各分散バッファ
からそれぞれの分散バッファに対応して設けられるスイ
ッチ経て前記出力ポートグループ用セルバッファに入力
する構成としたことを特徴とする。
【００２１】また、前記輻輳情報は前記出力ポートグル
ープ用セルバッファ及び前記分散バッファから出力され
ることを特徴とする。
ープ用セルバッファ及び前記分散バッファから出力され
ることを特徴とする。
【００２２】以上に述べたように本発明では、ＳＷ１を
大規模−簡易機能のスイッチ処理部とし、ＳＷ２の各組
のスイッチを小規模−多機能スイッチ処理部としたの
で、ＱＯＳ保証のための必要な制御機構を備えた小型大
規模なＡＴＭスイッチを構成することができる。
大規模−簡易機能のスイッチ処理部とし、ＳＷ２の各組
のスイッチを小規模−多機能スイッチ処理部としたの
で、ＱＯＳ保証のための必要な制御機構を備えた小型大
規模なＡＴＭスイッチを構成することができる。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明のＡＴＭスイッチ
の一実施形態を示すブロック図である。図１において、
ＨＷＩＮ１〜ｘはそれぞれ入力ポート、ＰＤ１〜ｘは各
入力ポートに接続されるセル選択廃棄制御部（ＰＤ）で
ある。各ＰＤからの入力はセル多重部（以下、ＣＩと略
記する）で多重処理され、出力ポートグループ用セルバ
ッファ部ＣＢＩ１〜ｙのうち、入力セルのルーティング
（routing ）情報により、対象となるセルバッファ部Ｃ
Ｂ１に格納される。全部の出力ポートを複数の出力ポー
トグループに分類し、１つの出力ポートグループに複数
の出力ポートを配属させ、出力ポートグループ用セルバ
ッファＣＢ１は、１つの出力ポートグループ毎に１つの
セルバッファが設けられる。ＣＩとＣＢ１で第１段のス
イッチ部（ＳＷ１）を構成する。
を参照して説明する。図１は、本発明のＡＴＭスイッチ
の一実施形態を示すブロック図である。図１において、
ＨＷＩＮ１〜ｘはそれぞれ入力ポート、ＰＤ１〜ｘは各
入力ポートに接続されるセル選択廃棄制御部（ＰＤ）で
ある。各ＰＤからの入力はセル多重部（以下、ＣＩと略
記する）で多重処理され、出力ポートグループ用セルバ
ッファ部ＣＢＩ１〜ｙのうち、入力セルのルーティング
（routing ）情報により、対象となるセルバッファ部Ｃ
Ｂ１に格納される。全部の出力ポートを複数の出力ポー
トグループに分類し、１つの出力ポートグループに複数
の出力ポートを配属させ、出力ポートグループ用セルバ
ッファＣＢ１は、１つの出力ポートグループ毎に１つの
セルバッファが設けられる。ＣＩとＣＢ１で第１段のス
イッチ部（ＳＷ１）を構成する。
【００２４】第２段のスイッチ部（ＳＷ２）は各ＣＢ１
ごとに１組のスイッチが設けられ、各ＣＢ１内の各セル
について、そのルーティング情報に従い、当該出力ポー
トグループ内の各出力ポートに対応する各出力バッファ
ＣＢ２に入力される。ＱＯＳ保証のための各種の制御の
大部分は、ＳＷ２内の各ＣＢ２に対応する出力ポートと
リンク（伝送線路）との間の接続に関するＣＡＣ（conn
ectionadmission control ）に際して行われるが、ＨＯ
Ｌを抑制するためのセル廃棄制御だけをＰＤで行ってい
る。ＳＷ２のＣＢ２で行われるＱＯＳを保証するための
制御については、従来公知のどのような方法を用いても
良いので、その説明は省略する。以下、ＣＢ１の輻輳状
態に関連してＰＤにおけるセル廃棄の制御を行う動作に
ついて説明する。
ごとに１組のスイッチが設けられ、各ＣＢ１内の各セル
について、そのルーティング情報に従い、当該出力ポー
トグループ内の各出力ポートに対応する各出力バッファ
ＣＢ２に入力される。ＱＯＳ保証のための各種の制御の
大部分は、ＳＷ２内の各ＣＢ２に対応する出力ポートと
リンク（伝送線路）との間の接続に関するＣＡＣ（conn
ectionadmission control ）に際して行われるが、ＨＯ
Ｌを抑制するためのセル廃棄制御だけをＰＤで行ってい
る。ＳＷ２のＣＢ２で行われるＱＯＳを保証するための
制御については、従来公知のどのような方法を用いても
良いので、その説明は省略する。以下、ＣＢ１の輻輳状
態に関連してＰＤにおけるセル廃棄の制御を行う動作に
ついて説明する。
【００２５】セルの廃棄制御はセルのサービスクラスに
よって異なる。サービスクラスとして定義されているＣ
ＢＲ（constant bit rate ）， ｒｔ−ＶＢＲ（real t
imevariable bit rate ），ｎｒｔ−ＶＢＲ（non real
time variable bit rate ）といったクラスはＣＡＣ（c
onnection admission control）によりスループット特
性に応じたコネクションの設定を行っているため、ＳＷ
１のＣＢ１でセルバッファのオーバフロー（overflow）
によるセル廃棄が発生したとしても、他クラスのトラヒ
ック（traffic ）や、他出力ポートのトラヒックに重大
な影響を及ぼすことはない。また、ＡＢＲ（available
bit rate）クラスでは、帯域コントロール制御によって
輻輳回避の方向に遷移するので、これも他のクラスのト
ラヒックに悪影響を与えることがない。
よって異なる。サービスクラスとして定義されているＣ
ＢＲ（constant bit rate ）， ｒｔ−ＶＢＲ（real t
imevariable bit rate ），ｎｒｔ−ＶＢＲ（non real
time variable bit rate ）といったクラスはＣＡＣ（c
onnection admission control）によりスループット特
性に応じたコネクションの設定を行っているため、ＳＷ
１のＣＢ１でセルバッファのオーバフロー（overflow）
によるセル廃棄が発生したとしても、他クラスのトラヒ
ック（traffic ）や、他出力ポートのトラヒックに重大
な影響を及ぼすことはない。また、ＡＢＲ（available
bit rate）クラスでは、帯域コントロール制御によって
輻輳回避の方向に遷移するので、これも他のクラスのト
ラヒックに悪影響を与えることがない。
【００２６】しかし、ＵＢＲ（unspecified bit rate）
クラスのトラヒックは、空き帯域すべてを利用して伝送
するサービスで、出力リンクに対する帯域割付を意識し
ないでコネクション設定するため、入力ポートからも他
クラスの余剰帯域を利用して入力される。これが特定の
出力ポートに集中した場合、予測できないセルバッファ
での輻輳状態を引き起こす。従って、このＵＢＲクラス
トラッヒクセルを、ＵＢＲクラストラッヒクセルに関す
るＱＯＳ制御されてないスイッチへ入力すると、輻輳時
他のクラスへの特性干渉を引き起こす。このような理由
からＵＢＲクラスのセルはＰＤにおける廃棄制御の対象
とすべきであり、またＰＤにおけるセル廃棄制御の対象
セルはＵＢＲクラスのセルに限定してもよい。
クラスのトラヒックは、空き帯域すべてを利用して伝送
するサービスで、出力リンクに対する帯域割付を意識し
ないでコネクション設定するため、入力ポートからも他
クラスの余剰帯域を利用して入力される。これが特定の
出力ポートに集中した場合、予測できないセルバッファ
での輻輳状態を引き起こす。従って、このＵＢＲクラス
トラッヒクセルを、ＵＢＲクラストラッヒクセルに関す
るＱＯＳ制御されてないスイッチへ入力すると、輻輳時
他のクラスへの特性干渉を引き起こす。このような理由
からＵＢＲクラスのセルはＰＤにおける廃棄制御の対象
とすべきであり、またＰＤにおけるセル廃棄制御の対象
セルはＵＢＲクラスのセルに限定してもよい。
【００２７】次に、ＰＤにおけるセル廃棄の制御は、出
力ポートグループ用セルバッファＣＢ１における輻輳状
態に対応して行われるが、各バッファＣＢ１−１〜ｙに
しきい値（一例として、全バッファに共通なしきい値）
を設定しておき、当該バッファ内の滞留セル数としきい
値とを比較し、 滞留セル数≧設定しきい値・・・（１） の場合、論
理″１″の信号、そうでない場合論理″０″の信号を出
力する。この信号をバックプレッシャ信号（以下、ＢＰ
と略記する）と言う。セル選択廃棄制御部ＰＤ１〜ｘで
は、その入力セルのルーティング情報に応じて各出力セ
ルグループ用セルバッファＣＢ１の内、通過するセルバ
ッファからの信号ＢＰの論理を検査し、１つでも″１″
のものがあれば、当該入力セルに対するＢＰは論理″
１″（輻輳あり）として処理する。
力ポートグループ用セルバッファＣＢ１における輻輳状
態に対応して行われるが、各バッファＣＢ１−１〜ｙに
しきい値（一例として、全バッファに共通なしきい値）
を設定しておき、当該バッファ内の滞留セル数としきい
値とを比較し、 滞留セル数≧設定しきい値・・・（１） の場合、論
理″１″の信号、そうでない場合論理″０″の信号を出
力する。この信号をバックプレッシャ信号（以下、ＢＰ
と略記する）と言う。セル選択廃棄制御部ＰＤ１〜ｘで
は、その入力セルのルーティング情報に応じて各出力セ
ルグループ用セルバッファＣＢ１の内、通過するセルバ
ッファからの信号ＢＰの論理を検査し、１つでも″１″
のものがあれば、当該入力セルに対するＢＰは論理″
１″（輻輳あり）として処理する。
【００２８】ＰＤにおいてＢＰの論理によりセルの廃棄
制御を行う場合、無条件廃棄制御、ＥＰＤ（Early Pack
et Discard）廃棄制御、ＥＰＤ（Early Packet Discar
d）・ＰＰＤ（Partial Packet Discard ）併用廃棄制
御などの廃棄制御を行う。これらの廃棄制御は従来公知
であり、その仕様が制定されているので、一般的な説明
は省略し、以下、それぞれの廃棄制御の一例について説
明する。
制御を行う場合、無条件廃棄制御、ＥＰＤ（Early Pack
et Discard）廃棄制御、ＥＰＤ（Early Packet Discar
d）・ＰＰＤ（Partial Packet Discard ）併用廃棄制
御などの廃棄制御を行う。これらの廃棄制御は従来公知
であり、その仕様が制定されているので、一般的な説明
は省略し、以下、それぞれの廃棄制御の一例について説
明する。
【００２９】例えば入力セルがＵＢＲクラスである場
合、ＢＰ＝″１″のときはこれを廃棄制御し、ＢＰ＝″
０″のときは通過制御する。このような制御が無条件制
御である。
合、ＢＰ＝″１″のときはこれを廃棄制御し、ＢＰ＝″
０″のときは通過制御する。このような制御が無条件制
御である。
【００３０】図２は、ＥＰＤ廃棄制御を行う場合の処理
フローを示すフローチャートで、Ｓ２１〜Ｓ２５は各処
理ステップを示す。Ｓ２１で上述の式（１）によりＢＰ
の論理を決定する。ＥＰＤ廃棄制御ではＢＰの論理の他
に、入力セルのコネクションの廃棄状態（ＥＰＰＤ情
報）と当該セルがパケットの終末のセルであるかどうか
（ＥＯＰ：End of Packet で表す）が考慮される。Ｓ２
２でＥＰＰＤ情報を取得し２ビットの２進数で表す。Ｅ
ＰＤまたはＰＰＤ制御の非対象のコネクションは″０
０″で、パケットの休止状態は″０１″で、パケットの
受信状態は″１０″で、パケットの廃棄状態は″１１″
で表す。Ｓ２３では、入力セルのルーティング箇所に位
置するＣＢ１バッファのＢＰとＳ２２で取得したＥＰＰ
Ｄと、入力セルがＥＯＰであるかどうかにより、状態遷
移と廃棄判定を行う。例えば、ＥＰＰＤ＝″０１″でＢ
Ｐ＝″０″なら到着セルはパケットの最初のセルであ
り、そのルーティングには輻輳なしと判定されているの
で、当該セルは通過させ、ＥＰＰＤは″１０″（受信状
態）に遷移させ、ＢＰ＝″１″なら到着セルは廃棄し、
ＥＰＰＤは″１１″（廃棄状態）に遷移させる。
フローを示すフローチャートで、Ｓ２１〜Ｓ２５は各処
理ステップを示す。Ｓ２１で上述の式（１）によりＢＰ
の論理を決定する。ＥＰＤ廃棄制御ではＢＰの論理の他
に、入力セルのコネクションの廃棄状態（ＥＰＰＤ情
報）と当該セルがパケットの終末のセルであるかどうか
（ＥＯＰ：End of Packet で表す）が考慮される。Ｓ２
２でＥＰＰＤ情報を取得し２ビットの２進数で表す。Ｅ
ＰＤまたはＰＰＤ制御の非対象のコネクションは″０
０″で、パケットの休止状態は″０１″で、パケットの
受信状態は″１０″で、パケットの廃棄状態は″１１″
で表す。Ｓ２３では、入力セルのルーティング箇所に位
置するＣＢ１バッファのＢＰとＳ２２で取得したＥＰＰ
Ｄと、入力セルがＥＯＰであるかどうかにより、状態遷
移と廃棄判定を行う。例えば、ＥＰＰＤ＝″０１″でＢ
Ｐ＝″０″なら到着セルはパケットの最初のセルであ
り、そのルーティングには輻輳なしと判定されているの
で、当該セルは通過させ、ＥＰＰＤは″１０″（受信状
態）に遷移させ、ＢＰ＝″１″なら到着セルは廃棄し、
ＥＰＰＤは″１１″（廃棄状態）に遷移させる。
【００３１】図３は、ＥＰＤ・ＰＰＤ併用廃棄制御を行
う場合の処理フローを示すフローチャートで、Ｓ３１〜
Ｓ３５は各処理ステップを示す。Ｓ３１で上述の式
（１）によりＢＰの論理を決定する。但し、この場合は
２種類のしきい値１と２を持ち、ＢＰはＢＰ１とＢＰ２
の２信号となり、各信号の論理″０″または″１″で表
される。Ｓ３２でＥＰＰＤ情報を取得し、Ｓ３３では入
力セルのルーティング箇所に位置するＣＢ１バッファの
ＢＰ１，ＢＰ２と、Ｓ３２で取得したＥＰＰＤと、入力
セルがＥＯＰであるかどうかにより、状態遷移と廃棄判
定を行う。図２のＳ２３と異なる点は、例えば、取得Ｅ
ＰＰＤが″１０″（受信状態）でＢＰ２＝″１″（甚だ
しく輻輳）のときは、図３の制御では到着セルは廃棄さ
れる。無条件廃棄制御，ＥＰＤ廃棄制御，ＥＰＤ・ＰＰ
Ｄ併用廃棄制御の順で、他クラストラヒックへの干渉に
よる特性の劣化は低減される。
う場合の処理フローを示すフローチャートで、Ｓ３１〜
Ｓ３５は各処理ステップを示す。Ｓ３１で上述の式
（１）によりＢＰの論理を決定する。但し、この場合は
２種類のしきい値１と２を持ち、ＢＰはＢＰ１とＢＰ２
の２信号となり、各信号の論理″０″または″１″で表
される。Ｓ３２でＥＰＰＤ情報を取得し、Ｓ３３では入
力セルのルーティング箇所に位置するＣＢ１バッファの
ＢＰ１，ＢＰ２と、Ｓ３２で取得したＥＰＰＤと、入力
セルがＥＯＰであるかどうかにより、状態遷移と廃棄判
定を行う。図２のＳ２３と異なる点は、例えば、取得Ｅ
ＰＰＤが″１０″（受信状態）でＢＰ２＝″１″（甚だ
しく輻輳）のときは、図３の制御では到着セルは廃棄さ
れる。無条件廃棄制御，ＥＰＤ廃棄制御，ＥＰＤ・ＰＰ
Ｄ併用廃棄制御の順で、他クラストラヒックへの干渉に
よる特性の劣化は低減される。
【００３２】ＳＷ２の各出力バッファ部ＣＢ２へのセル
データ格納は、ＱＯＳ保証に必要な制御を充分に行うた
め、管理クラス単位のキュー管理やキューへのセル格納
時の廃棄判定や読み出しキューの決定制御を、ＱＯＳ保
証に関するセル廃棄特性や遅延特性を充分満たす制御方
式とする。出力セルバッファ部ＣＢ２からのセルデータ
の読み出しは、それぞれ対応する出力ポートＨＷＯＵＴ
１〜ｘの出力帯域に応じて、順次セルデータ出力を行
う。尚、ＳＷ１で実現できるスループット特性が本シス
テム構成で実現できる最高特性値であり、この特性範囲
内でのＱＯＳ保証に関する制御をＳＷ２で行うことにな
る。また、ＰＤでの廃棄制御はＳＷ１で輻輳発生による
クラス間の干渉を低減させるだけの目的で設計されてい
るので、ＱＯＳ保証の１つとしてのパケット廃棄特性を
保証するためには、ＳＷ２の出力セルバッファＣＢ２
で、対象となるキューの輻輳状態に応じたパケット廃棄
制御を行う必要がある。
データ格納は、ＱＯＳ保証に必要な制御を充分に行うた
め、管理クラス単位のキュー管理やキューへのセル格納
時の廃棄判定や読み出しキューの決定制御を、ＱＯＳ保
証に関するセル廃棄特性や遅延特性を充分満たす制御方
式とする。出力セルバッファ部ＣＢ２からのセルデータ
の読み出しは、それぞれ対応する出力ポートＨＷＯＵＴ
１〜ｘの出力帯域に応じて、順次セルデータ出力を行
う。尚、ＳＷ１で実現できるスループット特性が本シス
テム構成で実現できる最高特性値であり、この特性範囲
内でのＱＯＳ保証に関する制御をＳＷ２で行うことにな
る。また、ＰＤでの廃棄制御はＳＷ１で輻輳発生による
クラス間の干渉を低減させるだけの目的で設計されてい
るので、ＱＯＳ保証の１つとしてのパケット廃棄特性を
保証するためには、ＳＷ２の出力セルバッファＣＢ２
で、対象となるキューの輻輳状態に応じたパケット廃棄
制御を行う必要がある。
【００３３】図４は本発明の他の実施形態を示すブロッ
ク図であり、図４において図１と同一符号は同一または
相当部分を示し、同様又は類似の動作をするので、これ
らの部分の重複した説明は省略する。図４と図１の相違
点は、図４では更に大規模なスイッチを構成するため、
入力ポートを複数の入力ポートグループに分割し、図１
のＣＩを各入力ポートグループに対して設けたものであ
る。図４に示すＣＩ１１〜ＣＩ１ｒがこれである。
ク図であり、図４において図１と同一符号は同一または
相当部分を示し、同様又は類似の動作をするので、これ
らの部分の重複した説明は省略する。図４と図１の相違
点は、図４では更に大規模なスイッチを構成するため、
入力ポートを複数の入力ポートグループに分割し、図１
のＣＩを各入力ポートグループに対して設けたものであ
る。図４に示すＣＩ１１〜ＣＩ１ｒがこれである。
【００３４】図１のＣＩに対して、出力ポートグループ
用セルバッファＣＢ１−１〜ｙが設けられているよう
に、図４では各ＣＩに対しｙ個のセルバッファが設けら
れ、例えば、ＣＩ１ｒに対してはＣＢ３−ｒ−１からＣ
Ｂ３−ｒ−ｙの出力ポートグループ用セルバッファが設
けられる。換言すれば図１の出力ポートグループ用セル
バッファＣＢ１−１は、図４ではセルバッファＣＢ３−
１−１，・・・ＣＢ３−ｒ−１に分散した形になる。こ
の意味でＣＢ３を分散バッファと言うことにする。ＣＩ
１１〜ＣＩ１ｒによってｒ個に分散した分散バッファの
内容は、図４に示すＣＩ２１〜ＣＩ２ｒによって再びＣ
Ｂ１−１〜ｙに集められる。図４のＣＢ１−１〜ｙとＳ
Ｗ２との関係は、図１のＣＢ１−１〜ｙとＳＷ２との関
係と同様である。
用セルバッファＣＢ１−１〜ｙが設けられているよう
に、図４では各ＣＩに対しｙ個のセルバッファが設けら
れ、例えば、ＣＩ１ｒに対してはＣＢ３−ｒ−１からＣ
Ｂ３−ｒ−ｙの出力ポートグループ用セルバッファが設
けられる。換言すれば図１の出力ポートグループ用セル
バッファＣＢ１−１は、図４ではセルバッファＣＢ３−
１−１，・・・ＣＢ３−ｒ−１に分散した形になる。こ
の意味でＣＢ３を分散バッファと言うことにする。ＣＩ
１１〜ＣＩ１ｒによってｒ個に分散した分散バッファの
内容は、図４に示すＣＩ２１〜ＣＩ２ｒによって再びＣ
Ｂ１−１〜ｙに集められる。図４のＣＢ１−１〜ｙとＳ
Ｗ２との関係は、図１のＣＢ１−１〜ｙとＳＷ２との関
係と同様である。
【００３５】図４に示す構成の場合にも、ＳＷ１は全体
としてＱＯＳ保証に関する機能を簡易化し、リンク帯域
を大きくして、スイッチ処理規模を出来るだけ大きくす
る。この場合ＳＷ１の前段として設けられるセル廃棄制
御部ＰＤ１〜ｙ−１−ｘでの輻輳状態選択は、入力セル
のルーティング情報による選択がセルバッファＣＢ１の
うちの１つと、ＣＢ３のうちの１つの選択となり、計２
つの輻輳状態のうち、どちらか一方でも輻輳がある場
合、「輻輳あり」と判定する。状態遷移や廃棄判定は、
図１について説明した通りである。
としてＱＯＳ保証に関する機能を簡易化し、リンク帯域
を大きくして、スイッチ処理規模を出来るだけ大きくす
る。この場合ＳＷ１の前段として設けられるセル廃棄制
御部ＰＤ１〜ｙ−１−ｘでの輻輳状態選択は、入力セル
のルーティング情報による選択がセルバッファＣＢ１の
うちの１つと、ＣＢ３のうちの１つの選択となり、計２
つの輻輳状態のうち、どちらか一方でも輻輳がある場
合、「輻輳あり」と判定する。状態遷移や廃棄判定は、
図１について説明した通りである。
【００３６】また大規模ＡＴＭスイッチを構成する上で
ＳＷ１を更に多段化したり、クロスポイント型、Ｂａｎ
ｙａｎ型、Ｓｔａｇｅ型と言った構成をとることが考え
られる。
ＳＷ１を更に多段化したり、クロスポイント型、Ｂａｎ
ｙａｎ型、Ｓｔａｇｅ型と言った構成をとることが考え
られる。
【００３７】
【発明の効果】本発明は以上説明したように、大規模ス
イッチ処理部を第１段のスイッチ部ＳＷ１で構成し、そ
の前段にセル選択廃棄制御部ＰＤを設け、ＵＢＲクラス
セルのように出力ポートに対する帯域割り付けの概念の
無いトラヒックによる過負荷ロードの発生を防止したの
で、クラス間干渉を引き起こしＱＯＳの劣化を来すこと
を防止することができる。またＱＯＳを保証するため
の、その他の各種の制御機構はすべてＳＷ１から除外し
たので、ＳＷ１の機能が簡易化され、総合的に小型大規
模のＡＴＭスイッチを実現することができる。
イッチ処理部を第１段のスイッチ部ＳＷ１で構成し、そ
の前段にセル選択廃棄制御部ＰＤを設け、ＵＢＲクラス
セルのように出力ポートに対する帯域割り付けの概念の
無いトラヒックによる過負荷ロードの発生を防止したの
で、クラス間干渉を引き起こしＱＯＳの劣化を来すこと
を防止することができる。またＱＯＳを保証するため
の、その他の各種の制御機構はすべてＳＷ１から除外し
たので、ＳＷ１の機能が簡易化され、総合的に小型大規
模のＡＴＭスイッチを実現することができる。
【００３８】図６は本発明の効果をシミュレートした結
果を示す特性図である。シミュレートしたスイッチ構成
は、その入力は総合して２９Ｇｂｐｓ帯域，出力は２．
４Ｇｂｐｓ帯域，図１の出力ポートグループ用セルバッ
ファＣＢ１−１〜ｙの各バッファは約９００セル分のバ
ッファで、そのＢＰを判定するしきい値は６００セルと
した。また、ＰＤ１〜ｘはＥＤＰパケット廃棄（図２）
を行うものとした。
果を示す特性図である。シミュレートしたスイッチ構成
は、その入力は総合して２９Ｇｂｐｓ帯域，出力は２．
４Ｇｂｐｓ帯域，図１の出力ポートグループ用セルバッ
ファＣＢ１−１〜ｙの各バッファは約９００セル分のバ
ッファで、そのＢＰを判定するしきい値は６００セルと
した。また、ＰＤ１〜ｘはＥＤＰパケット廃棄（図２）
を行うものとした。
【００３９】図６は、出力ポートに対して平均パケット
長１００セルのｏｎ−ｏｆｆモデルトラッヒクを出力ポ
ートに対するロード率を変化させて入力した際の、スイ
ッチ処理部でのスループット特性のシミュレート結果で
ある。実線はバースト到着によるセル廃棄無しを想定し
た理想的な線である。ロード率が１になるまでは入力ポ
ートから入力されたビットがそのまま出力ポートから出
力される。ロード率が１を越すと、出力２．４Ｇｂｐｓ
で制限されるビットが入力ビット数に関係なく出力され
る。ＥＤＰ制御のある場合は理想的な線に近い。ＥＤＰ
制御無しの場合はロード率が１以上になるとスループッ
ト特性が理想的な線より著しく低下する。これはセルバ
ッファオーバーフロー（cell buffer overflow）による
ものであり、図６は本発明の効果を示すものと言うこと
ができる。
長１００セルのｏｎ−ｏｆｆモデルトラッヒクを出力ポ
ートに対するロード率を変化させて入力した際の、スイ
ッチ処理部でのスループット特性のシミュレート結果で
ある。実線はバースト到着によるセル廃棄無しを想定し
た理想的な線である。ロード率が１になるまでは入力ポ
ートから入力されたビットがそのまま出力ポートから出
力される。ロード率が１を越すと、出力２．４Ｇｂｐｓ
で制限されるビットが入力ビット数に関係なく出力され
る。ＥＤＰ制御のある場合は理想的な線に近い。ＥＤＰ
制御無しの場合はロード率が１以上になるとスループッ
ト特性が理想的な線より著しく低下する。これはセルバ
ッファオーバーフロー（cell buffer overflow）による
ものであり、図６は本発明の効果を示すものと言うこと
ができる。
【図１】本発明の一実施形態を示すブロック図である。
【図２】図１に示す実施形態の動作の一例を示すフロー
チャートである。
チャートである。
【図３】図１に示す実施形態の動作の他の一例を示すフ
ローチャートである。
ローチャートである。
【図４】本発明の他の実施形態を示すブロック図であ
る。
る。
【図５】従来のＡＴＭスイッチの一例を示すブロック図
である。
である。
【図６】本発明の効果を示す特性図である。
ＨＷＩＮ１〜ｘ 入力ポート ＰＤ１〜ｘ セル選択廃棄制御部 ＳＷ１ 第１段のスイッチ部 ＳＷ２ 第２段のスイッチ部 Ｃ１ セル多重部 ＣＢ１ 出力ポートグループ用セルバッファ ＣＢ２ 出力セルバッファ ＣＢ３ 分散バッファ
Claims (10)
- 【請求項１】 複数の入力ポートからのセル入力を複数
の出力ポートへ交換転送するＡＴＭスイッチに、当該ス
イッチの交換能力を超えて多量のセルが入力された場合
のセル廃棄順序、あるいはセルバッファに蓄積されたセ
ルの読み出し順序を制御して、サービスの品質（ＱＯ
Ｓ：Quality of Service）を保証するためセルの選択廃
棄を制御するＡＴＭスイッチにおけるセル選択廃棄シス
テムにおいて、 前記複数の入力ポートの各入力ポートにそれぞれ接続し
て設けられるセル選択廃棄制御部、 前記複数の出力ポートを出力ポートグループに分かち、
各出力ポートグループに対応してそれぞれ設けられる出
力ポートグループ用セルバッファの全部と、前記複数の
入力ポートから前記セル選択廃棄制御部を介して入力さ
れるすべてのセルを当該セルのルーティング情報に従い
前記出力ポートグループ用セルバッファのいずれかに交
換入力するセル多重部とを備えた第１段のスイッチ部、 前記出力ポートグループ用セルバッファの各出力ポート
グループ用セルバッファに対応してそれぞれ１組設けら
れ、セルのルーティング情報に従い当該出力ポートグル
ープ用セルバッファ内のセルを、当該出力ポートグルー
プに属する各出力ポートに対応してそれぞれ設けられた
出力ポート用セルバッファのいずれかに交換入力する第
２段のスイッチ部、 前記出力ポートグループ用セルバッファにおける輻輳を
検出し、当該出力ポートグループ用セルバッファに入力
すべきセルを前記セル選択廃棄制御部において廃棄制御
する手段、 を備えたＡＴＭスイッチにおけるセル選択廃棄システ
ム。 - 【請求項２】 請求項１記載のＡＴＭスイッチにおける
セル選択廃棄システムにおいて、前記セル選択廃棄制御
部において行うセル選択廃棄制御以外のＱＯＳ保証のた
めの全ての制御は前記第２段のスイッチ部で行うことを
特徴とするＡＴＭスイッチにおけるセル選択廃棄システ
ム。 - 【請求項３】 請求項２記載のＡＴＭスイッチにおける
セル選択廃棄システムにおいて、前記セル選択廃棄制御
部で行うセル廃棄の廃棄率は、前記第２段のスイッチ部
で行うセル廃棄に影響しない程度の低廃棄率に設定する
ことを特徴とするＡＴＭスイッチにおけるセル選択廃棄
システム。 - 【請求項４】 請求項３記載のＡＴＭスイッチにおける
セル選択廃棄システムにおいて、前記セル選択廃棄制御
部において行うセル選択廃棄制御の対象とするセルを、
サービスクラスＵＢＲ（unspecified bit rate）に属す
るセルに限定することを特徴とするＡＴＭスイッチにお
けるセル選択廃棄システム。 - 【請求項５】 請求項１記載のＡＴＭスイッチにおける
セル選択廃棄システムにおいて、前記出力ポートグルー
プ用セルバッファにおける輻輳を検出する手段は、当該
出力ポートグループ用セルバッファに対してしきい値を
設け、当該出力ポートグループ用セルバッファにおける
滞留セル量が前記しきい値以上となったとき輻輳ありと
判定することを特徴とするＡＴＭスイッチにおけるセル
選択廃棄システム。 - 【請求項６】 請求項５記載のＡＴＭスイッチにおける
セル選択廃棄システムにおいて、１つの出力ポートグル
ープ用セルバッファにおいて輻輳ありと判定された場
合、当該出力ポートグループ用セルバッファに入力すべ
きセルは前記セル選択廃棄制御部で無条件に廃棄制御す
ることを特徴とするＡＴＭスイッチにおけるセル選択廃
棄システム。 - 【請求項７】 請求項５記載のＡＴＭスイッチにおける
セル選択廃棄システムにおいて、前記出力ポートグルー
プ用セルバッファにおける輻輳の他に、到着セルのコネ
クションの廃棄状態及び当該到着セルがＥＯＰ（end of
packet ）セルであるか否かを考慮して廃棄制御するこ
とを特徴とするＡＴＭスイッチにおけるセル選択廃棄シ
ステム。 - 【請求項８】 請求項７記載のＡＴＭスイッチにおける
セル選択廃棄システムにおいて、前記出力ポートグルー
プ用セルバッファにおける輻輳を検出する手段は、第１
のしきい値とこの第１のしきい値よりも高い第２のしき
い値を設け、輻輳信号としては第１の輻輳信号と第２の
輻輳信号を前記到着セルのコネクションの廃棄状態及び
当該到着セルがＥＯＰ（end of packet ）セルであるか
否かの情報と併せて廃棄制御することを特徴とするＡＴ
Ｍスイッチにおけるセル選択廃棄システム。 - 【請求項９】 請求項１記載のＡＴＭスイッチにおける
セル選択廃棄システムにおいて、前記第１段のスイッチ
部は、前記複数の入力ポートを入力ポートグループに分
け、各入力ポートグループ毎にセル多重部と前記出力ポ
ートグループ用セルバッファの分散バッファを設け、各
分散バッファからそれぞれの分散バッファに対応して設
けられるスイッチ経て前記出力ポートグループ用セルバ
ッファに入力する構成としたことを特徴とするＡＴＭス
イッチにおけるセル選択廃棄システム。 - 【請求項１０】 請求項９記載のＡＴＭスイッチにおけ
るセル選択廃棄システムにおいて、前記輻輳情報は前記
出力ポートグループ用セルバッファ及び前記分散バッフ
ァから出力されることを特徴とするＡＴＭスイッチにお
けるセル選択廃棄システム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32514697A JPH11145987A (ja) | 1997-11-12 | 1997-11-12 | Ａｔｍスイッチにおけるセル選択廃棄システム |
| US09/188,407 US6163528A (en) | 1997-11-12 | 1998-11-10 | Selective cell discard system in ATM switch |
| DE19852041A DE19852041A1 (de) | 1997-11-12 | 1998-11-11 | Selektives Zellenverwerfungssystem bei einem ATM-Vermittlungselement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32514697A JPH11145987A (ja) | 1997-11-12 | 1997-11-12 | Ａｔｍスイッチにおけるセル選択廃棄システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145987A true JPH11145987A (ja) | 1999-05-28 |
Family
ID=18173566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32514697A Pending JPH11145987A (ja) | 1997-11-12 | 1997-11-12 | Ａｔｍスイッチにおけるセル選択廃棄システム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6163528A (ja) |
| JP (1) | JPH11145987A (ja) |
| DE (1) | DE19852041A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261816A (ja) * | 2001-03-01 | 2002-09-13 | Nippon Telegr & Teleph Corp <Ntt> | パケット転送装置における輻輳制御方法および該方法を実行するためのプログラム、ならびに該プログラムを記録した記録媒体 |
| US6970466B2 (en) | 2000-07-11 | 2005-11-29 | Mitsubishi Denki Kabushiki Kaisha | Packet switching apparatus |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU6311299A (en) * | 1998-07-08 | 2000-02-01 | Broadcom Corporation | Network switching architecture with multiple table synchronization, and forwarding of both IP and IPX packets |
| JP2000196621A (ja) * | 1998-12-28 | 2000-07-14 | Nec Corp | 非同期転送モ―ド多重化装置及びセル廃棄方法 |
| GB2355374B (en) * | 1999-10-15 | 2001-10-31 | 3Com Corp | Network device including selective discard of packets |
| WO2001052075A1 (en) * | 2000-01-11 | 2001-07-19 | Transwitch Corporation | Simplified packet discard in atm switch |
| US6501757B1 (en) * | 2000-02-29 | 2002-12-31 | Centre For Development Of Telematics | ATM switch |
| TWI227080B (en) * | 2001-05-31 | 2005-01-21 | Via Tech Inc | Network switch providing congestion control and method thereof |
| US20030206550A1 (en) * | 2002-04-30 | 2003-11-06 | Transwitch Corporation | Methods and apparatus for increasing the number of UTOPIA ports in an ATM device |
| US6765867B2 (en) | 2002-04-30 | 2004-07-20 | Transwitch Corporation | Method and apparatus for avoiding head of line blocking in an ATM (asynchronous transfer mode) device |
| US20050147032A1 (en) * | 2003-12-22 | 2005-07-07 | Lyon Norman A. | Apportionment of traffic management functions between devices in packet-based communication networks |
| JP2006094304A (ja) * | 2004-09-27 | 2006-04-06 | Nec Commun Syst Ltd | 伝送帯域制御方法及び伝送帯域制御システム |
| US7813348B1 (en) | 2004-11-03 | 2010-10-12 | Extreme Networks, Inc. | Methods, systems, and computer program products for killing prioritized packets using time-to-live values to prevent head-of-line blocking |
| US8072887B1 (en) * | 2005-02-07 | 2011-12-06 | Extreme Networks, Inc. | Methods, systems, and computer program products for controlling enqueuing of packets in an aggregated queue including a plurality of virtual queues using backpressure messages from downstream queues |
| US7609709B2 (en) * | 2006-01-23 | 2009-10-27 | Alcatel-Lucent Usa Inc. | Video aware traffic management |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2064323C (en) * | 1991-03-29 | 1997-12-30 | Takatoshi Kurano | Atm cell multiplexing device capable of reducing an accessing speed to a fifo memory thereof |
| US5276684A (en) * | 1991-07-22 | 1994-01-04 | International Business Machines Corporation | High performance I/O processor |
| ATE144870T1 (de) * | 1993-06-30 | 1996-11-15 | Ibm | Programmierbare hochleistungsfähige datenkommunikationsanpassung für hochgeschwindigkeits-paketübertragungsnetzwerke |
| EP0676878A1 (en) * | 1994-04-07 | 1995-10-11 | International Business Machines Corporation | Efficient point to point and multi point routing mechanism for programmable packet switching nodes in high speed data transmission networks |
| KR0126848B1 (ko) * | 1994-12-16 | 1998-04-01 | 양승택 | 다중화기와 역다중화기를 이용한 고정길이 패킷 스위칭 장치 |
| JP3606941B2 (ja) * | 1995-03-23 | 2005-01-05 | 株式会社東芝 | フロー制御装置及びフロー制御方法 |
| JP2856104B2 (ja) * | 1995-04-18 | 1999-02-10 | 日本電気株式会社 | Ａｔｍスイッチ |
| US5764641A (en) * | 1995-09-08 | 1998-06-09 | Cisco Systems, Inc. | Early and integrated tail packet discard system |
| US5758089A (en) * | 1995-11-02 | 1998-05-26 | Sun Microsystems, Inc. | Method and apparatus for burst transferring ATM packet header and data to a host computer system |
-
1997
- 1997-11-12 JP JP32514697A patent/JPH11145987A/ja active Pending
-
1998
- 1998-11-10 US US09/188,407 patent/US6163528A/en not_active Expired - Fee Related
- 1998-11-11 DE DE19852041A patent/DE19852041A1/de not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6970466B2 (en) | 2000-07-11 | 2005-11-29 | Mitsubishi Denki Kabushiki Kaisha | Packet switching apparatus |
| JP2002261816A (ja) * | 2001-03-01 | 2002-09-13 | Nippon Telegr & Teleph Corp <Ntt> | パケット転送装置における輻輳制御方法および該方法を実行するためのプログラム、ならびに該プログラムを記録した記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6163528A (en) | 2000-12-19 |
| DE19852041A1 (de) | 1999-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6973032B1 (en) | Selective backpressure control for multistage switches | |
| CA2123951C (en) | Output-buffer switch for asynchronous transfer mode | |
| US6628650B1 (en) | Variable rate TDM switching system | |
| US5983278A (en) | Low-loss, fair bandwidth allocation flow control in a packet switch | |
| US5949757A (en) | Packet flow monitor and control system | |
| US7756013B2 (en) | Packet switching system and method | |
| EP0763915B1 (en) | Packet transfer device and method adaptive to a large number of input ports | |
| US6907001B1 (en) | Packet switch for switching variable length packets in the form of ATM cells | |
| KR100229558B1 (ko) | 비동기 전송방식용 저지연 또는 저손실 스위치 | |
| US6438138B1 (en) | Buffer controller incorporated in asynchronous transfer mode network for changing transmission cell rate depending on duration of congestion and method for controlling thereof | |
| US5583858A (en) | Asynchronous transfer mode switching device | |
| JPH11145987A (ja) | Ａｔｍスイッチにおけるセル選択廃棄システム | |
| JP3291875B2 (ja) | ポリシング回路 | |
| JPH08251233A (ja) | メモリ割り付けを改善したパケット通信システム及び方法 | |
| JP2833555B2 (ja) | 優先制御方式 | |
| US5703870A (en) | Congestion control method | |
| KR100429897B1 (ko) | 공유 버퍼형 스위치의 적응 버퍼 배분 방법 및 이에사용되는 스위치 | |
| CA2365688A1 (en) | System and method for providing gaps at ingress to a network element | |
| RU2305374C1 (ru) | Способ гибридной коммутации и адаптивной маршрутизации и устройство для его осуществления | |
| EP0481447B1 (en) | Method of controlling communication network incorporating virtual channels exchange nodes and virtual paths exchange nodes, and the said communication network | |
| US20070086467A1 (en) | Atm multiplexing apparatus and cell discard method | |
| JP3848962B2 (ja) | パケット交換機およびセル転送制御方法 | |
| KR100223055B1 (ko) | 비동기식 전송모드 교환기의 데이타출력버퍼 제어장치 | |
| JP3075252B2 (ja) | Ａｔｍスイッチ | |
| US6947429B1 (en) | Method for aligning of packet loss priority information in a data-packet switching communication device |