JPH08275506A - 電圧逓倍器および電圧ブースタ並びに電圧調整器 - Google Patents
電圧逓倍器および電圧ブースタ並びに電圧調整器Info
- Publication number
- JPH08275506A JPH08275506A JP7207145A JP20714595A JPH08275506A JP H08275506 A JPH08275506 A JP H08275506A JP 7207145 A JP7207145 A JP 7207145A JP 20714595 A JP20714595 A JP 20714595A JP H08275506 A JPH08275506 A JP H08275506A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- power supply
- output
- charge transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 この発明はチャージポンプMOS電圧ブース
タおよびこの型のブースタの有益な使用を見いだすこと
ができる2つの用途に関する。 【解決手段】 電圧ブースタは望ましくない電圧降下を
呈する古典的なダイオードの代わりに4つのMOSトラ
ンジスタ(M1,M2,M3,M4)、関連する電荷転
送コンデンサを有する古典的な単一の出力の発振器の代
わりに2つの出力端と2つの対応する電荷転送コンデン
サを有する発振器を備える。この方法では、実質的に望
ましくない電圧降下は存在せず、回路構造を複雑にする
ことなくリップルが低減される。
タおよびこの型のブースタの有益な使用を見いだすこと
ができる2つの用途に関する。 【解決手段】 電圧ブースタは望ましくない電圧降下を
呈する古典的なダイオードの代わりに4つのMOSトラ
ンジスタ(M1,M2,M3,M4)、関連する電荷転
送コンデンサを有する古典的な単一の出力の発振器の代
わりに2つの出力端と2つの対応する電荷転送コンデン
サを有する発振器を備える。この方法では、実質的に望
ましくない電圧降下は存在せず、回路構造を複雑にする
ことなくリップルが低減される。
Description
【0001】
【発明の属する技術分野】この発明は、チャージポンプ
MOS電圧ブースタに関し、特にこの種のブースタを有
益な使用を見いだす2つの用途に関するものである。
MOS電圧ブースタに関し、特にこの種のブースタを有
益な使用を見いだす2つの用途に関するものである。
【0002】
【従来の技術】多くの電話通信線設備、携帯用装置等の
ような1つだけ連続する非常に低い電源電圧(1V以
下)を利用できる設備で動作するデバィス用の常に非常
に緊急の要件は、有効でかつ簡単な連続電圧ブースタを
持つことが必要であることである。チャージポンプ逓倍
器(doubler)のある周知の構造を図5に示す。これ
は、代表的に矩形波を有する発振器OSCを備え、この
発振器OSCは連続の電源電圧VSを供給され、グラン
ドGNDに接続され、そして出力端Oを有する。この出
力端Oは電荷転送コンデンサTC1の第1の端子に接続
される電荷転送コンデンサTC1の第2の端子はダイオ
ードD2のカソードに接続される。ダイオードD2のア
ノードは電源電圧VSが供給される。ダイオードD2の
カソードは、またダイオードD1のアノードに接続され
る。ダイオードD1のカソードは逓倍器の出力端子OU
Tに接続されかつ第1の端子がグランドGNDに接続さ
れた電荷蓄積コンデンサSCに接続される。
ような1つだけ連続する非常に低い電源電圧(1V以
下)を利用できる設備で動作するデバィス用の常に非常
に緊急の要件は、有効でかつ簡単な連続電圧ブースタを
持つことが必要であることである。チャージポンプ逓倍
器(doubler)のある周知の構造を図5に示す。これ
は、代表的に矩形波を有する発振器OSCを備え、この
発振器OSCは連続の電源電圧VSを供給され、グラン
ドGNDに接続され、そして出力端Oを有する。この出
力端Oは電荷転送コンデンサTC1の第1の端子に接続
される電荷転送コンデンサTC1の第2の端子はダイオ
ードD2のカソードに接続される。ダイオードD2のア
ノードは電源電圧VSが供給される。ダイオードD2の
カソードは、またダイオードD1のアノードに接続され
る。ダイオードD1のカソードは逓倍器の出力端子OU
Tに接続されかつ第1の端子がグランドGNDに接続さ
れた電荷蓄積コンデンサSCに接続される。
【0003】この回路では、出力電圧(負荷無し)はダ
イオードD1およびD2の開始電圧(ほぼ0.7V)の2
倍だけ減少された電源電圧の2倍に等しい。電源電圧が
非常に低く、例えば1.2Vおよび3.5Vの間にあるとき、
この減衰は重大で許容できないものとなる。
イオードD1およびD2の開始電圧(ほぼ0.7V)の2
倍だけ減少された電源電圧の2倍に等しい。電源電圧が
非常に低く、例えば1.2Vおよび3.5Vの間にあるとき、
この減衰は重大で許容できないものとなる。
【0004】
【発明が解決しようとする課題】この問題を解決するた
めに、例えば、フランス特許出願FR-A-2 321 144では、
図6に示すように、ダイオードD1およびD2を2つの
MOSトランジスタM1およびM2で置き換えることが
提案されている。当然スレッショルドトランジスタMI
およびM2は適切に操縦する必要がある。これは、上記
フランス特許出願で示すように、他の2つのMOSトラ
ンジスタM3およびM4によって達成される。
めに、例えば、フランス特許出願FR-A-2 321 144では、
図6に示すように、ダイオードD1およびD2を2つの
MOSトランジスタM1およびM2で置き換えることが
提案されている。当然スレッショルドトランジスタMI
およびM2は適切に操縦する必要がある。これは、上記
フランス特許出願で示すように、他の2つのMOSトラ
ンジスタM3およびM4によって達成される。
【0005】上記図6の回路は、MOSトランジスタの
チャネルにおける電圧降下が非常に小さいので、ダイオ
ードにおける電圧降下の問題を解決できるが、また、図
5の回路のように、出力端子OUTにあるリップルを呈
する。この発明の目的は、簡単で有効な回路でかつ理論
上の高い値に対して大きな電圧降下を伴うことなくしか
も出力端子OUTにおけるリップルの抑制された電圧ブ
ースタを提供することである。この目的は、請求項1ま
たは3に述べる特徴を有する逓倍器または請求項6に述
べる特徴を有するブースタによって達成される。さら
に、この発明の有益な概念が従属クレームに述べてい
る。
チャネルにおける電圧降下が非常に小さいので、ダイオ
ードにおける電圧降下の問題を解決できるが、また、図
5の回路のように、出力端子OUTにあるリップルを呈
する。この発明の目的は、簡単で有効な回路でかつ理論
上の高い値に対して大きな電圧降下を伴うことなくしか
も出力端子OUTにおけるリップルの抑制された電圧ブ
ースタを提供することである。この目的は、請求項1ま
たは3に述べる特徴を有する逓倍器または請求項6に述
べる特徴を有するブースタによって達成される。さら
に、この発明の有益な概念が従属クレームに述べてい
る。
【0006】
【課題を解決するための手段】逓倍器すなわち昇圧器で
相が反対の2つの出力および2つの対応する電荷転送コ
ンデンサさらに制御スイッチのブリッジ回路を有する発
振器を使用することにより、2つのコンデンサの他の1
つを通して最初の半周期中電荷蓄積コンデンサを充電し
かつ2つのコンデンサの1つを通して次の半周期中電荷
蓄積コンデンサを充電し、出力端子におけるリップルを
減衰できる。
相が反対の2つの出力および2つの対応する電荷転送コ
ンデンサさらに制御スイッチのブリッジ回路を有する発
振器を使用することにより、2つのコンデンサの他の1
つを通して最初の半周期中電荷蓄積コンデンサを充電し
かつ2つのコンデンサの1つを通して次の半周期中電荷
蓄積コンデンサを充電し、出力端子におけるリップルを
減衰できる。
【0007】都合の良いことに、4つの他のMOSトラ
ンジスタを使用する代わりに、第2の電荷転送コンデン
サを第1の電荷転送コンデンサに対して対称的に第1の
4つのトランジスタに直接接続できる。この発明のその
他の概念によれば、また請求項13による電気回路およ
び請求項14による電圧調整器に関し、共にこのような
電圧ブースタを備え、使用するものである。
ンジスタを使用する代わりに、第2の電荷転送コンデン
サを第1の電荷転送コンデンサに対して対称的に第1の
4つのトランジスタに直接接続できる。この発明のその
他の概念によれば、また請求項13による電気回路およ
び請求項14による電圧調整器に関し、共にこのような
電圧ブースタを備え、使用するものである。
【0008】
【実施の形態】図1の回路はある重要な構成要素が異な
る以外は図6と同様である。発振器OSCは、第1の出
力端01に加えて、この第1の出力端に対して相の異な
る第2の出力端02を有する。第2の出力端02は第2
の電荷転送コンデンサTC2の第1の端子に接続され
る。第2の電荷転送コンデンサTC2の第2の端子は第
1の電荷転送コンデンサTC1に対して対称的に4つの
MOSトランジスタM1,M2,M3,M4に直接接続
される。従って、MOSトランジスタM1,M2,M
3,M4はループ状に共通接続された2つのインバータ
の元となり、電源電圧VSが共に供給される負の電源端
子および電荷蓄積コンデンサSCの第2の端子に共通接
続された正の電源端子である電荷転送コンデンサTC1
およびTC2の第2の端子にそれぞれ接続された入力端
子を有するフリップフロップを形成する。
る以外は図6と同様である。発振器OSCは、第1の出
力端01に加えて、この第1の出力端に対して相の異な
る第2の出力端02を有する。第2の出力端02は第2
の電荷転送コンデンサTC2の第1の端子に接続され
る。第2の電荷転送コンデンサTC2の第2の端子は第
1の電荷転送コンデンサTC1に対して対称的に4つの
MOSトランジスタM1,M2,M3,M4に直接接続
される。従って、MOSトランジスタM1,M2,M
3,M4はループ状に共通接続された2つのインバータ
の元となり、電源電圧VSが共に供給される負の電源端
子および電荷蓄積コンデンサSCの第2の端子に共通接
続された正の電源端子である電荷転送コンデンサTC1
およびTC2の第2の端子にそれぞれ接続された入力端
子を有するフリップフロップを形成する。
【0009】発振器OSCで発生された信号は、出力端
01および02の両方の矩形波に応じて基準電位GND
および連続の電源電圧の電位間で変動する。このような
発振器は、特定の分野では基準電位GNDと称する、反
転バッフアからおよび実質的に等価な遅延を有する非反
転バッフアからの単一の出力を有する発振器からなり得
る。図1は4つのMOSトランジスタM1,M2,M
3,M4のバルクダイオードD1,D2,D3,D4を
それぞれを示す。ダイオードD1およびD3のカソード
は逓倍器の出力端子OUTに接続され、ダイオードD2
およびD4のアノードには電源電圧VSが供給される。
これらの接続は、次の記述でより明確に説明されるよう
に、回路の正確な開始動作および連続定格動作にとって
非常に重要である。
01および02の両方の矩形波に応じて基準電位GND
および連続の電源電圧の電位間で変動する。このような
発振器は、特定の分野では基準電位GNDと称する、反
転バッフアからおよび実質的に等価な遅延を有する非反
転バッフアからの単一の出力を有する発振器からなり得
る。図1は4つのMOSトランジスタM1,M2,M
3,M4のバルクダイオードD1,D2,D3,D4を
それぞれを示す。ダイオードD1およびD3のカソード
は逓倍器の出力端子OUTに接続され、ダイオードD2
およびD4のアノードには電源電圧VSが供給される。
これらの接続は、次の記述でより明確に説明されるよう
に、回路の正確な開始動作および連続定格動作にとって
非常に重要である。
【0010】従って、当然、達成される回路の完全な対
称的に対応して、MOSトランジスタM1,M2,M
3,M4からなるインバータは好ましくは等しくなけれ
ばならない。この回路の動作を説明するために、定格動
作電圧の達成に電源電圧が印加される時間から逓倍器の
出力端子OUTの電圧の発生を追跡する必要がある。電
源電圧が印加される瞬間に、電荷蓄積コンデンサSCは
放電され、出力はVS−2*VDの電位に動く。ここ
で、VDはMOSトランジスタのバルクダイオードの開
始電圧でほぼ0.7Vである。
称的に対応して、MOSトランジスタM1,M2,M
3,M4からなるインバータは好ましくは等しくなけれ
ばならない。この回路の動作を説明するために、定格動
作電圧の達成に電源電圧が印加される時間から逓倍器の
出力端子OUTの電圧の発生を追跡する必要がある。電
源電圧が印加される瞬間に、電荷蓄積コンデンサSCは
放電され、出力はVS−2*VDの電位に動く。ここ
で、VDはMOSトランジスタのバルクダイオードの開
始電圧でほぼ0.7Vである。
【0011】この第1の段階中、4つのMOSトランジ
スタは全て消勢され、電荷蓄積コンデンサSCはバルク
ダイオードを介して充電する。出力電圧と電源電圧の差
がMOSトランジスタのスレッショルド電圧より大きく
なるとき、丁度MOSトランジスタM1,M2,M3,
M4が導通し始め、定格動作で完全にバルクダイオード
に置き換わるまで電荷蓄積コンデンサSCに“ポンピン
グ”充電を協同する。
スタは全て消勢され、電荷蓄積コンデンサSCはバルク
ダイオードを介して充電する。出力電圧と電源電圧の差
がMOSトランジスタのスレッショルド電圧より大きく
なるとき、丁度MOSトランジスタM1,M2,M3,
M4が導通し始め、定格動作で完全にバルクダイオード
に置き換わるまで電荷蓄積コンデンサSCに“ポンピン
グ”充電を協同する。
【0012】過渡中の動作は以下のとおりである。発振
器OSCの出力端01が低レベルである、すなわち接地
されている半周期中、第1の電荷転送コンデンサTC1
がダイオードD2を通して充電し、一方、出力端02は
高レベルであり、そのため、電荷転送コンデンサTC2
はそれ自身のエネルギーをダイオードD3を通して電荷
蓄積コンデンサSCに供給する。発振器OSCの出力端
01が低レベルである、すなわち電源電位である半周期
中、第1の電荷転送コンデンサTC1がそのエネルギー
をダイオードD1を通して電荷蓄積コンデンサSCに供
給し、電荷転送コンデンサTC2はダイオードD4を通
して充電する。MOSトランジスタがない場合(故にダ
イオードのブリッジ回路だけが存在する場合)出力端子
OUTの電圧は
器OSCの出力端01が低レベルである、すなわち接地
されている半周期中、第1の電荷転送コンデンサTC1
がダイオードD2を通して充電し、一方、出力端02は
高レベルであり、そのため、電荷転送コンデンサTC2
はそれ自身のエネルギーをダイオードD3を通して電荷
蓄積コンデンサSCに供給する。発振器OSCの出力端
01が低レベルである、すなわち電源電位である半周期
中、第1の電荷転送コンデンサTC1がそのエネルギー
をダイオードD1を通して電荷蓄積コンデンサSCに供
給し、電荷転送コンデンサTC2はダイオードD4を通
して充電する。MOSトランジスタがない場合(故にダ
イオードのブリッジ回路だけが存在する場合)出力端子
OUTの電圧は
【0013】 2*VS−2*VD−2*RD*IL−IL*T/C (1)
【0014】まで上昇する。ここで、RDはバルクダイ
オードの直列抵抗、ILは負荷によって吸収される平均
電流、Tは発振器OSCで発生される矩形波の期間、C
は等価であると仮定される電荷転送コンデンサTC1お
よびTC2の容量である。これはリップルを無視するよ
うにSC≫TC1およびSC≫TC2の場合のみ正し
い。3つの寄与(contribution)内の第1は、ダイオー
ド開始電圧によるもので、導かれる負荷がMOSトラン
ジスタすなわち純粋な容量である例えば“高側駆動器”
用途における負荷により電流が吸収されないときでさえ
存在する。
オードの直列抵抗、ILは負荷によって吸収される平均
電流、Tは発振器OSCで発生される矩形波の期間、C
は等価であると仮定される電荷転送コンデンサTC1お
よびTC2の容量である。これはリップルを無視するよ
うにSC≫TC1およびSC≫TC2の場合のみ正し
い。3つの寄与(contribution)内の第1は、ダイオー
ド開始電圧によるもので、導かれる負荷がMOSトラン
ジスタすなわち純粋な容量である例えば“高側駆動器”
用途における負荷により電流が吸収されないときでさえ
存在する。
【0015】第2の寄与は上記ダイオードの直列抵抗に
おける電圧降下による。適当にコンデンサの寸法を決め
ることにより、この寄与はほとんどいつも無視できる。
第3の寄与は電荷転送コンデンサTC1およびTC2の
充電の損失による。この寄与は除去できず、電荷転送コ
ンデンサが集積されるならば許容されるべきで、また、
チップの外側に非常に大きな個別のコンデンサを接続す
ることが可能ならば最小化することができる。ともか
く、平均電流が負荷で吸収されない用途に対しては、上
記寄与はゼロである。
おける電圧降下による。適当にコンデンサの寸法を決め
ることにより、この寄与はほとんどいつも無視できる。
第3の寄与は電荷転送コンデンサTC1およびTC2の
充電の損失による。この寄与は除去できず、電荷転送コ
ンデンサが集積されるならば許容されるべきで、また、
チップの外側に非常に大きな個別のコンデンサを接続す
ることが可能ならば最小化することができる。ともか
く、平均電流が負荷で吸収されない用途に対しては、上
記寄与はゼロである。
【0016】定格動作は以下のとおりである。出力端0
1がローレベルすなわち接地されている半周期中は、ノ
ードNAおよびNBはそれぞれVSおよびVOUTの電
位にあり、MOSトランジスタM1およびM4はオフさ
れ、MOSトランジスタM2およびM3はオンされる。
この接続において、電荷転送コンデンサTC1はNチャ
ネルMOSトランジスタM2を介して充電し、電荷転送
コンデンサTC2はPチャネルMOSトランジスタM3
を介して充電する。
1がローレベルすなわち接地されている半周期中は、ノ
ードNAおよびNBはそれぞれVSおよびVOUTの電
位にあり、MOSトランジスタM1およびM4はオフさ
れ、MOSトランジスタM2およびM3はオンされる。
この接続において、電荷転送コンデンサTC1はNチャ
ネルMOSトランジスタM2を介して充電し、電荷転送
コンデンサTC2はPチャネルMOSトランジスタM3
を介して充電する。
【0017】出力端01がハイレベルすなわち電源電位
にある期間中は、ノードNAおよびNBはそれぞれVO
UTおよびVSの電位にあり、MOSトランジスタM1
およびM4はオンされ、MOSトランジスタM2および
M3はオフされる。この接続において、電荷転送コンデ
ンサTC1はPチャネルMOSトランジスタM1を介し
て電荷蓄積コンデンサSCを充電し、電荷転送コンデン
サTC2はNチャネルMOSトランジスタM4を介して
充電する。定格動作中、発信器OSCの出力抵抗がゼロ
であるとすると、出力電圧は
にある期間中は、ノードNAおよびNBはそれぞれVO
UTおよびVSの電位にあり、MOSトランジスタM1
およびM4はオンされ、MOSトランジスタM2および
M3はオフされる。この接続において、電荷転送コンデ
ンサTC1はPチャネルMOSトランジスタM1を介し
て電荷蓄積コンデンサSCを充電し、電荷転送コンデン
サTC2はNチャネルMOSトランジスタM4を介して
充電する。定格動作中、発信器OSCの出力抵抗がゼロ
であるとすると、出力電圧は
【0018】 2*VS−2*RDS_ON*IL−IL*T/C (2)
【0019】ここで、RDS_ONは等しいとされたM
OSトランジスタの直列抵抗である。式(1)および
(2)の比較から、MOSトランジスタの使用で達成さ
れる利益は、定格動作中平均電流ILがゼロとなる例え
ば導かれる負荷がMOSトランジスタである用途に対し
て特に明らかである。
OSトランジスタの直列抵抗である。式(1)および
(2)の比較から、MOSトランジスタの使用で達成さ
れる利益は、定格動作中平均電流ILがゼロとなる例え
ば導かれる負荷がMOSトランジスタである用途に対し
て特に明らかである。
【0020】回路の正しい動作に対して、ある注目をす
ることは適切である。ノードNAがローレベルになる
と、NチャネルMOSトランジスタM2のバルクダイオ
ードD2(これはまたD4およびM4に適用できる)
は、エミッタに対してNチャネルMOSトランジスタM
2のドレイン拡散、ベースに対してNチャネルMOSト
ランジスタM2のバルク拡散、そしてコレクタに対して
NチャネルMOSトランジスタM2を含むサック(sac
k)を有するNPN寄生トランジスタをトリガして導通
するようになる。NチャネルMOSトランジスタM2の
サックが電圧VOUTで極性を持つようになると、この
寄生トランジスタの介在は電荷蓄積コンデンサSCを放
電し、定格状態に達するのを防ぐ。それ故、回路が同じ
チップに集積化される場合には、MOSトランジスタM
1,M2,M3,M4を分離したサックに置き、Nチャ
ネルMOSトランジスタのサックを同じバルク電位すな
わちVSに極性を持つようにすることが適切である。
ることは適切である。ノードNAがローレベルになる
と、NチャネルMOSトランジスタM2のバルクダイオ
ードD2(これはまたD4およびM4に適用できる)
は、エミッタに対してNチャネルMOSトランジスタM
2のドレイン拡散、ベースに対してNチャネルMOSト
ランジスタM2のバルク拡散、そしてコレクタに対して
NチャネルMOSトランジスタM2を含むサック(sac
k)を有するNPN寄生トランジスタをトリガして導通
するようになる。NチャネルMOSトランジスタM2の
サックが電圧VOUTで極性を持つようになると、この
寄生トランジスタの介在は電荷蓄積コンデンサSCを放
電し、定格状態に達するのを防ぐ。それ故、回路が同じ
チップに集積化される場合には、MOSトランジスタM
1,M2,M3,M4を分離したサックに置き、Nチャ
ネルMOSトランジスタのサックを同じバルク電位すな
わちVSに極性を持つようにすることが適切である。
【0021】ノードNAがハイレベルになると、Pチャ
ネルMOSトランジスタM1のバルクダイオードD1
(これはまたD3およびM3に適用できる)は、エミッ
タに対してPチャネルMOSトランジスタM1のドレイ
ン拡散、ベースに対してPチャネルMOSトランジスタ
M1のサック、そしてコレクタに対して基板および絶縁
層を有するNPN寄生トランジスタをトリガして導通す
るようになる。この寄生トランジスタの存在は、定格状
態に達するのを遅くする。それ故、MOSトランジスタ
M1およびM2を例えば非常に深くドーピングされる型
のN拡散で取り囲むことにより上記好ましくない影響を
最小化することが適切である。言及すべきその他の重要
な点は、4つのMOSトランジスタおよび発振器OSC
の出力抵抗の大きさに関する。
ネルMOSトランジスタM1のバルクダイオードD1
(これはまたD3およびM3に適用できる)は、エミッ
タに対してPチャネルMOSトランジスタM1のドレイ
ン拡散、ベースに対してPチャネルMOSトランジスタ
M1のサック、そしてコレクタに対して基板および絶縁
層を有するNPN寄生トランジスタをトリガして導通す
るようになる。この寄生トランジスタの存在は、定格状
態に達するのを遅くする。それ故、MOSトランジスタ
M1およびM2を例えば非常に深くドーピングされる型
のN拡散で取り囲むことにより上記好ましくない影響を
最小化することが適切である。言及すべきその他の重要
な点は、4つのMOSトランジスタおよび発振器OSC
の出力抵抗の大きさに関する。
【0022】MOSトランジスタはまずRDS_Nを許
容して構成されるべきである。それは、このパラメータ
の減衰により変換効率に影響を及ぼす各スイッチング中
失われるクロス電流が逆に増加するので、その電圧降下
を出力電圧からやり過ぎることなく差し引くべきである
からである。さらに、定格動作状態中は、電荷転送コン
デンサTC1およびTC2が充電損失を無視できる程十
分大きければ、立ち上がりまたは立ち下がり中のノード
NAおよびNBにおける電位は、MOSトランジスタの
RDS_ONおよび発信器OSCの出力抵抗で形成され
る抵抗分割器によって決定される。標準的に、発信器O
SCでさえ、その出力段にMOSインバータを備える。
容して構成されるべきである。それは、このパラメータ
の減衰により変換効率に影響を及ぼす各スイッチング中
失われるクロス電流が逆に増加するので、その電圧降下
を出力電圧からやり過ぎることなく差し引くべきである
からである。さらに、定格動作状態中は、電荷転送コン
デンサTC1およびTC2が充電損失を無視できる程十
分大きければ、立ち上がりまたは立ち下がり中のノード
NAおよびNBにおける電位は、MOSトランジスタの
RDS_ONおよび発信器OSCの出力抵抗で形成され
る抵抗分割器によって決定される。標準的に、発信器O
SCでさえ、その出力段にMOSインバータを備える。
【0023】それ故、切り換えできる上記インバータに
対してMOSトランジスタM1,M2およびM3,M4
の対からなるインバータのスイッチング閾値を半分とす
ると、発信器OSCはMOSトランジスタのRDS_O
Nより小さな出力抵抗を持たなければならない。また、
MOSトランジスタはVOUTおよびVS間の電圧で働
き、それらを含むサックが最高電圧VOUTを保持しな
ければならない間この電位差を保持するような仕方で構
成されなければらない。
対してMOSトランジスタM1,M2およびM3,M4
の対からなるインバータのスイッチング閾値を半分とす
ると、発信器OSCはMOSトランジスタのRDS_O
Nより小さな出力抵抗を持たなければならない。また、
MOSトランジスタはVOUTおよびVS間の電圧で働
き、それらを含むサックが最高電圧VOUTを保持しな
ければならない間この電位差を保持するような仕方で構
成されなければらない。
【0024】また、図2はこの発明による電圧ブースタ
のブロック図を示し、これは、相的に反対の2つの出力
端01および02を有する発信器OSCと、この発信器
OSCにより発生される波形、通常矩形波の両方の半周
期中に電荷蓄積コンデンサSCが負荷されるように少な
くとも一対の電荷転送コンデンサとに基づく。上記ブー
スタは、総称的にCS1〜CSNとして示すN個の負荷
部を備える。図2の回路において、出力端子OUTの電
圧は連続電源電圧VSのN+1倍に等しく、それ故、単
一の負荷部の場合は、ブースタは逓倍器である。
のブロック図を示し、これは、相的に反対の2つの出力
端01および02を有する発信器OSCと、この発信器
OSCにより発生される波形、通常矩形波の両方の半周
期中に電荷蓄積コンデンサSCが負荷されるように少な
くとも一対の電荷転送コンデンサとに基づく。上記ブー
スタは、総称的にCS1〜CSNとして示すN個の負荷
部を備える。図2の回路において、出力端子OUTの電
圧は連続電源電圧VSのN+1倍に等しく、それ故、単
一の負荷部の場合は、ブースタは逓倍器である。
【0025】一般的な負荷部CSを図3に示す、これは
4つの端子、すなわち第1の側面端子A、第2の側面端
子B、電源入力端子C、および電荷出力端子Dを備えた
デバィスである。第1の側面端子A1〜ANは全て出力
端01に接続され、第2の側面端子B1〜BNは全て出
力端02に接続される。単一の負荷部をCSの場合は、
電荷出力端子Dは出力端子OUTおよび電荷蓄積コンデ
ンサSCに接続され、電源入力端子Cは基準電位、図2
の場合には連続電源電圧VSが与えられる。N個の負荷
部をCS1〜CSNの場合は、これらは電源入力端子C
1〜CNおよび電荷出力端子D1〜DNによって直列接
続され、直列接続の第1の電荷出力端子(D1)は出力
端子OUTおよび電荷蓄積コンデンサSCに接続され、
最終の電源入力端子(CN)は基準電位、図2の場合に
は連続電源電圧VSが与えられる。
4つの端子、すなわち第1の側面端子A、第2の側面端
子B、電源入力端子C、および電荷出力端子Dを備えた
デバィスである。第1の側面端子A1〜ANは全て出力
端01に接続され、第2の側面端子B1〜BNは全て出
力端02に接続される。単一の負荷部をCSの場合は、
電荷出力端子Dは出力端子OUTおよび電荷蓄積コンデ
ンサSCに接続され、電源入力端子Cは基準電位、図2
の場合には連続電源電圧VSが与えられる。N個の負荷
部をCS1〜CSNの場合は、これらは電源入力端子C
1〜CNおよび電荷出力端子D1〜DNによって直列接
続され、直列接続の第1の電荷出力端子(D1)は出力
端子OUTおよび電荷蓄積コンデンサSCに接続され、
最終の電源入力端子(CN)は基準電位、図2の場合に
は連続電源電圧VSが与えられる。
【0026】各負荷部は、それぞれ第1の側面端子Aお
よび第2の側面端子Bに接続された第1の端子を有する
第1の電荷転送コンデンサTC1および第2の電荷転送
コンデンサTC2と、それぞれ第1の電荷転送コンデン
サTC1および第2の電荷転送コンデンサTC2の第2
の端子に接続された入力端子、電源入力端子Cに共通接
続された負の電源端子および電荷出力端子Dに共通接続
された正の電源端子を有するフリップフロップを形成す
るようにループ状に共通接続された2つのインバータと
を含む。
よび第2の側面端子Bに接続された第1の端子を有する
第1の電荷転送コンデンサTC1および第2の電荷転送
コンデンサTC2と、それぞれ第1の電荷転送コンデン
サTC1および第2の電荷転送コンデンサTC2の第2
の端子に接続された入力端子、電源入力端子Cに共通接
続された負の電源端子および電荷出力端子Dに共通接続
された正の電源端子を有するフリップフロップを形成す
るようにループ状に共通接続された2つのインバータと
を含む。
【0027】第1のインバータはMOSトランジスタM
1およびM2で作られ、第2のインバータはMOSトラ
ンジスタM3およびM4で作られる。再度、図3にはバ
ルクダイオードD1,D2,D3,D4が示されてお
り、ダイオードD1およびD3のカソードは電荷出力端
子Dに接続され、一方、ダイオードD2およびD4のア
ノードは電源入力端子Cに接続される。図2において、
電荷蓄積コンデンサSCの端子はグランドGNDに接続
される。当然、異なる電位差をが出力端子OUTにおけ
る電位の結果として生じる変化で選択される。
1およびM2で作られ、第2のインバータはMOSトラ
ンジスタM3およびM4で作られる。再度、図3にはバ
ルクダイオードD1,D2,D3,D4が示されてお
り、ダイオードD1およびD3のカソードは電荷出力端
子Dに接続され、一方、ダイオードD2およびD4のア
ノードは電源入力端子Cに接続される。図2において、
電荷蓄積コンデンサSCの端子はグランドGNDに接続
される。当然、異なる電位差をが出力端子OUTにおけ
る電位の結果として生じる変化で選択される。
【0028】再度、図2において、連続電源電圧VSが
発信器OSCおよび電源入力端子CNの両方に供給され
る。この場合は、再度電源入力端子CNは異なる基準電
位差例えばRIFを与えられる。次に、出力電圧は基準
電位RIFで増大された発信器OSCの連続電源電圧V
SのN倍に等しくなる。上述したように、種々の電気回
路が存在し、それらが動作する環境に対しては電圧ブー
スタが必要になる。
発信器OSCおよび電源入力端子CNの両方に供給され
る。この場合は、再度電源入力端子CNは異なる基準電
位差例えばRIFを与えられる。次に、出力電圧は基準
電位RIFで増大された発信器OSCの連続電源電圧V
SのN倍に等しくなる。上述したように、種々の電気回
路が存在し、それらが動作する環境に対しては電圧ブー
スタが必要になる。
【0029】第1の場合として、フラッシュEPROM
メモリがある。実際、これらは比較的低い読み出し電圧
例えば3〜5Vを必要とするが、しかし、比較的高いプ
ログラミングおよび読み出し電圧、例えば12Vも必要
である。当然、これらのデバィスのみのため、12Vの
電源を持つことはむしろ不都合であり、従って、メモリ
の如きデバィスでは、ブースタを挿入することが都合が
よい。第2の場合は、出力調整要素としてMOSパワー
トランジスタからなる型の入出力間の電圧降下が低い電
圧調整器の場合である。
メモリがある。実際、これらは比較的低い読み出し電圧
例えば3〜5Vを必要とするが、しかし、比較的高いプ
ログラミングおよび読み出し電圧、例えば12Vも必要
である。当然、これらのデバィスのみのため、12Vの
電源を持つことはむしろ不都合であり、従って、メモリ
の如きデバィスでは、ブースタを挿入することが都合が
よい。第2の場合は、出力調整要素としてMOSパワー
トランジスタからなる型の入出力間の電圧降下が低い電
圧調整器の場合である。
【0030】このような、調整器を図4に示す。これは
基本的に3つの端子、すなわち、ある入力端子VI,出
力端子VOおよび通常接地された電位基準端子GNDを
有するデバィスである。入力端子VIにPチャネルMO
SパワートランジスタOMのドレイン端子が接続され、
出力端子VOにPチャネルMOSパワートランジスタO
Mのソース端子が接続される。Pチャネルパワートラン
ジスタOMのチャネルと並列に保護ダイオードPDが設
けられる。
基本的に3つの端子、すなわち、ある入力端子VI,出
力端子VOおよび通常接地された電位基準端子GNDを
有するデバィスである。入力端子VIにPチャネルMO
SパワートランジスタOMのドレイン端子が接続され、
出力端子VOにPチャネルMOSパワートランジスタO
Mのソース端子が接続される。Pチャネルパワートラン
ジスタOMのチャネルと並列に保護ダイオードPDが設
けられる。
【0031】また、出力端子VOに調整手段RMが接続
され、この調整手段RMの出力側がダイオードD6を介
してPチャネルMOSパワートランジスタOMのゲート
端子Gに接続される。また、入力端子VIに過負荷電流
に対する保護手段PMを接続でき、この保護手段PMの
出力側がダイオードD5を介して再度PチャネルMOS
パワートランジスタOMのゲート端子Gに接続される。
入力端子VIに電圧ブースタ手段EMを接続しなければ
ならないが、この電圧ブースタ手段EMの出力側が電流
発生器IGを介して再度PチャネルMOSパワートラン
ジスタOMのゲート端子Gに接続される。上記電流発生
器は基本的に電圧ブースタ手段EMにより発生された電
流を制限する機能を実行し、また、ゲート端子Gの電位
を変化させないようにする。
され、この調整手段RMの出力側がダイオードD6を介
してPチャネルMOSパワートランジスタOMのゲート
端子Gに接続される。また、入力端子VIに過負荷電流
に対する保護手段PMを接続でき、この保護手段PMの
出力側がダイオードD5を介して再度PチャネルMOS
パワートランジスタOMのゲート端子Gに接続される。
入力端子VIに電圧ブースタ手段EMを接続しなければ
ならないが、この電圧ブースタ手段EMの出力側が電流
発生器IGを介して再度PチャネルMOSパワートラン
ジスタOMのゲート端子Gに接続される。上記電流発生
器は基本的に電圧ブースタ手段EMにより発生された電
流を制限する機能を実行し、また、ゲート端子Gの電位
を変化させないようにする。
【0032】電圧ブースタ手段EMは、出力端子VOに
現れる電位で少なくとも閾値電圧より大きな電位、それ
故少なくとも1Vだけ大きな電位がゲート端子Gに生じ
るように働く。調整器が低い電圧降下を有するのであれ
ば、出力端子VOの電位は出力端子VOの電位のほんの
数十分の一だけ大きく、それ故十分にPチャネルMOS
パワートランジスタOMのゲート端子Gへ導かれず、従
って、電圧ブースタを挿入する必要がある。
現れる電位で少なくとも閾値電圧より大きな電位、それ
故少なくとも1Vだけ大きな電位がゲート端子Gに生じ
るように働く。調整器が低い電圧降下を有するのであれ
ば、出力端子VOの電位は出力端子VOの電位のほんの
数十分の一だけ大きく、それ故十分にPチャネルMOS
パワートランジスタOMのゲート端子Gへ導かれず、従
って、電圧ブースタを挿入する必要がある。
【図1】この発明による逓倍器を示す回路図である。
【図2】この発明による電圧ブースタを示す回路図であ
る。
る。
【図3】図2の電圧ブースタで使用される負荷部を示す
回路図である。
回路図である。
【図4】この発明による電圧調整器を示す回路図であ
る。
る。
【図5】従来のダイオード電圧ブースタを示す回路図で
ある。
ある。
【図6】従来のMOSトランジスタ電圧ブースタを示す
回路図である。
回路図である。
TC1 第1の電荷転送コンデンサ、 TC2 第2の電荷転送コンデンサ SC 電荷蓄積コンデンサ M1〜M4 MOSトランジスタ D1〜D4 バルクダイオード VS 電源電圧 OUT 出力端子 01 第1の出力端 02 第2の出力端 C,CS1〜CSN 負荷部 A,A1〜AN 第1の側面端子 B,B1〜BN 第2の側面端子 C,C1〜CN 電源入力端子 D,D1〜DN 電荷出力端子 IG 電流発生器 PD 保護ダイオード VI 入力端子 VO 出力端子 D5,D6 ダイオード
───────────────────────────────────────────────────── フロントページの続き (71)出願人 592253644 エスジーエス−トムソン・マイクロエレク トロニクス・ソチエタ・ア・レスポンサビ リタ・リミタータ SGS−THOMSON MICROEL ECTRO NICS S.R.L. イタリア国、20041 アグラーテ・ブリア ンツァ、ヴィア・チ・オリヴェッティ 2 (72)発明者 フランチェスコ・プルヴィレンティ イタリア国、95024 アチレアーレ、コル ソ・イタリア 125 (72)発明者 ロベルト・ガリボルディ イタリア国、20084 ラッキアレッラ、ヴ ィア・エッフェ・バラッカ 6/3
Claims (14)
- 【請求項1】 入力端子に連続電源電圧(VS)受け、
出力端子(OUT)に上記連続電源電圧VSの値の実質
的に倍の値を有する電圧を供給する電圧逓倍器であっ
て、 上記連続電源電圧(VS)で駆動され、第1の出力端
(01)を有する発信器OSCと、 電位基準部(GND)特にグランドに接続された第1の
端子および上記電圧逓倍器の出力端子(OUT)に接続
された第2の端子を有する電荷蓄積コンデンサ(SC)
と、 上記発振器(OSC)の上記第1の出力端(01)に接
続された第1の端子を有する第1の電荷転送コンデンサ
(TC1)と、 フリップフロップを形成するようにループ状に共通接続
され、上記第1の電荷転送コンデンサ(TC1)の第2
の端子に接続された入力端子、上記連続電源電圧(V
S)が共に供給される負の電源端子および上記電荷蓄積
コンデンサ(SC)の上記第2の端子に共通接続された
正の電源端子を有する2つのインバータ(M1,M2,
M3.M4)とを備えたものにおいて、 上記発信器(OSC)は第1の出力端(01)に対して
第2の出力端(02)が逆の位相を呈し、上記第2の出
力端(02)に接続された第1の端子および上記インバ
ータの別な入力端に接続された第2の端子を有する第2
の電荷転送コンデンサ(TC2)を備えたことを特徴と
する電圧逓倍器。 - 【請求項2】 上記インバータ(M1,M2,M3,M
4)はMOSトランジスタで形成され、且つ事実上等価
であり、上記MOSトランジスタの対応するバルク端子
は上記インバータの上記負の電源端子および正の電源端
子間に一方向導通路を形成するように接続される請求項
1記載の電圧逓倍器。 - 【請求項3】 入力端子に連続電源電圧(VS)受け、
出力端子(OUT)に上記連続電源電圧VSの値の実質
的に倍の値を有する電圧を供給する電圧逓倍器におい
て、 上記連続電源電圧(VS)で駆動され、相が逆の出力端
(01,02)を有する発信器OSCと、 電位基準部(GND)特にグランドに接続された第1の
端子および上記電圧逓倍器の出力端子(OUT)に接続
された第2の端子を有する電荷蓄積コンデンサ(SC)
と、 上記発振器(OSC)の出力端(01,02)にそれぞ
れ接続された第1の端子を有する第1の電荷転送コンデ
ンサ(TC1)および第2の電荷転送コンデンサ(TC
2)と、 4つのダイオード(D1,D2,D3,D4)からな
り、上記電荷蓄積コンデンサ(SC)の上記第2の端子
に共通接続された正の端子、上記連続電源電圧(VS)
が共に供給される負の端子、および上記第1の電荷転送
コンデンサ(TC1)および上記第2の電荷転送コンデ
ンサ(TC2)の第2の端子にそれぞれ接続された残り
の2つの中性端子を有するブリッジ回路と、 上記4つのダイオード(D1,D2,D3,D4)に並
列に接続された主導通路、および安定状態で上記ブリッ
ジ回路の分岐路に沿った電圧降下を低くするように接続
された制御端子を有する4つのトランジスタ(M1,M
2,M3.M4)とを備えた電圧逓倍器。 - 【請求項4】 上記4つの(M1,M2,M3,M4)
はMOS型であり、且つ事実上等価である請求項3記載
の電圧逓倍器。 - 【請求項5】 上記4つのダイオード(D1,D2,D
3,D4)は上記4つのトランジスタ(M1,M2,M
3,M4)のバルクダイオードである請求項3記載の電
圧逓倍器。 - 【請求項6】 入力端子に連続電源電圧(VS)受け、
出力端子(OUT)に高電圧を供給する電圧ブースタに
おいて、 上記連続電源電圧(VS)で駆動され、相が逆の出力端
(01,02)を有する発信器OSCと、 第1の電位基準部(GND)に接続された第1の端子お
よび上記電圧ブースタの出力端子(OUT)に接続され
た第2の端子を有する電荷蓄積コンデンサ(SC)と、 各々電荷出力端子(D),電源入力端子(C),上記発
振器(OSC)の出力端(01,02)にそれぞれ接続
された第1の側面端子(A)および第2の側面端子
(B)を有する少なくとも1つの負荷部(CS)とを備
え、上記負荷部(CS1−CSN)は入力端子(C1−
CN)および出力端子(D1−DN)介して直列接続さ
れ、該直列接続の第1の出力端子(D1)は上記電荷蓄
積コンデンサ(SC)の第2の端子に接続され、上記直
列接続の最終の入力端子(CN)は第2の連続電源電圧
(VS)が供給され、 各負荷部(CS)は上記第1の側面端子(A)および上
記第2の側面端子(B)にそれぞれ接続された第1の端
子を有する第1の電荷転送コンデンサ(TC1)および
第2の電荷転送コンデンサ(TC2)と、上記第1の電
荷転送コンデンサ(TC1)および上記第2の電荷転送
コンデンサ(TC2)の第2の端子に接続された中性端
子、上記電源入力端子(C)に接続された負の端子、お
よび上記電荷出力端子(D)に接続された正の端子を有
する被制御のスイッチ(M1,M2,M3,M4)のブ
リッジ回路とを備え、 上記高電圧の値は上記第1の電位に負荷部の数に等しい
上記連続電源電圧(VS)の多数の値の和を加算した値
以下の上記第2の電位の値に実質的に対応する電圧ブー
スタ。 - 【請求項7】 上記ブリッジ回路は、フリップフロップ
を形成するようにループ状に共通接続され、上記第1の
電荷転送コンデンサ(TC1)および第2の電荷転送コ
ンデンサ(TC2)の第2の端子に接続された入力端
子、上記電源入力端子(C)に共通接続された負の電源
端子および上記電荷出力端子(D)に共通接続された正
の電源端子を有する2つのインバータ(M1,M2,M
3.M4)を備える請求項6記載の電圧ブースタ。 - 【請求項8】 上記インバータ(M1,M2,M3,M
4)はMOSトランジスタで形成される請求項7記載の
電圧ブースタ。 - 【請求項9】 上記MOSトランジスタの対応するバル
ク端子は上記電源入力端子(C)および上記電荷出力端
子(D)間に一方向導通路を形成するように接続される
請求項8記載の電圧ブースタ。 - 【請求項10】 上記インバータ(M1,M2,M3,
M4)は実質的に等価である請求項7記載の電圧ブース
タ。 - 【請求項11】 上記第1の入力端子(CN)は上記連
続電源電圧(VS)が供給される請求項6記載の電圧ブ
ースタ。 - 【請求項12】 上記発振器(OSC)は電位基準、特
にグランドと称する反転バッファからおよび実質的に等
価な遅延を有する非反転バッファからの単一の出力を有
する発振器からなる請求項6記載の電圧ブースタ。 - 【請求項13】 低電圧で駆動できかつ内部的に高電源
電圧の発生のための請求項6〜12のいずれかに記載の
電圧ブースタを備える型の電気回路特に電気的にプログ
ラム可能でかつ消去可能な非揮発性のメモリ。 - 【請求項14】 入力端子(VI)および出力端子(V
O)間に低電圧降下を有する電圧調整器であって、出力
調整要素としてのMOSパワートランジスタ(OM)お
よび該MOSパワートランジスタ(OM)の制御端子
(G)に接続された出力端子(OUT)を有し、上記調
整器の動作状態の変化と共に上記トランジスタを導通状
態に保持する請求項6〜12のいずれかに記載の電圧ブ
ースタを備える型の電圧調整器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT94830402.7 | 1994-08-12 | ||
EP94830402A EP0696839B1 (en) | 1994-08-12 | 1994-08-12 | Voltage elevator of the charge pump type |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08275506A true JPH08275506A (ja) | 1996-10-18 |
JP3242295B2 JP3242295B2 (ja) | 2001-12-25 |
Family
ID=8218506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20714595A Expired - Fee Related JP3242295B2 (ja) | 1994-08-12 | 1995-08-14 | 電圧逓倍器および電圧ブースタ並びに電圧調整器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5874850A (ja) |
EP (1) | EP0696839B1 (ja) |
JP (1) | JP3242295B2 (ja) |
DE (1) | DE69408665T2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002369500A (ja) * | 2001-06-04 | 2002-12-20 | Sony Corp | 昇圧回路 |
JP2006180600A (ja) * | 2004-12-21 | 2006-07-06 | Toshiba Matsushita Display Technology Co Ltd | Dc−dc変換回路 |
KR100898260B1 (ko) * | 2007-04-27 | 2009-05-19 | 경북대학교 산학협력단 | 변압기를 사용하지 않는 전압체배 다중전위 인버터 |
KR101023268B1 (ko) * | 2003-01-17 | 2011-03-18 | 티피오 홍콩 홀딩 리미티드 | 전하 펌프 회로 및 이 회로를 포함하는 전자 장치 |
KR101042846B1 (ko) * | 2004-07-16 | 2011-06-17 | 세이코 인스트루 가부시키가이샤 | 전하 펌프 회로 |
JP2016058953A (ja) * | 2014-09-11 | 2016-04-21 | ローム株式会社 | ブートストラップ回路 |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5672992A (en) * | 1995-04-11 | 1997-09-30 | International Rectifier Corporation | Charge pump circuit for high side switch |
US5604693A (en) * | 1995-08-16 | 1997-02-18 | Micron Technology, Inc. | On-chip program voltage generator for antifuse repair |
KR100264959B1 (ko) * | 1997-04-30 | 2000-10-02 | 윤종용 | 반도체 장치의 고전압발생회로 |
DE19748577C1 (de) * | 1997-11-04 | 1999-01-21 | Bosch Gmbh Robert | Ladungspumpe |
JP3655116B2 (ja) * | 1999-02-12 | 2005-06-02 | 富士通株式会社 | チャージポンプ回路の駆動方法及び電圧変換回路 |
US6570435B1 (en) * | 1999-11-18 | 2003-05-27 | Texas Instruments Incorporated | Integrated circuit with current limited charge pump and method |
US6404270B1 (en) * | 2000-11-28 | 2002-06-11 | Cypress Semiconductor Corp. | Switched well technique for biasing cross-coupled switches or drivers |
ITMI20012789A1 (it) | 2001-12-21 | 2003-06-21 | St Microelectronics Srl | Sistema a pompa di carica |
EP1349264B1 (en) * | 2002-03-29 | 2005-11-09 | STMicroelectronics S.r.l. | Basic stage for a charge pump circuit |
JP4462844B2 (ja) * | 2003-05-13 | 2010-05-12 | 日本電気株式会社 | 電源回路 |
US6922096B2 (en) * | 2003-08-07 | 2005-07-26 | Sandisk Corporation | Area efficient charge pump |
DE10351050A1 (de) * | 2003-10-31 | 2005-06-09 | Infineon Technologies Ag | Integrierter Ladungspumpen-Spannungswandler |
FR2864271B1 (fr) * | 2003-12-19 | 2006-03-03 | Atmel Corp | Circuit de pompe a charge a rendement eleve, a faible cout |
DE602005023703D1 (de) * | 2005-02-28 | 2010-11-04 | St Microelectronics Srl | Spannungsvervielfacher und diesbezügliches Betriebsverfahren |
WO2006132757A2 (en) * | 2005-06-03 | 2006-12-14 | Atmel Corporation | High efficiency bi-directional charge pump circuit |
FR2886783B1 (fr) * | 2005-06-03 | 2008-02-01 | Atmel Corp | Pompe a charge bi-directionnelle a haut rendement |
US7855591B2 (en) * | 2006-06-07 | 2010-12-21 | Atmel Corporation | Method and system for providing a charge pump very low voltage applications |
FI20065861A0 (fi) * | 2006-06-30 | 2006-12-28 | Nokia Corp | Signaalien passiivinen vahvistus |
US7652522B2 (en) * | 2006-09-05 | 2010-01-26 | Atmel Corporation | High efficiency low cost bi-directional charge pump circuit for very low voltage applications |
US7855592B1 (en) | 2006-09-28 | 2010-12-21 | Cypress Semiconductor Corporation | Charge pump |
US7746114B2 (en) * | 2007-11-14 | 2010-06-29 | Denso Corporation | Bus switch and electronic switch |
US7595683B1 (en) | 2007-11-15 | 2009-09-29 | Fairchild Semiconductor Corporation | Low-input-voltage charge pump |
US8076968B1 (en) | 2009-03-09 | 2011-12-13 | Fairchild Semiconductor Corporation | Low-input-voltage charge pump |
US8441307B2 (en) * | 2009-09-01 | 2013-05-14 | Aptus Power Semiconductor | Methods and circuits for a low input voltage charge pump |
US8456225B1 (en) * | 2011-12-27 | 2013-06-04 | Fairchild Semiconductor Corporation | Negative charge pump |
US9531262B2 (en) * | 2014-01-03 | 2016-12-27 | Analog Devices Global | Charge pump |
US9509212B2 (en) | 2014-10-30 | 2016-11-29 | Mediatek Singapore Pte. Ltd. | Charge pump circuit, integrated circuit, electronic device and method therefor |
US9502971B2 (en) | 2014-10-30 | 2016-11-22 | Mediatek Singapore Pte. Ltd. | Charge pump circuit, integrated circuit, electronic device and method therefor |
US9621033B2 (en) | 2015-09-09 | 2017-04-11 | Nxp Usa, Inc. | Charge pump circuit for providing multiplied voltage |
US10090027B2 (en) | 2016-05-25 | 2018-10-02 | Ememory Technology Inc. | Memory system with low read power |
US9917509B2 (en) * | 2016-05-26 | 2018-03-13 | Himax Technologies Limited | Charge pump circuit outputting high voltage without high voltage-endurance electric devices |
IT201700007428A1 (it) | 2017-01-24 | 2018-07-24 | St Microelectronics Srl | Circuito a pompa di carica, dispositivo e procedimento corrispondenti |
US10461635B1 (en) | 2018-05-15 | 2019-10-29 | Analog Devices Global Unlimited Company | Low VIN high efficiency chargepump |
US11646658B2 (en) * | 2020-11-25 | 2023-05-09 | Stmicroelectronics S.R.L. | Charge pump circuit, corresponding device and method |
US11929674B2 (en) | 2021-05-12 | 2024-03-12 | Stmicroelectronics S.R.L. | Voltage multiplier circuit |
US11689100B2 (en) | 2021-07-15 | 2023-06-27 | Nxp Usa, Inc. | High-voltage charge pump using low-voltage technology |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51122721A (en) * | 1975-04-21 | 1976-10-27 | Hitachi Ltd | Boosting circuit |
CH1057575A4 (ja) * | 1975-08-14 | 1977-03-15 | ||
JPS6266656A (ja) * | 1985-09-19 | 1987-03-26 | Toshiba Corp | 基板電位生成回路 |
US4982317A (en) * | 1988-10-13 | 1991-01-01 | Siemens Aktiengesellschaft | Integrated voltage multiplier circuit for low supply voltage |
JPH0817033B2 (ja) * | 1988-12-08 | 1996-02-21 | 三菱電機株式会社 | 基板バイアス電位発生回路 |
JPH0383371A (ja) * | 1989-08-28 | 1991-04-09 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置の昇圧回路 |
JP2805991B2 (ja) * | 1990-06-25 | 1998-09-30 | ソニー株式会社 | 基板バイアス発生回路 |
JP2724919B2 (ja) * | 1991-02-05 | 1998-03-09 | 三菱電機株式会社 | 基板バイアス発生装置 |
KR940005691B1 (ko) * | 1991-10-25 | 1994-06-22 | 삼성전자 주식회사 | 기판전압 발생 장치의 차아지 펌프회로 |
IT1258242B (it) * | 1991-11-07 | 1996-02-22 | Samsung Electronics Co Ltd | Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione |
KR940003301B1 (ko) * | 1991-12-20 | 1994-04-20 | 주식회사 금성사 | Ce버스 심볼 엔코딩 처리회로 |
US5519557A (en) * | 1993-11-19 | 1996-05-21 | Chrysler Corporation | Power supply polarity reversal protection circuit |
US5436587A (en) * | 1993-11-24 | 1995-07-25 | Sundisk Corporation | Charge pump circuit with exponetral multiplication |
-
1994
- 1994-08-12 EP EP94830402A patent/EP0696839B1/en not_active Expired - Lifetime
- 1994-08-12 DE DE69408665T patent/DE69408665T2/de not_active Expired - Fee Related
-
1995
- 1995-08-14 JP JP20714595A patent/JP3242295B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-05 US US08/919,592 patent/US5874850A/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002369500A (ja) * | 2001-06-04 | 2002-12-20 | Sony Corp | 昇圧回路 |
KR101023268B1 (ko) * | 2003-01-17 | 2011-03-18 | 티피오 홍콩 홀딩 리미티드 | 전하 펌프 회로 및 이 회로를 포함하는 전자 장치 |
KR101042846B1 (ko) * | 2004-07-16 | 2011-06-17 | 세이코 인스트루 가부시키가이샤 | 전하 펌프 회로 |
JP2006180600A (ja) * | 2004-12-21 | 2006-07-06 | Toshiba Matsushita Display Technology Co Ltd | Dc−dc変換回路 |
JP4653475B2 (ja) * | 2004-12-21 | 2011-03-16 | 東芝モバイルディスプレイ株式会社 | Dc−dc変換回路 |
KR100898260B1 (ko) * | 2007-04-27 | 2009-05-19 | 경북대학교 산학협력단 | 변압기를 사용하지 않는 전압체배 다중전위 인버터 |
JP2016058953A (ja) * | 2014-09-11 | 2016-04-21 | ローム株式会社 | ブートストラップ回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3242295B2 (ja) | 2001-12-25 |
US5874850A (en) | 1999-02-23 |
DE69408665T2 (de) | 1998-10-15 |
EP0696839B1 (en) | 1998-02-25 |
DE69408665D1 (de) | 1998-04-02 |
EP0696839A1 (en) | 1996-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3242295B2 (ja) | 電圧逓倍器および電圧ブースタ並びに電圧調整器 | |
US5574634A (en) | Regulator for pumped voltage generator | |
US6356059B1 (en) | Buck converter with normally off JFET | |
US5455758A (en) | Self-generating resonant power supply and method of producing power for transistor switching circuit | |
CN101364767A (zh) | 半导体电路和开关电源装置 | |
JPH05298885A (ja) | 電荷ポンプ回路 | |
US6690143B2 (en) | Power factor correction circuit with resonant snubber | |
JPH0956150A (ja) | スイッチング電源装置 | |
US7019501B2 (en) | DC/DC converter | |
US11646656B2 (en) | Multi-level converter with voltage divider for pre-charging flying capacitor | |
JPH0947019A (ja) | 自励式dc−dcコンバータ | |
US20220255429A1 (en) | Voltage converter | |
US20010020864A1 (en) | Charge-pump circuit | |
US9735678B2 (en) | Voltage converters with asymmetric gate voltages | |
US5774012A (en) | Charge-pumping circuit for semiconductor memory device | |
US5481221A (en) | Charge pump circuit for low supply voltage applications | |
EP1065784A1 (en) | DC/DC converter | |
JPH0382364A (ja) | 昇降圧チョッパ装置 | |
CN114531014B (zh) | 同步整流器的供电电路、装置及设备 | |
US7042742B2 (en) | Charge-pump circuitry | |
JPS6328160A (ja) | 給電回路 | |
JP3292895B2 (ja) | チャージポンプ回路 | |
JP2002325438A (ja) | 同期整流コンバータ | |
US20240146197A1 (en) | Buck-boost converter and control method therefor | |
JP3104736B2 (ja) | ブリッジ型インバ−タ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |