JP3655116B2 - チャージポンプ回路の駆動方法及び電圧変換回路 - Google Patents
チャージポンプ回路の駆動方法及び電圧変換回路 Download PDFInfo
- Publication number
- JP3655116B2 JP3655116B2 JP03412899A JP3412899A JP3655116B2 JP 3655116 B2 JP3655116 B2 JP 3655116B2 JP 03412899 A JP03412899 A JP 03412899A JP 3412899 A JP3412899 A JP 3412899A JP 3655116 B2 JP3655116 B2 JP 3655116B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- supply line
- voltage conversion
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、チャージポンプ回路、チャージポンプ回路の駆動方法及び電圧変換回路に係り、詳しくはその時々で電圧値が変動する入力電圧を昇圧するのに好適なチャージポンプ回路の駆動方法及び電圧変換回路に関するものである。
【０００２】
【従来の技術】
従来、半導体記憶装置、例えば例えばＤＲＡＭ等の半導体記憶装置においては、同半導体記憶装置が一時的に利用されていない場合、通常時（通常電圧モード）より低い電圧の外部電源電圧が外部から供給されるようになっている。これにより、通常電圧モードから低電圧モードに変わる。つまり、低電圧モードでは、記憶情報の保持のみを目的としてリフレッシュ動作だけが可能な低い電圧の外部電源電圧が外部から供給され消費電力の低減を図っている。
【０００３】
ところで、半導体記憶装置においては、外部から供給される外部電源電圧を昇圧して各内部回路に供給するための電圧変換回路が設けられている。電圧変換回路は、例えば、通常電圧モード時に供給される３．３ボルトの外部電源電圧を４．５〜４．８ボルトに昇圧し、低電圧モード時に供給される２．０ボルトの外部電源電圧を３．５〜３．８ボルトに昇圧する。
【０００４】
電圧変換回路は、一般によく知られたチャージポンプ回路が広く採用されている。図１０は、そのチャージポンプ回路の一例を示す。
チャージポンプ回路は、第１及び第２昇圧ステージ１，２を有している。第１昇圧ステージ１は、ＮＭＯＳトランジスタよりなる第１ゲートトランジスタT1を介して外部電源電圧Vccが供給される電源線に接続されている。第１昇圧ステージ１と第２昇圧ステージ２の間にはＰＭＯＳトランジスタよりなる第２ゲートトランジスタT2を介して接続されている。又、第２昇圧ステージ２はＰＭＯＳトランジスタよりなる第３ゲートトランジスタT3を介して各回路部に内部電源電圧Voutを供給する内部電源線に接続されている。
【０００５】
第１昇圧ステージ１は、第１昇圧用容量素子C1を有している。第１昇圧用容量素子C1の一端は、第１及び第２ゲートトランジスタT1，T2のソース端子に接続されている。第１昇圧用容量素子C1の他端は、ＣＭＯＳトランジスタよりなる第１インバータ回路３が接続されている。一方、第２昇圧ステージ２は、第２昇圧用容量素子C2を有している。第２昇圧用容量素子C2の一端は、第２ゲートトランジスタT2のドレイン端子と第３ゲートトランジスタT3のソース端子とに接続されている。第２昇圧用容量素子C2の他端は、ＣＭＯＳトランジスタよりなる第２インバータ回路４が接続されている。
【０００６】
そして、第１インバータ回路３の出力をＬレベル（０ボルト）するとともに第２ゲートトランジスタT2をオフした状態で、第１ゲートトランジスタT1をオンさせると、第１昇圧用容量素子C1は充電され、その容量素子C1のゲート側端子の電位は外部電源電圧Vccとなる。
【０００７】
次に、第１ゲートトランジスタT1をオフさせた状態で第１インバータ回路３の出力をＨレベル（プラスのαボルト）すると、第１昇圧用容量素子C1のゲート側端子の電位は外部電源電圧Vccにαボルトを加算した値、即ち一次昇圧電圧V1（＝Vcc＋α）となる。尚、αボルトはここでは外部電源電圧Vccとしている。つまり、第１インバータ回路３は、外部電源電圧Vccで動作されるようになって、その外部電源電圧VccがＨレベルの出力信号となっている。
【０００８】
次に、第２インバータ回路４の出力をＬレベルにするとともに第３ゲートトランジスタT3をオフさせた状態で第２ゲートトランジスタT2をオンさせると、
第２昇圧用容量素子C2は充電され、その容量素子C2のゲート側端子の電位は一次昇圧電圧V1（＝Vcc＋α）となる。
【０００９】
次に、第２ゲートトランジスタT2をオフさせた状態で第２インバータ回路４の出力をＨレベル（プラスのαボルト）すると、第２昇圧用容量素子C2のゲート側端子の電位は一次昇圧電圧V1にαボルトを加算した値、即ち二次昇圧電圧V2（＝V1＋α＝Vcc＋２α）となる。尚、αボルトは外部電源電圧Vccとしている。つまり、第２インバータ回路４は、外部電源電圧Vccで動作されるようになって、その外部電源電圧VccがＨレベルの出力信号となっている。
【００１０】
次に、第３ゲートトランジスタT3をオンさせると、第２昇圧用容量素子C2に充電されて得られた二次昇圧電圧V2（＝Vcc＋２α）は、内部電源電圧Voutとして各内部回路に供給される。つまり、チャージポンプ回路は、外部電源電圧Vccを２αボルト昇圧した内部電源電圧Voutを生成する。そして、上記のような動作を繰り返すことによって、一端が内部電源電圧Vout源に接続され、他端が外部電源電圧Vcc源又は接地（図では接地）に接続された安定化容量C0に電荷が充電さ内部電源電圧源の電位が上昇する。
【００１１】
【発明が解決しようとする課題】
ところで、前記したようにチャージポンプ回路に供給される外部電源電圧Vccは、通常電圧モードと低電圧モードとでは相違する。チャージポンプ回路の昇圧効率は、外部電源電圧Vccの変動に対して大きく変動し、外部電源電圧Vccが低電圧になるほど効率が急激に低下する。従って、低電圧モードを備える半導体記憶装置においては、低電圧モード時に供給能力が不足しないように、チャージポンプ回路の定数、即ち第１及び第２昇圧用容量素子C1，C2の容量は低電圧モードを基準に設定している。
【００１２】
ところが、低電圧モードを基準にチャージポンプ回路の定数を設定すると、リード動作やライト動作等の通常電圧モード時には、外部電源電圧Vccが高くなることから逆に昇圧能力が過剰になり無駄な消費電力の上昇を招くといった問題が生じる。
【００１３】
そこで、通常電圧モード時には消費電力を低減させるために、第１昇圧ステージ５１（第１昇圧用容量素子C1）で一次昇圧電圧V1を生成した後、第２及び第３ゲートトランジスタT2，T3を同時にオンさせる。そして、第２インバータ回路４の出力をＬレベルに同定して一次昇圧電圧V1を第２昇圧ステージ２（第２昇圧用容量素子C2）で昇圧動作させることなく内部電源電圧Voutとして出力せる１段昇圧ポンピングの方法が考えられる。尚、１段昇圧ポンピングに対して第１及び第２昇圧ステージ１，２を昇圧動作させて二次昇圧電圧V2を内部電源電圧Voutとして出力せる方法を２段昇圧ポンピングという。
【００１４】
しかしながら、第１昇圧ステージ１（第１昇圧用容量素子C1）で生成した一次昇圧電圧V1は、第２及び第３ゲートトランジスタT2，T3を介して内部電源電圧Voutとして出力される。従って、第２及び第３ゲートトランジスタT2，T3を介して電荷が流れることから、その分の電圧ドロップや電流ドロップは避けられず、昇圧効率の低下を招く。詳述すると、第２及び第３ゲートトランジスタT2，T3はＰＭＯＳトランジスタであるので、直流動作的にはそのソース・ドレイン間で電圧ドロップは生じないが、これら両トランジスタT2，T3を直列に接続するので、実行的なチャネル長は長くなり、交流動作的には第１の昇圧用容量素子C1から放電された電荷の全てが第３トランジスタT3から出力できずに電圧ドロップや昇圧効率の低下をきたす。又、第２の昇圧用容量素子C2に対する電荷の充電もチャージポンプ回路の昇圧効率を低下させる要因となっている。
【００１５】
この問題は、第１昇圧ステージ２を休止させて第２昇圧ステージ２をチャージポンプ動作させる１段昇圧ポンピング動作の場合でも同様であった。
又、前記したように供給能力を上げるために回路定数を大きくすることが必須であるが、第１及び第２昇圧用容量素子C1，C2の容量を大きくすることチップ面積を増大しなければならず半導体装置の大型化及びコストアップを招く。
【００１６】
尚、この種のチャージポンプ回路を設計する場合、最良の回路定数を決定する必要がある。これは、低電圧モードから通常電圧モードに、反対に通常電圧モードから低電圧モードに移行する時、１段昇圧ポンピングと２段昇圧ポンピングの制御を切り替える際、その各制御における昇圧電位の諸特性を予め正常に測定することによりその切り替えタイミングと最良の回路定数とが得られる。そのために、２段昇圧ポンピング動作における外部電源電圧Vccに対する内部電源電圧Voutの特性と、１段昇圧ポンピング動作における外部電源電圧Vccに対する内部電源電圧Voutの特性を予め知るための試験が必要となる。
【００１７】
本発明は上記問題点を解消するためになされたものであって、その第１の目的は、外部電源電圧に対して昇圧効率を低下させることなく昇圧することができるチャージポンプ回路の駆動方法及び電圧変換回路を提供することにある。
【００１８】
第２の目的は、最良の回路定数を決定する際の諸特性を求めるための試験が簡単な回路構成で容易に行うことができる電圧変換回路を提供することにある。
【００１９】
【課題を解決するための手段】
請求項１に記載の発明によれば、特定の電圧変換ステージと出力電源線との間にある電圧変換ステージを除く電圧変換ステージを使って入力電源線に供給される入力電圧を電圧変換しているときにはバイパストランジスタをオフ状態とし、その変換された電圧を出力電源線に出力するときには、バイパストランジスタをオン状態にするとともに、特定の電圧変換ステージと出力電源線との間にある電圧変換ステージ及びゲートトランジスタを除く、電圧変換ステージ及びゲートトランジスタを予め定められた順序で動作させるようにした。また、請求項２に記載の発明によれば、特定の電圧変換ステージと入力電源線との間にある電圧変換ステージを除く電圧変換ステージを使って入力電源線に供給される入力電圧を電圧変換しているときにはバイパストランジスタをオフ状態とし、その変換された電圧を出力電源線に出力するときには、バイパストランジスタをオン状態にするとともに、特定の電圧変換ステージと入力電源線との間にある電圧変換ステージ及びゲートトランジスタを除く、電圧変換ステージ及びゲートトランジスタを予め定められた順序で動作させるようにした。従って、充電又は放電の電荷がバイパストランジスタを介して流れることから、電圧ドロップを小さくでき昇圧効率の向上を図ることができる。
【００２０】
請求項３に記載の発明によれば、電圧変換ステージは容量素子を備えた昇圧ステージであり、その容量素子を充電放電動作させる。
請求項４又は５に記載の発明によれば、入力電圧が高いときの動作においては、充電又は放電の電荷がバイパストランジスタを介して流れることから、電圧ドロップを小さくでき昇圧効率の向上を図ることができるとともに容量の小さな容量素子で実現できる。
【００２１】
請求項６に記載の発明によれば、モード切替回路が第２のモード信号を生成したとき、駆動回路は、特定の電圧変換ステージと入力電源線との間にある電圧変換ステージ以外の電圧変換ステージを使い入力電源線に供給される入力電圧を電圧変換しているときにはバイパストランジスタをオフ状態にし、その変換された電圧を出力電源線に出力するときにはバイパストランジスタをオン状態にするとともに、チャージポンプ回路の特定の電圧変換ステージと入力電源線との間にある電圧変換ステージ及びゲートトランジスタ以外の電圧変換ステージ及びゲートトランジスタを動作させるように駆動制御する。また、請求項７に記載の発明によれば、モード切替回路が第２のモード信号を生成したとき、駆動回路は、特定の電圧変換ステージと出力電源線との間にある電圧変換ステージ以外の電圧変換ステージを使い入力電源線に供給される入力電圧を電圧変換しているときにはバイパストランジスタをオフ状態にし、その変換された電圧を出力電源線に出力するときにはバイパストランジスタをオン状態にするとともに、チャージポンプ回路の特定の電圧変換ステージと出力電源線との間にある電圧変換ステージ及びゲートトランジスタ以外の電圧変換ステージ及びゲートトランジスタを動作させるように駆動制御する。従って、充電又は放電の電荷がバイパストランジスタを介して流れることから、電圧ドロップを小さくでき昇圧効率の向上を図ることができる。
【００２２】
請求項８に記載の発明によれば、モード切替回路における第１のモード信号は全ての昇圧ステージを使い入力電源線に供給される入力電圧を昇圧させて、その昇圧された電圧を出力電源線に出力するための信号であり、第２のモード信号は特定の昇圧ステージと入力電源線との間にある昇圧ステージ以外の昇圧ステージを使い入力電源線に供給される入力電圧を昇圧させ、その昇圧された電圧を出力電源線に出力するための信号である。
請求項９に記載の発明によれば、モード切替回路における第１のモード信号は全ての昇圧ステージを使い入力電源線に供給される入力電圧を昇圧させて、その昇圧された電圧を出力電源線に出力するための信号であり、第２のモード信号は特定の昇圧ステージと出力電源線との間にある昇圧ステージ以外の昇圧ステージを使い入力電源線に供給される入力電圧を昇圧させ、その昇圧された電圧を出力電源線に出力するための信号である。
【００２３】
請求項１０に記載の発明によれば、モード切替回路が第２のモード信号を出力する入力電圧が高いときの動作においては、充電又は放電の電荷がバイパストランジスタを介して流れることから、電圧ドロップを小さくでき昇圧効率の向上を図ることができる。
【００２４】
請求項１１に記載の発明によれば、モード切替回路が半導体装置の動作モードによって第２のモード信号を出力するときの動作においては、充電又は放電の電荷がバイパストランジスタを介して流れることから、電圧ドロップを小さくでき昇圧効率の向上を図ることができるとともに容量の小さな容量素子で実現できる。
【００２５】
請求項１２に記載の発明によれば、モード切替回路はテストモード選択回路によって、入力電圧に基づく第１及び第２のモード信号に無関係にテストモード信号に従って第１及び第２のモード信号のいずれか一方を出力するようにした。従って、チャージポンプ回路の各モードにおける入力電圧に対する変換電圧（昇圧電圧）の測定を容易に行うことができる。
【００２６】
【発明の実施の形態】
以下、本発明を半導体装置としてのＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）に具体化した一実施形態を図１に従って説明する。
【００２７】
図１は、ＳＤＲＡＭ内に設けられた電圧変換回路を説明するための回路である。電圧変換回路はチャージポンプ回路１０、駆動回路２１及びモード切替回路６０を有する。
【００２８】
チャージポンプ回路１０は、電圧変換ステージとしての第１及び第２昇圧ステージ１１，１２を有している。第１昇圧ステージ１１は、ＮＭＯＳトランジスタよりなる第１ゲートトランジスタT11を介して外部電源電圧Vccが供給される電源線に接続されている。外部電源電圧Vccは、ＳＤＲＡＭが利用されている時（通常電圧モード）とＳＤＲＡＭが利用されていいない時（低電圧モード）とでは外部装置から電源線を介して供給される電圧値が相違するようになっている。つまり、外部装置から供給される外部電源電圧Vccは通常電圧モード時のほうが低電圧モードより電圧値が高くなるようになっている。
【００２９】
第１昇圧ステージ１１と第２昇圧ステージ１２はＰＭＯＳトランジスタよりなる第２ゲートトランジスタT12を介して接続されている。又、第２昇圧ステージ１２はＰＭＯＳトランジスタよりなる第３ゲートトランジスタT13を介して各回路部に内部電源電圧Voutを供給する内部電源線に接続されている。この内部電源線には、安定化容量C0が接続され、チャージポンプ回路１０から電荷を充電する。尚、本実施形態では、外部電源電圧Vccを入力電圧とし、内部電源電圧Voutを変換電圧及び昇圧電圧としている。
【００３０】
第１昇圧ステージ１１は、第１昇圧用容量素子C11を有している。第１昇圧用容量素子C11の一端は、第１及び第２ゲートトランジスタT11，T12のソース端子に接続されている。第１昇圧用容量素子C11の他端は、駆動回路２１に接続されいる。
【００３１】
一方、第２昇圧ステージ１２は、第２昇圧用容量素子C12を有している。第２昇圧用容量素子C12の一端は、第２ゲートトランジスタT12のドレイン端子と第３ゲートトランジスタT13のソース端子とに接続されている。第２昇圧用容量素子C12の他端は、駆動回路２１に接続されている。
【００３２】
ＰＭＯＳトランジスタよりなるバイパストランジスタTBは、そのソース端子が前記第２ゲートトランジスタT12のソース端子に接続され、そのドレイン端子が前記第３ゲートトランジスタT12のドレイン端子に接続されている。そして、バイパストランジスタTBは前記した第１〜第３ゲートトランジスタT11〜T13とともに駆動回路２１によってオン・オフ制御される。
【００３３】
次に、駆動回路２１を説明する前に、同駆動回路２１によって駆動されるチャージポンプ回路１０の動作を図４及び図５に従って説明する。チャージポンプ回路１０の動作は、外部電源電圧Vccが高い通常電圧モードと、外部電源電圧Vccが低い低電圧モードとで動作が相違する。
【００３４】
［低電圧モード］
まず、低電圧モードから説明する。低電圧モードにおいては、チャージポンプ回路１０は、従来と同様に第１及び第２昇圧ステージ１１，１２を動作させるいわゆる２段昇圧ポンピング動作を行う。従って、２段昇圧ポンピング動作では、バイパストランジスタTBを常時オフ状態になっている。
【００３５】
そして、第１ゲートトランジスタT11のゲートには、図４に示すような第１制御信号S1が入力される。又、第２ゲートトランジスタT12のゲートは第２制御信号S2が入力される。第２制御信号S2は、図４に示すように、第１制御信号S1がＬレベルに立ち下がっている間の一定期間だけＬレベルとなる信号である。第３ゲートトランジスタT13のゲートには、第３制御信号S3が入力される。第３制御信号S3は、図４に示すように、第１及び第２制御信号S1，S2が共にＨレベルに立ち上がってい間の一定期間だけＬレベルとなる信号である。バイパストランジスタTBのゲートには、バイパス制御信号SBが入力される。バイパス制御信号SBは、図４に示すように、低電圧モード時（２段昇圧ポンピング動作時）には常時Ｈレベルに保持されている。
【００３６】
尚、本実施形態では、第１制御信号S1がＨレベルの電位は、第１ゲートトランジスタT11のしきいち電圧Vthを考慮して、容量素子C11のゲート側端子の電位V1が外部電源電圧Vccとなるように、外部電源電圧Vccとしきいち電圧Vthを加算した電圧又はそれ以上の電位に設定されている。これは、通常電圧モードでも同様である。
【００３７】
一方、第２、第３及びバイパス制御信号S2，S3、SBのＨレベルの電位は、それぞれ各トランジスタT12，T13，TBを確実にオフ状態にする必要から外部電源電圧Vccと同じ電位ではなく、同チャージポンプ回路１０にて昇圧して得られた内部電源電電圧Voutと同電位の電圧Vppの電位である。これは、通常電圧モードでも同様である。
【００３８】
一方、第１昇圧ステージ１１の第１昇圧用容量素子C11には、第１昇圧信号SX1が入力される。第１昇圧信号SX1は、図４に示すように、第１制御信号S1がＬレベルのときＨレベルに、反対に第１制御信号S1がＨレベルのときＬレベルとなる信号である。第２昇圧ステージ１２の第２昇圧用容量素子C12には、第２昇圧信号SX2が入力される。第２昇圧信号SX2は、図４に示すように、第１昇圧信号SX1がＬレベルのときＨレベルに、反対に第１昇圧信号SX1がＨレベルのときＬレベルとなる信号である。
【００３９】
そして、第１制御信号S1がＨレベルに立ち上がって第１ゲートトランジスタT11がオンすると、低い電圧の外部電源電圧Vccに基づいて第１昇圧用容量素子C11は充電され、その容量素子C11のゲート側端子の電位V1は外部電源電圧Vccとなる。
【００４０】
容量素子C11のゲート側端子の電位V1が外部電源電圧Vccとなると、第１制御信号S1がＬレベルに立ち下がり、第１昇圧信号SX1がＨレベル（プラスのαボルト）に立ち上がる。Ｈレベルに立ち上がった第１昇圧信号SX1に基づいて、第１昇圧用容量素子C11のゲート側端子の電位V1は外部電源電圧Vccにαボルトを加算した値（＝Vcc＋α）となる。尚、αボルトは、本実施形態では外部電源電圧Vccとしている。つまり、第１昇圧信号SX1を出力する後記するインバータ回路５４は、外部電源電圧Vccで動作されるようになって、その外部電源電圧VccがＨレベルの第１昇圧信号SX1として出力されるようになっている。
【００４１】
やがて、第２制御信号S2がＬレベルに一定期間立ち下がると、第２ゲートトランジスタT12がオンして第２昇圧用容量素子C12は充電され、その容量素子C12のゲート側端子の電位V2は前記第１昇圧用容量素子C11のゲート側端子の電位V1（＝Vcc＋α）となる。
【００４２】
そして、第２ゲートトランジスタT12がオフした後に、第２昇圧信号SX2がＨレベル（プラスのαボルト）に立ち上がると、第２昇圧用容量素子C12のゲート側端子の電位V2はαボルトを加算した値（＝V1＋α＝Vcc＋２α）となる。尚、αボルトは、前記と同様に外部電源電圧Vccとしている。つまり、第２昇圧信号SX2を出力する後記するインバータ回路５９は、外部電源電圧Vccで動作されるようになって、その外部電源電圧VccがＨレベルの第２昇圧信号SX2として出力されるようになっている。
【００４３】
やがて、第３制御信号S3がＬレベルに一定期間立ち下がると第３ゲートトランジスタT13がオンして第２昇圧用容量素子C12に充電されて得られた電圧V2（Vcc＋２α）は、内部電源電圧Voutとして各内部回路に供給される。
【００４４】
つまり、低電圧モードにおいて、チャージポンプ回路１０は外部電源電圧Vccを２αボルト昇圧した内部電源電圧Voutを生成する。そして、上記の動作を繰り返すことによって、昇圧された内部電源電圧Voutが出力され続けることになる。
【００４５】
［通常電圧モード］
次に、通常電圧モードについて説明する。通常電圧モードにおいては、このチャージポンプ回路１０は、従来と同様に第１昇圧ステージ１１のみを動作させるいわゆる１段昇圧ポンピング動作を行う。そして、従来と相違する点は、１段昇圧ポンピング動作では、第２及び第３ゲートトランジスタT12，T13を常時オフ状態にし、バイパストランジスタTBをオン・オフ制御する点である。
【００４６】
そして、第１ゲートトランジスタT11のゲートには、図５に示すように、２段昇圧ポンピングの時と同様な第１制御信号S1が入力される。又、第２及び第３ゲートトランジスタT12，T13のゲートにそれぞれ入力される第２及び第３制御信号S2，S3は、図５に示すように、常時Ｈレベルに保持されている。さらに、バイパス制御信号SBは、図５に示すように、第１制御信号S1がＬレベルに立ち下がっている間の一定期間だけＬレベルとなる信号である。
【００４７】
一方、第１昇圧ステージ１１の第１昇圧用容量素子C11に入力される第１昇圧信号SX1は、図５に示すように、２段昇圧ポンピング動作の時と同様な第１制御信号S1がＬレベルのときにＨレベル、反対に第１制御信号S1がＨレベルのときにＬレベルとなる信号である。又、第２昇圧ステージ１２の第２昇圧用容量素子C12に入力される第２昇圧信号SX2は、図５に示すように、常にＬレベル（０ボルト）に保持された信号となる。
【００４８】
そして、第１制御信号S1がＨレベルに立ち上がって第１ゲートトランジスタT11がオンすると、高い電圧の外部電源電圧Vccに基づいて第１昇圧用容量素子C11は充電され、その容量素子C11のゲート側端子の電位V1は外部電源電圧Vccとなる。
【００４９】
容量素子C11のゲート側端子の電位V1が外部電源電圧Vccとなると、第１制御信号S1がＬレベルに立ち下がり、第１昇圧信号SX1がＨレベル（プラスのαボルト）に立ち上がる。Ｈレベルに立ち上がった第１昇圧信号SX1に基づいて、第１昇圧用容量素子C11のゲート側端子の電位V1は外部電源電圧Vccにαボルトを加算した値（＝Vcc＋α）となる。
【００５０】
やがて、バイパス制御信号SBがＬレベルに一定期間立ち下がると、バイパストランジスタTBがオンして第１昇圧用容量素子C11に充電されて得られた電圧V1（Vcc＋α）は、内部電源電圧Voutとして各内部回路に供給される。
【００５１】
つまり、通常電圧モードにおいて、チャージポンプ回路１０は高い電圧の外部電源電圧Vccをαボルト昇圧した内部電源電圧Voutを生成する。そして、上記の動作を繰り返すことによって、バイパストランジスタTBを介して昇圧された内部電源電圧Voutが出力され続けることになる。
【００５２】
この時、第１昇圧ステージ１１（第１昇圧用容量素子C11）で生成した一次昇圧電圧V1は、１つのバイパストランジスタTBを介して内部電源電圧Voutとして出力される。その結果、従来のように複数のゲートトランジスタ（第２及び第３ゲートトランジスタT2，T3）を介して電荷が流れるのと相違して、その分の電圧ドロップや電流ドロップは小さくなり、昇圧効率を上げることができる。
【００５３】
次に、前記各信号S1〜S3，SB，SX1，SX2を生成してチャージポンプ回路１０を駆動制御する駆動回路２１について説明する。
図１において、駆動回路２１は発振回路２２を備えている。発振回路２２は、予め定めた周期の矩形波の発振パルス信号SG1を出力する。発振回路２２は、図示しない電圧検出回路がその時々の内部電源電圧Voutの値を検出し、同内部電源電圧Voutが各モードにおける予め定められた基準電圧値を超えたことを検出した時、発振パルス信号SG1の発振を停止するようになっている。
【００５４】
第１ナンド回路２３は、２入力端子のナンド回路であって、一方の入力端子には５個のインバータ回路２４〜２８を介して発振パルス信号SG1を入力し、他方の入力端子にはインバータ回路２４を介して発振パルス信号SG1を入力する。従って、第１ナンド回路２３の出力は、発振パルス信号SG1がＬレベルからＨレベルに立ち上がると、直ちにＬレベルからＨレベルに立ち上がる。又、第１ナンド回路２３の出力は、発振パルス信号SG1がＨレベルからＬレベルに立ち下がるとインバータ回路２５〜２８で決まる遅延時間後にＨレベルからＬレベルに立ち下がる。そして、第１ナンド回路２３の出力はインバータ回路２９にて反転され、その反転した信号は前記第１制御信号S1として第１ゲートトランジスタT11のゲート端子に出力される。従って、第１制御信号S1は、発振パルス信号SG1とほぼ同期した信号となる。
【００５５】
尚、インバータ回路２９と第１ゲートトランジスタT11のゲート端子との間には、昇圧用のコンデンサCaが設けられている。つまり、インバータ回路２９が外部電源電圧Vccで動作するインバータ回路であって、同インバータ回路２９の出力がＨレベルになった時、第１制御信号S1のＨレベルの電位が外部電圧Vccと第１ゲートトランジスタT11のしきい値電圧Vthを加算した値以上になるように、昇圧用のコンデンサCaにて昇圧している。
【００５６】
第２ナンド回路３０は、２入力端子のナンド回路であって、一方の入力端子には６個のインバータ回路３１〜３６を介して発振パルス信号SG1を入力し、他方の入力端子にはインバータ回路３１，３２を介して発振パルス信号SG1を入力する。従って、第２ナンド回路３０の出力信号SG2は、発振パルス信号SG1がＬレベルからＨレベルに立ち上がるとインバータ回路２５〜２８で決まる遅延時間後にＨレベルからＬレベルに立ち下がる。又、第２ナンド回路３０の出力信号SG2は、発振パルス信号SG1がＨレベルからＬレベルに立ち下がると直ちにＬレベルからＨレベルに立ち上がる。
【００５７】
第１ノア回路３７は２入力端子のノア回路であって、一方の入力端子には前記第２ナンド回路３０の出力信号SG2を入力し、他方の入力端子には３個のインバータ回路３８〜４０を介してモード切替回路６０からのモード設定信号SGMを入力する。そして、２段昇圧ポンピング動作（低電圧モード）の時には、第１ノア回路３７の他方の入力端子にはＬレベルの信号が入力され、前記出力信号SG2に基づく出力信号、即ち出力信号SG2が反転した信号がインバータ回路４２に出力される。一方、１段昇圧ポンピング動作（通常電圧モード）の時には、第１ノア回路３７の他方の入力端子にはＨレベルの信号が入力され、前記出力信号SG2に関係なく常にＬレベルの出力信号がインバータ回路４１に出力される。
【００５８】
インバータ回路４１の出力端子はレベルシフタ７０を介して前記第２ゲートトランジスタT12のゲートに接続され、インバータ回路４１の出力信号は、レベルシフタ７０にてそのＨレベルの電位がレベル変換されて同出力信号と同相の第２制御信号S2として第２ゲートトランジスタT12のゲートに出力される。レベルシフタ７０は、インバータ回路４１の出力信号がＨレベルのときに、同相の第２制御信号S2のＨレベルの電位を、内部電源電圧Voutと同じ電位の電圧Vppの電位にする回路である。
【００５９】
従って、２段昇圧ポンピング動作の時には、第２ナンド回路３０の出力信号SG2と同相の第２制御信号S2が第２ゲートトランジスタT12のゲートに出力される。つまり、第１制御信号S1がＬレベルに立ち下がった後に一定時間遅れて第２制御信号S2はＬレベルに立ち下がる。そして、第１制御信号S1がＨレベルに立ち上がる一定時間前に第２制御信号S2はＨレベルに立ち上がる。一方、１段昇圧ポンピング動作の時には、第２制御信号S2が常にＨレベルとなり、第２ゲートトランジスタT12はオフ状態となる。
【００６０】
第２ノア回路４２は２入力端子のノア回路であって、一方の入力端子には前記第２ナンド回路３０の出力信号SG2を入力し、他方の入力端子には４個のインバータ回路３８〜４０，４３を介してモード切替回路６０からのモード設定信号SGMを入力する。そして、１段昇圧ポンピング動作（通常電圧モード）の時には、第２ノア回路４２の他方の入力端子にはＬレベルの信号が入力され、前記出力信号SG2に基づく出力信号、即ち出力信号SG2が反転した信号がインバータ回路４４に出力される。一方、２段昇圧ポンピング動作（低電圧モード）の時には、第２ノア回路４２の他方の入力端子にはＨレベルの信号が入力され、前記出力信号SG2に関係なく常にＬレベルの出力信号がインバータ回路４４に出力される。
【００６１】
インバータ回路４４の出力端子はレベルシフタ７１を介して前記バイパストランジスタTBのゲートに接続され、インバータ回路４４の出力信号は、レベルシフタ７１にてそのＨレベルの電位がレベル変換されて同出力信号と同相のバイパス制御信号SBとしてバイパストランジスタTBのゲートに出力される。レベルシフタ７１は、インバータ回路４４の出力信号がＨレベルのときに、同相のバイパス制御信号SBのＨレベルの電位を、内部電源電圧Voutと同じ電位の電圧Vppの電位にする回路である。
【００６２】
従って、１段昇圧ポンピング動作の時には、第２ナンド回路３０の出力信号SG2と同相のバイパス制御信号SBがバイパストランジスタTBのゲートに出力される。つまり、第１制御信号S1がＬレベルに立ち下がった後に一定時間遅れてバイパス制御信号SBはＬレベルに立ち下がる。そして、第１制御信号S1がＨレベルに立ち上がる一定時間前にバイパス制御信号SBはＨレベルに立ち上がる。一方、２段昇圧ポンピング動作の時には、バイパス制御信号SBが常にＨレベルとなり、バイパストランジスタTBはオフ状態となる。
【００６３】
第３ナンド回路４５は２入力端子のナンド回路であって、一方の入力端子には７個のインバータ回路３１〜３６，４６を介して発振パルス信号SG1を入力し、他方の入力端子には３個のインバータ回路３１〜３３を介して発振パルス信号SG1を入力する。従って、第２ナンド回路３０の出力は、発振パルス信号SG1がＬレベルからＨレベルに立ち上がると直ちにＬレベルからＨレベルに立ち上がる。又、第２ナンド回路３０の出力は、発振パルス信号SG1がＨレベルからＬレベルに立ち下がるとインバータ回路３４〜３６，４６で決まる遅延時間後にＨレベルからＬレベルに立ち下がる。
【００６４】
第４ナンド回路４７は２入力端子のナンド回路であって、一方の入力端子には前記第３ナンド回路３０の出力信号SG3を入力し、他方の入力端子には４個のインバータ回路３８〜４０，４３を介してモード切替回路６０からのモード設定信号SGMを入力する。
【００６５】
そして、２段昇圧ポンピング動作（低電圧モード）の時には、第４ナンド回路４７の他方の入力端子にはＨレベルの信号が入力され、前記出力信号SG3に基づく出力信号、即ち出力信号SG3が反転した信号がレベルシフタ７２を介して第３制御信号S3として第３ゲートトランジスタT13のゲートに出力される。一方、１段昇圧ポンピング動作（通常電圧モード）の時には、第４ナンド回路４７の他方の入力端子にはＬレベルの信号が入力され、前記出力信号SG3に関係なく常にＨレベルの出力信号がレベルシフタ７２を介して第３制御信号S3として第３ゲートトランジスタT13のゲートに出力される。
【００６６】
レベルシフタ７２は、ナンド回路４７の出力信号がＨレベルのときに、同相の第３制御信号S3のＨレベルの電位を、内部電源電圧Voutと同じ電位の電圧Vppの電位にする回路である。
【００６７】
従って、２段昇圧ポンピング動作の時には、第２制御信号S2より遅れて立ち上がる第１制御信号S1がＨレベルに立ち上がった後の一定期間後に第３制御信号S3はＬレベルに立ち下がり、第２制御信号S2より早く立ち下がる第１制御信号S1がＬレベルに立ち下がる一定時間前に第３制御信号S3はＨレベルに立ち上がる。一方、１段昇圧ポンピング動作の時には、第３制御信号S3が常にＨレベルとなり、第３ゲートトランジスタT13はオフ状態となる。
【００６８】
前記発振パルス信号SG1は、６個のインバータ回路２４，５０〜５４を介して第１昇圧ステージ１１の第１昇圧用容量素子C11に供給される。そして、第１昇圧用容量素子C11はその最終段のインバータ回路５４の出力信号を第１昇圧信号SX1として入力する。従って、インバータ回路５４からの第１昇圧信号SX1は発振パルス信号SG1と同相の信号となる。その結果、第１昇圧信号SX1は、第１制御信号S1がＬレベルからＨレベルに立ち上がるとＨレベルからＬレベルに立ち下がるとともに、第１制御信号S1がＨレベルからＬレベルに立ち下がるとＬレベルからＨレベルに立ち上がる。
【００６９】
第５ナンド回路５５は２入力端子のナンド回路であって、一方の入力端子にはインバータ回路２４，５０，５６を介して発振パルス信号SG1を入力し、他方の入力端子にはモード切替回路６０からのモード設定信号SGMを入力する。そして、本実施形態では、モード設定信号SGMは、２段昇圧ポンピング動作（低電圧モード）の時にはＨレベルとなり、１段昇圧ポンピング動作（通常電圧モード）の時にはＬレベルとなっている。
【００７０】
従って、２段昇圧ポンピング動作の時には、第５ナンド回路５５は、発振パルス信号SG1と同相の出力信号を出力する。一方、１段昇圧ポンピング動作の時には、第５ナンド回路５５は、常にＨレベルの出力信号を出力する。
【００７１】
第５ナンド回路５５の出力信号は、３個のインバータ回路５７〜５９を介して第２昇圧ステージ１２の第２昇圧用容量素子C12に供給される。そして、第２昇圧用容量素子C12はその最終段のインバータ回路５９の出力信号を第２昇圧信号SX2として入力する。
【００７２】
従って、インバータ回路５９からの第２昇圧信号SX2は、２段昇圧ポンピング動作の時には、発振パルス信号SG1と逆相、即ち、前記第１制御信号S1と同相の信号となる。つまり、第２昇圧信号SX2は、第１昇圧信号SX1がＬレベルからＨレベルに立ち上がるとＨレベルからＬレベルに立ち下がるとともに、第１昇圧信号SX1がＨレベルからＬレベルに立ち下がるとＬレベルからＨレベルに立ち上がる。一方、１段昇圧ポンピング動作の時には、インバータ回路５９からの第２昇圧信号SX2は、常にＬレベルとなる。
【００７３】
次に、前記したレベルシフタ７０、７１、７３を図３に従って説明する。尚、レベルシフタ７０、７１、７３は共に同一の回路構成であるので、レベルシフタ７０について説明する。
【００７４】
図３において、レベルシフタ７０は、２個のＰＭＯＳトランジスタT21，T22、２個のＮＭＯＳトランジスタT23，T24及び３個のインバータ回路７５〜７７を有している。
【００７５】
ＰＭＯＳトランジスタT21は、ソース端子が電圧Vppが供給される電源線に接続されている。ＰＭＯＳトランジスタT21のドレイン端子がＮＭＯＳトランジスタT23のドレイン端子に接続されているいるとともに、第２ゲートトランジスタT12のゲート端子に接続されて第２制御信号S2を出力する。ＮＭＯＳトランジスタT23のソース端子は接地されている。ＰＭＯＳトランジスタT22は、ソース端子が電圧Vppが供給される電源線に接続され、ドレイン端子がＮＭＯＳトランジスタT24のドレイン端子に接続されている。ＮＭＯＳトランジスタT24のソース端子が接地されている。
【００７６】
そして、ＰＭＯＳトランジスタT21のゲート端子はＰＭＯＳトランジスタT22のドレイン端子に接続され、ＰＭＯＳトランジスタT22のゲート端子はＰＭＯＳトランジスタT21のドレイン端子に接続されている。又、ＮＭＯＳトランジスタT23のゲート端子にはインバータ回路７５を介して前記インバータ回路４１の出力信号が入力されるとともに、ＮＭＯＳトランジスタT24のゲート端子にはインバータ回路７６，７７を介して前記インバータ回路４１の出力信号が入力される。
【００７７】
電圧Vppは、前記内部電源電圧Voutと同電位であって、前記チャージポンプ回路１０が生成した内部電源電圧Voutに基づいて生成された電圧である。
そして、外部電源電圧Vccで動作される前記インバータ回路４１から外部電源電圧Vccと同じ電位のＨレベルの出力信号が出力されると、ＮＭＯＳトランジスタT23がオフし，ＮＭＯＳトランジスタT24がオンされる。ＮＭＯＳトランジスタT23がオフし，ＮＭＯＳトランジスタT24がオンされるることにより、ＰＭＯＳトランジスタT21がオンし、ＰＭＯＳトランジスタT22がオフされる。
【００７８】
従って、ＰＭＯＳトランジスタT21がオンしＮＭＯＳトランジスタT23がオフすることにより、ＰＭＯＳトランジスタT21のドレイン端子の電位は、電圧Vppの電位となる。つまり、第２制御信号S2のＨレベルの電位は、電圧Vppの電位となる。
【００７９】
因みに、前記インバータ回路４１からＬレベルの出力信号が出力されると、ＮＭＯＳトランジスタT23がオンし，ＮＭＯＳトランジスタT24がオフされる。ＮＭＯＳトランジスタT23がオンし，ＮＭＯＳトランジスタT24がオフされるることにより、ＰＭＯＳトランジスタT21がオフし、ＰＭＯＳトランジスタT22がオンされる。従って、ＮＭＯＳトランジスタT23がオンしＰＭＯＳトランジスタT21がオフすることにより、ＰＭＯＳトランジスタT21のドレイン端子の電位はほぼ０電位なる。
【００８０】
次に、モード切替回路６０について図２に従って説明する。
図２において、モード切替回路６０は、イクスクルーシブオア（排他的論理和回路）６１、第１及び第２トランスファーゲート６２，６３及び５個のインバータ回路６４〜６８を備えている。テストモード選択回路としてのエックスオア６１は、第１テストモード信号TES1と、第２テストモード信号TES2を図示しない内部回路から入力する。第１及び第２テストモード信号TES1，TES2は、外部装置から各種のテストモード信号のうちチャージポンプ回路１０をテストをするテストモード信号がＳＤＲＡＭに入力された時、ＳＤＲＡＭ内に設けた内部回路がそのテストモード信号を判定した時に同内部回路から出力される。
【００８１】
そして、本実施形態では、外部電源電圧Vccに関係なく（即ち、通常電圧モード及び低電圧モードに関係なく）、チャージポンプ回路１０を１段昇圧ポンピング動作させる場合（以下、固定１段昇圧ポンピング動作という）には、第１テストモード信号TES1はＨレベル、第２テストモード信号TES2はＬレベルとなる。又、外部電源電圧Vccに関係なく（即ち、通常電圧モード及び低電圧モードに関係なく）、チャージポンプ回路１０を２段昇圧ポンピング動作させる場合（以下、固定２段昇圧ポンピング動作という）には、第１テストモード信号TES1はＬレベル、第２テストモード信号TES2はＨレベルとなる。
【００８２】
さらに、外部電源電圧Vccに基づく通常電圧モード又は低電圧モードで動作をさせる場合、第１及び第２テストモード信号TES1，TES2は、共に同じレベル（Ｈ又はＬレベル）となる信号となる。
【００８３】
従って、第１及び第２テストモード信号TES1，TES2が固定１段昇圧ポンピング動作及び固定２段昇圧ポンピング動作の場合、エックスオア回路６１の出力信号SGXはＨレベルとなる。又、外部電源電圧Vccに基づく通常電圧モード又は低電圧モードで動作をさせる場合、エックスオア回路６１の出力信号SGXはＬレベルとなる。
【００８４】
第１トランスファーゲート６２は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタよりなり、そのＰＭＯＳトランジスタのゲートはインバータ回路６４，６５を介して出力信号SGXを入力し、ＮＭＯＳトランジスタのゲートはインバータ回路６４を介して出力信号SGXを入力する。
【００８５】
そして、出力信号SGXがＬレベルの時、第１トランスファーゲート６２はオンして入力端子から入力されるモード切替信号STTGをインバータ回路６６〜６８を介してモード設定信号SGMとして出力する。このモード切替信号STTGは図示しない内部回路によって生成される。その内部回路は、外部電源の電圧レベルを検知し外部電源電圧Vccが高い電圧の時には（通常電圧モードで１段昇圧ポンピングで動作させる場合には）Ｈレベルのモード切替信号STTGを、外部電源電圧Vccが低い電圧の時には（低電圧モードで２段昇圧ポンピングで動作させる場合には）Ｌレベルのモード切替信号STTGを生成し出力するようになっている。
【００８６】
従って、モード設定信号SGMは、モード切替信号STTGがＬレベルの時にＨレベル、モード切替信号STTGがＨレベルの時にＬレベルとなる。
又、第１トランスファーゲート６２は、出力信号SGXがＨレベルの時、オフしてモード切替信号STTGをモード設定信号SGMとして出力させないようになっている。
【００８７】
第２トランスファーゲート６３は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタよりなり、そのＰＭＯＳトランジスタのゲートはインバータ回路６４を介して出力信号SGXを入力し、ＮＭＯＳトランジスタのゲートはインバータ回路６４，６５を介して出力信号SGXを入力する。
【００８８】
そして、出力信号SGXがＨレベルの時、第２トランスファーゲート６３はオンして入力端子から入力される前記第１テストモード信号TES1をインバータ回路６６〜６８を介してモード設定信号SGMとして出力する。
【００８９】
従って、モード設定信号SGMは、第１テストモード信号TES1がＨレベルの時にＬレベル、第１テストモード信号TES1がＬレベルの時にＨレベルとなる。つまり、第１テストモード信号TES1がＨレベルであって、モード設定信号SGMがＬレベルの時には、チャージポンプ回路１０は固定１段昇圧ポンピングの動作を行う。そして、第１テストモード信号TES1がＬレベルであって、モード設定信号SGMがＨレベルの時には、チャージポンプ回路１０は固定２段昇圧ポンピングの動作を行う。
【００９０】
又、第２トランスファーゲート６３は、出力信号SGXがＬレベルの時、オフして第１テストモード信号TES1をモード設定信号SGMとして出力させないようになっている。
【００９１】
従って、モード切替回路６０は、テスト以外の時には、モード切替信号STTGに基づいてモード設定信号SGMのレベルを設定する。そして、テストの時には、モード切替信号STTGを無効にして第１テストモード信号TES1に基づいてモード設定信号SGMのレベルを設定する。
【００９２】
次に、上記のように構成した電圧変換回路の作用について説明する。
[低電圧モード]
低電圧モードにおいては、モード切替回路６０に入力される第１及び第２テストモード信号TES1，TES2は共に同じレベル（Ｈレベル又はＬレベル）となるとともに、モード切替信号STTGはＬレベルとなる。モード切替回路６０はＨレベルのモード設定信号SGXを出力する。そして、第４、第５ナンド回路４７，５５にＨレベルの信号が入力され、ノア回路３７にＬレベルの信号が入力される。又、ノア回路４２にＨレベルの信号が入力される。
【００９３】
従って、駆動回路２１は、第１〜第３制御信号S1〜S3及び第１、第２昇圧信号SX1〜SX3を発振パルス信号SG1に基づいてタイミングで生成される。一方、駆動回路２１は、第４制御信号S4を生成しない。そして、第１〜第３制御信号S1〜S3及び第１、第２昇圧信号SX1〜SX3は図４に示すタイミングで第１〜第３ゲートトランジスタT11〜T13及び第１、第２昇圧ステージ１１，１２に入力される。この時、バイパストランジスタTBはオフ状態に保持される。
【００９４】
従って、チャージポンプ回路１０は、第１〜第３制御信号S1〜S3及び第１、第２昇圧信号SX1，SX2に基づいて２段昇圧ポンピング動作を行なう。つまり、チャージポンプ回路１０は、低い電源電圧Vccを２段昇圧ポンピング動作で昇圧し内部電源電圧Voutを生成し内部回路に出力する。
【００９５】
[通常電圧モード]
通常電圧モードにおいては、モード切替回路６０に入力される第１及び第２テストモード信号TES1，TES2は共に同じレベル（Ｈレベル又はＬレベル）となるとともに、モード切替信号STTGはＨレベルとなる。モード切替回路６０はＬレベルのモード設定信号SGXを出力する。そして、第４、第５ナンド回路４７，５５にＬレベルの信号が入力され、ノア回路３７にＨレベルの信号が入力される。又、ノア回路４２にＬレベルの信号が入力される。
【００９６】
従って、駆動回路２１は、第１制御信号S1、バイパス制御信号SB及び第１昇圧信号SX1を発振パルス信号SG1に基づいて生成する。一方、駆動回路２１は、第２、３制御信号S2，S3及び第２昇圧信号SX2を生成しない。そして、第１制御信号S1，バイパス制御信号SB及び第１昇圧信号SX1は、図５に示すタイミングで第１トランジスタT11、バイパストランジスタTB及び第１昇圧ステージ１１に入力される。この時、第２、第３ゲートトランジスタT12，T13はオフ状態に保持されるとともに、第２昇圧ステージ１２はポンピング動作が停止される。
【００９７】
従って、チャージポンプ回路１０は、第１制御信号S1、バイパス制御信号SB及び第１昇圧信号SX1に基づいて１段昇圧ポンピング動作を行なう。つまり、チャージポンプ回路１０は、高い電源電圧Vccを１段昇圧ポンピング動作で昇圧し内部電源電圧Voutを生成し内部回路に出力する。
【００９８】
[テストモード：２段ポンピング動作テストモード]
２段ポンピング動作テストモードにおいて、モード切替回路６０に入力される第１テストモード信号TES1はＬレベルとなるとともに、第２テストモード信号TES2はＨレベルとなる。モード切替回路６０はＨレベルのモード設定信号SGXを出力する。尚、モード切替信号STTGはＬレベル又はＨレベルのいずれのレベルであっもモード切替回路６０はＨレベルのモード設定信号SGXを出力する。
【００９９】
従って、モード切替信号STTGのレベルに関係なく、第４、第５ナンド回路４７，５５にＨレベルの信号が入力され、ノア回路３７にＬレベルの信号が入力される。又、ノア回路４２にＨレベルの信号が入力される。その結果、駆動回路２１は、低電圧モードと同様に、第１〜第３制御信号S1〜S3及び第１、第２昇圧信号SX1，SX2を図４に示すタイミングで第１〜第３ゲートトランジスタT11〜T13及び第１、第２昇圧ステージ１１，１２に入力する。又、バイパストランジスタTBはオフ状態に保持される。従って、チャージポンプ回路１０は、第１〜第３制御信号S1〜S3及び第１、第２昇圧信号SX1，SXBに基づいて２段昇圧ポンピング動作を行なう。
【０１００】
そして、外部電源電圧Vccを０ボルトから高電圧に変更させて、図６に示すように、２段昇圧ポンピング動作における、その時々の外部電源電圧Vccに対する内部電源電圧Voutを測定する。つまり、２段昇圧ポンピング動作における、外部電源電圧Vccに対する内部電源電圧Voutの特性を示す特性曲線PL2を求めることができる。
【０１０１】
[テストモード：１段ポンピング動作テストモード]
１段ポンピング動作テストモードにおいて、モード切替回路６０に入力される第１テストモード信号TES1はHレベルとなるとともに、第２テストモード信号TES2はLレベルとなる。モード切替回路６０はＬレベルのモード設定信号SGXを出力する。尚、モード切替信号STTGはＬレベル又はＨレベルのいずれのレベルであっもモード切替回路６０はＬレベルのモード設定信号SGXを出力する。
【０１０２】
従って、モード切替信号STTGのレベルに関係なく、駆動回路２１は、通常電圧モードと同様に、第１制御信号S1、バイパス制御信号SB及び第１昇圧信号SX1を図５に示すタイミングで第１ゲートトランジスタT11、バイパストランジスタTB及び第１昇圧ステージ１１に入力する。又、第２、第３ゲートトランジスタT12，T13はオフ状態に保持されるととともに第２昇圧ステージ１２はその動作を停止する。
【０１０３】
従って、チャージポンプ回路１０は、第１制御信号S1、バイパス制御信号SB及び第１昇圧信号SX1に基づいて１段昇圧ポンピング動作を行なう。
そして、外部電源電圧Vccを０ボルトから高電圧に変更させて、図６に示すように、１段昇圧ポンピング動作における、その時々の外部電源電圧Vccに対する内部電源電圧Voutを測定する。つまり、１段昇圧ポンピング動作における、外部電源電圧Vccに対する内部電源電圧Voutの特性を示す特性曲線PL1を求めることができる。
【０１０４】
次に、上記のよう構成した電圧変換回路の特徴を以下に記載する。
（１）本実施形態によれば、１段昇圧ポンピング動作を行う時、第２及び第３ゲートトランジスタT12，T13をオフ状態にして、第１昇圧ステージ１１を昇圧動作させるとともに、第１ゲートトランジスタT11及びバイパストランジスタTBをオン・オフ制御するようにした。そして、第１昇圧ステージ１１の第１昇圧用容量素子C11に充電され昇圧された電圧V1をバイパストランジスタTBを介して出力するようにした。つまり、第１昇圧用容量素子C11の充電された電荷は、バイパストランジスタTBを介して内部電源線に流れる。
【０１０５】
従って、従来のように直列に接続された第２及び第３ゲートトランジスタT2，T3を介して第１昇圧用容量素子C11から放電された電荷を放電するのに比べてチャージ量を増大するとともに、第２昇圧用容量素子C12に対する電荷の充電もないので昇圧効率の向上が図れる。
【０１０６】
（２）本実施形態では、外部電源電圧Vccが低い時、２段昇圧ポンピング動作を行い、外部電源電圧Vccが高い時、１段昇圧ポンピング動作を行うようにした。
【０１０７】
従って、一般に外部電源電圧Vccが低いほど昇圧効率が低いチャージポンプ回路１０は、外部電源電圧Vccが低い時に２段昇圧ポンピング動作が行われることから、各昇圧用容量素子C11，C12の容量を大きくすることなくその低い外部電源電圧Vccに対する目的の昇圧電圧（内部電源電圧Vout）を容易に生成することができる。
【０１０８】
しかも、各昇圧用容量素子C11，C12の容量を大きくする必要がないことから、容量素子C11，C12が占めるチップ面積の割合を抑えることができ半導体装置（ＳＤＲＡＭ）のチップサイズを小型化することができる。
【０１０９】
（３）本実施形態では、低電圧モード及び通常電圧モードの他に、モード切替回路６０はテストモード信号TES1，TES2に基づいてテストモードとなる。そして、外部電源電圧Vccの値に関係なく、チャージポンプ回路１０に対して常時２段昇圧ポンピング動作（固定２段昇圧ポンピング動作）及び常時１段昇圧ポンピング動作（固定１段昇圧ポンピング動作）を行うことができるようにした。
【０１１０】
従って、チャージポンプ回路１０の回路設計を行う際に必要な、１段及び２段昇圧ポンピング動作毎のチャージポンプ回路１０の入力電圧（外部電源電圧Vcc）に対する昇圧電圧（内部電源電圧Vout）の測定を容易に行うことができる。
【０１１１】
しかも、モード切替回路６０にエックスオア（排他的論理和回路）６１、第１及び第２トランスファーゲート６２，６３及びインバータ回路６４，６５を加えるだけの簡単な回路構成なので回路規模の増大を抑制することができる。
【０１１２】
発明の実施の形態は上記実施形態に限定されるものではなく以下のように実施してもよい。
○前記実施形態では、第１及び第２昇圧ステージ１１，１２を設け２段昇圧ポンピング動作と１段昇圧ポンピング動作を可能にしたチャージポンプ回路１０であったが、図７に示すように、第３昇圧用容量素子C13を備えた第３昇圧ステージ７１及びＰＭＯＳトランジスタよりなる第４ゲートトランジスタT14を設けた３段昇圧ポンピング動作が可能なチャージポンプ回路１０に応用してもよい。この場合、ＰＭＯＳトランジスタよりなる２個のバイパスゲートトランジスタTB1，TB2を設けて、３段昇圧ポンピング動作、２段昇圧ポンピング動作及び１段昇圧ポンピング動作の３種類の昇圧ポンピング動作を可能にしてもよい。
【０１１３】
又、２個のバイパスゲートトランジスタTB11，TB12のいずれか一方を省略したチャージポンプ回路１０に具体化してもよい。
勿論、昇圧ステージを4個以上設け、４段以上の昇圧ポンピング動作が可能なチャージポンプ回路に具体化してもよい。、
○図８に示すように、上記実施形態のチャージポンプ回路１０を２個並列に接続し、交互に内部電源電圧Voutを出力するようにしたチャージポンプ回路８０に具体化してもよい。この場合、各チャージポンプ回路１０に対して設けられる駆動回路２１及びモード切替回路６０もそれぞれ設ける。尚、駆動回路２１の発振回路２及びモード切替回路６０は共用してもよい。そして、２個のチャージポンプ回路１０が交互に内部電源電圧Voutを出力することによって、リップルの小さな内部電源Voutが生成される。
【０１１４】
勿論、３個以上の昇圧ステージを備えたチャージポンプ回路に応用してもよい。
○前記実施形態では、バイパストランジスタTBを第１ステージ１２の第１昇圧用容量素子C11と内部電源電圧Voutの電源線との間に接続した。これを、図９に示すように、バイパストランジスタTBを第２ステージ１２の第２昇圧用容量素子C12と外部電源電圧Vccの電源線との間に接続して実施してもよい。
【０１１５】
この場合、１段昇圧ポンピング動作を行なうとき、第１及び第２ゲートトランジスタT11，T12をオフ状態にするとともに、第１昇圧用容量素子C11の昇圧動作を停止させる。そして、バイパス制御信号SB、第３制御信号S3及び第２昇圧信号SX2を出力して、第３ゲートトランジスタT13、バイパストランジスタTB及び第２昇圧用容量素子T13を動作制御することになる。この場合にも電圧ドロップを小さくでき昇圧効率の向上を図ることができる。
○前記実施形態では、外部電源電圧Vccに基づいて通常電圧モードと低電圧モードとに切り替わり、１段昇圧ポンピング動作と２段昇圧ポンピング動作のいずれかの動作を行うようにした。これを例えば、外部電源電圧Vccが一定の状態で、内部電源電圧Voutを低くしたい動作モード信号で１段昇圧ポンピング動作に、内部電源電圧Voutを高くしたい動作モード信号で２段昇圧ポンピング動作に切り替わるようにしたチャージポンプ回路及び電圧変換回路に応用してもよい。
【０１１６】
○前記実施形態では、電圧変換ステージが昇圧ステージであって、外部電源電圧Vccより高い内部電源電圧Voutを生成するものであったが、例えば基板電圧を基準に入力電圧を降圧してその基板電圧よりさらに低い電圧（マイナス電圧）を生成する電圧変換ステージを備えたチャージポンプ回路及び電圧変換回路に応用してもよい。
【０１１７】
○上記実施形態では、半導体記憶装置としてのＳＤＲＡＭ内に電圧変換回路を設けたが、それ以外の半導体装置内に設けて実施してもよい。勿論、電圧変換回路のみの半導体装置として実施してもよい。
【０１１８】
○上記実施形態では、半導体装置としてのＳＤＲＡＭ内に電圧変換回路を設けたが、チャージポンプ回路１０のみを半導体装置内に設け、それ以外を他の半導体装置に設けて実施してもよい。勿論、チャージポンプ回路１０と駆動回路２１を半導体装置内に設け、モード切替回路６０を他の半導体装置に設けて実施してもよい。
【０１１９】
○前記モード切替回路６０を低電圧モードと通常電圧モードの２つのモードができテストモードができないようにした回路にして実施してもよい。例えば、図２において、エックスオア（排他的論理和回路）６１、第１及び第２トランスファーゲート６２，６３及びインバータ回路６４，６５を省略したモード切替回路６０となる。
【０１２０】
【発明の効果】
請求項１〜１２に記載の発明によれば、充電又は放電の電荷をバイパストランジスタを介して流して電圧ドロップを小さくするようにしたので、昇圧効率の向上を図ることができる。
【０１２１】
又、請求項３及び１０に記載の発明によれば、昇圧ステージに備えた容量素子の容量を小さくできる。
さらに、請求項１２の発明によれば、チャージポンプ回路の各モードにおける入力電圧に対する昇圧電圧の測定を容易に行うことができる。
【図面の簡単な説明】
【図１】チャージポンプ回路を説明するための回路図
【図２】モード切替回路を説明するための回路図
【図３】レベルシフタを説明するための回路図
【図４】２段昇圧ポンピング動作時の動作波形図
【図５】１段昇圧ポンピング動作時の動作波形図
【図６】２段及び１段昇圧ポンピング動作の特性を示す特性図
【図７】チャージポンプ回路の別例を示す回路図
【図８】チャージポンプ回路の別例を示す回路図
【図９】チャージポンプ回路の別例を示す回路図
【図１０】従来のチャージポンプ回路を説明するための回路図
【符号の説明】
１０ チャージポンプ回路
１１，１２ 第１及び第２昇圧ステージ
２１ 駆動回路
２２ 発振回路
６０ モード切替回路
６１ エックスオア（排他的論理和回路）
６２，６３ 第１及び第２トランスファーゲート
T11〜T13 第１〜第３ゲートトランジスタ
TB バイパストランジスタ
Vcc 外部電源電圧
Vout 内部電源電圧
C11，C12 第１及び第２昇圧用容量素子
S1〜S3 第１〜第３制御信号
SB バイパス制御信号
SX1，SX2 第１及び第２昇圧信号
TES1，TES2 第１及び第２テストモード信号
STTG モード切替信号
【発明の属する技術分野】
本発明は、チャージポンプ回路、チャージポンプ回路の駆動方法及び電圧変換回路に係り、詳しくはその時々で電圧値が変動する入力電圧を昇圧するのに好適なチャージポンプ回路の駆動方法及び電圧変換回路に関するものである。
【０００２】
【従来の技術】
従来、半導体記憶装置、例えば例えばＤＲＡＭ等の半導体記憶装置においては、同半導体記憶装置が一時的に利用されていない場合、通常時（通常電圧モード）より低い電圧の外部電源電圧が外部から供給されるようになっている。これにより、通常電圧モードから低電圧モードに変わる。つまり、低電圧モードでは、記憶情報の保持のみを目的としてリフレッシュ動作だけが可能な低い電圧の外部電源電圧が外部から供給され消費電力の低減を図っている。
【０００３】
ところで、半導体記憶装置においては、外部から供給される外部電源電圧を昇圧して各内部回路に供給するための電圧変換回路が設けられている。電圧変換回路は、例えば、通常電圧モード時に供給される３．３ボルトの外部電源電圧を４．５〜４．８ボルトに昇圧し、低電圧モード時に供給される２．０ボルトの外部電源電圧を３．５〜３．８ボルトに昇圧する。
【０００４】
電圧変換回路は、一般によく知られたチャージポンプ回路が広く採用されている。図１０は、そのチャージポンプ回路の一例を示す。
チャージポンプ回路は、第１及び第２昇圧ステージ１，２を有している。第１昇圧ステージ１は、ＮＭＯＳトランジスタよりなる第１ゲートトランジスタT1を介して外部電源電圧Vccが供給される電源線に接続されている。第１昇圧ステージ１と第２昇圧ステージ２の間にはＰＭＯＳトランジスタよりなる第２ゲートトランジスタT2を介して接続されている。又、第２昇圧ステージ２はＰＭＯＳトランジスタよりなる第３ゲートトランジスタT3を介して各回路部に内部電源電圧Voutを供給する内部電源線に接続されている。
【０００５】
第１昇圧ステージ１は、第１昇圧用容量素子C1を有している。第１昇圧用容量素子C1の一端は、第１及び第２ゲートトランジスタT1，T2のソース端子に接続されている。第１昇圧用容量素子C1の他端は、ＣＭＯＳトランジスタよりなる第１インバータ回路３が接続されている。一方、第２昇圧ステージ２は、第２昇圧用容量素子C2を有している。第２昇圧用容量素子C2の一端は、第２ゲートトランジスタT2のドレイン端子と第３ゲートトランジスタT3のソース端子とに接続されている。第２昇圧用容量素子C2の他端は、ＣＭＯＳトランジスタよりなる第２インバータ回路４が接続されている。
【０００６】
そして、第１インバータ回路３の出力をＬレベル（０ボルト）するとともに第２ゲートトランジスタT2をオフした状態で、第１ゲートトランジスタT1をオンさせると、第１昇圧用容量素子C1は充電され、その容量素子C1のゲート側端子の電位は外部電源電圧Vccとなる。
【０００７】
次に、第１ゲートトランジスタT1をオフさせた状態で第１インバータ回路３の出力をＨレベル（プラスのαボルト）すると、第１昇圧用容量素子C1のゲート側端子の電位は外部電源電圧Vccにαボルトを加算した値、即ち一次昇圧電圧V1（＝Vcc＋α）となる。尚、αボルトはここでは外部電源電圧Vccとしている。つまり、第１インバータ回路３は、外部電源電圧Vccで動作されるようになって、その外部電源電圧VccがＨレベルの出力信号となっている。
【０００８】
次に、第２インバータ回路４の出力をＬレベルにするとともに第３ゲートトランジスタT3をオフさせた状態で第２ゲートトランジスタT2をオンさせると、
第２昇圧用容量素子C2は充電され、その容量素子C2のゲート側端子の電位は一次昇圧電圧V1（＝Vcc＋α）となる。
【０００９】
次に、第２ゲートトランジスタT2をオフさせた状態で第２インバータ回路４の出力をＨレベル（プラスのαボルト）すると、第２昇圧用容量素子C2のゲート側端子の電位は一次昇圧電圧V1にαボルトを加算した値、即ち二次昇圧電圧V2（＝V1＋α＝Vcc＋２α）となる。尚、αボルトは外部電源電圧Vccとしている。つまり、第２インバータ回路４は、外部電源電圧Vccで動作されるようになって、その外部電源電圧VccがＨレベルの出力信号となっている。
【００１０】
次に、第３ゲートトランジスタT3をオンさせると、第２昇圧用容量素子C2に充電されて得られた二次昇圧電圧V2（＝Vcc＋２α）は、内部電源電圧Voutとして各内部回路に供給される。つまり、チャージポンプ回路は、外部電源電圧Vccを２αボルト昇圧した内部電源電圧Voutを生成する。そして、上記のような動作を繰り返すことによって、一端が内部電源電圧Vout源に接続され、他端が外部電源電圧Vcc源又は接地（図では接地）に接続された安定化容量C0に電荷が充電さ内部電源電圧源の電位が上昇する。
【００１１】
【発明が解決しようとする課題】
ところで、前記したようにチャージポンプ回路に供給される外部電源電圧Vccは、通常電圧モードと低電圧モードとでは相違する。チャージポンプ回路の昇圧効率は、外部電源電圧Vccの変動に対して大きく変動し、外部電源電圧Vccが低電圧になるほど効率が急激に低下する。従って、低電圧モードを備える半導体記憶装置においては、低電圧モード時に供給能力が不足しないように、チャージポンプ回路の定数、即ち第１及び第２昇圧用容量素子C1，C2の容量は低電圧モードを基準に設定している。
【００１２】
ところが、低電圧モードを基準にチャージポンプ回路の定数を設定すると、リード動作やライト動作等の通常電圧モード時には、外部電源電圧Vccが高くなることから逆に昇圧能力が過剰になり無駄な消費電力の上昇を招くといった問題が生じる。
【００１３】
そこで、通常電圧モード時には消費電力を低減させるために、第１昇圧ステージ５１（第１昇圧用容量素子C1）で一次昇圧電圧V1を生成した後、第２及び第３ゲートトランジスタT2，T3を同時にオンさせる。そして、第２インバータ回路４の出力をＬレベルに同定して一次昇圧電圧V1を第２昇圧ステージ２（第２昇圧用容量素子C2）で昇圧動作させることなく内部電源電圧Voutとして出力せる１段昇圧ポンピングの方法が考えられる。尚、１段昇圧ポンピングに対して第１及び第２昇圧ステージ１，２を昇圧動作させて二次昇圧電圧V2を内部電源電圧Voutとして出力せる方法を２段昇圧ポンピングという。
【００１４】
しかしながら、第１昇圧ステージ１（第１昇圧用容量素子C1）で生成した一次昇圧電圧V1は、第２及び第３ゲートトランジスタT2，T3を介して内部電源電圧Voutとして出力される。従って、第２及び第３ゲートトランジスタT2，T3を介して電荷が流れることから、その分の電圧ドロップや電流ドロップは避けられず、昇圧効率の低下を招く。詳述すると、第２及び第３ゲートトランジスタT2，T3はＰＭＯＳトランジスタであるので、直流動作的にはそのソース・ドレイン間で電圧ドロップは生じないが、これら両トランジスタT2，T3を直列に接続するので、実行的なチャネル長は長くなり、交流動作的には第１の昇圧用容量素子C1から放電された電荷の全てが第３トランジスタT3から出力できずに電圧ドロップや昇圧効率の低下をきたす。又、第２の昇圧用容量素子C2に対する電荷の充電もチャージポンプ回路の昇圧効率を低下させる要因となっている。
【００１５】
この問題は、第１昇圧ステージ２を休止させて第２昇圧ステージ２をチャージポンプ動作させる１段昇圧ポンピング動作の場合でも同様であった。
又、前記したように供給能力を上げるために回路定数を大きくすることが必須であるが、第１及び第２昇圧用容量素子C1，C2の容量を大きくすることチップ面積を増大しなければならず半導体装置の大型化及びコストアップを招く。
【００１６】
尚、この種のチャージポンプ回路を設計する場合、最良の回路定数を決定する必要がある。これは、低電圧モードから通常電圧モードに、反対に通常電圧モードから低電圧モードに移行する時、１段昇圧ポンピングと２段昇圧ポンピングの制御を切り替える際、その各制御における昇圧電位の諸特性を予め正常に測定することによりその切り替えタイミングと最良の回路定数とが得られる。そのために、２段昇圧ポンピング動作における外部電源電圧Vccに対する内部電源電圧Voutの特性と、１段昇圧ポンピング動作における外部電源電圧Vccに対する内部電源電圧Voutの特性を予め知るための試験が必要となる。
【００１７】
本発明は上記問題点を解消するためになされたものであって、その第１の目的は、外部電源電圧に対して昇圧効率を低下させることなく昇圧することができるチャージポンプ回路の駆動方法及び電圧変換回路を提供することにある。
【００１８】
第２の目的は、最良の回路定数を決定する際の諸特性を求めるための試験が簡単な回路構成で容易に行うことができる電圧変換回路を提供することにある。
【００１９】
【課題を解決するための手段】
請求項１に記載の発明によれば、特定の電圧変換ステージと出力電源線との間にある電圧変換ステージを除く電圧変換ステージを使って入力電源線に供給される入力電圧を電圧変換しているときにはバイパストランジスタをオフ状態とし、その変換された電圧を出力電源線に出力するときには、バイパストランジスタをオン状態にするとともに、特定の電圧変換ステージと出力電源線との間にある電圧変換ステージ及びゲートトランジスタを除く、電圧変換ステージ及びゲートトランジスタを予め定められた順序で動作させるようにした。また、請求項２に記載の発明によれば、特定の電圧変換ステージと入力電源線との間にある電圧変換ステージを除く電圧変換ステージを使って入力電源線に供給される入力電圧を電圧変換しているときにはバイパストランジスタをオフ状態とし、その変換された電圧を出力電源線に出力するときには、バイパストランジスタをオン状態にするとともに、特定の電圧変換ステージと入力電源線との間にある電圧変換ステージ及びゲートトランジスタを除く、電圧変換ステージ及びゲートトランジスタを予め定められた順序で動作させるようにした。従って、充電又は放電の電荷がバイパストランジスタを介して流れることから、電圧ドロップを小さくでき昇圧効率の向上を図ることができる。
【００２０】
請求項３に記載の発明によれば、電圧変換ステージは容量素子を備えた昇圧ステージであり、その容量素子を充電放電動作させる。
請求項４又は５に記載の発明によれば、入力電圧が高いときの動作においては、充電又は放電の電荷がバイパストランジスタを介して流れることから、電圧ドロップを小さくでき昇圧効率の向上を図ることができるとともに容量の小さな容量素子で実現できる。
【００２１】
請求項６に記載の発明によれば、モード切替回路が第２のモード信号を生成したとき、駆動回路は、特定の電圧変換ステージと入力電源線との間にある電圧変換ステージ以外の電圧変換ステージを使い入力電源線に供給される入力電圧を電圧変換しているときにはバイパストランジスタをオフ状態にし、その変換された電圧を出力電源線に出力するときにはバイパストランジスタをオン状態にするとともに、チャージポンプ回路の特定の電圧変換ステージと入力電源線との間にある電圧変換ステージ及びゲートトランジスタ以外の電圧変換ステージ及びゲートトランジスタを動作させるように駆動制御する。また、請求項７に記載の発明によれば、モード切替回路が第２のモード信号を生成したとき、駆動回路は、特定の電圧変換ステージと出力電源線との間にある電圧変換ステージ以外の電圧変換ステージを使い入力電源線に供給される入力電圧を電圧変換しているときにはバイパストランジスタをオフ状態にし、その変換された電圧を出力電源線に出力するときにはバイパストランジスタをオン状態にするとともに、チャージポンプ回路の特定の電圧変換ステージと出力電源線との間にある電圧変換ステージ及びゲートトランジスタ以外の電圧変換ステージ及びゲートトランジスタを動作させるように駆動制御する。従って、充電又は放電の電荷がバイパストランジスタを介して流れることから、電圧ドロップを小さくでき昇圧効率の向上を図ることができる。
【００２２】
請求項８に記載の発明によれば、モード切替回路における第１のモード信号は全ての昇圧ステージを使い入力電源線に供給される入力電圧を昇圧させて、その昇圧された電圧を出力電源線に出力するための信号であり、第２のモード信号は特定の昇圧ステージと入力電源線との間にある昇圧ステージ以外の昇圧ステージを使い入力電源線に供給される入力電圧を昇圧させ、その昇圧された電圧を出力電源線に出力するための信号である。
請求項９に記載の発明によれば、モード切替回路における第１のモード信号は全ての昇圧ステージを使い入力電源線に供給される入力電圧を昇圧させて、その昇圧された電圧を出力電源線に出力するための信号であり、第２のモード信号は特定の昇圧ステージと出力電源線との間にある昇圧ステージ以外の昇圧ステージを使い入力電源線に供給される入力電圧を昇圧させ、その昇圧された電圧を出力電源線に出力するための信号である。
【００２３】
請求項１０に記載の発明によれば、モード切替回路が第２のモード信号を出力する入力電圧が高いときの動作においては、充電又は放電の電荷がバイパストランジスタを介して流れることから、電圧ドロップを小さくでき昇圧効率の向上を図ることができる。
【００２４】
請求項１１に記載の発明によれば、モード切替回路が半導体装置の動作モードによって第２のモード信号を出力するときの動作においては、充電又は放電の電荷がバイパストランジスタを介して流れることから、電圧ドロップを小さくでき昇圧効率の向上を図ることができるとともに容量の小さな容量素子で実現できる。
【００２５】
請求項１２に記載の発明によれば、モード切替回路はテストモード選択回路によって、入力電圧に基づく第１及び第２のモード信号に無関係にテストモード信号に従って第１及び第２のモード信号のいずれか一方を出力するようにした。従って、チャージポンプ回路の各モードにおける入力電圧に対する変換電圧（昇圧電圧）の測定を容易に行うことができる。
【００２６】
【発明の実施の形態】
以下、本発明を半導体装置としてのＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）に具体化した一実施形態を図１に従って説明する。
【００２７】
図１は、ＳＤＲＡＭ内に設けられた電圧変換回路を説明するための回路である。電圧変換回路はチャージポンプ回路１０、駆動回路２１及びモード切替回路６０を有する。
【００２８】
チャージポンプ回路１０は、電圧変換ステージとしての第１及び第２昇圧ステージ１１，１２を有している。第１昇圧ステージ１１は、ＮＭＯＳトランジスタよりなる第１ゲートトランジスタT11を介して外部電源電圧Vccが供給される電源線に接続されている。外部電源電圧Vccは、ＳＤＲＡＭが利用されている時（通常電圧モード）とＳＤＲＡＭが利用されていいない時（低電圧モード）とでは外部装置から電源線を介して供給される電圧値が相違するようになっている。つまり、外部装置から供給される外部電源電圧Vccは通常電圧モード時のほうが低電圧モードより電圧値が高くなるようになっている。
【００２９】
第１昇圧ステージ１１と第２昇圧ステージ１２はＰＭＯＳトランジスタよりなる第２ゲートトランジスタT12を介して接続されている。又、第２昇圧ステージ１２はＰＭＯＳトランジスタよりなる第３ゲートトランジスタT13を介して各回路部に内部電源電圧Voutを供給する内部電源線に接続されている。この内部電源線には、安定化容量C0が接続され、チャージポンプ回路１０から電荷を充電する。尚、本実施形態では、外部電源電圧Vccを入力電圧とし、内部電源電圧Voutを変換電圧及び昇圧電圧としている。
【００３０】
第１昇圧ステージ１１は、第１昇圧用容量素子C11を有している。第１昇圧用容量素子C11の一端は、第１及び第２ゲートトランジスタT11，T12のソース端子に接続されている。第１昇圧用容量素子C11の他端は、駆動回路２１に接続されいる。
【００３１】
一方、第２昇圧ステージ１２は、第２昇圧用容量素子C12を有している。第２昇圧用容量素子C12の一端は、第２ゲートトランジスタT12のドレイン端子と第３ゲートトランジスタT13のソース端子とに接続されている。第２昇圧用容量素子C12の他端は、駆動回路２１に接続されている。
【００３２】
ＰＭＯＳトランジスタよりなるバイパストランジスタTBは、そのソース端子が前記第２ゲートトランジスタT12のソース端子に接続され、そのドレイン端子が前記第３ゲートトランジスタT12のドレイン端子に接続されている。そして、バイパストランジスタTBは前記した第１〜第３ゲートトランジスタT11〜T13とともに駆動回路２１によってオン・オフ制御される。
【００３３】
次に、駆動回路２１を説明する前に、同駆動回路２１によって駆動されるチャージポンプ回路１０の動作を図４及び図５に従って説明する。チャージポンプ回路１０の動作は、外部電源電圧Vccが高い通常電圧モードと、外部電源電圧Vccが低い低電圧モードとで動作が相違する。
【００３４】
［低電圧モード］
まず、低電圧モードから説明する。低電圧モードにおいては、チャージポンプ回路１０は、従来と同様に第１及び第２昇圧ステージ１１，１２を動作させるいわゆる２段昇圧ポンピング動作を行う。従って、２段昇圧ポンピング動作では、バイパストランジスタTBを常時オフ状態になっている。
【００３５】
そして、第１ゲートトランジスタT11のゲートには、図４に示すような第１制御信号S1が入力される。又、第２ゲートトランジスタT12のゲートは第２制御信号S2が入力される。第２制御信号S2は、図４に示すように、第１制御信号S1がＬレベルに立ち下がっている間の一定期間だけＬレベルとなる信号である。第３ゲートトランジスタT13のゲートには、第３制御信号S3が入力される。第３制御信号S3は、図４に示すように、第１及び第２制御信号S1，S2が共にＨレベルに立ち上がってい間の一定期間だけＬレベルとなる信号である。バイパストランジスタTBのゲートには、バイパス制御信号SBが入力される。バイパス制御信号SBは、図４に示すように、低電圧モード時（２段昇圧ポンピング動作時）には常時Ｈレベルに保持されている。
【００３６】
尚、本実施形態では、第１制御信号S1がＨレベルの電位は、第１ゲートトランジスタT11のしきいち電圧Vthを考慮して、容量素子C11のゲート側端子の電位V1が外部電源電圧Vccとなるように、外部電源電圧Vccとしきいち電圧Vthを加算した電圧又はそれ以上の電位に設定されている。これは、通常電圧モードでも同様である。
【００３７】
一方、第２、第３及びバイパス制御信号S2，S3、SBのＨレベルの電位は、それぞれ各トランジスタT12，T13，TBを確実にオフ状態にする必要から外部電源電圧Vccと同じ電位ではなく、同チャージポンプ回路１０にて昇圧して得られた内部電源電電圧Voutと同電位の電圧Vppの電位である。これは、通常電圧モードでも同様である。
【００３８】
一方、第１昇圧ステージ１１の第１昇圧用容量素子C11には、第１昇圧信号SX1が入力される。第１昇圧信号SX1は、図４に示すように、第１制御信号S1がＬレベルのときＨレベルに、反対に第１制御信号S1がＨレベルのときＬレベルとなる信号である。第２昇圧ステージ１２の第２昇圧用容量素子C12には、第２昇圧信号SX2が入力される。第２昇圧信号SX2は、図４に示すように、第１昇圧信号SX1がＬレベルのときＨレベルに、反対に第１昇圧信号SX1がＨレベルのときＬレベルとなる信号である。
【００３９】
そして、第１制御信号S1がＨレベルに立ち上がって第１ゲートトランジスタT11がオンすると、低い電圧の外部電源電圧Vccに基づいて第１昇圧用容量素子C11は充電され、その容量素子C11のゲート側端子の電位V1は外部電源電圧Vccとなる。
【００４０】
容量素子C11のゲート側端子の電位V1が外部電源電圧Vccとなると、第１制御信号S1がＬレベルに立ち下がり、第１昇圧信号SX1がＨレベル（プラスのαボルト）に立ち上がる。Ｈレベルに立ち上がった第１昇圧信号SX1に基づいて、第１昇圧用容量素子C11のゲート側端子の電位V1は外部電源電圧Vccにαボルトを加算した値（＝Vcc＋α）となる。尚、αボルトは、本実施形態では外部電源電圧Vccとしている。つまり、第１昇圧信号SX1を出力する後記するインバータ回路５４は、外部電源電圧Vccで動作されるようになって、その外部電源電圧VccがＨレベルの第１昇圧信号SX1として出力されるようになっている。
【００４１】
やがて、第２制御信号S2がＬレベルに一定期間立ち下がると、第２ゲートトランジスタT12がオンして第２昇圧用容量素子C12は充電され、その容量素子C12のゲート側端子の電位V2は前記第１昇圧用容量素子C11のゲート側端子の電位V1（＝Vcc＋α）となる。
【００４２】
そして、第２ゲートトランジスタT12がオフした後に、第２昇圧信号SX2がＨレベル（プラスのαボルト）に立ち上がると、第２昇圧用容量素子C12のゲート側端子の電位V2はαボルトを加算した値（＝V1＋α＝Vcc＋２α）となる。尚、αボルトは、前記と同様に外部電源電圧Vccとしている。つまり、第２昇圧信号SX2を出力する後記するインバータ回路５９は、外部電源電圧Vccで動作されるようになって、その外部電源電圧VccがＨレベルの第２昇圧信号SX2として出力されるようになっている。
【００４３】
やがて、第３制御信号S3がＬレベルに一定期間立ち下がると第３ゲートトランジスタT13がオンして第２昇圧用容量素子C12に充電されて得られた電圧V2（Vcc＋２α）は、内部電源電圧Voutとして各内部回路に供給される。
【００４４】
つまり、低電圧モードにおいて、チャージポンプ回路１０は外部電源電圧Vccを２αボルト昇圧した内部電源電圧Voutを生成する。そして、上記の動作を繰り返すことによって、昇圧された内部電源電圧Voutが出力され続けることになる。
【００４５】
［通常電圧モード］
次に、通常電圧モードについて説明する。通常電圧モードにおいては、このチャージポンプ回路１０は、従来と同様に第１昇圧ステージ１１のみを動作させるいわゆる１段昇圧ポンピング動作を行う。そして、従来と相違する点は、１段昇圧ポンピング動作では、第２及び第３ゲートトランジスタT12，T13を常時オフ状態にし、バイパストランジスタTBをオン・オフ制御する点である。
【００４６】
そして、第１ゲートトランジスタT11のゲートには、図５に示すように、２段昇圧ポンピングの時と同様な第１制御信号S1が入力される。又、第２及び第３ゲートトランジスタT12，T13のゲートにそれぞれ入力される第２及び第３制御信号S2，S3は、図５に示すように、常時Ｈレベルに保持されている。さらに、バイパス制御信号SBは、図５に示すように、第１制御信号S1がＬレベルに立ち下がっている間の一定期間だけＬレベルとなる信号である。
【００４７】
一方、第１昇圧ステージ１１の第１昇圧用容量素子C11に入力される第１昇圧信号SX1は、図５に示すように、２段昇圧ポンピング動作の時と同様な第１制御信号S1がＬレベルのときにＨレベル、反対に第１制御信号S1がＨレベルのときにＬレベルとなる信号である。又、第２昇圧ステージ１２の第２昇圧用容量素子C12に入力される第２昇圧信号SX2は、図５に示すように、常にＬレベル（０ボルト）に保持された信号となる。
【００４８】
そして、第１制御信号S1がＨレベルに立ち上がって第１ゲートトランジスタT11がオンすると、高い電圧の外部電源電圧Vccに基づいて第１昇圧用容量素子C11は充電され、その容量素子C11のゲート側端子の電位V1は外部電源電圧Vccとなる。
【００４９】
容量素子C11のゲート側端子の電位V1が外部電源電圧Vccとなると、第１制御信号S1がＬレベルに立ち下がり、第１昇圧信号SX1がＨレベル（プラスのαボルト）に立ち上がる。Ｈレベルに立ち上がった第１昇圧信号SX1に基づいて、第１昇圧用容量素子C11のゲート側端子の電位V1は外部電源電圧Vccにαボルトを加算した値（＝Vcc＋α）となる。
【００５０】
やがて、バイパス制御信号SBがＬレベルに一定期間立ち下がると、バイパストランジスタTBがオンして第１昇圧用容量素子C11に充電されて得られた電圧V1（Vcc＋α）は、内部電源電圧Voutとして各内部回路に供給される。
【００５１】
つまり、通常電圧モードにおいて、チャージポンプ回路１０は高い電圧の外部電源電圧Vccをαボルト昇圧した内部電源電圧Voutを生成する。そして、上記の動作を繰り返すことによって、バイパストランジスタTBを介して昇圧された内部電源電圧Voutが出力され続けることになる。
【００５２】
この時、第１昇圧ステージ１１（第１昇圧用容量素子C11）で生成した一次昇圧電圧V1は、１つのバイパストランジスタTBを介して内部電源電圧Voutとして出力される。その結果、従来のように複数のゲートトランジスタ（第２及び第３ゲートトランジスタT2，T3）を介して電荷が流れるのと相違して、その分の電圧ドロップや電流ドロップは小さくなり、昇圧効率を上げることができる。
【００５３】
次に、前記各信号S1〜S3，SB，SX1，SX2を生成してチャージポンプ回路１０を駆動制御する駆動回路２１について説明する。
図１において、駆動回路２１は発振回路２２を備えている。発振回路２２は、予め定めた周期の矩形波の発振パルス信号SG1を出力する。発振回路２２は、図示しない電圧検出回路がその時々の内部電源電圧Voutの値を検出し、同内部電源電圧Voutが各モードにおける予め定められた基準電圧値を超えたことを検出した時、発振パルス信号SG1の発振を停止するようになっている。
【００５４】
第１ナンド回路２３は、２入力端子のナンド回路であって、一方の入力端子には５個のインバータ回路２４〜２８を介して発振パルス信号SG1を入力し、他方の入力端子にはインバータ回路２４を介して発振パルス信号SG1を入力する。従って、第１ナンド回路２３の出力は、発振パルス信号SG1がＬレベルからＨレベルに立ち上がると、直ちにＬレベルからＨレベルに立ち上がる。又、第１ナンド回路２３の出力は、発振パルス信号SG1がＨレベルからＬレベルに立ち下がるとインバータ回路２５〜２８で決まる遅延時間後にＨレベルからＬレベルに立ち下がる。そして、第１ナンド回路２３の出力はインバータ回路２９にて反転され、その反転した信号は前記第１制御信号S1として第１ゲートトランジスタT11のゲート端子に出力される。従って、第１制御信号S1は、発振パルス信号SG1とほぼ同期した信号となる。
【００５５】
尚、インバータ回路２９と第１ゲートトランジスタT11のゲート端子との間には、昇圧用のコンデンサCaが設けられている。つまり、インバータ回路２９が外部電源電圧Vccで動作するインバータ回路であって、同インバータ回路２９の出力がＨレベルになった時、第１制御信号S1のＨレベルの電位が外部電圧Vccと第１ゲートトランジスタT11のしきい値電圧Vthを加算した値以上になるように、昇圧用のコンデンサCaにて昇圧している。
【００５６】
第２ナンド回路３０は、２入力端子のナンド回路であって、一方の入力端子には６個のインバータ回路３１〜３６を介して発振パルス信号SG1を入力し、他方の入力端子にはインバータ回路３１，３２を介して発振パルス信号SG1を入力する。従って、第２ナンド回路３０の出力信号SG2は、発振パルス信号SG1がＬレベルからＨレベルに立ち上がるとインバータ回路２５〜２８で決まる遅延時間後にＨレベルからＬレベルに立ち下がる。又、第２ナンド回路３０の出力信号SG2は、発振パルス信号SG1がＨレベルからＬレベルに立ち下がると直ちにＬレベルからＨレベルに立ち上がる。
【００５７】
第１ノア回路３７は２入力端子のノア回路であって、一方の入力端子には前記第２ナンド回路３０の出力信号SG2を入力し、他方の入力端子には３個のインバータ回路３８〜４０を介してモード切替回路６０からのモード設定信号SGMを入力する。そして、２段昇圧ポンピング動作（低電圧モード）の時には、第１ノア回路３７の他方の入力端子にはＬレベルの信号が入力され、前記出力信号SG2に基づく出力信号、即ち出力信号SG2が反転した信号がインバータ回路４２に出力される。一方、１段昇圧ポンピング動作（通常電圧モード）の時には、第１ノア回路３７の他方の入力端子にはＨレベルの信号が入力され、前記出力信号SG2に関係なく常にＬレベルの出力信号がインバータ回路４１に出力される。
【００５８】
インバータ回路４１の出力端子はレベルシフタ７０を介して前記第２ゲートトランジスタT12のゲートに接続され、インバータ回路４１の出力信号は、レベルシフタ７０にてそのＨレベルの電位がレベル変換されて同出力信号と同相の第２制御信号S2として第２ゲートトランジスタT12のゲートに出力される。レベルシフタ７０は、インバータ回路４１の出力信号がＨレベルのときに、同相の第２制御信号S2のＨレベルの電位を、内部電源電圧Voutと同じ電位の電圧Vppの電位にする回路である。
【００５９】
従って、２段昇圧ポンピング動作の時には、第２ナンド回路３０の出力信号SG2と同相の第２制御信号S2が第２ゲートトランジスタT12のゲートに出力される。つまり、第１制御信号S1がＬレベルに立ち下がった後に一定時間遅れて第２制御信号S2はＬレベルに立ち下がる。そして、第１制御信号S1がＨレベルに立ち上がる一定時間前に第２制御信号S2はＨレベルに立ち上がる。一方、１段昇圧ポンピング動作の時には、第２制御信号S2が常にＨレベルとなり、第２ゲートトランジスタT12はオフ状態となる。
【００６０】
第２ノア回路４２は２入力端子のノア回路であって、一方の入力端子には前記第２ナンド回路３０の出力信号SG2を入力し、他方の入力端子には４個のインバータ回路３８〜４０，４３を介してモード切替回路６０からのモード設定信号SGMを入力する。そして、１段昇圧ポンピング動作（通常電圧モード）の時には、第２ノア回路４２の他方の入力端子にはＬレベルの信号が入力され、前記出力信号SG2に基づく出力信号、即ち出力信号SG2が反転した信号がインバータ回路４４に出力される。一方、２段昇圧ポンピング動作（低電圧モード）の時には、第２ノア回路４２の他方の入力端子にはＨレベルの信号が入力され、前記出力信号SG2に関係なく常にＬレベルの出力信号がインバータ回路４４に出力される。
【００６１】
インバータ回路４４の出力端子はレベルシフタ７１を介して前記バイパストランジスタTBのゲートに接続され、インバータ回路４４の出力信号は、レベルシフタ７１にてそのＨレベルの電位がレベル変換されて同出力信号と同相のバイパス制御信号SBとしてバイパストランジスタTBのゲートに出力される。レベルシフタ７１は、インバータ回路４４の出力信号がＨレベルのときに、同相のバイパス制御信号SBのＨレベルの電位を、内部電源電圧Voutと同じ電位の電圧Vppの電位にする回路である。
【００６２】
従って、１段昇圧ポンピング動作の時には、第２ナンド回路３０の出力信号SG2と同相のバイパス制御信号SBがバイパストランジスタTBのゲートに出力される。つまり、第１制御信号S1がＬレベルに立ち下がった後に一定時間遅れてバイパス制御信号SBはＬレベルに立ち下がる。そして、第１制御信号S1がＨレベルに立ち上がる一定時間前にバイパス制御信号SBはＨレベルに立ち上がる。一方、２段昇圧ポンピング動作の時には、バイパス制御信号SBが常にＨレベルとなり、バイパストランジスタTBはオフ状態となる。
【００６３】
第３ナンド回路４５は２入力端子のナンド回路であって、一方の入力端子には７個のインバータ回路３１〜３６，４６を介して発振パルス信号SG1を入力し、他方の入力端子には３個のインバータ回路３１〜３３を介して発振パルス信号SG1を入力する。従って、第２ナンド回路３０の出力は、発振パルス信号SG1がＬレベルからＨレベルに立ち上がると直ちにＬレベルからＨレベルに立ち上がる。又、第２ナンド回路３０の出力は、発振パルス信号SG1がＨレベルからＬレベルに立ち下がるとインバータ回路３４〜３６，４６で決まる遅延時間後にＨレベルからＬレベルに立ち下がる。
【００６４】
第４ナンド回路４７は２入力端子のナンド回路であって、一方の入力端子には前記第３ナンド回路３０の出力信号SG3を入力し、他方の入力端子には４個のインバータ回路３８〜４０，４３を介してモード切替回路６０からのモード設定信号SGMを入力する。
【００６５】
そして、２段昇圧ポンピング動作（低電圧モード）の時には、第４ナンド回路４７の他方の入力端子にはＨレベルの信号が入力され、前記出力信号SG3に基づく出力信号、即ち出力信号SG3が反転した信号がレベルシフタ７２を介して第３制御信号S3として第３ゲートトランジスタT13のゲートに出力される。一方、１段昇圧ポンピング動作（通常電圧モード）の時には、第４ナンド回路４７の他方の入力端子にはＬレベルの信号が入力され、前記出力信号SG3に関係なく常にＨレベルの出力信号がレベルシフタ７２を介して第３制御信号S3として第３ゲートトランジスタT13のゲートに出力される。
【００６６】
レベルシフタ７２は、ナンド回路４７の出力信号がＨレベルのときに、同相の第３制御信号S3のＨレベルの電位を、内部電源電圧Voutと同じ電位の電圧Vppの電位にする回路である。
【００６７】
従って、２段昇圧ポンピング動作の時には、第２制御信号S2より遅れて立ち上がる第１制御信号S1がＨレベルに立ち上がった後の一定期間後に第３制御信号S3はＬレベルに立ち下がり、第２制御信号S2より早く立ち下がる第１制御信号S1がＬレベルに立ち下がる一定時間前に第３制御信号S3はＨレベルに立ち上がる。一方、１段昇圧ポンピング動作の時には、第３制御信号S3が常にＨレベルとなり、第３ゲートトランジスタT13はオフ状態となる。
【００６８】
前記発振パルス信号SG1は、６個のインバータ回路２４，５０〜５４を介して第１昇圧ステージ１１の第１昇圧用容量素子C11に供給される。そして、第１昇圧用容量素子C11はその最終段のインバータ回路５４の出力信号を第１昇圧信号SX1として入力する。従って、インバータ回路５４からの第１昇圧信号SX1は発振パルス信号SG1と同相の信号となる。その結果、第１昇圧信号SX1は、第１制御信号S1がＬレベルからＨレベルに立ち上がるとＨレベルからＬレベルに立ち下がるとともに、第１制御信号S1がＨレベルからＬレベルに立ち下がるとＬレベルからＨレベルに立ち上がる。
【００６９】
第５ナンド回路５５は２入力端子のナンド回路であって、一方の入力端子にはインバータ回路２４，５０，５６を介して発振パルス信号SG1を入力し、他方の入力端子にはモード切替回路６０からのモード設定信号SGMを入力する。そして、本実施形態では、モード設定信号SGMは、２段昇圧ポンピング動作（低電圧モード）の時にはＨレベルとなり、１段昇圧ポンピング動作（通常電圧モード）の時にはＬレベルとなっている。
【００７０】
従って、２段昇圧ポンピング動作の時には、第５ナンド回路５５は、発振パルス信号SG1と同相の出力信号を出力する。一方、１段昇圧ポンピング動作の時には、第５ナンド回路５５は、常にＨレベルの出力信号を出力する。
【００７１】
第５ナンド回路５５の出力信号は、３個のインバータ回路５７〜５９を介して第２昇圧ステージ１２の第２昇圧用容量素子C12に供給される。そして、第２昇圧用容量素子C12はその最終段のインバータ回路５９の出力信号を第２昇圧信号SX2として入力する。
【００７２】
従って、インバータ回路５９からの第２昇圧信号SX2は、２段昇圧ポンピング動作の時には、発振パルス信号SG1と逆相、即ち、前記第１制御信号S1と同相の信号となる。つまり、第２昇圧信号SX2は、第１昇圧信号SX1がＬレベルからＨレベルに立ち上がるとＨレベルからＬレベルに立ち下がるとともに、第１昇圧信号SX1がＨレベルからＬレベルに立ち下がるとＬレベルからＨレベルに立ち上がる。一方、１段昇圧ポンピング動作の時には、インバータ回路５９からの第２昇圧信号SX2は、常にＬレベルとなる。
【００７３】
次に、前記したレベルシフタ７０、７１、７３を図３に従って説明する。尚、レベルシフタ７０、７１、７３は共に同一の回路構成であるので、レベルシフタ７０について説明する。
【００７４】
図３において、レベルシフタ７０は、２個のＰＭＯＳトランジスタT21，T22、２個のＮＭＯＳトランジスタT23，T24及び３個のインバータ回路７５〜７７を有している。
【００７５】
ＰＭＯＳトランジスタT21は、ソース端子が電圧Vppが供給される電源線に接続されている。ＰＭＯＳトランジスタT21のドレイン端子がＮＭＯＳトランジスタT23のドレイン端子に接続されているいるとともに、第２ゲートトランジスタT12のゲート端子に接続されて第２制御信号S2を出力する。ＮＭＯＳトランジスタT23のソース端子は接地されている。ＰＭＯＳトランジスタT22は、ソース端子が電圧Vppが供給される電源線に接続され、ドレイン端子がＮＭＯＳトランジスタT24のドレイン端子に接続されている。ＮＭＯＳトランジスタT24のソース端子が接地されている。
【００７６】
そして、ＰＭＯＳトランジスタT21のゲート端子はＰＭＯＳトランジスタT22のドレイン端子に接続され、ＰＭＯＳトランジスタT22のゲート端子はＰＭＯＳトランジスタT21のドレイン端子に接続されている。又、ＮＭＯＳトランジスタT23のゲート端子にはインバータ回路７５を介して前記インバータ回路４１の出力信号が入力されるとともに、ＮＭＯＳトランジスタT24のゲート端子にはインバータ回路７６，７７を介して前記インバータ回路４１の出力信号が入力される。
【００７７】
電圧Vppは、前記内部電源電圧Voutと同電位であって、前記チャージポンプ回路１０が生成した内部電源電圧Voutに基づいて生成された電圧である。
そして、外部電源電圧Vccで動作される前記インバータ回路４１から外部電源電圧Vccと同じ電位のＨレベルの出力信号が出力されると、ＮＭＯＳトランジスタT23がオフし，ＮＭＯＳトランジスタT24がオンされる。ＮＭＯＳトランジスタT23がオフし，ＮＭＯＳトランジスタT24がオンされるることにより、ＰＭＯＳトランジスタT21がオンし、ＰＭＯＳトランジスタT22がオフされる。
【００７８】
従って、ＰＭＯＳトランジスタT21がオンしＮＭＯＳトランジスタT23がオフすることにより、ＰＭＯＳトランジスタT21のドレイン端子の電位は、電圧Vppの電位となる。つまり、第２制御信号S2のＨレベルの電位は、電圧Vppの電位となる。
【００７９】
因みに、前記インバータ回路４１からＬレベルの出力信号が出力されると、ＮＭＯＳトランジスタT23がオンし，ＮＭＯＳトランジスタT24がオフされる。ＮＭＯＳトランジスタT23がオンし，ＮＭＯＳトランジスタT24がオフされるることにより、ＰＭＯＳトランジスタT21がオフし、ＰＭＯＳトランジスタT22がオンされる。従って、ＮＭＯＳトランジスタT23がオンしＰＭＯＳトランジスタT21がオフすることにより、ＰＭＯＳトランジスタT21のドレイン端子の電位はほぼ０電位なる。
【００８０】
次に、モード切替回路６０について図２に従って説明する。
図２において、モード切替回路６０は、イクスクルーシブオア（排他的論理和回路）６１、第１及び第２トランスファーゲート６２，６３及び５個のインバータ回路６４〜６８を備えている。テストモード選択回路としてのエックスオア６１は、第１テストモード信号TES1と、第２テストモード信号TES2を図示しない内部回路から入力する。第１及び第２テストモード信号TES1，TES2は、外部装置から各種のテストモード信号のうちチャージポンプ回路１０をテストをするテストモード信号がＳＤＲＡＭに入力された時、ＳＤＲＡＭ内に設けた内部回路がそのテストモード信号を判定した時に同内部回路から出力される。
【００８１】
そして、本実施形態では、外部電源電圧Vccに関係なく（即ち、通常電圧モード及び低電圧モードに関係なく）、チャージポンプ回路１０を１段昇圧ポンピング動作させる場合（以下、固定１段昇圧ポンピング動作という）には、第１テストモード信号TES1はＨレベル、第２テストモード信号TES2はＬレベルとなる。又、外部電源電圧Vccに関係なく（即ち、通常電圧モード及び低電圧モードに関係なく）、チャージポンプ回路１０を２段昇圧ポンピング動作させる場合（以下、固定２段昇圧ポンピング動作という）には、第１テストモード信号TES1はＬレベル、第２テストモード信号TES2はＨレベルとなる。
【００８２】
さらに、外部電源電圧Vccに基づく通常電圧モード又は低電圧モードで動作をさせる場合、第１及び第２テストモード信号TES1，TES2は、共に同じレベル（Ｈ又はＬレベル）となる信号となる。
【００８３】
従って、第１及び第２テストモード信号TES1，TES2が固定１段昇圧ポンピング動作及び固定２段昇圧ポンピング動作の場合、エックスオア回路６１の出力信号SGXはＨレベルとなる。又、外部電源電圧Vccに基づく通常電圧モード又は低電圧モードで動作をさせる場合、エックスオア回路６１の出力信号SGXはＬレベルとなる。
【００８４】
第１トランスファーゲート６２は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタよりなり、そのＰＭＯＳトランジスタのゲートはインバータ回路６４，６５を介して出力信号SGXを入力し、ＮＭＯＳトランジスタのゲートはインバータ回路６４を介して出力信号SGXを入力する。
【００８５】
そして、出力信号SGXがＬレベルの時、第１トランスファーゲート６２はオンして入力端子から入力されるモード切替信号STTGをインバータ回路６６〜６８を介してモード設定信号SGMとして出力する。このモード切替信号STTGは図示しない内部回路によって生成される。その内部回路は、外部電源の電圧レベルを検知し外部電源電圧Vccが高い電圧の時には（通常電圧モードで１段昇圧ポンピングで動作させる場合には）Ｈレベルのモード切替信号STTGを、外部電源電圧Vccが低い電圧の時には（低電圧モードで２段昇圧ポンピングで動作させる場合には）Ｌレベルのモード切替信号STTGを生成し出力するようになっている。
【００８６】
従って、モード設定信号SGMは、モード切替信号STTGがＬレベルの時にＨレベル、モード切替信号STTGがＨレベルの時にＬレベルとなる。
又、第１トランスファーゲート６２は、出力信号SGXがＨレベルの時、オフしてモード切替信号STTGをモード設定信号SGMとして出力させないようになっている。
【００８７】
第２トランスファーゲート６３は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタよりなり、そのＰＭＯＳトランジスタのゲートはインバータ回路６４を介して出力信号SGXを入力し、ＮＭＯＳトランジスタのゲートはインバータ回路６４，６５を介して出力信号SGXを入力する。
【００８８】
そして、出力信号SGXがＨレベルの時、第２トランスファーゲート６３はオンして入力端子から入力される前記第１テストモード信号TES1をインバータ回路６６〜６８を介してモード設定信号SGMとして出力する。
【００８９】
従って、モード設定信号SGMは、第１テストモード信号TES1がＨレベルの時にＬレベル、第１テストモード信号TES1がＬレベルの時にＨレベルとなる。つまり、第１テストモード信号TES1がＨレベルであって、モード設定信号SGMがＬレベルの時には、チャージポンプ回路１０は固定１段昇圧ポンピングの動作を行う。そして、第１テストモード信号TES1がＬレベルであって、モード設定信号SGMがＨレベルの時には、チャージポンプ回路１０は固定２段昇圧ポンピングの動作を行う。
【００９０】
又、第２トランスファーゲート６３は、出力信号SGXがＬレベルの時、オフして第１テストモード信号TES1をモード設定信号SGMとして出力させないようになっている。
【００９１】
従って、モード切替回路６０は、テスト以外の時には、モード切替信号STTGに基づいてモード設定信号SGMのレベルを設定する。そして、テストの時には、モード切替信号STTGを無効にして第１テストモード信号TES1に基づいてモード設定信号SGMのレベルを設定する。
【００９２】
次に、上記のように構成した電圧変換回路の作用について説明する。
[低電圧モード]
低電圧モードにおいては、モード切替回路６０に入力される第１及び第２テストモード信号TES1，TES2は共に同じレベル（Ｈレベル又はＬレベル）となるとともに、モード切替信号STTGはＬレベルとなる。モード切替回路６０はＨレベルのモード設定信号SGXを出力する。そして、第４、第５ナンド回路４７，５５にＨレベルの信号が入力され、ノア回路３７にＬレベルの信号が入力される。又、ノア回路４２にＨレベルの信号が入力される。
【００９３】
従って、駆動回路２１は、第１〜第３制御信号S1〜S3及び第１、第２昇圧信号SX1〜SX3を発振パルス信号SG1に基づいてタイミングで生成される。一方、駆動回路２１は、第４制御信号S4を生成しない。そして、第１〜第３制御信号S1〜S3及び第１、第２昇圧信号SX1〜SX3は図４に示すタイミングで第１〜第３ゲートトランジスタT11〜T13及び第１、第２昇圧ステージ１１，１２に入力される。この時、バイパストランジスタTBはオフ状態に保持される。
【００９４】
従って、チャージポンプ回路１０は、第１〜第３制御信号S1〜S3及び第１、第２昇圧信号SX1，SX2に基づいて２段昇圧ポンピング動作を行なう。つまり、チャージポンプ回路１０は、低い電源電圧Vccを２段昇圧ポンピング動作で昇圧し内部電源電圧Voutを生成し内部回路に出力する。
【００９５】
[通常電圧モード]
通常電圧モードにおいては、モード切替回路６０に入力される第１及び第２テストモード信号TES1，TES2は共に同じレベル（Ｈレベル又はＬレベル）となるとともに、モード切替信号STTGはＨレベルとなる。モード切替回路６０はＬレベルのモード設定信号SGXを出力する。そして、第４、第５ナンド回路４７，５５にＬレベルの信号が入力され、ノア回路３７にＨレベルの信号が入力される。又、ノア回路４２にＬレベルの信号が入力される。
【００９６】
従って、駆動回路２１は、第１制御信号S1、バイパス制御信号SB及び第１昇圧信号SX1を発振パルス信号SG1に基づいて生成する。一方、駆動回路２１は、第２、３制御信号S2，S3及び第２昇圧信号SX2を生成しない。そして、第１制御信号S1，バイパス制御信号SB及び第１昇圧信号SX1は、図５に示すタイミングで第１トランジスタT11、バイパストランジスタTB及び第１昇圧ステージ１１に入力される。この時、第２、第３ゲートトランジスタT12，T13はオフ状態に保持されるとともに、第２昇圧ステージ１２はポンピング動作が停止される。
【００９７】
従って、チャージポンプ回路１０は、第１制御信号S1、バイパス制御信号SB及び第１昇圧信号SX1に基づいて１段昇圧ポンピング動作を行なう。つまり、チャージポンプ回路１０は、高い電源電圧Vccを１段昇圧ポンピング動作で昇圧し内部電源電圧Voutを生成し内部回路に出力する。
【００９８】
[テストモード：２段ポンピング動作テストモード]
２段ポンピング動作テストモードにおいて、モード切替回路６０に入力される第１テストモード信号TES1はＬレベルとなるとともに、第２テストモード信号TES2はＨレベルとなる。モード切替回路６０はＨレベルのモード設定信号SGXを出力する。尚、モード切替信号STTGはＬレベル又はＨレベルのいずれのレベルであっもモード切替回路６０はＨレベルのモード設定信号SGXを出力する。
【００９９】
従って、モード切替信号STTGのレベルに関係なく、第４、第５ナンド回路４７，５５にＨレベルの信号が入力され、ノア回路３７にＬレベルの信号が入力される。又、ノア回路４２にＨレベルの信号が入力される。その結果、駆動回路２１は、低電圧モードと同様に、第１〜第３制御信号S1〜S3及び第１、第２昇圧信号SX1，SX2を図４に示すタイミングで第１〜第３ゲートトランジスタT11〜T13及び第１、第２昇圧ステージ１１，１２に入力する。又、バイパストランジスタTBはオフ状態に保持される。従って、チャージポンプ回路１０は、第１〜第３制御信号S1〜S3及び第１、第２昇圧信号SX1，SXBに基づいて２段昇圧ポンピング動作を行なう。
【０１００】
そして、外部電源電圧Vccを０ボルトから高電圧に変更させて、図６に示すように、２段昇圧ポンピング動作における、その時々の外部電源電圧Vccに対する内部電源電圧Voutを測定する。つまり、２段昇圧ポンピング動作における、外部電源電圧Vccに対する内部電源電圧Voutの特性を示す特性曲線PL2を求めることができる。
【０１０１】
[テストモード：１段ポンピング動作テストモード]
１段ポンピング動作テストモードにおいて、モード切替回路６０に入力される第１テストモード信号TES1はHレベルとなるとともに、第２テストモード信号TES2はLレベルとなる。モード切替回路６０はＬレベルのモード設定信号SGXを出力する。尚、モード切替信号STTGはＬレベル又はＨレベルのいずれのレベルであっもモード切替回路６０はＬレベルのモード設定信号SGXを出力する。
【０１０２】
従って、モード切替信号STTGのレベルに関係なく、駆動回路２１は、通常電圧モードと同様に、第１制御信号S1、バイパス制御信号SB及び第１昇圧信号SX1を図５に示すタイミングで第１ゲートトランジスタT11、バイパストランジスタTB及び第１昇圧ステージ１１に入力する。又、第２、第３ゲートトランジスタT12，T13はオフ状態に保持されるととともに第２昇圧ステージ１２はその動作を停止する。
【０１０３】
従って、チャージポンプ回路１０は、第１制御信号S1、バイパス制御信号SB及び第１昇圧信号SX1に基づいて１段昇圧ポンピング動作を行なう。
そして、外部電源電圧Vccを０ボルトから高電圧に変更させて、図６に示すように、１段昇圧ポンピング動作における、その時々の外部電源電圧Vccに対する内部電源電圧Voutを測定する。つまり、１段昇圧ポンピング動作における、外部電源電圧Vccに対する内部電源電圧Voutの特性を示す特性曲線PL1を求めることができる。
【０１０４】
次に、上記のよう構成した電圧変換回路の特徴を以下に記載する。
（１）本実施形態によれば、１段昇圧ポンピング動作を行う時、第２及び第３ゲートトランジスタT12，T13をオフ状態にして、第１昇圧ステージ１１を昇圧動作させるとともに、第１ゲートトランジスタT11及びバイパストランジスタTBをオン・オフ制御するようにした。そして、第１昇圧ステージ１１の第１昇圧用容量素子C11に充電され昇圧された電圧V1をバイパストランジスタTBを介して出力するようにした。つまり、第１昇圧用容量素子C11の充電された電荷は、バイパストランジスタTBを介して内部電源線に流れる。
【０１０５】
従って、従来のように直列に接続された第２及び第３ゲートトランジスタT2，T3を介して第１昇圧用容量素子C11から放電された電荷を放電するのに比べてチャージ量を増大するとともに、第２昇圧用容量素子C12に対する電荷の充電もないので昇圧効率の向上が図れる。
【０１０６】
（２）本実施形態では、外部電源電圧Vccが低い時、２段昇圧ポンピング動作を行い、外部電源電圧Vccが高い時、１段昇圧ポンピング動作を行うようにした。
【０１０７】
従って、一般に外部電源電圧Vccが低いほど昇圧効率が低いチャージポンプ回路１０は、外部電源電圧Vccが低い時に２段昇圧ポンピング動作が行われることから、各昇圧用容量素子C11，C12の容量を大きくすることなくその低い外部電源電圧Vccに対する目的の昇圧電圧（内部電源電圧Vout）を容易に生成することができる。
【０１０８】
しかも、各昇圧用容量素子C11，C12の容量を大きくする必要がないことから、容量素子C11，C12が占めるチップ面積の割合を抑えることができ半導体装置（ＳＤＲＡＭ）のチップサイズを小型化することができる。
【０１０９】
（３）本実施形態では、低電圧モード及び通常電圧モードの他に、モード切替回路６０はテストモード信号TES1，TES2に基づいてテストモードとなる。そして、外部電源電圧Vccの値に関係なく、チャージポンプ回路１０に対して常時２段昇圧ポンピング動作（固定２段昇圧ポンピング動作）及び常時１段昇圧ポンピング動作（固定１段昇圧ポンピング動作）を行うことができるようにした。
【０１１０】
従って、チャージポンプ回路１０の回路設計を行う際に必要な、１段及び２段昇圧ポンピング動作毎のチャージポンプ回路１０の入力電圧（外部電源電圧Vcc）に対する昇圧電圧（内部電源電圧Vout）の測定を容易に行うことができる。
【０１１１】
しかも、モード切替回路６０にエックスオア（排他的論理和回路）６１、第１及び第２トランスファーゲート６２，６３及びインバータ回路６４，６５を加えるだけの簡単な回路構成なので回路規模の増大を抑制することができる。
【０１１２】
発明の実施の形態は上記実施形態に限定されるものではなく以下のように実施してもよい。
○前記実施形態では、第１及び第２昇圧ステージ１１，１２を設け２段昇圧ポンピング動作と１段昇圧ポンピング動作を可能にしたチャージポンプ回路１０であったが、図７に示すように、第３昇圧用容量素子C13を備えた第３昇圧ステージ７１及びＰＭＯＳトランジスタよりなる第４ゲートトランジスタT14を設けた３段昇圧ポンピング動作が可能なチャージポンプ回路１０に応用してもよい。この場合、ＰＭＯＳトランジスタよりなる２個のバイパスゲートトランジスタTB1，TB2を設けて、３段昇圧ポンピング動作、２段昇圧ポンピング動作及び１段昇圧ポンピング動作の３種類の昇圧ポンピング動作を可能にしてもよい。
【０１１３】
又、２個のバイパスゲートトランジスタTB11，TB12のいずれか一方を省略したチャージポンプ回路１０に具体化してもよい。
勿論、昇圧ステージを4個以上設け、４段以上の昇圧ポンピング動作が可能なチャージポンプ回路に具体化してもよい。、
○図８に示すように、上記実施形態のチャージポンプ回路１０を２個並列に接続し、交互に内部電源電圧Voutを出力するようにしたチャージポンプ回路８０に具体化してもよい。この場合、各チャージポンプ回路１０に対して設けられる駆動回路２１及びモード切替回路６０もそれぞれ設ける。尚、駆動回路２１の発振回路２及びモード切替回路６０は共用してもよい。そして、２個のチャージポンプ回路１０が交互に内部電源電圧Voutを出力することによって、リップルの小さな内部電源Voutが生成される。
【０１１４】
勿論、３個以上の昇圧ステージを備えたチャージポンプ回路に応用してもよい。
○前記実施形態では、バイパストランジスタTBを第１ステージ１２の第１昇圧用容量素子C11と内部電源電圧Voutの電源線との間に接続した。これを、図９に示すように、バイパストランジスタTBを第２ステージ１２の第２昇圧用容量素子C12と外部電源電圧Vccの電源線との間に接続して実施してもよい。
【０１１５】
この場合、１段昇圧ポンピング動作を行なうとき、第１及び第２ゲートトランジスタT11，T12をオフ状態にするとともに、第１昇圧用容量素子C11の昇圧動作を停止させる。そして、バイパス制御信号SB、第３制御信号S3及び第２昇圧信号SX2を出力して、第３ゲートトランジスタT13、バイパストランジスタTB及び第２昇圧用容量素子T13を動作制御することになる。この場合にも電圧ドロップを小さくでき昇圧効率の向上を図ることができる。
○前記実施形態では、外部電源電圧Vccに基づいて通常電圧モードと低電圧モードとに切り替わり、１段昇圧ポンピング動作と２段昇圧ポンピング動作のいずれかの動作を行うようにした。これを例えば、外部電源電圧Vccが一定の状態で、内部電源電圧Voutを低くしたい動作モード信号で１段昇圧ポンピング動作に、内部電源電圧Voutを高くしたい動作モード信号で２段昇圧ポンピング動作に切り替わるようにしたチャージポンプ回路及び電圧変換回路に応用してもよい。
【０１１６】
○前記実施形態では、電圧変換ステージが昇圧ステージであって、外部電源電圧Vccより高い内部電源電圧Voutを生成するものであったが、例えば基板電圧を基準に入力電圧を降圧してその基板電圧よりさらに低い電圧（マイナス電圧）を生成する電圧変換ステージを備えたチャージポンプ回路及び電圧変換回路に応用してもよい。
【０１１７】
○上記実施形態では、半導体記憶装置としてのＳＤＲＡＭ内に電圧変換回路を設けたが、それ以外の半導体装置内に設けて実施してもよい。勿論、電圧変換回路のみの半導体装置として実施してもよい。
【０１１８】
○上記実施形態では、半導体装置としてのＳＤＲＡＭ内に電圧変換回路を設けたが、チャージポンプ回路１０のみを半導体装置内に設け、それ以外を他の半導体装置に設けて実施してもよい。勿論、チャージポンプ回路１０と駆動回路２１を半導体装置内に設け、モード切替回路６０を他の半導体装置に設けて実施してもよい。
【０１１９】
○前記モード切替回路６０を低電圧モードと通常電圧モードの２つのモードができテストモードができないようにした回路にして実施してもよい。例えば、図２において、エックスオア（排他的論理和回路）６１、第１及び第２トランスファーゲート６２，６３及びインバータ回路６４，６５を省略したモード切替回路６０となる。
【０１２０】
【発明の効果】
請求項１〜１２に記載の発明によれば、充電又は放電の電荷をバイパストランジスタを介して流して電圧ドロップを小さくするようにしたので、昇圧効率の向上を図ることができる。
【０１２１】
又、請求項３及び１０に記載の発明によれば、昇圧ステージに備えた容量素子の容量を小さくできる。
さらに、請求項１２の発明によれば、チャージポンプ回路の各モードにおける入力電圧に対する昇圧電圧の測定を容易に行うことができる。
【図面の簡単な説明】
【図１】チャージポンプ回路を説明するための回路図
【図２】モード切替回路を説明するための回路図
【図３】レベルシフタを説明するための回路図
【図４】２段昇圧ポンピング動作時の動作波形図
【図５】１段昇圧ポンピング動作時の動作波形図
【図６】２段及び１段昇圧ポンピング動作の特性を示す特性図
【図７】チャージポンプ回路の別例を示す回路図
【図８】チャージポンプ回路の別例を示す回路図
【図９】チャージポンプ回路の別例を示す回路図
【図１０】従来のチャージポンプ回路を説明するための回路図
【符号の説明】
１０ チャージポンプ回路
１１，１２ 第１及び第２昇圧ステージ
２１ 駆動回路
２２ 発振回路
６０ モード切替回路
６１ エックスオア（排他的論理和回路）
６２，６３ 第１及び第２トランスファーゲート
T11〜T13 第１〜第３ゲートトランジスタ
TB バイパストランジスタ
Vcc 外部電源電圧
Vout 内部電源電圧
C11，C12 第１及び第２昇圧用容量素子
S1〜S3 第１〜第３制御信号
SB バイパス制御信号
SX1，SX2 第１及び第２昇圧信号
TES1，TES2 第１及び第２テストモード信号
STTG モード切替信号
Claims (12)
- 入力電源線と出力電源線との間に複数の電圧変換ステージがそれぞれゲートトランジスタを介して縦続接続され、その複数の電圧変換ステージのうちの特定の電圧変換ステージと前記出力電源線との間にバイパストランジスタを備えたチャージポンプ回路の駆動方法において、
前記全ての電圧変換ステージを使って前記入力電源線に供給される入力電圧を電圧変換させ、その変換された電圧を前記出力電源線に出力するときには、前記バイパストランジスタをオフ状態にして、前記全ての電圧変換ステージ及びゲートトランジスタを予め定められた順序で動作させ、
前記特定の電圧変換ステージと前記出力電源線との間にある電圧変換ステージを除く前記電圧変換ステージを使って前記入力電源線に供給される入力電圧を電圧変換しているときには前記バイパストランジスタをオフ状態とし、その変換された電圧を前記出力電源線に出力するときには、前記バイパストランジスタをオン状態にするとともに、前記特定の電圧変換ステージと前記出力電源線との間にある電圧変換ステージ及びゲートトランジスタを除く、前記電圧変換ステージ及びゲートトランジスタを予め定められた順序で動作させることを特徴とするチャージポンプ回路の駆動方法。 - 入力電源線と出力電源線との間に複数の電圧変換ステージがそれぞれゲートトランジスタを介して縦続接続され、その複数の電圧変換ステージのうちの特定の電圧変換ステージと前記入力電源線との間にバイパストランジスタを備えたチャージポンプ回路の駆動方法において、
前記全ての電圧変換ステージを使って前記入力電源線に供給される入力電圧を電圧変換させ、その変換された電圧を前記出力電源線に出力するときには、前記バイパストランジスタをオフ状態にして、前記全ての電圧変換ステージ及びゲートトランジスタを予め定められた順序で動作させ、
前記特定の電圧変換ステージと前記入力電源線との間にある電圧変換ステージを除く前記電圧変換ステージを使って前記入力電源線に供給される入力電圧を電圧変換しているときには前記バイパストランジスタをオフ状態とし、その変換された電圧を前記出力電源線に出力するときには、前記バイパストランジスタをオン状態にするとともに、前記特定の電圧変換ステージと前記入力電源線との間にある電圧変換ステージ及びゲートトランジスタを除く、前記電圧変換ステージ及びゲートトランジスタを予め定められた順序で動作させることを特徴とするチャージポンプ回路の駆動方法。 - 請求項１又は２に記載のチャージポンプ回路の駆動方法において、
前記電圧変換ステージは容量素子を備えた昇圧ステージであり、その容量素子を充電放電動作させることを特徴とするチャージポンプ回路の駆動方法。 - 請求項１に記載のチャージポンプ回路の駆動方法において、
前記電圧変換ステージは、容量素子を備えた昇圧ステージであり、
前記全ての昇圧ステージを使って前記入力電源線に供給される入力電圧を昇圧させ、その昇圧された電圧を前記出力電源線に出力するときとは、前記入力電源線に供給される第１の電圧が低いときであり、
前記特定の昇圧ステージと前記出力電源線との間にある昇圧ステージを除く昇圧ステージを使って前記入力電源線に供給される入力電圧を昇圧させ、その昇圧させた電圧を前記出力電源線に出力するときとは、前記入力電源線に供給される第２の電圧が前記第１の電圧よりも高いときであることを特徴とするチャージポンプ回路の駆動方法。 - 請求項２に記載のチャージポンプ回路の駆動方法において、
前記電圧変換ステージは、容量素子を備えた昇圧ステージであり、
前記全ての昇圧ステージを使って前記入力電源線に供給される入力電圧を昇圧させ、その昇圧された電圧を前記出力電源線に出力するときとは、前記入力電源線に供給される第１の電圧が低いときであり、
前記特定の昇圧ステージと前記入力電源線との間にある昇圧ステージを除く昇圧ステージを使って前記入力電源線に供給される入力電圧を昇圧させ、その昇圧させた電圧を前記 出力電源線に出力するときとは、前記入力電源線に供給される第２の電圧が前記第１の電圧よりも高いときであることを特徴とするチャージポンプ回路の駆動方法。 - 入力電源線と出力電源線との間に複数の電圧変換ステージがそれぞれゲートトランジスタを介して縦続接続され、その複数の電圧変換ステージのうちの特定の電圧変換ステージと前記入力電源線との間にバイパストランジスタを備えたチャージポンプ回路と、
前記全ての電圧変換ステージを使い前記入力電源線に供給される入力電圧を電圧変換させ、その変換された電圧を前記出力電源線に出力するための第１のモード信号と、前記特定の電圧変換ステージと前記入力電源線との間にある電圧変換ステージ以外の電圧変換ステージを使い前記入力電源線に供給される入力電圧を電圧変換させ、その変換された電圧を前記出力電源線に出力するための第２のモード信号とを生成するモード切替回路と、
前記第１のモード信号に基づいて、前記バイパストランジスタをオフ状態にし、前記全ての電圧変換ステージ及びゲートトランジスタを動作させるとともに、第２のモード信号に基づいて、前記特定の電圧変換ステージと前記入力電源線との間にある電圧変換ステージ以外の電圧変換ステージを使い前記入力電源線に供給される入力電圧を電圧変換しているときには前記バイパストランジスタをオフ状態にし、その変換された電圧を前記出力電源線に出力するときには前記バイパストランジスタをオン状態にするとともに前記特定の電圧変換ステージと前記入力電源線との間にある電圧変換ステージ及びゲートトランジスタ以外の電圧変換ステージ及びゲートトランジスタを動作させる駆動回路と
を備えた電圧変換回路。 - 入力電源線と出力電源線との間に複数の電圧変換ステージがそれぞれゲートトランジスタを介して縦続接続され、その複数の電圧変換ステージのうちの特定の電圧変換ステージと前記出力電源線との間にバイパストランジスタを備えたチャージポンプ回路と、
前記全ての電圧変換ステージを使い前記入力電源線に供給される入力電圧を電圧変換させ、その変換された電圧を前記出力電源線に出力するための第１のモード信号と、前記特定の電圧変換ステージと前記出力電源線との間にある電圧変換ステージ以外の電圧変換ステージを使い前記入力電源線に供給される入力電圧を電圧変換させ、その変換された電圧を前記出力電源線に出力するための第２のモード信号とを生成するモード切替回路と、
前記第１のモード信号に基づいて、前記バイパストランジスタをオフ状態にし、前記全ての電圧変換ステージ及びゲートトランジスタを動作させるとともに、第２のモード信号に基づいて、前記特定の電圧変換ステージと前記出力電源線との間にある電圧変換ステージ以外の電圧変換ステージを使い前記入力電源線に供給される入力電圧を電圧変換しているときには前記バイパストランジスタをオフ状態にし、その変換された電圧を前記出力電源線に出力するときには前記バイパストランジスタをオン状態にするとともに前記特定の電圧変換ステージと前記出力電源線との間にある電圧変換ステージ及びゲートトランジスタ以外の電圧変換ステージ及びゲートトランジスタを動作させる駆動回路と
を備えた電圧変換回路。 - 請求項６に記載の電圧変換回路において、
前記電圧変換ステージは、容量素子を備えた昇圧ステージであり、
前記モード切替回路における前記第１のモード信号は前記全ての昇圧ステージを使い前記入力電源線に供給される入力電圧を昇圧させて、その昇圧された電圧を前記出力電源線に出力するための信号であり、前記第２のモード信号は前記特定の昇圧ステージと前記入力電源線との間にある昇圧ステージ以外の昇圧ステージを使い前記入力電源線に供給される入力電圧を昇圧させ、その昇圧された電圧を前記出力電源線に出力するための信号であることを生成することを特徴とする電圧変換回路。 - 請求項７に記載の電圧変換回路において、
前記電圧変換ステージは、容量素子を備えた昇圧ステージであり、
前記モード切替回路における前記第１のモード信号は前記全ての昇圧ステージを使い前記入力電源線に供給される入力電圧を昇圧させて、その昇圧された電圧を前記出力電源線 に出力するための信号であり、前記第２のモード信号は前記特定の昇圧ステージと前記出力電源線との間にある昇圧ステージ以外の昇圧ステージを使い前記入力電源線に供給される入力電圧を昇圧させ、その昇圧された電圧を前記出力電源線に出力するための信号であることを特徴とする電圧変換回路。 - 請求項６〜９のうち何れか１項に記載の電圧変換回路において、
前記モード切替回路は、入力電圧が第１の電圧であるときには前記第１のモード信号を出力し、入力電圧が前記第１の電圧よりも高い第２の電圧であるときには前記第２のモード信号を出力するようにしたことを特徴とする電圧変換回路。 - 請求項６〜９のうち何れか１項に記載の電圧変換回路において、
前記モード切替回路は、前記出力電源線を介して昇圧電圧が供給される半導体装置の動作モードによって前記第１のモード信号及び第２のモード信号のいずれか一方を供給をするようにしたことを特徴とする電圧変換回路。 - 請求項６〜９のうち何れか１項に記載の電圧変換回路において、
前記モード切替回路は、前記入力電圧に基づく前記第１及び第２のモード信号の切り替えを無効化し、テストモード信号に従って前記第１及び第２のモード信号のいずれか一方を出力するようにしたテストモード選択回路を更に備えたことを特徴とする特徴とする電圧変換回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03412899A JP3655116B2 (ja) | 1999-02-12 | 1999-02-12 | チャージポンプ回路の駆動方法及び電圧変換回路 |
| EP99307827A EP1028517B1 (en) | 1999-02-12 | 1999-10-05 | Charge pump circuit with bypass transistor |
| DE69908898T DE69908898T2 (de) | 1999-02-12 | 1999-10-05 | Ladungspumpenschaltung mit Uberbrückungstransistor |
| TW088117505A TW452797B (en) | 1999-02-12 | 1999-10-11 | Charge pump circuit with bypass transistor |
| US09/419,065 US6373322B2 (en) | 1999-02-12 | 1999-10-15 | Charge pump circuit with bypass transistor |
| KR1019990045269A KR100587565B1 (ko) | 1999-02-12 | 1999-10-19 | 챠지 펌프 회로 및 챠지 펌프 회로의 구동 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03412899A JP3655116B2 (ja) | 1999-02-12 | 1999-02-12 | チャージポンプ回路の駆動方法及び電圧変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000232773A JP2000232773A (ja) | 2000-08-22 |
| JP3655116B2 true JP3655116B2 (ja) | 2005-06-02 |
Family
ID=12405607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03412899A Expired - Fee Related JP3655116B2 (ja) | 1999-02-12 | 1999-02-12 | チャージポンプ回路の駆動方法及び電圧変換回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6373322B2 (ja) |
| EP (1) | EP1028517B1 (ja) |
| JP (1) | JP3655116B2 (ja) |
| KR (1) | KR100587565B1 (ja) |
| DE (1) | DE69908898T2 (ja) |
| TW (1) | TW452797B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW494631B (en) * | 2000-01-26 | 2002-07-11 | Sanyo Electric Co | Charge pump circuit |
| JP2002197894A (ja) * | 2000-12-25 | 2002-07-12 | Mitsubishi Electric Corp | 半導体集積回路 |
| JP4746205B2 (ja) * | 2001-06-12 | 2011-08-10 | Ｏｋｉセミコンダクタ株式会社 | 昇圧回路及びこれを内蔵する半導体装置 |
| KR100444491B1 (ko) * | 2002-04-10 | 2004-08-16 | 주식회사 하이닉스반도체 | 리플 감소를 위한 전원 회로 및 리플 감소 방법 |
| US7480417B2 (en) * | 2004-10-19 | 2009-01-20 | Microsoft Corp. | System and method for encoding mosaiced image data employing a reversible color transform |
| KR100650806B1 (ko) * | 2004-11-05 | 2006-11-27 | 주식회사 하이닉스반도체 | 반도체 장치의 펌핑 회로 |
| KR100689828B1 (ko) | 2005-01-24 | 2007-03-08 | 삼성전자주식회사 | 고전압 발생회로 및 방법, 이를 구비한 반도체 메모리 장치 |
| KR100674961B1 (ko) * | 2005-02-26 | 2007-01-26 | 삼성전자주식회사 | 부가 펌프 회로를 구비하는 승압전압 발생회로 및 이의 승압전압 발생방법 |
| KR100732756B1 (ko) * | 2005-04-08 | 2007-06-27 | 주식회사 하이닉스반도체 | 전압 펌핑장치 |
| KR100733414B1 (ko) * | 2005-04-30 | 2007-06-29 | 주식회사 하이닉스반도체 | 내부전원 생성장치 |
| KR100733419B1 (ko) * | 2005-04-30 | 2007-06-29 | 주식회사 하이닉스반도체 | 내부전원 생성장치 |
| US20090219079A1 (en) * | 2005-09-02 | 2009-09-03 | Nxp B.V. | Charge pump circuit for rfid integrated circuits |
| US7595608B2 (en) * | 2006-03-10 | 2009-09-29 | Atmel Corporation | Gate driver for a battery pack |
| JP2011205797A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | 昇圧回路 |
| TWI794123B (zh) * | 2022-06-30 | 2023-02-21 | 國立中山大學 | 負電壓電荷幫浦系統 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2531267B2 (ja) * | 1989-06-20 | 1996-09-04 | 日本電気株式会社 | チャ―ジポンプ |
| US5036229A (en) * | 1989-07-18 | 1991-07-30 | Gazelle Microcircuits, Inc. | Low ripple bias voltage generator |
| EP0696839B1 (en) * | 1994-08-12 | 1998-02-25 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Voltage elevator of the charge pump type |
| JP3497601B2 (ja) * | 1995-04-17 | 2004-02-16 | 松下電器産業株式会社 | 半導体集積回路 |
| EP0836129A1 (en) * | 1996-10-09 | 1998-04-15 | Motorola Semiconducteurs S.A. | Voltage multiplier |
| FR2761214B1 (fr) | 1997-03-19 | 1999-05-21 | Sgs Thomson Microelectronics | Circuit elevateur de tension du type pompe de charge a nombre d'etages controle |
| US6023187A (en) * | 1997-12-23 | 2000-02-08 | Mitsubishi Semiconductor America, Inc. | Voltage pump for integrated circuit and operating method thereof |
-
1999
- 1999-02-12 JP JP03412899A patent/JP3655116B2/ja not_active Expired - Fee Related
- 1999-10-05 DE DE69908898T patent/DE69908898T2/de not_active Expired - Lifetime
- 1999-10-05 EP EP99307827A patent/EP1028517B1/en not_active Expired - Lifetime
- 1999-10-11 TW TW088117505A patent/TW452797B/zh not_active IP Right Cessation
- 1999-10-15 US US09/419,065 patent/US6373322B2/en not_active Expired - Lifetime
- 1999-10-19 KR KR1019990045269A patent/KR100587565B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1028517B1 (en) | 2003-06-18 |
| KR100587565B1 (ko) | 2006-06-08 |
| DE69908898D1 (de) | 2003-07-24 |
| KR20000056992A (ko) | 2000-09-15 |
| TW452797B (en) | 2001-09-01 |
| EP1028517A3 (en) | 2000-12-27 |
| US20020000869A1 (en) | 2002-01-03 |
| JP2000232773A (ja) | 2000-08-22 |
| DE69908898T2 (de) | 2004-01-15 |
| EP1028517A2 (en) | 2000-08-16 |
| US6373322B2 (en) | 2002-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3655116B2 (ja) | チャージポンプ回路の駆動方法及び電圧変換回路 | |
| KR100347144B1 (ko) | 고전압 발생회로 | |
| US7215179B2 (en) | Booster circuit | |
| US20050248386A1 (en) | Four phase charge pump operable without phase overlap with improved efficiency | |
| EP1009093A2 (en) | Charge pump circuit free from trouble even at low voltage | |
| US20080079480A1 (en) | Electronic device including boosting circuit | |
| JPH09198887A (ja) | 高電圧発生回路 | |
| JP2004274861A (ja) | 昇圧回路 | |
| TWI427906B (zh) | 具有低雜訊及高輸出電壓電流之電子幫浦系統及用於具有低雜訊及高輸出電壓電流之電子幫浦之四相時脈系統和產生器 | |
| US6650172B1 (en) | Boost circuit with sequentially delayed activation of pump circuit stages | |
| US20150214837A1 (en) | Charge pump circuit | |
| US10157645B2 (en) | Booster circuit and non-volatile memory including the same | |
| US7532060B2 (en) | Charge-pump device with increased current output | |
| US6831500B2 (en) | Noise-reduced voltage boosting circuit | |
| EP0685846B1 (en) | Signal transmission method, signal transmission circuit, and semiconductor integrated circuit using the same | |
| US5912564A (en) | Voltage-boosting circuit with mode signal | |
| US20030025549A1 (en) | Booster circuit capable of switching between a conventional mode and a low consumption current mode | |
| US11114937B2 (en) | Charge pump circuit | |
| JP2848796B2 (ja) | 信号伝送方法 | |
| JPH09163719A (ja) | 降圧回路 | |
| JP2972723B2 (ja) | 半導体集積回路 | |
| JPH01134796A (ja) | 不揮発性半導体記憶装置 | |
| JPH11306781A (ja) | 半導体集積回路装置 | |
| JP2008011649A (ja) | 半導体集積回路装置 | |
| JPS6050000B2 (ja) | Ｍｉｓ電界効果型半導体回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050302 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |