JP3655116B2 - チャージポンプ回路の駆動方法及び電圧変換回路 - Google Patents
チャージポンプ回路の駆動方法及び電圧変換回路 Download PDFInfo
- Publication number
- JP3655116B2 JP3655116B2 JP03412899A JP3412899A JP3655116B2 JP 3655116 B2 JP3655116 B2 JP 3655116B2 JP 03412899 A JP03412899 A JP 03412899A JP 3412899 A JP3412899 A JP 3412899A JP 3655116 B2 JP3655116 B2 JP 3655116B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- supply line
- voltage conversion
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
Description
【発明の属する技術分野】
本発明は、チャージポンプ回路、チャージポンプ回路の駆動方法及び電圧変換回路に係り、詳しくはその時々で電圧値が変動する入力電圧を昇圧するのに好適なチャージポンプ回路の駆動方法及び電圧変換回路に関するものである。
【0002】
【従来の技術】
従来、半導体記憶装置、例えば例えばDRAM等の半導体記憶装置においては、同半導体記憶装置が一時的に利用されていない場合、通常時(通常電圧モード)より低い電圧の外部電源電圧が外部から供給されるようになっている。これにより、通常電圧モードから低電圧モードに変わる。つまり、低電圧モードでは、記憶情報の保持のみを目的としてリフレッシュ動作だけが可能な低い電圧の外部電源電圧が外部から供給され消費電力の低減を図っている。
【0003】
ところで、半導体記憶装置においては、外部から供給される外部電源電圧を昇圧して各内部回路に供給するための電圧変換回路が設けられている。電圧変換回路は、例えば、通常電圧モード時に供給される3.3ボルトの外部電源電圧を4.5〜4.8ボルトに昇圧し、低電圧モード時に供給される2.0ボルトの外部電源電圧を3.5〜3.8ボルトに昇圧する。
【0004】
電圧変換回路は、一般によく知られたチャージポンプ回路が広く採用されている。図10は、そのチャージポンプ回路の一例を示す。
チャージポンプ回路は、第1及び第2昇圧ステージ1,2を有している。第1昇圧ステージ1は、NMOSトランジスタよりなる第1ゲートトランジスタT1を介して外部電源電圧Vccが供給される電源線に接続されている。第1昇圧ステージ1と第2昇圧ステージ2の間にはPMOSトランジスタよりなる第2ゲートトランジスタT2を介して接続されている。又、第2昇圧ステージ2はPMOSトランジスタよりなる第3ゲートトランジスタT3を介して各回路部に内部電源電圧Voutを供給する内部電源線に接続されている。
【0005】
第1昇圧ステージ1は、第1昇圧用容量素子C1を有している。第1昇圧用容量素子C1の一端は、第1及び第2ゲートトランジスタT1,T2のソース端子に接続されている。第1昇圧用容量素子C1の他端は、CMOSトランジスタよりなる第1インバータ回路3が接続されている。一方、第2昇圧ステージ2は、第2昇圧用容量素子C2を有している。第2昇圧用容量素子C2の一端は、第2ゲートトランジスタT2のドレイン端子と第3ゲートトランジスタT3のソース端子とに接続されている。第2昇圧用容量素子C2の他端は、CMOSトランジスタよりなる第2インバータ回路4が接続されている。
【0006】
そして、第1インバータ回路3の出力をLレベル(0ボルト)するとともに第2ゲートトランジスタT2をオフした状態で、第1ゲートトランジスタT1をオンさせると、第1昇圧用容量素子C1は充電され、その容量素子C1のゲート側端子の電位は外部電源電圧Vccとなる。
【0007】
次に、第1ゲートトランジスタT1をオフさせた状態で第1インバータ回路3の出力をHレベル(プラスのαボルト)すると、第1昇圧用容量素子C1のゲート側端子の電位は外部電源電圧Vccにαボルトを加算した値、即ち一次昇圧電圧V1(=Vcc+α)となる。尚、αボルトはここでは外部電源電圧Vccとしている。つまり、第1インバータ回路3は、外部電源電圧Vccで動作されるようになって、その外部電源電圧VccがHレベルの出力信号となっている。
【0008】
次に、第2インバータ回路4の出力をLレベルにするとともに第3ゲートトランジスタT3をオフさせた状態で第2ゲートトランジスタT2をオンさせると、
第2昇圧用容量素子C2は充電され、その容量素子C2のゲート側端子の電位は一次昇圧電圧V1(=Vcc+α)となる。
【0009】
次に、第2ゲートトランジスタT2をオフさせた状態で第2インバータ回路4の出力をHレベル(プラスのαボルト)すると、第2昇圧用容量素子C2のゲート側端子の電位は一次昇圧電圧V1にαボルトを加算した値、即ち二次昇圧電圧V2(=V1+α=Vcc+2α)となる。尚、αボルトは外部電源電圧Vccとしている。つまり、第2インバータ回路4は、外部電源電圧Vccで動作されるようになって、その外部電源電圧VccがHレベルの出力信号となっている。
【0010】
次に、第3ゲートトランジスタT3をオンさせると、第2昇圧用容量素子C2に充電されて得られた二次昇圧電圧V2(=Vcc+2α)は、内部電源電圧Voutとして各内部回路に供給される。つまり、チャージポンプ回路は、外部電源電圧Vccを2αボルト昇圧した内部電源電圧Voutを生成する。そして、上記のような動作を繰り返すことによって、一端が内部電源電圧Vout源に接続され、他端が外部電源電圧Vcc源又は接地(図では接地)に接続された安定化容量C0に電荷が充電さ内部電源電圧源の電位が上昇する。
【0011】
【発明が解決しようとする課題】
ところで、前記したようにチャージポンプ回路に供給される外部電源電圧Vccは、通常電圧モードと低電圧モードとでは相違する。チャージポンプ回路の昇圧効率は、外部電源電圧Vccの変動に対して大きく変動し、外部電源電圧Vccが低電圧になるほど効率が急激に低下する。従って、低電圧モードを備える半導体記憶装置においては、低電圧モード時に供給能力が不足しないように、チャージポンプ回路の定数、即ち第1及び第2昇圧用容量素子C1,C2の容量は低電圧モードを基準に設定している。
【0012】
ところが、低電圧モードを基準にチャージポンプ回路の定数を設定すると、リード動作やライト動作等の通常電圧モード時には、外部電源電圧Vccが高くなることから逆に昇圧能力が過剰になり無駄な消費電力の上昇を招くといった問題が生じる。
【0013】
そこで、通常電圧モード時には消費電力を低減させるために、第1昇圧ステージ51(第1昇圧用容量素子C1)で一次昇圧電圧V1を生成した後、第2及び第3ゲートトランジスタT2,T3を同時にオンさせる。そして、第2インバータ回路4の出力をLレベルに同定して一次昇圧電圧V1を第2昇圧ステージ2(第2昇圧用容量素子C2)で昇圧動作させることなく内部電源電圧Voutとして出力せる1段昇圧ポンピングの方法が考えられる。尚、1段昇圧ポンピングに対して第1及び第2昇圧ステージ1,2を昇圧動作させて二次昇圧電圧V2を内部電源電圧Voutとして出力せる方法を2段昇圧ポンピングという。
【0014】
しかしながら、第1昇圧ステージ1(第1昇圧用容量素子C1)で生成した一次昇圧電圧V1は、第2及び第3ゲートトランジスタT2,T3を介して内部電源電圧Voutとして出力される。従って、第2及び第3ゲートトランジスタT2,T3を介して電荷が流れることから、その分の電圧ドロップや電流ドロップは避けられず、昇圧効率の低下を招く。詳述すると、第2及び第3ゲートトランジスタT2,T3はPMOSトランジスタであるので、直流動作的にはそのソース・ドレイン間で電圧ドロップは生じないが、これら両トランジスタT2,T3を直列に接続するので、実行的なチャネル長は長くなり、交流動作的には第1の昇圧用容量素子C1から放電された電荷の全てが第3トランジスタT3から出力できずに電圧ドロップや昇圧効率の低下をきたす。又、第2の昇圧用容量素子C2に対する電荷の充電もチャージポンプ回路の昇圧効率を低下させる要因となっている。
【0015】
この問題は、第1昇圧ステージ2を休止させて第2昇圧ステージ2をチャージポンプ動作させる1段昇圧ポンピング動作の場合でも同様であった。
又、前記したように供給能力を上げるために回路定数を大きくすることが必須であるが、第1及び第2昇圧用容量素子C1,C2の容量を大きくすることチップ面積を増大しなければならず半導体装置の大型化及びコストアップを招く。
【0016】
尚、この種のチャージポンプ回路を設計する場合、最良の回路定数を決定する必要がある。これは、低電圧モードから通常電圧モードに、反対に通常電圧モードから低電圧モードに移行する時、1段昇圧ポンピングと2段昇圧ポンピングの制御を切り替える際、その各制御における昇圧電位の諸特性を予め正常に測定することによりその切り替えタイミングと最良の回路定数とが得られる。そのために、2段昇圧ポンピング動作における外部電源電圧Vccに対する内部電源電圧Voutの特性と、1段昇圧ポンピング動作における外部電源電圧Vccに対する内部電源電圧Voutの特性を予め知るための試験が必要となる。
【0017】
本発明は上記問題点を解消するためになされたものであって、その第1の目的は、外部電源電圧に対して昇圧効率を低下させることなく昇圧することができるチャージポンプ回路の駆動方法及び電圧変換回路を提供することにある。
【0018】
第2の目的は、最良の回路定数を決定する際の諸特性を求めるための試験が簡単な回路構成で容易に行うことができる電圧変換回路を提供することにある。
【0019】
【課題を解決するための手段】
請求項1に記載の発明によれば、特定の電圧変換ステージと出力電源線との間にある電圧変換ステージを除く電圧変換ステージを使って入力電源線に供給される入力電圧を電圧変換しているときにはバイパストランジスタをオフ状態とし、その変換された電圧を出力電源線に出力するときには、バイパストランジスタをオン状態にするとともに、特定の電圧変換ステージと出力電源線との間にある電圧変換ステージ及びゲートトランジスタを除く、電圧変換ステージ及びゲートトランジスタを予め定められた順序で動作させるようにした。また、請求項2に記載の発明によれば、特定の電圧変換ステージと入力電源線との間にある電圧変換ステージを除く電圧変換ステージを使って入力電源線に供給される入力電圧を電圧変換しているときにはバイパストランジスタをオフ状態とし、その変換された電圧を出力電源線に出力するときには、バイパストランジスタをオン状態にするとともに、特定の電圧変換ステージと入力電源線との間にある電圧変換ステージ及びゲートトランジスタを除く、電圧変換ステージ及びゲートトランジスタを予め定められた順序で動作させるようにした。従って、充電又は放電の電荷がバイパストランジスタを介して流れることから、電圧ドロップを小さくでき昇圧効率の向上を図ることができる。
【0020】
請求項3に記載の発明によれば、電圧変換ステージは容量素子を備えた昇圧ステージであり、その容量素子を充電放電動作させる。
請求項4又は5に記載の発明によれば、入力電圧が高いときの動作においては、充電又は放電の電荷がバイパストランジスタを介して流れることから、電圧ドロップを小さくでき昇圧効率の向上を図ることができるとともに容量の小さな容量素子で実現できる。
【0021】
請求項6に記載の発明によれば、モード切替回路が第2のモード信号を生成したとき、駆動回路は、特定の電圧変換ステージと入力電源線との間にある電圧変換ステージ以外の電圧変換ステージを使い入力電源線に供給される入力電圧を電圧変換しているときにはバイパストランジスタをオフ状態にし、その変換された電圧を出力電源線に出力するときにはバイパストランジスタをオン状態にするとともに、チャージポンプ回路の特定の電圧変換ステージと入力電源線との間にある電圧変換ステージ及びゲートトランジスタ以外の電圧変換ステージ及びゲートトランジスタを動作させるように駆動制御する。また、請求項7に記載の発明によれば、モード切替回路が第2のモード信号を生成したとき、駆動回路は、特定の電圧変換ステージと出力電源線との間にある電圧変換ステージ以外の電圧変換ステージを使い入力電源線に供給される入力電圧を電圧変換しているときにはバイパストランジスタをオフ状態にし、その変換された電圧を出力電源線に出力するときにはバイパストランジスタをオン状態にするとともに、チャージポンプ回路の特定の電圧変換ステージと出力電源線との間にある電圧変換ステージ及びゲートトランジスタ以外の電圧変換ステージ及びゲートトランジスタを動作させるように駆動制御する。従って、充電又は放電の電荷がバイパストランジスタを介して流れることから、電圧ドロップを小さくでき昇圧効率の向上を図ることができる。
【0022】
請求項8に記載の発明によれば、モード切替回路における第1のモード信号は全ての昇圧ステージを使い入力電源線に供給される入力電圧を昇圧させて、その昇圧された電圧を出力電源線に出力するための信号であり、第2のモード信号は特定の昇圧ステージと入力電源線との間にある昇圧ステージ以外の昇圧ステージを使い入力電源線に供給される入力電圧を昇圧させ、その昇圧された電圧を出力電源線に出力するための信号である。
請求項9に記載の発明によれば、モード切替回路における第1のモード信号は全ての昇圧ステージを使い入力電源線に供給される入力電圧を昇圧させて、その昇圧された電圧を出力電源線に出力するための信号であり、第2のモード信号は特定の昇圧ステージと出力電源線との間にある昇圧ステージ以外の昇圧ステージを使い入力電源線に供給される入力電圧を昇圧させ、その昇圧された電圧を出力電源線に出力するための信号である。
【0023】
請求項10に記載の発明によれば、モード切替回路が第2のモード信号を出力する入力電圧が高いときの動作においては、充電又は放電の電荷がバイパストランジスタを介して流れることから、電圧ドロップを小さくでき昇圧効率の向上を図ることができる。
【0024】
請求項11に記載の発明によれば、モード切替回路が半導体装置の動作モードによって第2のモード信号を出力するときの動作においては、充電又は放電の電荷がバイパストランジスタを介して流れることから、電圧ドロップを小さくでき昇圧効率の向上を図ることができるとともに容量の小さな容量素子で実現できる。
【0025】
請求項12に記載の発明によれば、モード切替回路はテストモード選択回路によって、入力電圧に基づく第1及び第2のモード信号に無関係にテストモード信号に従って第1及び第2のモード信号のいずれか一方を出力するようにした。従って、チャージポンプ回路の各モードにおける入力電圧に対する変換電圧(昇圧電圧)の測定を容易に行うことができる。
【0026】
【発明の実施の形態】
以下、本発明を半導体装置としてのSDRAM(Synchronous Dynamic Random Access Memory)に具体化した一実施形態を図1に従って説明する。
【0027】
図1は、SDRAM内に設けられた電圧変換回路を説明するための回路である。電圧変換回路はチャージポンプ回路10、駆動回路21及びモード切替回路60を有する。
【0028】
チャージポンプ回路10は、電圧変換ステージとしての第1及び第2昇圧ステージ11,12を有している。第1昇圧ステージ11は、NMOSトランジスタよりなる第1ゲートトランジスタT11を介して外部電源電圧Vccが供給される電源線に接続されている。外部電源電圧Vccは、SDRAMが利用されている時(通常電圧モード)とSDRAMが利用されていいない時(低電圧モード)とでは外部装置から電源線を介して供給される電圧値が相違するようになっている。つまり、外部装置から供給される外部電源電圧Vccは通常電圧モード時のほうが低電圧モードより電圧値が高くなるようになっている。
【0029】
第1昇圧ステージ11と第2昇圧ステージ12はPMOSトランジスタよりなる第2ゲートトランジスタT12を介して接続されている。又、第2昇圧ステージ12はPMOSトランジスタよりなる第3ゲートトランジスタT13を介して各回路部に内部電源電圧Voutを供給する内部電源線に接続されている。この内部電源線には、安定化容量C0が接続され、チャージポンプ回路10から電荷を充電する。尚、本実施形態では、外部電源電圧Vccを入力電圧とし、内部電源電圧Voutを変換電圧及び昇圧電圧としている。
【0030】
第1昇圧ステージ11は、第1昇圧用容量素子C11を有している。第1昇圧用容量素子C11の一端は、第1及び第2ゲートトランジスタT11,T12のソース端子に接続されている。第1昇圧用容量素子C11の他端は、駆動回路21に接続されいる。
【0031】
一方、第2昇圧ステージ12は、第2昇圧用容量素子C12を有している。第2昇圧用容量素子C12の一端は、第2ゲートトランジスタT12のドレイン端子と第3ゲートトランジスタT13のソース端子とに接続されている。第2昇圧用容量素子C12の他端は、駆動回路21に接続されている。
【0032】
PMOSトランジスタよりなるバイパストランジスタTBは、そのソース端子が前記第2ゲートトランジスタT12のソース端子に接続され、そのドレイン端子が前記第3ゲートトランジスタT12のドレイン端子に接続されている。そして、バイパストランジスタTBは前記した第1〜第3ゲートトランジスタT11〜T13とともに駆動回路21によってオン・オフ制御される。
【0033】
次に、駆動回路21を説明する前に、同駆動回路21によって駆動されるチャージポンプ回路10の動作を図4及び図5に従って説明する。チャージポンプ回路10の動作は、外部電源電圧Vccが高い通常電圧モードと、外部電源電圧Vccが低い低電圧モードとで動作が相違する。
【0034】
[低電圧モード]
まず、低電圧モードから説明する。低電圧モードにおいては、チャージポンプ回路10は、従来と同様に第1及び第2昇圧ステージ11,12を動作させるいわゆる2段昇圧ポンピング動作を行う。従って、2段昇圧ポンピング動作では、バイパストランジスタTBを常時オフ状態になっている。
【0035】
そして、第1ゲートトランジスタT11のゲートには、図4に示すような第1制御信号S1が入力される。又、第2ゲートトランジスタT12のゲートは第2制御信号S2が入力される。第2制御信号S2は、図4に示すように、第1制御信号S1がLレベルに立ち下がっている間の一定期間だけLレベルとなる信号である。第3ゲートトランジスタT13のゲートには、第3制御信号S3が入力される。第3制御信号S3は、図4に示すように、第1及び第2制御信号S1,S2が共にHレベルに立ち上がってい間の一定期間だけLレベルとなる信号である。バイパストランジスタTBのゲートには、バイパス制御信号SBが入力される。バイパス制御信号SBは、図4に示すように、低電圧モード時(2段昇圧ポンピング動作時)には常時Hレベルに保持されている。
【0036】
尚、本実施形態では、第1制御信号S1がHレベルの電位は、第1ゲートトランジスタT11のしきいち電圧Vthを考慮して、容量素子C11のゲート側端子の電位V1が外部電源電圧Vccとなるように、外部電源電圧Vccとしきいち電圧Vthを加算した電圧又はそれ以上の電位に設定されている。これは、通常電圧モードでも同様である。
【0037】
一方、第2、第3及びバイパス制御信号S2,S3、SBのHレベルの電位は、それぞれ各トランジスタT12,T13,TBを確実にオフ状態にする必要から外部電源電圧Vccと同じ電位ではなく、同チャージポンプ回路10にて昇圧して得られた内部電源電電圧Voutと同電位の電圧Vppの電位である。これは、通常電圧モードでも同様である。
【0038】
一方、第1昇圧ステージ11の第1昇圧用容量素子C11には、第1昇圧信号SX1が入力される。第1昇圧信号SX1は、図4に示すように、第1制御信号S1がLレベルのときHレベルに、反対に第1制御信号S1がHレベルのときLレベルとなる信号である。第2昇圧ステージ12の第2昇圧用容量素子C12には、第2昇圧信号SX2が入力される。第2昇圧信号SX2は、図4に示すように、第1昇圧信号SX1がLレベルのときHレベルに、反対に第1昇圧信号SX1がHレベルのときLレベルとなる信号である。
【0039】
そして、第1制御信号S1がHレベルに立ち上がって第1ゲートトランジスタT11がオンすると、低い電圧の外部電源電圧Vccに基づいて第1昇圧用容量素子C11は充電され、その容量素子C11のゲート側端子の電位V1は外部電源電圧Vccとなる。
【0040】
容量素子C11のゲート側端子の電位V1が外部電源電圧Vccとなると、第1制御信号S1がLレベルに立ち下がり、第1昇圧信号SX1がHレベル(プラスのαボルト)に立ち上がる。Hレベルに立ち上がった第1昇圧信号SX1に基づいて、第1昇圧用容量素子C11のゲート側端子の電位V1は外部電源電圧Vccにαボルトを加算した値(=Vcc+α)となる。尚、αボルトは、本実施形態では外部電源電圧Vccとしている。つまり、第1昇圧信号SX1を出力する後記するインバータ回路54は、外部電源電圧Vccで動作されるようになって、その外部電源電圧VccがHレベルの第1昇圧信号SX1として出力されるようになっている。
【0041】
やがて、第2制御信号S2がLレベルに一定期間立ち下がると、第2ゲートトランジスタT12がオンして第2昇圧用容量素子C12は充電され、その容量素子C12のゲート側端子の電位V2は前記第1昇圧用容量素子C11のゲート側端子の電位V1(=Vcc+α)となる。
【0042】
そして、第2ゲートトランジスタT12がオフした後に、第2昇圧信号SX2がHレベル(プラスのαボルト)に立ち上がると、第2昇圧用容量素子C12のゲート側端子の電位V2はαボルトを加算した値(=V1+α=Vcc+2α)となる。尚、αボルトは、前記と同様に外部電源電圧Vccとしている。つまり、第2昇圧信号SX2を出力する後記するインバータ回路59は、外部電源電圧Vccで動作されるようになって、その外部電源電圧VccがHレベルの第2昇圧信号SX2として出力されるようになっている。
【0043】
やがて、第3制御信号S3がLレベルに一定期間立ち下がると第3ゲートトランジスタT13がオンして第2昇圧用容量素子C12に充電されて得られた電圧V2(Vcc+2α)は、内部電源電圧Voutとして各内部回路に供給される。
【0044】
つまり、低電圧モードにおいて、チャージポンプ回路10は外部電源電圧Vccを2αボルト昇圧した内部電源電圧Voutを生成する。そして、上記の動作を繰り返すことによって、昇圧された内部電源電圧Voutが出力され続けることになる。
【0045】
[通常電圧モード]
次に、通常電圧モードについて説明する。通常電圧モードにおいては、このチャージポンプ回路10は、従来と同様に第1昇圧ステージ11のみを動作させるいわゆる1段昇圧ポンピング動作を行う。そして、従来と相違する点は、1段昇圧ポンピング動作では、第2及び第3ゲートトランジスタT12,T13を常時オフ状態にし、バイパストランジスタTBをオン・オフ制御する点である。
【0046】
そして、第1ゲートトランジスタT11のゲートには、図5に示すように、2段昇圧ポンピングの時と同様な第1制御信号S1が入力される。又、第2及び第3ゲートトランジスタT12,T13のゲートにそれぞれ入力される第2及び第3制御信号S2,S3は、図5に示すように、常時Hレベルに保持されている。さらに、バイパス制御信号SBは、図5に示すように、第1制御信号S1がLレベルに立ち下がっている間の一定期間だけLレベルとなる信号である。
【0047】
一方、第1昇圧ステージ11の第1昇圧用容量素子C11に入力される第1昇圧信号SX1は、図5に示すように、2段昇圧ポンピング動作の時と同様な第1制御信号S1がLレベルのときにHレベル、反対に第1制御信号S1がHレベルのときにLレベルとなる信号である。又、第2昇圧ステージ12の第2昇圧用容量素子C12に入力される第2昇圧信号SX2は、図5に示すように、常にLレベル(0ボルト)に保持された信号となる。
【0048】
そして、第1制御信号S1がHレベルに立ち上がって第1ゲートトランジスタT11がオンすると、高い電圧の外部電源電圧Vccに基づいて第1昇圧用容量素子C11は充電され、その容量素子C11のゲート側端子の電位V1は外部電源電圧Vccとなる。
【0049】
容量素子C11のゲート側端子の電位V1が外部電源電圧Vccとなると、第1制御信号S1がLレベルに立ち下がり、第1昇圧信号SX1がHレベル(プラスのαボルト)に立ち上がる。Hレベルに立ち上がった第1昇圧信号SX1に基づいて、第1昇圧用容量素子C11のゲート側端子の電位V1は外部電源電圧Vccにαボルトを加算した値(=Vcc+α)となる。
【0050】
やがて、バイパス制御信号SBがLレベルに一定期間立ち下がると、バイパストランジスタTBがオンして第1昇圧用容量素子C11に充電されて得られた電圧V1(Vcc+α)は、内部電源電圧Voutとして各内部回路に供給される。
【0051】
つまり、通常電圧モードにおいて、チャージポンプ回路10は高い電圧の外部電源電圧Vccをαボルト昇圧した内部電源電圧Voutを生成する。そして、上記の動作を繰り返すことによって、バイパストランジスタTBを介して昇圧された内部電源電圧Voutが出力され続けることになる。
【0052】
この時、第1昇圧ステージ11(第1昇圧用容量素子C11)で生成した一次昇圧電圧V1は、1つのバイパストランジスタTBを介して内部電源電圧Voutとして出力される。その結果、従来のように複数のゲートトランジスタ(第2及び第3ゲートトランジスタT2,T3)を介して電荷が流れるのと相違して、その分の電圧ドロップや電流ドロップは小さくなり、昇圧効率を上げることができる。
【0053】
次に、前記各信号S1〜S3,SB,SX1,SX2を生成してチャージポンプ回路10を駆動制御する駆動回路21について説明する。
図1において、駆動回路21は発振回路22を備えている。発振回路22は、予め定めた周期の矩形波の発振パルス信号SG1を出力する。発振回路22は、図示しない電圧検出回路がその時々の内部電源電圧Voutの値を検出し、同内部電源電圧Voutが各モードにおける予め定められた基準電圧値を超えたことを検出した時、発振パルス信号SG1の発振を停止するようになっている。
【0054】
第1ナンド回路23は、2入力端子のナンド回路であって、一方の入力端子には5個のインバータ回路24〜28を介して発振パルス信号SG1を入力し、他方の入力端子にはインバータ回路24を介して発振パルス信号SG1を入力する。従って、第1ナンド回路23の出力は、発振パルス信号SG1がLレベルからHレベルに立ち上がると、直ちにLレベルからHレベルに立ち上がる。又、第1ナンド回路23の出力は、発振パルス信号SG1がHレベルからLレベルに立ち下がるとインバータ回路25〜28で決まる遅延時間後にHレベルからLレベルに立ち下がる。そして、第1ナンド回路23の出力はインバータ回路29にて反転され、その反転した信号は前記第1制御信号S1として第1ゲートトランジスタT11のゲート端子に出力される。従って、第1制御信号S1は、発振パルス信号SG1とほぼ同期した信号となる。
【0055】
尚、インバータ回路29と第1ゲートトランジスタT11のゲート端子との間には、昇圧用のコンデンサCaが設けられている。つまり、インバータ回路29が外部電源電圧Vccで動作するインバータ回路であって、同インバータ回路29の出力がHレベルになった時、第1制御信号S1のHレベルの電位が外部電圧Vccと第1ゲートトランジスタT11のしきい値電圧Vthを加算した値以上になるように、昇圧用のコンデンサCaにて昇圧している。
【0056】
第2ナンド回路30は、2入力端子のナンド回路であって、一方の入力端子には6個のインバータ回路31〜36を介して発振パルス信号SG1を入力し、他方の入力端子にはインバータ回路31,32を介して発振パルス信号SG1を入力する。従って、第2ナンド回路30の出力信号SG2は、発振パルス信号SG1がLレベルからHレベルに立ち上がるとインバータ回路25〜28で決まる遅延時間後にHレベルからLレベルに立ち下がる。又、第2ナンド回路30の出力信号SG2は、発振パルス信号SG1がHレベルからLレベルに立ち下がると直ちにLレベルからHレベルに立ち上がる。
【0057】
第1ノア回路37は2入力端子のノア回路であって、一方の入力端子には前記第2ナンド回路30の出力信号SG2を入力し、他方の入力端子には3個のインバータ回路38〜40を介してモード切替回路60からのモード設定信号SGMを入力する。そして、2段昇圧ポンピング動作(低電圧モード)の時には、第1ノア回路37の他方の入力端子にはLレベルの信号が入力され、前記出力信号SG2に基づく出力信号、即ち出力信号SG2が反転した信号がインバータ回路42に出力される。一方、1段昇圧ポンピング動作(通常電圧モード)の時には、第1ノア回路37の他方の入力端子にはHレベルの信号が入力され、前記出力信号SG2に関係なく常にLレベルの出力信号がインバータ回路41に出力される。
【0058】
インバータ回路41の出力端子はレベルシフタ70を介して前記第2ゲートトランジスタT12のゲートに接続され、インバータ回路41の出力信号は、レベルシフタ70にてそのHレベルの電位がレベル変換されて同出力信号と同相の第2制御信号S2として第2ゲートトランジスタT12のゲートに出力される。レベルシフタ70は、インバータ回路41の出力信号がHレベルのときに、同相の第2制御信号S2のHレベルの電位を、内部電源電圧Voutと同じ電位の電圧Vppの電位にする回路である。
【0059】
従って、2段昇圧ポンピング動作の時には、第2ナンド回路30の出力信号SG2と同相の第2制御信号S2が第2ゲートトランジスタT12のゲートに出力される。つまり、第1制御信号S1がLレベルに立ち下がった後に一定時間遅れて第2制御信号S2はLレベルに立ち下がる。そして、第1制御信号S1がHレベルに立ち上がる一定時間前に第2制御信号S2はHレベルに立ち上がる。一方、1段昇圧ポンピング動作の時には、第2制御信号S2が常にHレベルとなり、第2ゲートトランジスタT12はオフ状態となる。
【0060】
第2ノア回路42は2入力端子のノア回路であって、一方の入力端子には前記第2ナンド回路30の出力信号SG2を入力し、他方の入力端子には4個のインバータ回路38〜40,43を介してモード切替回路60からのモード設定信号SGMを入力する。そして、1段昇圧ポンピング動作(通常電圧モード)の時には、第2ノア回路42の他方の入力端子にはLレベルの信号が入力され、前記出力信号SG2に基づく出力信号、即ち出力信号SG2が反転した信号がインバータ回路44に出力される。一方、2段昇圧ポンピング動作(低電圧モード)の時には、第2ノア回路42の他方の入力端子にはHレベルの信号が入力され、前記出力信号SG2に関係なく常にLレベルの出力信号がインバータ回路44に出力される。
【0061】
インバータ回路44の出力端子はレベルシフタ71を介して前記バイパストランジスタTBのゲートに接続され、インバータ回路44の出力信号は、レベルシフタ71にてそのHレベルの電位がレベル変換されて同出力信号と同相のバイパス制御信号SBとしてバイパストランジスタTBのゲートに出力される。レベルシフタ71は、インバータ回路44の出力信号がHレベルのときに、同相のバイパス制御信号SBのHレベルの電位を、内部電源電圧Voutと同じ電位の電圧Vppの電位にする回路である。
【0062】
従って、1段昇圧ポンピング動作の時には、第2ナンド回路30の出力信号SG2と同相のバイパス制御信号SBがバイパストランジスタTBのゲートに出力される。つまり、第1制御信号S1がLレベルに立ち下がった後に一定時間遅れてバイパス制御信号SBはLレベルに立ち下がる。そして、第1制御信号S1がHレベルに立ち上がる一定時間前にバイパス制御信号SBはHレベルに立ち上がる。一方、2段昇圧ポンピング動作の時には、バイパス制御信号SBが常にHレベルとなり、バイパストランジスタTBはオフ状態となる。
【0063】
第3ナンド回路45は2入力端子のナンド回路であって、一方の入力端子には7個のインバータ回路31〜36,46を介して発振パルス信号SG1を入力し、他方の入力端子には3個のインバータ回路31〜33を介して発振パルス信号SG1を入力する。従って、第2ナンド回路30の出力は、発振パルス信号SG1がLレベルからHレベルに立ち上がると直ちにLレベルからHレベルに立ち上がる。又、第2ナンド回路30の出力は、発振パルス信号SG1がHレベルからLレベルに立ち下がるとインバータ回路34〜36,46で決まる遅延時間後にHレベルからLレベルに立ち下がる。
【0064】
第4ナンド回路47は2入力端子のナンド回路であって、一方の入力端子には前記第3ナンド回路30の出力信号SG3を入力し、他方の入力端子には4個のインバータ回路38〜40,43を介してモード切替回路60からのモード設定信号SGMを入力する。
【0065】
そして、2段昇圧ポンピング動作(低電圧モード)の時には、第4ナンド回路47の他方の入力端子にはHレベルの信号が入力され、前記出力信号SG3に基づく出力信号、即ち出力信号SG3が反転した信号がレベルシフタ72を介して第3制御信号S3として第3ゲートトランジスタT13のゲートに出力される。一方、1段昇圧ポンピング動作(通常電圧モード)の時には、第4ナンド回路47の他方の入力端子にはLレベルの信号が入力され、前記出力信号SG3に関係なく常にHレベルの出力信号がレベルシフタ72を介して第3制御信号S3として第3ゲートトランジスタT13のゲートに出力される。
【0066】
レベルシフタ72は、ナンド回路47の出力信号がHレベルのときに、同相の第3制御信号S3のHレベルの電位を、内部電源電圧Voutと同じ電位の電圧Vppの電位にする回路である。
【0067】
従って、2段昇圧ポンピング動作の時には、第2制御信号S2より遅れて立ち上がる第1制御信号S1がHレベルに立ち上がった後の一定期間後に第3制御信号S3はLレベルに立ち下がり、第2制御信号S2より早く立ち下がる第1制御信号S1がLレベルに立ち下がる一定時間前に第3制御信号S3はHレベルに立ち上がる。一方、1段昇圧ポンピング動作の時には、第3制御信号S3が常にHレベルとなり、第3ゲートトランジスタT13はオフ状態となる。
【0068】
前記発振パルス信号SG1は、6個のインバータ回路24,50〜54を介して第1昇圧ステージ11の第1昇圧用容量素子C11に供給される。そして、第1昇圧用容量素子C11はその最終段のインバータ回路54の出力信号を第1昇圧信号SX1として入力する。従って、インバータ回路54からの第1昇圧信号SX1は発振パルス信号SG1と同相の信号となる。その結果、第1昇圧信号SX1は、第1制御信号S1がLレベルからHレベルに立ち上がるとHレベルからLレベルに立ち下がるとともに、第1制御信号S1がHレベルからLレベルに立ち下がるとLレベルからHレベルに立ち上がる。
【0069】
第5ナンド回路55は2入力端子のナンド回路であって、一方の入力端子にはインバータ回路24,50,56を介して発振パルス信号SG1を入力し、他方の入力端子にはモード切替回路60からのモード設定信号SGMを入力する。そして、本実施形態では、モード設定信号SGMは、2段昇圧ポンピング動作(低電圧モード)の時にはHレベルとなり、1段昇圧ポンピング動作(通常電圧モード)の時にはLレベルとなっている。
【0070】
従って、2段昇圧ポンピング動作の時には、第5ナンド回路55は、発振パルス信号SG1と同相の出力信号を出力する。一方、1段昇圧ポンピング動作の時には、第5ナンド回路55は、常にHレベルの出力信号を出力する。
【0071】
第5ナンド回路55の出力信号は、3個のインバータ回路57〜59を介して第2昇圧ステージ12の第2昇圧用容量素子C12に供給される。そして、第2昇圧用容量素子C12はその最終段のインバータ回路59の出力信号を第2昇圧信号SX2として入力する。
【0072】
従って、インバータ回路59からの第2昇圧信号SX2は、2段昇圧ポンピング動作の時には、発振パルス信号SG1と逆相、即ち、前記第1制御信号S1と同相の信号となる。つまり、第2昇圧信号SX2は、第1昇圧信号SX1がLレベルからHレベルに立ち上がるとHレベルからLレベルに立ち下がるとともに、第1昇圧信号SX1がHレベルからLレベルに立ち下がるとLレベルからHレベルに立ち上がる。一方、1段昇圧ポンピング動作の時には、インバータ回路59からの第2昇圧信号SX2は、常にLレベルとなる。
【0073】
次に、前記したレベルシフタ70、71、73を図3に従って説明する。尚、レベルシフタ70、71、73は共に同一の回路構成であるので、レベルシフタ70について説明する。
【0074】
図3において、レベルシフタ70は、2個のPMOSトランジスタT21,T22、2個のNMOSトランジスタT23,T24及び3個のインバータ回路75〜77を有している。
【0075】
PMOSトランジスタT21は、ソース端子が電圧Vppが供給される電源線に接続されている。PMOSトランジスタT21のドレイン端子がNMOSトランジスタT23のドレイン端子に接続されているいるとともに、第2ゲートトランジスタT12のゲート端子に接続されて第2制御信号S2を出力する。NMOSトランジスタT23のソース端子は接地されている。PMOSトランジスタT22は、ソース端子が電圧Vppが供給される電源線に接続され、ドレイン端子がNMOSトランジスタT24のドレイン端子に接続されている。NMOSトランジスタT24のソース端子が接地されている。
【0076】
そして、PMOSトランジスタT21のゲート端子はPMOSトランジスタT22のドレイン端子に接続され、PMOSトランジスタT22のゲート端子はPMOSトランジスタT21のドレイン端子に接続されている。又、NMOSトランジスタT23のゲート端子にはインバータ回路75を介して前記インバータ回路41の出力信号が入力されるとともに、NMOSトランジスタT24のゲート端子にはインバータ回路76,77を介して前記インバータ回路41の出力信号が入力される。
【0077】
電圧Vppは、前記内部電源電圧Voutと同電位であって、前記チャージポンプ回路10が生成した内部電源電圧Voutに基づいて生成された電圧である。
そして、外部電源電圧Vccで動作される前記インバータ回路41から外部電源電圧Vccと同じ電位のHレベルの出力信号が出力されると、NMOSトランジスタT23がオフし,NMOSトランジスタT24がオンされる。NMOSトランジスタT23がオフし,NMOSトランジスタT24がオンされるることにより、PMOSトランジスタT21がオンし、PMOSトランジスタT22がオフされる。
【0078】
従って、PMOSトランジスタT21がオンしNMOSトランジスタT23がオフすることにより、PMOSトランジスタT21のドレイン端子の電位は、電圧Vppの電位となる。つまり、第2制御信号S2のHレベルの電位は、電圧Vppの電位となる。
【0079】
因みに、前記インバータ回路41からLレベルの出力信号が出力されると、NMOSトランジスタT23がオンし,NMOSトランジスタT24がオフされる。NMOSトランジスタT23がオンし,NMOSトランジスタT24がオフされるることにより、PMOSトランジスタT21がオフし、PMOSトランジスタT22がオンされる。従って、NMOSトランジスタT23がオンしPMOSトランジスタT21がオフすることにより、PMOSトランジスタT21のドレイン端子の電位はほぼ0電位なる。
【0080】
次に、モード切替回路60について図2に従って説明する。
図2において、モード切替回路60は、イクスクルーシブオア(排他的論理和回路)61、第1及び第2トランスファーゲート62,63及び5個のインバータ回路64〜68を備えている。テストモード選択回路としてのエックスオア61は、第1テストモード信号TES1と、第2テストモード信号TES2を図示しない内部回路から入力する。第1及び第2テストモード信号TES1,TES2は、外部装置から各種のテストモード信号のうちチャージポンプ回路10をテストをするテストモード信号がSDRAMに入力された時、SDRAM内に設けた内部回路がそのテストモード信号を判定した時に同内部回路から出力される。
【0081】
そして、本実施形態では、外部電源電圧Vccに関係なく(即ち、通常電圧モード及び低電圧モードに関係なく)、チャージポンプ回路10を1段昇圧ポンピング動作させる場合(以下、固定1段昇圧ポンピング動作という)には、第1テストモード信号TES1はHレベル、第2テストモード信号TES2はLレベルとなる。又、外部電源電圧Vccに関係なく(即ち、通常電圧モード及び低電圧モードに関係なく)、チャージポンプ回路10を2段昇圧ポンピング動作させる場合(以下、固定2段昇圧ポンピング動作という)には、第1テストモード信号TES1はLレベル、第2テストモード信号TES2はHレベルとなる。
【0082】
さらに、外部電源電圧Vccに基づく通常電圧モード又は低電圧モードで動作をさせる場合、第1及び第2テストモード信号TES1,TES2は、共に同じレベル(H又はLレベル)となる信号となる。
【0083】
従って、第1及び第2テストモード信号TES1,TES2が固定1段昇圧ポンピング動作及び固定2段昇圧ポンピング動作の場合、エックスオア回路61の出力信号SGXはHレベルとなる。又、外部電源電圧Vccに基づく通常電圧モード又は低電圧モードで動作をさせる場合、エックスオア回路61の出力信号SGXはLレベルとなる。
【0084】
第1トランスファーゲート62は、PMOSトランジスタとNMOSトランジスタよりなり、そのPMOSトランジスタのゲートはインバータ回路64,65を介して出力信号SGXを入力し、NMOSトランジスタのゲートはインバータ回路64を介して出力信号SGXを入力する。
【0085】
そして、出力信号SGXがLレベルの時、第1トランスファーゲート62はオンして入力端子から入力されるモード切替信号STTGをインバータ回路66〜68を介してモード設定信号SGMとして出力する。このモード切替信号STTGは図示しない内部回路によって生成される。その内部回路は、外部電源の電圧レベルを検知し外部電源電圧Vccが高い電圧の時には(通常電圧モードで1段昇圧ポンピングで動作させる場合には)Hレベルのモード切替信号STTGを、外部電源電圧Vccが低い電圧の時には(低電圧モードで2段昇圧ポンピングで動作させる場合には)Lレベルのモード切替信号STTGを生成し出力するようになっている。
【0086】
従って、モード設定信号SGMは、モード切替信号STTGがLレベルの時にHレベル、モード切替信号STTGがHレベルの時にLレベルとなる。
又、第1トランスファーゲート62は、出力信号SGXがHレベルの時、オフしてモード切替信号STTGをモード設定信号SGMとして出力させないようになっている。
【0087】
第2トランスファーゲート63は、PMOSトランジスタとNMOSトランジスタよりなり、そのPMOSトランジスタのゲートはインバータ回路64を介して出力信号SGXを入力し、NMOSトランジスタのゲートはインバータ回路64,65を介して出力信号SGXを入力する。
【0088】
そして、出力信号SGXがHレベルの時、第2トランスファーゲート63はオンして入力端子から入力される前記第1テストモード信号TES1をインバータ回路66〜68を介してモード設定信号SGMとして出力する。
【0089】
従って、モード設定信号SGMは、第1テストモード信号TES1がHレベルの時にLレベル、第1テストモード信号TES1がLレベルの時にHレベルとなる。つまり、第1テストモード信号TES1がHレベルであって、モード設定信号SGMがLレベルの時には、チャージポンプ回路10は固定1段昇圧ポンピングの動作を行う。そして、第1テストモード信号TES1がLレベルであって、モード設定信号SGMがHレベルの時には、チャージポンプ回路10は固定2段昇圧ポンピングの動作を行う。
【0090】
又、第2トランスファーゲート63は、出力信号SGXがLレベルの時、オフして第1テストモード信号TES1をモード設定信号SGMとして出力させないようになっている。
【0091】
従って、モード切替回路60は、テスト以外の時には、モード切替信号STTGに基づいてモード設定信号SGMのレベルを設定する。そして、テストの時には、モード切替信号STTGを無効にして第1テストモード信号TES1に基づいてモード設定信号SGMのレベルを設定する。
【0092】
次に、上記のように構成した電圧変換回路の作用について説明する。
[低電圧モード]
低電圧モードにおいては、モード切替回路60に入力される第1及び第2テストモード信号TES1,TES2は共に同じレベル(Hレベル又はLレベル)となるとともに、モード切替信号STTGはLレベルとなる。モード切替回路60はHレベルのモード設定信号SGXを出力する。そして、第4、第5ナンド回路47,55にHレベルの信号が入力され、ノア回路37にLレベルの信号が入力される。又、ノア回路42にHレベルの信号が入力される。
【0093】
従って、駆動回路21は、第1〜第3制御信号S1〜S3及び第1、第2昇圧信号SX1〜SX3を発振パルス信号SG1に基づいてタイミングで生成される。一方、駆動回路21は、第4制御信号S4を生成しない。そして、第1〜第3制御信号S1〜S3及び第1、第2昇圧信号SX1〜SX3は図4に示すタイミングで第1〜第3ゲートトランジスタT11〜T13及び第1、第2昇圧ステージ11,12に入力される。この時、バイパストランジスタTBはオフ状態に保持される。
【0094】
従って、チャージポンプ回路10は、第1〜第3制御信号S1〜S3及び第1、第2昇圧信号SX1,SX2に基づいて2段昇圧ポンピング動作を行なう。つまり、チャージポンプ回路10は、低い電源電圧Vccを2段昇圧ポンピング動作で昇圧し内部電源電圧Voutを生成し内部回路に出力する。
【0095】
[通常電圧モード]
通常電圧モードにおいては、モード切替回路60に入力される第1及び第2テストモード信号TES1,TES2は共に同じレベル(Hレベル又はLレベル)となるとともに、モード切替信号STTGはHレベルとなる。モード切替回路60はLレベルのモード設定信号SGXを出力する。そして、第4、第5ナンド回路47,55にLレベルの信号が入力され、ノア回路37にHレベルの信号が入力される。又、ノア回路42にLレベルの信号が入力される。
【0096】
従って、駆動回路21は、第1制御信号S1、バイパス制御信号SB及び第1昇圧信号SX1を発振パルス信号SG1に基づいて生成する。一方、駆動回路21は、第2、3制御信号S2,S3及び第2昇圧信号SX2を生成しない。そして、第1制御信号S1,バイパス制御信号SB及び第1昇圧信号SX1は、図5に示すタイミングで第1トランジスタT11、バイパストランジスタTB及び第1昇圧ステージ11に入力される。この時、第2、第3ゲートトランジスタT12,T13はオフ状態に保持されるとともに、第2昇圧ステージ12はポンピング動作が停止される。
【0097】
従って、チャージポンプ回路10は、第1制御信号S1、バイパス制御信号SB及び第1昇圧信号SX1に基づいて1段昇圧ポンピング動作を行なう。つまり、チャージポンプ回路10は、高い電源電圧Vccを1段昇圧ポンピング動作で昇圧し内部電源電圧Voutを生成し内部回路に出力する。
【0098】
[テストモード:2段ポンピング動作テストモード]
2段ポンピング動作テストモードにおいて、モード切替回路60に入力される第1テストモード信号TES1はLレベルとなるとともに、第2テストモード信号TES2はHレベルとなる。モード切替回路60はHレベルのモード設定信号SGXを出力する。尚、モード切替信号STTGはLレベル又はHレベルのいずれのレベルであっもモード切替回路60はHレベルのモード設定信号SGXを出力する。
【0099】
従って、モード切替信号STTGのレベルに関係なく、第4、第5ナンド回路47,55にHレベルの信号が入力され、ノア回路37にLレベルの信号が入力される。又、ノア回路42にHレベルの信号が入力される。その結果、駆動回路21は、低電圧モードと同様に、第1〜第3制御信号S1〜S3及び第1、第2昇圧信号SX1,SX2を図4に示すタイミングで第1〜第3ゲートトランジスタT11〜T13及び第1、第2昇圧ステージ11,12に入力する。又、バイパストランジスタTBはオフ状態に保持される。従って、チャージポンプ回路10は、第1〜第3制御信号S1〜S3及び第1、第2昇圧信号SX1,SXBに基づいて2段昇圧ポンピング動作を行なう。
【0100】
そして、外部電源電圧Vccを0ボルトから高電圧に変更させて、図6に示すように、2段昇圧ポンピング動作における、その時々の外部電源電圧Vccに対する内部電源電圧Voutを測定する。つまり、2段昇圧ポンピング動作における、外部電源電圧Vccに対する内部電源電圧Voutの特性を示す特性曲線PL2を求めることができる。
【0101】
[テストモード:1段ポンピング動作テストモード]
1段ポンピング動作テストモードにおいて、モード切替回路60に入力される第1テストモード信号TES1はHレベルとなるとともに、第2テストモード信号TES2はLレベルとなる。モード切替回路60はLレベルのモード設定信号SGXを出力する。尚、モード切替信号STTGはLレベル又はHレベルのいずれのレベルであっもモード切替回路60はLレベルのモード設定信号SGXを出力する。
【0102】
従って、モード切替信号STTGのレベルに関係なく、駆動回路21は、通常電圧モードと同様に、第1制御信号S1、バイパス制御信号SB及び第1昇圧信号SX1を図5に示すタイミングで第1ゲートトランジスタT11、バイパストランジスタTB及び第1昇圧ステージ11に入力する。又、第2、第3ゲートトランジスタT12,T13はオフ状態に保持されるととともに第2昇圧ステージ12はその動作を停止する。
【0103】
従って、チャージポンプ回路10は、第1制御信号S1、バイパス制御信号SB及び第1昇圧信号SX1に基づいて1段昇圧ポンピング動作を行なう。
そして、外部電源電圧Vccを0ボルトから高電圧に変更させて、図6に示すように、1段昇圧ポンピング動作における、その時々の外部電源電圧Vccに対する内部電源電圧Voutを測定する。つまり、1段昇圧ポンピング動作における、外部電源電圧Vccに対する内部電源電圧Voutの特性を示す特性曲線PL1を求めることができる。
【0104】
次に、上記のよう構成した電圧変換回路の特徴を以下に記載する。
(1)本実施形態によれば、1段昇圧ポンピング動作を行う時、第2及び第3ゲートトランジスタT12,T13をオフ状態にして、第1昇圧ステージ11を昇圧動作させるとともに、第1ゲートトランジスタT11及びバイパストランジスタTBをオン・オフ制御するようにした。そして、第1昇圧ステージ11の第1昇圧用容量素子C11に充電され昇圧された電圧V1をバイパストランジスタTBを介して出力するようにした。つまり、第1昇圧用容量素子C11の充電された電荷は、バイパストランジスタTBを介して内部電源線に流れる。
【0105】
従って、従来のように直列に接続された第2及び第3ゲートトランジスタT2,T3を介して第1昇圧用容量素子C11から放電された電荷を放電するのに比べてチャージ量を増大するとともに、第2昇圧用容量素子C12に対する電荷の充電もないので昇圧効率の向上が図れる。
【0106】
(2)本実施形態では、外部電源電圧Vccが低い時、2段昇圧ポンピング動作を行い、外部電源電圧Vccが高い時、1段昇圧ポンピング動作を行うようにした。
【0107】
従って、一般に外部電源電圧Vccが低いほど昇圧効率が低いチャージポンプ回路10は、外部電源電圧Vccが低い時に2段昇圧ポンピング動作が行われることから、各昇圧用容量素子C11,C12の容量を大きくすることなくその低い外部電源電圧Vccに対する目的の昇圧電圧(内部電源電圧Vout)を容易に生成することができる。
【0108】
しかも、各昇圧用容量素子C11,C12の容量を大きくする必要がないことから、容量素子C11,C12が占めるチップ面積の割合を抑えることができ半導体装置(SDRAM)のチップサイズを小型化することができる。
【0109】
(3)本実施形態では、低電圧モード及び通常電圧モードの他に、モード切替回路60はテストモード信号TES1,TES2に基づいてテストモードとなる。そして、外部電源電圧Vccの値に関係なく、チャージポンプ回路10に対して常時2段昇圧ポンピング動作(固定2段昇圧ポンピング動作)及び常時1段昇圧ポンピング動作(固定1段昇圧ポンピング動作)を行うことができるようにした。
【0110】
従って、チャージポンプ回路10の回路設計を行う際に必要な、1段及び2段昇圧ポンピング動作毎のチャージポンプ回路10の入力電圧(外部電源電圧Vcc)に対する昇圧電圧(内部電源電圧Vout)の測定を容易に行うことができる。
【0111】
しかも、モード切替回路60にエックスオア(排他的論理和回路)61、第1及び第2トランスファーゲート62,63及びインバータ回路64,65を加えるだけの簡単な回路構成なので回路規模の増大を抑制することができる。
【0112】
発明の実施の形態は上記実施形態に限定されるものではなく以下のように実施してもよい。
○前記実施形態では、第1及び第2昇圧ステージ11,12を設け2段昇圧ポンピング動作と1段昇圧ポンピング動作を可能にしたチャージポンプ回路10であったが、図7に示すように、第3昇圧用容量素子C13を備えた第3昇圧ステージ71及びPMOSトランジスタよりなる第4ゲートトランジスタT14を設けた3段昇圧ポンピング動作が可能なチャージポンプ回路10に応用してもよい。この場合、PMOSトランジスタよりなる2個のバイパスゲートトランジスタTB1,TB2を設けて、3段昇圧ポンピング動作、2段昇圧ポンピング動作及び1段昇圧ポンピング動作の3種類の昇圧ポンピング動作を可能にしてもよい。
【0113】
又、2個のバイパスゲートトランジスタTB11,TB12のいずれか一方を省略したチャージポンプ回路10に具体化してもよい。
勿論、昇圧ステージを4個以上設け、4段以上の昇圧ポンピング動作が可能なチャージポンプ回路に具体化してもよい。、
○図8に示すように、上記実施形態のチャージポンプ回路10を2個並列に接続し、交互に内部電源電圧Voutを出力するようにしたチャージポンプ回路80に具体化してもよい。この場合、各チャージポンプ回路10に対して設けられる駆動回路21及びモード切替回路60もそれぞれ設ける。尚、駆動回路21の発振回路2及びモード切替回路60は共用してもよい。そして、2個のチャージポンプ回路10が交互に内部電源電圧Voutを出力することによって、リップルの小さな内部電源Voutが生成される。
【0114】
勿論、3個以上の昇圧ステージを備えたチャージポンプ回路に応用してもよい。
○前記実施形態では、バイパストランジスタTBを第1ステージ12の第1昇圧用容量素子C11と内部電源電圧Voutの電源線との間に接続した。これを、図9に示すように、バイパストランジスタTBを第2ステージ12の第2昇圧用容量素子C12と外部電源電圧Vccの電源線との間に接続して実施してもよい。
【0115】
この場合、1段昇圧ポンピング動作を行なうとき、第1及び第2ゲートトランジスタT11,T12をオフ状態にするとともに、第1昇圧用容量素子C11の昇圧動作を停止させる。そして、バイパス制御信号SB、第3制御信号S3及び第2昇圧信号SX2を出力して、第3ゲートトランジスタT13、バイパストランジスタTB及び第2昇圧用容量素子T13を動作制御することになる。この場合にも電圧ドロップを小さくでき昇圧効率の向上を図ることができる。
○前記実施形態では、外部電源電圧Vccに基づいて通常電圧モードと低電圧モードとに切り替わり、1段昇圧ポンピング動作と2段昇圧ポンピング動作のいずれかの動作を行うようにした。これを例えば、外部電源電圧Vccが一定の状態で、内部電源電圧Voutを低くしたい動作モード信号で1段昇圧ポンピング動作に、内部電源電圧Voutを高くしたい動作モード信号で2段昇圧ポンピング動作に切り替わるようにしたチャージポンプ回路及び電圧変換回路に応用してもよい。
【0116】
○前記実施形態では、電圧変換ステージが昇圧ステージであって、外部電源電圧Vccより高い内部電源電圧Voutを生成するものであったが、例えば基板電圧を基準に入力電圧を降圧してその基板電圧よりさらに低い電圧(マイナス電圧)を生成する電圧変換ステージを備えたチャージポンプ回路及び電圧変換回路に応用してもよい。
【0117】
○上記実施形態では、半導体記憶装置としてのSDRAM内に電圧変換回路を設けたが、それ以外の半導体装置内に設けて実施してもよい。勿論、電圧変換回路のみの半導体装置として実施してもよい。
【0118】
○上記実施形態では、半導体装置としてのSDRAM内に電圧変換回路を設けたが、チャージポンプ回路10のみを半導体装置内に設け、それ以外を他の半導体装置に設けて実施してもよい。勿論、チャージポンプ回路10と駆動回路21を半導体装置内に設け、モード切替回路60を他の半導体装置に設けて実施してもよい。
【0119】
○前記モード切替回路60を低電圧モードと通常電圧モードの2つのモードができテストモードができないようにした回路にして実施してもよい。例えば、図2において、エックスオア(排他的論理和回路)61、第1及び第2トランスファーゲート62,63及びインバータ回路64,65を省略したモード切替回路60となる。
【0120】
【発明の効果】
請求項1〜12に記載の発明によれば、充電又は放電の電荷をバイパストランジスタを介して流して電圧ドロップを小さくするようにしたので、昇圧効率の向上を図ることができる。
【0121】
又、請求項3及び10に記載の発明によれば、昇圧ステージに備えた容量素子の容量を小さくできる。
さらに、請求項12の発明によれば、チャージポンプ回路の各モードにおける入力電圧に対する昇圧電圧の測定を容易に行うことができる。
【図面の簡単な説明】
【図1】チャージポンプ回路を説明するための回路図
【図2】モード切替回路を説明するための回路図
【図3】レベルシフタを説明するための回路図
【図4】2段昇圧ポンピング動作時の動作波形図
【図5】1段昇圧ポンピング動作時の動作波形図
【図6】2段及び1段昇圧ポンピング動作の特性を示す特性図
【図7】チャージポンプ回路の別例を示す回路図
【図8】チャージポンプ回路の別例を示す回路図
【図9】チャージポンプ回路の別例を示す回路図
【図10】従来のチャージポンプ回路を説明するための回路図
【符号の説明】
10 チャージポンプ回路
11,12 第1及び第2昇圧ステージ
21 駆動回路
22 発振回路
60 モード切替回路
61 エックスオア(排他的論理和回路)
62,63 第1及び第2トランスファーゲート
T11〜T13 第1〜第3ゲートトランジスタ
TB バイパストランジスタ
Vcc 外部電源電圧
Vout 内部電源電圧
C11,C12 第1及び第2昇圧用容量素子
S1〜S3 第1〜第3制御信号
SB バイパス制御信号
SX1,SX2 第1及び第2昇圧信号
TES1,TES2 第1及び第2テストモード信号
STTG モード切替信号
Claims (12)
- 入力電源線と出力電源線との間に複数の電圧変換ステージがそれぞれゲートトランジスタを介して縦続接続され、その複数の電圧変換ステージのうちの特定の電圧変換ステージと前記出力電源線との間にバイパストランジスタを備えたチャージポンプ回路の駆動方法において、
前記全ての電圧変換ステージを使って前記入力電源線に供給される入力電圧を電圧変換させ、その変換された電圧を前記出力電源線に出力するときには、前記バイパストランジスタをオフ状態にして、前記全ての電圧変換ステージ及びゲートトランジスタを予め定められた順序で動作させ、
前記特定の電圧変換ステージと前記出力電源線との間にある電圧変換ステージを除く前記電圧変換ステージを使って前記入力電源線に供給される入力電圧を電圧変換しているときには前記バイパストランジスタをオフ状態とし、その変換された電圧を前記出力電源線に出力するときには、前記バイパストランジスタをオン状態にするとともに、前記特定の電圧変換ステージと前記出力電源線との間にある電圧変換ステージ及びゲートトランジスタを除く、前記電圧変換ステージ及びゲートトランジスタを予め定められた順序で動作させることを特徴とするチャージポンプ回路の駆動方法。 - 入力電源線と出力電源線との間に複数の電圧変換ステージがそれぞれゲートトランジスタを介して縦続接続され、その複数の電圧変換ステージのうちの特定の電圧変換ステージと前記入力電源線との間にバイパストランジスタを備えたチャージポンプ回路の駆動方法において、
前記全ての電圧変換ステージを使って前記入力電源線に供給される入力電圧を電圧変換させ、その変換された電圧を前記出力電源線に出力するときには、前記バイパストランジスタをオフ状態にして、前記全ての電圧変換ステージ及びゲートトランジスタを予め定められた順序で動作させ、
前記特定の電圧変換ステージと前記入力電源線との間にある電圧変換ステージを除く前記電圧変換ステージを使って前記入力電源線に供給される入力電圧を電圧変換しているときには前記バイパストランジスタをオフ状態とし、その変換された電圧を前記出力電源線に出力するときには、前記バイパストランジスタをオン状態にするとともに、前記特定の電圧変換ステージと前記入力電源線との間にある電圧変換ステージ及びゲートトランジスタを除く、前記電圧変換ステージ及びゲートトランジスタを予め定められた順序で動作させることを特徴とするチャージポンプ回路の駆動方法。 - 請求項1又は2に記載のチャージポンプ回路の駆動方法において、
前記電圧変換ステージは容量素子を備えた昇圧ステージであり、その容量素子を充電放電動作させることを特徴とするチャージポンプ回路の駆動方法。 - 請求項1に記載のチャージポンプ回路の駆動方法において、
前記電圧変換ステージは、容量素子を備えた昇圧ステージであり、
前記全ての昇圧ステージを使って前記入力電源線に供給される入力電圧を昇圧させ、その昇圧された電圧を前記出力電源線に出力するときとは、前記入力電源線に供給される第1の電圧が低いときであり、
前記特定の昇圧ステージと前記出力電源線との間にある昇圧ステージを除く昇圧ステージを使って前記入力電源線に供給される入力電圧を昇圧させ、その昇圧させた電圧を前記出力電源線に出力するときとは、前記入力電源線に供給される第2の電圧が前記第1の電圧よりも高いときであることを特徴とするチャージポンプ回路の駆動方法。 - 請求項2に記載のチャージポンプ回路の駆動方法において、
前記電圧変換ステージは、容量素子を備えた昇圧ステージであり、
前記全ての昇圧ステージを使って前記入力電源線に供給される入力電圧を昇圧させ、その昇圧された電圧を前記出力電源線に出力するときとは、前記入力電源線に供給される第1の電圧が低いときであり、
前記特定の昇圧ステージと前記入力電源線との間にある昇圧ステージを除く昇圧ステージを使って前記入力電源線に供給される入力電圧を昇圧させ、その昇圧させた電圧を前記 出力電源線に出力するときとは、前記入力電源線に供給される第2の電圧が前記第1の電圧よりも高いときであることを特徴とするチャージポンプ回路の駆動方法。 - 入力電源線と出力電源線との間に複数の電圧変換ステージがそれぞれゲートトランジスタを介して縦続接続され、その複数の電圧変換ステージのうちの特定の電圧変換ステージと前記入力電源線との間にバイパストランジスタを備えたチャージポンプ回路と、
前記全ての電圧変換ステージを使い前記入力電源線に供給される入力電圧を電圧変換させ、その変換された電圧を前記出力電源線に出力するための第1のモード信号と、前記特定の電圧変換ステージと前記入力電源線との間にある電圧変換ステージ以外の電圧変換ステージを使い前記入力電源線に供給される入力電圧を電圧変換させ、その変換された電圧を前記出力電源線に出力するための第2のモード信号とを生成するモード切替回路と、
前記第1のモード信号に基づいて、前記バイパストランジスタをオフ状態にし、前記全ての電圧変換ステージ及びゲートトランジスタを動作させるとともに、第2のモード信号に基づいて、前記特定の電圧変換ステージと前記入力電源線との間にある電圧変換ステージ以外の電圧変換ステージを使い前記入力電源線に供給される入力電圧を電圧変換しているときには前記バイパストランジスタをオフ状態にし、その変換された電圧を前記出力電源線に出力するときには前記バイパストランジスタをオン状態にするとともに前記特定の電圧変換ステージと前記入力電源線との間にある電圧変換ステージ及びゲートトランジスタ以外の電圧変換ステージ及びゲートトランジスタを動作させる駆動回路と
を備えた電圧変換回路。 - 入力電源線と出力電源線との間に複数の電圧変換ステージがそれぞれゲートトランジスタを介して縦続接続され、その複数の電圧変換ステージのうちの特定の電圧変換ステージと前記出力電源線との間にバイパストランジスタを備えたチャージポンプ回路と、
前記全ての電圧変換ステージを使い前記入力電源線に供給される入力電圧を電圧変換させ、その変換された電圧を前記出力電源線に出力するための第1のモード信号と、前記特定の電圧変換ステージと前記出力電源線との間にある電圧変換ステージ以外の電圧変換ステージを使い前記入力電源線に供給される入力電圧を電圧変換させ、その変換された電圧を前記出力電源線に出力するための第2のモード信号とを生成するモード切替回路と、
前記第1のモード信号に基づいて、前記バイパストランジスタをオフ状態にし、前記全ての電圧変換ステージ及びゲートトランジスタを動作させるとともに、第2のモード信号に基づいて、前記特定の電圧変換ステージと前記出力電源線との間にある電圧変換ステージ以外の電圧変換ステージを使い前記入力電源線に供給される入力電圧を電圧変換しているときには前記バイパストランジスタをオフ状態にし、その変換された電圧を前記出力電源線に出力するときには前記バイパストランジスタをオン状態にするとともに前記特定の電圧変換ステージと前記出力電源線との間にある電圧変換ステージ及びゲートトランジスタ以外の電圧変換ステージ及びゲートトランジスタを動作させる駆動回路と
を備えた電圧変換回路。 - 請求項6に記載の電圧変換回路において、
前記電圧変換ステージは、容量素子を備えた昇圧ステージであり、
前記モード切替回路における前記第1のモード信号は前記全ての昇圧ステージを使い前記入力電源線に供給される入力電圧を昇圧させて、その昇圧された電圧を前記出力電源線に出力するための信号であり、前記第2のモード信号は前記特定の昇圧ステージと前記入力電源線との間にある昇圧ステージ以外の昇圧ステージを使い前記入力電源線に供給される入力電圧を昇圧させ、その昇圧された電圧を前記出力電源線に出力するための信号であることを生成することを特徴とする電圧変換回路。 - 請求項7に記載の電圧変換回路において、
前記電圧変換ステージは、容量素子を備えた昇圧ステージであり、
前記モード切替回路における前記第1のモード信号は前記全ての昇圧ステージを使い前記入力電源線に供給される入力電圧を昇圧させて、その昇圧された電圧を前記出力電源線 に出力するための信号であり、前記第2のモード信号は前記特定の昇圧ステージと前記出力電源線との間にある昇圧ステージ以外の昇圧ステージを使い前記入力電源線に供給される入力電圧を昇圧させ、その昇圧された電圧を前記出力電源線に出力するための信号であることを特徴とする電圧変換回路。 - 請求項6〜9のうち何れか1項に記載の電圧変換回路において、
前記モード切替回路は、入力電圧が第1の電圧であるときには前記第1のモード信号を出力し、入力電圧が前記第1の電圧よりも高い第2の電圧であるときには前記第2のモード信号を出力するようにしたことを特徴とする電圧変換回路。 - 請求項6〜9のうち何れか1項に記載の電圧変換回路において、
前記モード切替回路は、前記出力電源線を介して昇圧電圧が供給される半導体装置の動作モードによって前記第1のモード信号及び第2のモード信号のいずれか一方を供給をするようにしたことを特徴とする電圧変換回路。 - 請求項6〜9のうち何れか1項に記載の電圧変換回路において、
前記モード切替回路は、前記入力電圧に基づく前記第1及び第2のモード信号の切り替えを無効化し、テストモード信号に従って前記第1及び第2のモード信号のいずれか一方を出力するようにしたテストモード選択回路を更に備えたことを特徴とする特徴とする電圧変換回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03412899A JP3655116B2 (ja) | 1999-02-12 | 1999-02-12 | チャージポンプ回路の駆動方法及び電圧変換回路 |
EP99307827A EP1028517B1 (en) | 1999-02-12 | 1999-10-05 | Charge pump circuit with bypass transistor |
DE69908898T DE69908898T2 (de) | 1999-02-12 | 1999-10-05 | Ladungspumpenschaltung mit Uberbrückungstransistor |
TW088117505A TW452797B (en) | 1999-02-12 | 1999-10-11 | Charge pump circuit with bypass transistor |
US09/419,065 US6373322B2 (en) | 1999-02-12 | 1999-10-15 | Charge pump circuit with bypass transistor |
KR1019990045269A KR100587565B1 (ko) | 1999-02-12 | 1999-10-19 | 챠지 펌프 회로 및 챠지 펌프 회로의 구동 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03412899A JP3655116B2 (ja) | 1999-02-12 | 1999-02-12 | チャージポンプ回路の駆動方法及び電圧変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000232773A JP2000232773A (ja) | 2000-08-22 |
JP3655116B2 true JP3655116B2 (ja) | 2005-06-02 |
Family
ID=12405607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03412899A Expired - Fee Related JP3655116B2 (ja) | 1999-02-12 | 1999-02-12 | チャージポンプ回路の駆動方法及び電圧変換回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6373322B2 (ja) |
EP (1) | EP1028517B1 (ja) |
JP (1) | JP3655116B2 (ja) |
KR (1) | KR100587565B1 (ja) |
DE (1) | DE69908898T2 (ja) |
TW (1) | TW452797B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW494631B (en) * | 2000-01-26 | 2002-07-11 | Sanyo Electric Co | Charge pump circuit |
JP2002197894A (ja) * | 2000-12-25 | 2002-07-12 | Mitsubishi Electric Corp | 半導体集積回路 |
JP4746205B2 (ja) * | 2001-06-12 | 2011-08-10 | Okiセミコンダクタ株式会社 | 昇圧回路及びこれを内蔵する半導体装置 |
KR100444491B1 (ko) * | 2002-04-10 | 2004-08-16 | 주식회사 하이닉스반도체 | 리플 감소를 위한 전원 회로 및 리플 감소 방법 |
US7480417B2 (en) * | 2004-10-19 | 2009-01-20 | Microsoft Corp. | System and method for encoding mosaiced image data employing a reversible color transform |
KR100650806B1 (ko) * | 2004-11-05 | 2006-11-27 | 주식회사 하이닉스반도체 | 반도체 장치의 펌핑 회로 |
KR100689828B1 (ko) | 2005-01-24 | 2007-03-08 | 삼성전자주식회사 | 고전압 발생회로 및 방법, 이를 구비한 반도체 메모리 장치 |
KR100674961B1 (ko) * | 2005-02-26 | 2007-01-26 | 삼성전자주식회사 | 부가 펌프 회로를 구비하는 승압전압 발생회로 및 이의 승압전압 발생방법 |
KR100732756B1 (ko) * | 2005-04-08 | 2007-06-27 | 주식회사 하이닉스반도체 | 전압 펌핑장치 |
KR100733414B1 (ko) * | 2005-04-30 | 2007-06-29 | 주식회사 하이닉스반도체 | 내부전원 생성장치 |
KR100733419B1 (ko) * | 2005-04-30 | 2007-06-29 | 주식회사 하이닉스반도체 | 내부전원 생성장치 |
US20090219079A1 (en) * | 2005-09-02 | 2009-09-03 | Nxp B.V. | Charge pump circuit for rfid integrated circuits |
US7595608B2 (en) * | 2006-03-10 | 2009-09-29 | Atmel Corporation | Gate driver for a battery pack |
JP2011205797A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | 昇圧回路 |
TWI794123B (zh) * | 2022-06-30 | 2023-02-21 | 國立中山大學 | 負電壓電荷幫浦系統 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2531267B2 (ja) * | 1989-06-20 | 1996-09-04 | 日本電気株式会社 | チャ―ジポンプ |
US5036229A (en) * | 1989-07-18 | 1991-07-30 | Gazelle Microcircuits, Inc. | Low ripple bias voltage generator |
EP0696839B1 (en) * | 1994-08-12 | 1998-02-25 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Voltage elevator of the charge pump type |
JP3497601B2 (ja) * | 1995-04-17 | 2004-02-16 | 松下電器産業株式会社 | 半導体集積回路 |
EP0836129A1 (en) * | 1996-10-09 | 1998-04-15 | Motorola Semiconducteurs S.A. | Voltage multiplier |
FR2761214B1 (fr) | 1997-03-19 | 1999-05-21 | Sgs Thomson Microelectronics | Circuit elevateur de tension du type pompe de charge a nombre d'etages controle |
US6023187A (en) * | 1997-12-23 | 2000-02-08 | Mitsubishi Semiconductor America, Inc. | Voltage pump for integrated circuit and operating method thereof |
-
1999
- 1999-02-12 JP JP03412899A patent/JP3655116B2/ja not_active Expired - Fee Related
- 1999-10-05 DE DE69908898T patent/DE69908898T2/de not_active Expired - Lifetime
- 1999-10-05 EP EP99307827A patent/EP1028517B1/en not_active Expired - Lifetime
- 1999-10-11 TW TW088117505A patent/TW452797B/zh not_active IP Right Cessation
- 1999-10-15 US US09/419,065 patent/US6373322B2/en not_active Expired - Lifetime
- 1999-10-19 KR KR1019990045269A patent/KR100587565B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1028517B1 (en) | 2003-06-18 |
KR100587565B1 (ko) | 2006-06-08 |
DE69908898D1 (de) | 2003-07-24 |
KR20000056992A (ko) | 2000-09-15 |
TW452797B (en) | 2001-09-01 |
EP1028517A3 (en) | 2000-12-27 |
US20020000869A1 (en) | 2002-01-03 |
JP2000232773A (ja) | 2000-08-22 |
DE69908898T2 (de) | 2004-01-15 |
EP1028517A2 (en) | 2000-08-16 |
US6373322B2 (en) | 2002-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3655116B2 (ja) | チャージポンプ回路の駆動方法及び電圧変換回路 | |
KR100347144B1 (ko) | 고전압 발생회로 | |
US7215179B2 (en) | Booster circuit | |
US20050248386A1 (en) | Four phase charge pump operable without phase overlap with improved efficiency | |
EP1009093A2 (en) | Charge pump circuit free from trouble even at low voltage | |
US20080079480A1 (en) | Electronic device including boosting circuit | |
JPH09198887A (ja) | 高電圧発生回路 | |
JP2004274861A (ja) | 昇圧回路 | |
TWI427906B (zh) | 具有低雜訊及高輸出電壓電流之電子幫浦系統及用於具有低雜訊及高輸出電壓電流之電子幫浦之四相時脈系統和產生器 | |
US6650172B1 (en) | Boost circuit with sequentially delayed activation of pump circuit stages | |
US20150214837A1 (en) | Charge pump circuit | |
US10157645B2 (en) | Booster circuit and non-volatile memory including the same | |
US7532060B2 (en) | Charge-pump device with increased current output | |
US6831500B2 (en) | Noise-reduced voltage boosting circuit | |
EP0685846B1 (en) | Signal transmission method, signal transmission circuit, and semiconductor integrated circuit using the same | |
US5912564A (en) | Voltage-boosting circuit with mode signal | |
US20030025549A1 (en) | Booster circuit capable of switching between a conventional mode and a low consumption current mode | |
US11114937B2 (en) | Charge pump circuit | |
JP2848796B2 (ja) | 信号伝送方法 | |
JPH09163719A (ja) | 降圧回路 | |
JP2972723B2 (ja) | 半導体集積回路 | |
JPH01134796A (ja) | 不揮発性半導体記憶装置 | |
JPH11306781A (ja) | 半導体集積回路装置 | |
JP2008011649A (ja) | 半導体集積回路装置 | |
JPS6050000B2 (ja) | Mis電界効果型半導体回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050302 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |