JPH08274466A - Manufacturing method of multilayer printed interconnection board - Google Patents
Manufacturing method of multilayer printed interconnection boardInfo
- Publication number
- JPH08274466A JPH08274466A JP7510795A JP7510795A JPH08274466A JP H08274466 A JPH08274466 A JP H08274466A JP 7510795 A JP7510795 A JP 7510795A JP 7510795 A JP7510795 A JP 7510795A JP H08274466 A JPH08274466 A JP H08274466A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- hole
- insulating substrate
- manufacturing
- blind via
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は多層印刷配線板の製造方
法に関し、特に表面実装に適したブラインドバイアホー
ルを有する多層印刷配線板の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer printed wiring board, and more particularly to a method for manufacturing a multilayer printed wiring board having blind via holes suitable for surface mounting.
【０００２】[0002]
【従来の技術】近年の電子機器の軽薄短小化並びに高機
能化に伴い多層印刷配線においてはブラインドバイアホ
ールを介して電子部品の外層実装用パターンと内層配線
パターンを導通させる高密度実装化により対応してい
る。このようなブラインドバイアホールを有する従来例
１の多層印刷配線板の製造方法は以下により行われてい
る。すなわち図５（Ａ）に示す様に、両面に銅箔１を有
する絶縁基板２に、ドリリングもしくはパンチングによ
りまず貫通孔３ｂを形成する。次に、図５（Ｂ）に示す
様に、貫通孔３ｂ内壁を含む絶縁基板２の表面に銅のパ
ネルめっき層４と貫通ブラインドバイアホール１３ｂを
形成して絶縁基板２の表裏を導通させる。この後、図５
（Ｃ）に示す様に、エッチングレジスト層５の形成，図
５（Ｄ）に示す様に、パネルめっき層４のエッチング、
そして、図５（Ｅ）に示す様に、エッチングレジスト層
５の剥離を行い配線パターン６を形成する。この後、図
６（Ａ）に示す様に、絶縁基板２の配線パターン６が形
成されていない銅箔１の面を最外層面として、この絶縁
基板２と熱硬化性接着樹脂シート（以下、プリプレグ７
と記す）と組合せ、加熱加圧し積層する工程により、図
６（Ｂ）の多層印刷配線板８を形成する。2. Description of the Related Art In recent years, as electronic devices have become lighter, thinner, smaller and more sophisticated, multi-layer printed wiring has been supported by high-density mounting in which an outer-layer mounting pattern of an electronic component and an inner-layer wiring pattern are conducted through blind via holes. doing. The method for manufacturing the multilayer printed wiring board of Conventional Example 1 having such blind via holes is performed as follows. That is, as shown in FIG. 5A, a through hole 3b is first formed in an insulating substrate 2 having copper foils 1 on both sides by drilling or punching. Next, as shown in FIG. 5B, a copper panel plating layer 4 and a through blind via hole 13b are formed on the surface of the insulating substrate 2 including the inner wall of the through hole 3b, and the front and back of the insulating substrate 2 are conducted. After this,
As shown in FIG. 5C, the etching resist layer 5 is formed, and as shown in FIG. 5D, the panel plating layer 4 is etched.
Then, as shown in FIG. 5E, the etching resist layer 5 is peeled off to form a wiring pattern 6. After that, as shown in FIG. 6A, the surface of the copper foil 1 on which the wiring pattern 6 of the insulating substrate 2 is not formed is set as the outermost layer surface, and the insulating substrate 2 and a thermosetting adhesive resin sheet (hereinafter, referred to as “the resin”). Prepreg 7
6B) to form a multilayer printed wiring board 8 shown in FIG. 6B.
【０００３】尚、その他の従来例２の多層印刷配線板の
製造方法としては特開平５−２１８６５９号公報に開示
されている様に、まず、図７（Ａ）に示すごとく、絶縁
基板２に貫通孔３ｂを形成した後、図７（Ｂ）に示す様
に、貫通孔３ｂ内に導電性ペースト９を充填し貫通ブラ
インドバイアホール１３ｂを形成して表裏銅箔１の導通
を確保する。この後、図５（Ｃ）以降の製造方法と同様
に図７（Ｃ）でのエッチングレジスト層５の形成、図７
（Ｄ）でのエッチング、そして図７（Ｅ）におけるエッ
チングレジスト層５の剥離により配線パターン６を形成
する。この後、図８（Ａ）に示すごとく、絶縁基板２に
プリプレグ７を組合せ、加熱加圧成形することにより、
図８（Ｂ）に示すごとく目的とする多積層板８を得る。As another method of manufacturing a multilayer printed wiring board of Conventional Example 2, as shown in FIG. 7A, first, as shown in FIG. After the formation of the through holes 3b, as shown in FIG. 7B, the conductive paste 9 is filled in the through holes 3b to form the through blind via holes 13b, thereby ensuring conduction between the front and back copper foils 1. After this, the etching resist layer 5 shown in FIG. 7C is formed in the same manner as in the manufacturing method shown in FIG.
The wiring pattern 6 is formed by etching in (D) and peeling of the etching resist layer 5 in FIG. Thereafter, as shown in FIG. 8A, a prepreg 7 is combined with the insulating substrate 2 and is heated and pressed to form
As shown in FIG. 8B, the intended multi-layered board 8 is obtained.
【０００４】また、従来例３の多層配線基板の製造方法
としては特開平４−３３８６９５号公報に開示されてい
る様に図９（Ａ）に示すごとく、本体層のプリプレグ７
まで非貫通孔３ａを形成する。この後、図９（Ｂ）に示
すごとく、導電性ペースト９を非貫通孔３ａに充填する
ことにより、最外層パターンとそれに隣り合う配線パタ
ーン６を導通させるブラインドバイアホールを有する多
層印刷配線板を得ている。Further, as a method for manufacturing a multilayer wiring board of Conventional Example 3, as shown in FIG. 9 (A) as disclosed in Japanese Patent Laid-Open No. 4-338695, as shown in FIG.
The non-through hole 3a is formed up to this point. Thereafter, as shown in FIG. 9 (B), by filling the non-through holes 3a with the conductive paste 9, a multilayer printed wiring board having blind via holes for conducting the outermost layer pattern and the wiring pattern 6 adjacent thereto is formed. It has gained.
【０００５】[0005]
【発明が解決しようとする課題】前述した従来の多層印
刷配線板の製造方法においては以下の様な問題があっ
た。すなわち貫通ブラインドバイアホールを銅パネルめ
っきを施してパネルめっき層を積層形成する工法におい
ては、図６（Ｂ）に示すごとく、積層後において貫通ブ
ラインドバイアホール１３ｂ内にプリプレグ７中の樹脂
１１が流入して積層板８の表面から噴出し、この噴出し
た樹脂１１によって積層板８の厚みのばらつきを大きく
する要因となる。また、この噴出した樹脂１１はその後
の処理に支障をきたす為、主に積層板８表面の研磨によ
り除去しなければならなくなる。しかし、前述した様に
積層板８の厚みのばらつきが大きい為研磨厚に差が生じ
る。従って研磨された積層板８の表面の導電体層の厚み
にもばらつきが生じることとなり、次工程の積層板８の
エッチングによる微細加工が困難であった。The above-mentioned conventional method for manufacturing a multilayer printed wiring board has the following problems. That is, in the construction method in which the through-hole blind via hole is subjected to copper panel plating to form a panel plating layer, as shown in FIG. 6B, the resin 11 in the prepreg 7 flows into the through-hole blind via hole 13b after the lamination. Then, the resin 11 is ejected from the surface of the laminate 8, and the ejected resin 11 causes a large variation in the thickness of the laminate 8. In addition, the ejected resin 11 hinders the subsequent processing, and therefore must be removed mainly by polishing the surface of the laminate 8. However, as described above, the variation in the thickness of the laminated plate 8 is large, so that a difference occurs in the polishing thickness. Accordingly, the thickness of the conductor layer on the polished surface of the laminate 8 also varies, making it difficult to perform fine processing by etching the laminate 8 in the next step.
【０００６】また、積層板８の本体においても表裏導通
及び最外層とその他の配線パターン６の導通を目的とし
たスルーホール形成の為、銅のパネルめっきを再度施
す。すなわち、積層板８の最外層を形成する導電体層は
ブライドバイアホール用とスルーホール用との２度の銅
のパネルめっきが行われることになり、導電体層が厚く
なり、微細な配線パターンの形成には不向きであった。Also, in the main body of the laminate 8, copper panel plating is performed again for the purpose of forming through holes for the purpose of conduction between the front and back and conduction between the outermost layer and other wiring patterns 6. That is, the conductor layer forming the outermost layer of the laminated plate 8 is subjected to copper panel plating twice for the blind via hole and for the through hole, so that the conductor layer becomes thick and the fine wiring pattern is formed. Was not suitable for the formation of
【０００７】また、図８に於ける貫通ブラインドバイア
ホール１３ｂ内に導電性ペースト９を充填した後に積層
を行う工法においては、積層後に貫通ブラインドバイア
ホール１３ｂからのプリプレグ７の樹脂１１の噴出を抑
えることが可能になり、また貫通ブラインドバイアホー
ル１３ｂ通電の銅パネルめっきが不要となる為、積層板
８の最外層の導電体層の厚みを低く抑えることも可能と
なる。しかしながら、導電性ペースト９は通常、硬化に
より体積減少を伴う為、導電性ペースト９充填，硬化後
に貫通ブラインドバイアホール１３ｂ表面上にへこみが
発生する。この導電性ペースト９硬化時の体積減少によ
るへこみにより、絶縁基板２の導箔１と導電性ペースト
９及び配線パターン６と導電性ペースト９の電気的接続
信頼性の確保が困難であった。In the method of laminating the conductive paste 9 after filling it into the through blind via hole 13b shown in FIG. 8, the resin 11 of the prepreg 7 is suppressed from the through blind via hole 13b after the lamination. In addition, since the copper panel plating for energizing the through blind via hole 13b is not required, the thickness of the outermost conductor layer of the laminated board 8 can be reduced. However, since the volume of the conductive paste 9 is usually reduced by curing, dents occur on the surface of the through blind via hole 13b after filling and curing the conductive paste 9. Due to the dent due to the volume decrease when the conductive paste 9 is hardened, it is difficult to secure the electrical connection reliability between the conductive foil 1 and the conductive paste 9 of the insulating substrate 2 and between the wiring pattern 6 and the conductive paste 9.
【０００８】また、特にこの貫通ブラインドバイアホー
ル１３ｂ上に積層板８の電子部品実装パッドを形成する
場合、この貫通ブラインドバイアホール１３ｂのへこみ
は部品実装パッド表面のへこみとなる為、電子部品実装
における実装パッドの半田濡れ性低下の原因となり、部
品実装の接続信頼性にも影響を及ぼすこととなる。In particular, when an electronic component mounting pad of the laminated board 8 is formed on the through blind via hole 13b, the dent of the through blind via hole 13b becomes a dent on the surface of the component mounting pad. This causes a decrease in solder wettability of the mounting pad, which also affects the connection reliability of component mounting.
【０００９】また、図９で示した工法においても、積層
時におけるプリプレグ樹脂１１の噴出及び最外層導電体
層の厚みを抑えることが可能となるが、導電性ペースト
９硬化時におけるへこみにより上記の製造工法と同様の
不具合が発生するという課題を有していた。Also in the method shown in FIG. 9, it is possible to suppress the ejection of the prepreg resin 11 and the thickness of the outermost conductor layer at the time of stacking. There was a problem that the same problem as in the manufacturing method occurred.
【００１０】本発明の目的は、このような従来方法の課
題を解決した、導電性ペーストを充填したブラインドバ
イアホールを介して多層印刷配線板の最外層電子部品実
装パターンと内層パターンを導電接続させるが、内層パ
ターンとブラインドバイアホール内導電性ペーストの接
続信頼性を向上させ、且つ多層印刷配線板のブラインド
バイアホール上に形成した実装パターン表面を平滑化
し、部品実装時の半田濡れ性を向上させた接続信頼性の
高い多層印刷配線の製造方法を提供することにある。An object of the present invention is to solve the problems of the conventional method by electrically connecting the outermost electronic component mounting pattern and the inner layer pattern of a multilayer printed wiring board through blind via holes filled with a conductive paste. Improves the connection reliability between the inner layer pattern and the conductive paste in the blind via hole, smoothes the surface of the mounting pattern formed on the blind via hole of the multilayer printed wiring board, and improves the solder wettability during component mounting. To provide a method of manufacturing a multilayer printed wiring having high connection reliability.
【００１１】[0011]
【課題を解決するための手段】本発明の多層印刷配線板
の製造方法は、少くとも一対の両面に銅箔を有する絶縁
基板の両面にエッチングレジスト層を形成し露光，現像
して、積層した時に最外層面となる銅箔を残存させ内層
となる側にのみ配線パターンを形成する工程と、この配
線パターン形成面にのみ全面熱硬化性絶縁樹脂を塗布し
熱硬化乾燥させる工程と、レーザ加工により前記絶縁基
板のブラインドバイアホールとなる位置に前記最外層面
となる銅箔のみ保持した状態で非貫通孔を形成する工程
と、この非貫通孔に導電性ペーストを充填し乾燥硬化し
て非貫通ブラインドバイアホールを形成する工程と、前
記配線パターンと前記熱硬化性絶縁性樹脂が形成された
面を内層面として少くとも一対の絶縁基板をプリプレグ
を介して積層する工程と、プレス装置により加熱，加圧
を行い前記プリプレグを前記絶縁基板に接着した状態で
完全硬化し一体化して積層板を形成する工程と、この積
層板に貫通孔を穿設し銅のパネルめっき層によって構成
されるかまたは導電性ペーストを充填して構成される貫
通スルーホールを形成する工程とを含むことを特徴とす
る。According to the method of manufacturing a multilayer printed wiring board of the present invention, an etching resist layer is formed on both sides of an insulating substrate having copper foil on at least a pair of both sides, exposed, developed, and laminated. A step of forming a wiring pattern only on the side of the inner layer while leaving the copper foil to be the outermost layer surface, a step of applying a thermosetting insulating resin over the entire surface only on the wiring pattern forming surface, drying by thermosetting, and laser processing Forming a non-through hole in a state where only the outermost copper foil is held at a position to be a blind via hole of the insulating substrate, and filling the non-through hole with a conductive paste, drying and curing the non-through hole. Forming a through blind via hole, and laminating at least a pair of insulating substrates via a prepreg with the surface on which the wiring pattern and the thermosetting insulating resin are formed as an inner layer surface; And heating and pressurizing with a pressing device to completely cure and integrate the prepreg with the prepreg adhered to the insulating substrate to form a laminate, and forming a through-hole in the laminate to form a copper panel. Forming a through-hole formed by a plating layer or filled with a conductive paste.
【００１２】[0012]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will now be described with reference to the drawings.
【００１３】図１（Ａ）〜（Ｆ），図２（Ａ）〜
（Ｂ），図３（Ａ）〜（Ｂ）は本発明の第１の実施例を
説明する工程順に示した断面図である。本発明の第１の
実施例は、積層板の各層を構成する絶縁基板の中で特に
最外層を構成する絶縁基板の配線パターンを形成する工
程と、これらの絶縁基板を積層して一体化する工程とか
ら成る。この絶縁基板として、エポキシ系樹脂を絶縁層
とし、この絶縁層の両面に導電体層として１２〜７０μ
ｍ厚の銅箔を配した構成であり、板厚として０．１〜
０．２ｍｍの薄板基板が使用可能である。FIGS. 1A to 1F and FIGS.
3 (B) and FIGS. 3 (A) and 3 (B) are cross-sectional views shown in the order of steps for explaining the first embodiment of the present invention. In the first embodiment of the present invention, a step of forming a wiring pattern of an insulating substrate constituting an outermost layer among insulating substrates constituting each layer of a laminated board, and laminating and integrating these insulating substrates Process. As the insulating substrate, an epoxy resin is used as an insulating layer.
The thickness of the copper foil is 0.1 to
A 0.2 mm thin plate substrate can be used.
【００１４】絶縁基板の配線パターンを形成する工程に
於いては、まず、図１（Ａ）に示す様に、エッチングレ
ジスト層５を露光，現像により形成する。この時、積層
した時に最外層面となる銅箔１上には全面においてエッ
チングレジスト層５を残しておき、後にブラインドバイ
アホールを形成する部分のエッチングレジスト層は除去
しておく。次に、図１（Ｂ）に示す様に、絶縁基板２の
表面上にエッチング液をスプレィしてエッチングを行
い、露出した銅箔１を除去する。この時、ブラインドバ
イアホールとなる部分の銅箔１も同時に除去される。次
に、図１（Ｃ）に示す様に、エッチング後の絶縁基板２
に対し、剥離液をスプレィしてエッチングレジスト層５
を剥離する。以上で、絶縁基板２の片面にのみ配線パタ
ーン６の形成が終了する。In the step of forming a wiring pattern on an insulating substrate, first, as shown in FIG. 1A, an etching resist layer 5 is formed by exposure and development. At this time, the etching resist layer 5 is left on the entire surface of the copper foil 1, which is the outermost layer surface when the layers are laminated, and the etching resist layer in a portion where a blind via hole is to be formed later is removed. Next, as shown in FIG. 1B, etching is performed by spraying an etching solution on the surface of the insulating substrate 2, and the exposed copper foil 1 is removed. At this time, the portion of the copper foil 1 which will be the blind via hole is also removed at the same time. Next, as shown in FIG. 1C, the etched insulating substrate 2
To the etching resist layer 5
Peel off. Thus, the formation of the wiring pattern 6 on only one surface of the insulating substrate 2 is completed.
【００１５】次に、図１（Ｄ）に示す様に、配線パター
ン６形成をした面全面に熱硬化性絶縁樹脂１２を塗布す
る。この熱硬化性絶縁樹脂１２の耐熱性としては、少な
くとも半田の融点の温度に耐えるものとする。具体的に
は、一時的な２３０〜２６０℃程度の加熱に耐えられる
性質のものが好ましい。本実施例においては、熱硬化性
絶縁樹脂１２として臭素化ビスフェノールＡ型エポキシ
樹脂を主剤とし、硬化剤にジシアンジアミド，ベンジル
ジメチルアミン、希釈剤としてメチルエチルケトンを主
剤とするエポキシ系樹脂を用いた。尚、その他のエポキ
シ系の熱硬化性絶縁樹脂１２としては、主剤としてビス
フェノールＡ型エポキシ樹脂を用い、難燃剤として耐熱
性付与硬化の高いフェノールノボラック型，クレゾール
ノボラック型，臭素化フェノールノボラック型，ビスフ
ェノールノボラック型等のノボラック型エポキシ樹脂、
Ｎ，Ｎ，Ｎ′，Ｎ′−テトラグリシジルメタキシレンジ
アミン等の多官能型エポキシ樹脂、及びナフタレン骨格
型エポキシ樹脂等を単体及び２種以上の混合物として、
硬化剤としてはフェニルイミダゾール，ＢＦ3 モノエチ
ルアミン等の触媒タイプ系硬化剤、メタフェニレンジア
ミン，ジフェニルジアミノスルフォン，ジフェニルジア
ミノメタン等の芳香族ポリアミン系硬化剤、ジエチレン
トリアミン，トリエチレンテトラアミン等の樹脂族ポリ
アミン系硬化剤、無水クロレンディック酸，無水メチル
ナジック酸等の酸無水物系硬化剤を単体及び２種以上の
混合物として、希釈剤としては、ヘキサン，メチルエチ
ルケトン，キシレン，メチルアルコール，エチルアルコ
ール，プロピルアルコール，ブチルアルコール，酢酸エ
チル，酢酸ブチル等の有機溶剤の１種または２種以上の
混合物が使用可能である。また、硬化促進剤として三級
アミン類，イミダゾール類及びＢＦ3 アミン錯体類化合
物の混入も効果的である。更に、エポキシ系樹脂以外の
熱硬化性絶縁樹脂１２としてはフェノール樹脂，ポリエ
ステル樹脂，メラミン樹脂，ユリア樹脂，ポリイミド樹
脂，ポリブタジエン樹脂も同様に使用可能である。Next, as shown in FIG. 1D, a thermosetting insulating resin 12 is applied to the entire surface on which the wiring pattern 6 is formed. It is assumed that the heat resistance of the thermosetting insulating resin 12 withstands at least the melting point of the solder. Specifically, a material that can withstand temporary heating at about 230 to 260 ° C. is preferable. In this embodiment, an epoxy resin mainly containing a brominated bisphenol A type epoxy resin as a thermosetting insulating resin 12, a dicyandiamide and benzyldimethylamine as a curing agent, and methyl ethyl ketone as a diluent is used. As the other epoxy thermosetting insulating resin 12, a bisphenol A type epoxy resin is used as a main component, and a phenol novolac type, a cresol novolak type, a brominated phenol novolac type, and a bisphenol which are heat-resistant and hardened as a flame retardant. Novolac type epoxy resin, such as novolac type
A polyfunctional epoxy resin such as N, N, N ′, N′-tetraglycidyl metaxylenediamine, and a naphthalene skeleton epoxy resin are used as a single substance or a mixture of two or more types,
Examples of the curing agent include catalyst-type curing agents such as phenylimidazole and BF 3 monoethylamine; aromatic polyamine curing agents such as metaphenylenediamine, diphenyldiaminosulfone and diphenyldiaminomethane; and resinous polyamines such as diethylenetriamine and triethylenetetraamine. An acid-based curing agent, such as chlorendic anhydride, methylnadic anhydride, etc., as a simple substance or a mixture of two or more kinds thereof, hexane, methyl ethyl ketone, xylene, methyl alcohol, ethyl alcohol, propyl One or a mixture of two or more organic solvents such as alcohol, butyl alcohol, ethyl acetate and butyl acetate can be used. It is also effective to mix tertiary amines, imidazoles and BF 3 amine complex compounds as curing accelerators. Further, as the thermosetting insulating resin 12 other than the epoxy resin, a phenol resin, a polyester resin, a melamine resin, a urea resin, a polyimide resin, and a polybutadiene resin can also be used.
【００１６】また、本実施例に於ては、この熱硬化性樹
脂１２の塗布方法として、全面ベタのメッシュスクリー
ンを用いたスクリーン印刷法により行い、熱硬化性絶縁
樹脂１２の塗布厚はメッシュスクリーンの厚み及び熱硬
化性絶縁樹脂１２の粘度調整により、配線パターンの厚
みより３０〜７０μｍ厚くする。これは後でも説明する
が、次の製造工程ではブラインドバイアホールを形成
し、このブラインドバイアホール内に導電性ペーストを
充填し、多層用の銅箔１と配線パターン６の導通を得る
わけであるが、前項の従来技術に於ける課題でも述べた
様に導電性ペーストは硬化により体積減少を伴う為、ブ
ライドバイアホール径により多少変化するが最大で１０
〜２０μｍのへこみがブラインドバイアホール表面に発
生する。熱硬化性絶縁樹脂１２の塗布厚３０〜７０μｍ
はこの導電性ペーストのへこみをカバーして絶縁基板２
の配線パターン６と導電性ペーストとの間で接続面を得
る為に充分な厚みなのである。In the present embodiment, the thermosetting resin 12 is applied by screen printing using a solid mesh screen, and the thermosetting insulating resin 12 is applied on the mesh screen. And the viscosity of the thermosetting insulating resin 12 are adjusted to be 30 to 70 μm thicker than the thickness of the wiring pattern. As will be described later, in the next manufacturing process, a blind via hole is formed, and a conductive paste is filled in the blind via hole to obtain electrical continuity between the multilayer copper foil 1 and the wiring pattern 6. However, as described in the problem of the prior art in the previous section, since the conductive paste is accompanied by volume reduction due to curing, it may change depending on the diameter of the bride via hole, but at most 10
A dent of ˜20 μm is generated on the surface of the blind via hole. Coating thickness of thermosetting insulating resin 12 30-70 μm
Covers the dents of the conductive paste and the insulating substrate 2
The thickness is sufficient to obtain a connection surface between the wiring pattern 6 and the conductive paste.
【００１７】次に、熱硬化性絶縁樹脂１２を塗布した
後、１２０〜１５０℃，３０〜５０ｍｉｎの加熱により
硬化させる。次に、図１（Ｅ）に示す様に、レーザ加工
により、熱硬化性絶縁樹脂１２及び絶縁基板２の絶縁樹
脂のみ選択的に除去し、配線パターン６を形成した面と
反対側の銅箔１を保持した状態で非貫通孔３ａを形成す
る。加工レーザとしてはエキシマレーザ等の紫外レー
ザ，炭酸ガスレーザ等の赤外レーザがあるが、レーザ照
射部を部分的に分解・飛散し、加工部周囲には熱影響が
発生せず、加工後の非貫通孔３ａ内での炭化樹脂の発生
が極めてわずかであるという理由により、特に、紫外レ
ーザが最適である。尚、本実施例においてはエキシマレ
ーザとして発振波長２４８ｎｍのクリプトンフッ素レー
ザを用い、照射エネルギー密度を１〜２Ｊ／ｃｍ2 にな
る条件において非貫通孔３ａの加工を行った。続いて、
非貫通孔３ａの孔内壁洗浄を行う。次に、図１（Ｆ）に
示す様に、スクリーン印刷方法，ディスペンサー法等に
より非貫通孔３ａ内に導電性ペースト９を充填して非貫
通ブラインドバイアホール１３ａを形成し、配線パター
ン６と最外層銅箔１の電気的接続を行う。導電性ペース
ト９としては、銅ペースト，銀ペースト，クリーム半田
ペーストその他の導電性ペーストがあるが、低抵抗でマ
イグレーションが極めてわずかで、且つ安価な理由によ
り銅ペースト及びクリーム半田ペーストが最適である。
上述の導電性ペースト９の一例を次に示す。バインダー
となる熱硬化性樹脂としてはエポキシ樹脂，フェノール
樹脂，ポリエステル樹脂が使用可能である。尚、エポキ
シ樹脂を使用する場合、硬化剤としてイミダゾール系の
化合物，酸無水物を単独またはそれらの混合物として添
加する。粉末金属としては、平均粒子径が５〜２０μｍ
でその比重が１ｇ／ｃｍ3 の銅粉末が使用可能である。
酸化防止剤としては、リノール酸，リノレン酸等の不飽
和脂肪酸を用いることが可能である。また、導電性ペー
ストの粘度調整用有機溶剤としてはメチルアルコール，
エチルアルコール，ブチルアルコール，ヘキサン，キシ
レン，酢酸エチル，酢酸ブチル，メチルカルビトール，
エチルカルビトール等の有機溶剤を単独または２種以上
の混合物を用いることができる。導電性ペースト９の粘
度としては印刷可能な１００〜３００００ｃｐｃ（２５
℃）とする。スクリーン印刷条件は１００〜２２メッシ
ュ、乳剤：ジアゾ系，アクリル系のスクリーン仕様で導
電性ペースト９を印刷する。樹脂硬化条件は１４０〜１
６０℃，３０〜６０ｍｉｎとする。クリーム半田ペース
トの場合は、印刷条件としてメタルマスクスクリーンを
用い加熱条件としては予備加熱１４０〜１６０℃，２０
〜８０ｓｅｃ，本加熱２４０〜２６０℃，１０〜２０ｓ
ｅｃとなる様に温度プロファイルを設定したリフロー炉
により行う。Next, after the thermosetting insulating resin 12 is applied, it is cured by heating at 120 to 150 ° C. for 30 to 50 minutes. Next, as shown in FIG. 1E, only the thermosetting insulating resin 12 and the insulating resin of the insulating substrate 2 are selectively removed by laser processing, and the copper foil on the side opposite to the surface on which the wiring pattern 6 is formed. The non-penetrating hole 3a is formed in the state where 1 is held. There are ultraviolet lasers such as excimer lasers and infrared lasers such as carbon dioxide lasers as processing lasers. However, the laser irradiation part is partially decomposed and scattered, and the thermal effect does not occur around the processing part. The ultraviolet laser is particularly suitable because the generation of the carbonized resin in the through hole 3a is extremely small. In this example, a krypton fluorine laser having an oscillation wavelength of 248 nm was used as an excimer laser, and the non-through hole 3a was processed under the condition that the irradiation energy density was 1 to 2 J / cm 2 . continue,
The inner wall of the non-through hole 3a is cleaned. Next, as shown in FIG. 1 (F), the non-through hole 3a is filled with the conductive paste 9 by a screen printing method, a dispenser method or the like to form a non-through blind via hole 13a. The outer layer copper foil 1 is electrically connected. Examples of the conductive paste 9 include a copper paste, a silver paste, a cream solder paste, and other conductive pastes. The copper paste and the cream solder paste are most suitable because of low resistance, extremely little migration, and low cost.
An example of the above-mentioned conductive paste 9 is shown below. Epoxy resin, phenol resin, and polyester resin can be used as the thermosetting resin serving as the binder. When an epoxy resin is used, an imidazole compound or an acid anhydride is added alone or as a mixture thereof as a curing agent. As powder metal, the average particle diameter is 5 to 20 μm
And a copper powder having a specific gravity of 1 g / cm 3 can be used.
As the antioxidant, unsaturated fatty acids such as linoleic acid and linolenic acid can be used. As the organic solvent for adjusting the viscosity of the conductive paste, methyl alcohol,
Ethyl alcohol, butyl alcohol, hexane, xylene, ethyl acetate, butyl acetate, methyl carbitol,
Organic solvents such as ethyl carbitol may be used alone or in combination of two or more. The viscosity of the conductive paste 9 is 100 to 30000 cpc (25
℃). Screen printing conditions are 100 to 22 mesh, emulsion: diazo type, acrylic type screen specifications, and the conductive paste 9 is printed. Resin curing conditions are 140-1
60 ° C., 30 to 60 min. In the case of cream solder paste, a metal mask screen is used as a printing condition, and preheating is 140 to 160 ° C. and a heating condition is 20.
~ 80 sec, main heating 240 ~ 260 ° C, 10 ~ 20s
It is performed by a reflow furnace in which the temperature profile is set so as to obtain ec.
【００１８】以上の配線パターン６と最外層銅箔１を電
気的に接続する絶縁基板２の全ての配線パターン６の形
成が終了し、続いて、絶縁基板とプリプレグを積層して
一体化する積層工程について説明する。尚、絶縁基板２
の配線パターン６形成において、積層する際に外層とな
る絶縁基板２と内層となる絶縁基板２とがあり、これま
での工程は外層となる絶縁基板２の製造工程を示すもの
であるが、内層となる絶縁基板２も同様の方法により製
造できる。この外層となる絶縁基板２は、積層後に積層
板を貫通して形成されるスルーホールの内壁面を銅パネ
ルめっきし、パネルめっき層を形成する工程において、
積層板の最外層となる一方の面が、めっきされることに
なる。従って、絶縁基板２の最外層面側の一方への配線
パターン６形成を積層後に行うことになる。次に、図２
（Ａ）に示す様に、絶縁基板２の積層プレス工程におい
て、絶縁基板２とこれらの間に絶縁性の半硬化Ｂステー
ジ状態の樹脂とガラスクロスや紙等の基材とからなるプ
リプレグ７を挟んだ状態で積み重ねた後に、図２（Ｂ）
に示す様に、プレス装置により加熱加圧することによ
り、プリプレグ７を絶縁基板２に接着した状態で完全硬
化し、絶縁基板２が一体化され、積層板８が形成され
る。この積層プレスの際に、各絶縁基板２に形成された
非貫通ブラインドバイアホール１３ａは導電性ペースト
９により充填されたままの状態である為、最外層用の絶
縁基板２に於ては、非貫通ブラインドバイアホール１３
ａからプリプレグ７の樹脂が噴出することがない。一例
として、厚み０．１ｍｍ，非貫通ブラインドバイアホー
ル径０．１ｍｍを有する３枚の絶縁基板２に配線パター
ン６形成の処理を施した後、これらの絶縁基板２を積層
する実験を行ったところ、プリプレグ７の樹脂の非貫通
ブラインドバイアホール１３ａからの噴出は認められ
ず、従来の様な積層板８の表面研磨工程の必要がなかっ
た。これにより、積層板８の表面研磨工程の削除が可能
となり従来は±１００μｍ（積層板１００ｍｍあたり）
あった積層板８の寸法精度が±７５μｍまでばらつきの
低減が可能になった。また、絶縁基板２の配線パターン
６の厚みより３０〜７０μｍ厚く塗布した熱硬化性絶縁
樹脂１２の厚みにより、非貫通ブラインドバイアホール
１３ａに充填された導電性ペースト９が硬化時の体積減
少分もカバーし、絶縁基板２の配線パターン６との間で
充分な接続面が得られる。本実施例の試験用積層板にお
ける熱衝撃試験においても従来の貫通ブラインドバイア
ホール１３ｂを銅パネルめっきしパネルめっき層４を形
成した場合と同等の接続信頼性が得られた。更に、従来
の貫通孔３ｂに導電性ペースト９を充填し貫通ブライン
ドバイアホール１３ｂを形成する方法では、導電性ペー
スト９の硬化に伴う体積減少により最大で１０〜２０μ
ｍ程度のへこみが外層の導電体層に発生する。この外層
導電体層のへこみは、この部分に電子部品実装パターン
を後に形成する場合、この配線パターン表面上の半田濡
れ性を低下させ、ひいてはこれが電子部品実装時の接続
信頼性低下の原因となっていた。本実施例の試験用の積
層板においては従来の製造方法と比較してへこみが小さ
く、部品実装用パターンの半田濡れ性が２０％向上する
結果となった。The formation of all the wiring patterns 6 on the insulating substrate 2 for electrically connecting the wiring pattern 6 and the outermost copper foil 1 is completed, and then the laminating is performed by laminating and integrating the insulating substrate and the prepreg. The steps will be described. The insulating substrate 2
In forming the wiring pattern 6, there are an insulating substrate 2 which is an outer layer and an insulating substrate 2 which is an inner layer when laminated, and the steps up to this point show manufacturing steps of the insulating substrate 2 which is an outer layer. The insulating substrate 2 to be formed can be manufactured by the same method. In the step of forming the panel plating layer, the insulating substrate 2 serving as the outer layer is subjected to copper panel plating on the inner wall surface of the through hole formed through the laminated plates after lamination to form a panel plating layer.
One surface that will be the outermost layer of the laminate will be plated. Therefore, the wiring pattern 6 is formed on one of the outermost layer surfaces of the insulating substrate 2 after the lamination. Next, FIG.
As shown in (A), in the lamination pressing step of the insulating substrate 2, the insulating substrate 2 and the prepreg 7 made of an insulating semi-cured B stage resin and a base material such as glass cloth or paper are provided between them. After stacking in a sandwiched state, FIG. 2 (B)
As shown in FIG. 3, by heating and pressurizing with a pressing device, the prepreg 7 is completely cured in a state of being adhered to the insulating substrate 2, the insulating substrate 2 is integrated, and the laminated plate 8 is formed. At the time of this lamination press, the non-penetrating blind via holes 13a formed in each insulating substrate 2 are still filled with the conductive paste 9. Therefore, in the insulating substrate 2 for the outermost layer, Through blind via hole 13
The resin of the prepreg 7 does not blow out from a. As an example, an experiment was conducted in which three insulating substrates 2 having a thickness of 0.1 mm and a non-penetrating blind via hole diameter of 0.1 mm were subjected to a wiring pattern 6 forming process, and then these insulating substrates 2 were stacked. In addition, the resin of the prepreg 7 was not ejected from the non-penetrating blind via holes 13a, and the conventional process of polishing the surface of the laminate 8 was unnecessary. This makes it possible to omit the step of polishing the surface of the laminated plate 8 and, conventionally, ± 100 μm (per 100 mm of laminated plate)
The dimensional accuracy of the existing laminated plate 8 can be reduced to ± 75 μm. The thickness of the thermosetting insulating resin 12 applied 30 to 70 μm thicker than the thickness of the wiring pattern 6 of the insulating substrate 2 also reduces the volume of the conductive paste 9 filled in the non-penetrating blind via holes 13a during curing. A sufficient connection surface can be obtained between the cover and the wiring pattern 6 of the insulating substrate 2. Also in the thermal shock test of the test laminate of the present example, the same connection reliability as in the case where the conventional through-hole blind via hole 13b was plated with a copper panel to form the panel plating layer 4 was obtained. Further, in the conventional method of forming the through blind via hole 13b by filling the conductive paste 9 in the through hole 3b, the maximum volume of the conductive paste 9 is reduced by 10 to 20 μm due to the volume reduction accompanying the curing of the conductive paste 9.
Depression of about m occurs in the outer conductor layer. When the electronic component mounting pattern is later formed on this portion, the dent of the outer conductor layer reduces the solder wettability on the surface of the wiring pattern, which in turn causes a decrease in connection reliability during electronic component mounting. Was there. In the test laminate of this example, dents were smaller than in the conventional manufacturing method, and the solder wettability of the component mounting pattern was improved by 20%.
【００１９】次に図３（Ａ）に示す様に、この積層プレ
ス工程後の積層板８にドリリング等により貫通孔２３を
形成する。続いて、図３（Ｂ）に示す様に、貫通孔２３
に導電性を持たせる為、銅のパネルめっきを施しパネル
めっき層４と貫通スルーホール３３を形成する。この
後、積層板８の最外層面の配線パターンの形成，ソルダ
レジスト層の形成，シンボル文字印刷，外形加工，検査
等の工程を経て、多層印刷配線板が完成する。これらの
貫通スルーホール３３及び外層配線パターン等の形成は
公知の方法により製造される。Next, as shown in FIG. 3A, a through hole 23 is formed in the laminated plate 8 after the laminating press step by drilling or the like. Then, as shown in FIG.
In order to make the substrate conductive, a copper panel plating is performed to form a panel plating layer 4 and a through-hole 33. After this, the multilayer printed wiring board is completed through steps such as formation of a wiring pattern on the outermost layer surface of the laminated board 8, formation of a solder resist layer, symbol character printing, outer shape processing, and inspection. The formation of the through-holes 33 and the outer layer wiring patterns and the like is manufactured by a known method.
【００２０】以上の様に、本発明の第１の実施例によれ
ば、積層時に非貫通ブラインドバイアホール１３ａから
プリプレグ７の樹脂１１の噴出を防止できることによ
り、積層後の過剰な研磨の必要性がなくなる為、積層板
８の寸法のばらつきが低減し、最外層の導電体厚のばら
つきの低減も同様に可能となる。これによって、最外層
配線パターンの位置精度が向上し、外層配線パターンの
エッチング精度も同様に向上する。また、絶縁基板２表
面上に塗布された熱硬化性絶縁樹脂１２により、導電性
ペースト９を熱硬化時の体積減少分を考慮して充填する
ことが可能となったことにより、絶縁基板２の配線パタ
ーン６と導電性ペースト９の接着面が充分に確保される
為、非貫通ブラインドバイアホール１３ａを介する絶縁
基板２の配線パターン６の接続信頼性が向上する。更
に、最外層においては非貫通ブラインドバイアホール１
３ａ上の銅箔１が保持されたままである為、この最外層
面の銅箔１を含む導電体層に電子部品実装パターンを形
成する場合、部品実装パターンの表面が平滑になり、こ
の実装パターン上の半田濡れ性が向上することにより、
電子部品の接続信頼性も向上する。As described above, according to the first embodiment of the present invention, it is possible to prevent the resin 11 of the prepreg 7 from being jetted from the non-penetrating blind via hole 13a at the time of stacking, so that excessive polishing after stacking is required. Since there is no such difference, the dimensional variation of the laminated plate 8 is reduced, and the variation of the outermost conductor thickness is similarly reduced. Thereby, the positional accuracy of the outermost wiring pattern is improved, and the etching accuracy of the outer wiring pattern is also improved. In addition, the thermosetting insulating resin 12 applied on the surface of the insulating substrate 2 allows the conductive paste 9 to be filled in considering the volume reduction during thermosetting, and thus the insulating substrate 2 Since the bonding surface between the wiring pattern 6 and the conductive paste 9 is sufficiently secured, the connection reliability of the wiring pattern 6 on the insulating substrate 2 via the non-through blind via hole 13a is improved. Furthermore, in the outermost layer, a non-penetrating blind via hole 1
When the electronic component mounting pattern is formed on the conductor layer including the outermost copper foil 1, the surface of the component mounting pattern becomes smooth because the copper foil 1 on 3a remains held. By improving the solder wettability on the top,
The connection reliability of electronic components is also improved.
【００２１】図４（Ａ）〜（Ｃ）は本発明の第２の実施
例を説明する工程順に示した断面図である。本発明の第
２の実施例は、図４（Ａ）に示す様に、第１の実施例が
非貫通ブラインドバイアホール１３ａ内に導電性ペース
ト９が充填された絶縁基板２とプリプレグ７を組み合わ
せて積層を行い積層板８を形成した後、貫通スルーホー
ル３３を形成する際、銅のパネルめっきを施しパネルめ
っき層４を形成するのに対して、ドリリング等により積
層板８に貫通孔２３を形成する。この後、図４（Ｂ）に
示す様に貫通孔２３に第１の実施例に用いた導電性ペー
スト９を第１の実施例と同様の方法により充填，加熱硬
化させる。次に、図４（Ｃ）に示す様に、導電性ペース
ト９と最外層の導電体層の接続信頼性を向上させる為、
銅のパネルめっきをし、パネルめっき層４を形成する。
以上の第２の実施例によれば、第１の実施例と同様の効
果を有すると共に、貫通孔２３に充填された導電性ペー
スト９が積層板８の最外層面に形成された配線パター６
を導通する導電体となるので、必要な導電性を確保する
為に貫通スルーホール３３内壁をパネルめっきする必要
がなくなり、積層板８の最外層導電体層が厚くなること
がない。従って、この積層板８の最外層導電体層への微
細な配線パターン６の形成を容易なものとすることがで
きる。FIGS. 4A to 4C are sectional views showing the second embodiment of the present invention in the order of steps. In the second embodiment of the present invention, as shown in FIG. 4A, the first embodiment combines the insulating substrate 2 in which the non-penetrating blind via holes 13a are filled with the conductive paste 9 and the prepreg 7. After forming the laminated plate 8 and forming the through-holes 33, when forming the through-holes 33, copper panel plating is performed to form the panel plating layer 4, whereas the through-holes 23 are formed in the laminated plate 8 by drilling or the like. Form. After this, as shown in FIG. 4B, the conductive paste 9 used in the first embodiment is filled in the through holes 23 by the same method as in the first embodiment, and heat-cured. Next, as shown in FIG. 4C, in order to improve the connection reliability between the conductive paste 9 and the outermost conductor layer,
A panel plating of copper is performed to form a panel plating layer 4.
According to the second embodiment described above, the same effect as that of the first embodiment is obtained, and the wiring pattern 6 in which the conductive paste 9 filled in the through holes 23 is formed on the outermost layer surface of the laminated plate 8 is provided.
Since it becomes a conductor that conducts electrical conductivity, it is not necessary to plate the inner wall of the through-hole 33 to secure necessary conductivity, and the outermost conductor layer of the laminated plate 8 does not become thick. Therefore, it is possible to easily form the fine wiring pattern 6 on the outermost conductor layer of the laminate 8.
【００２２】尚、本発明の第１及び第２の実施例の多層
印刷配線板の製造方法は、多層印刷配線板の製造方法の
一例であり、この多層印刷配線板の製造方法の一部を変
形した方法を用いても良いことは言うまでもない。例え
ば、レジスト層の形成には、公知の写真法，スクリーン
印刷法等の中から必要に応じた方法を用いることができ
る。The method for manufacturing a multilayer printed wiring board according to the first and second embodiments of the present invention is an example of a method for manufacturing a multilayer printed wiring board, and a part of the method for manufacturing a multilayer printed wiring board will be described. It goes without saying that a modified method may be used. For example, the resist layer can be formed by any known method such as a photographic method and a screen printing method.
【００２３】[0023]
【発明の効果】以上説明した様に本発明の多層印刷配線
板の製造方法によれば、ブラインドバイアホール内の最
外層面が積層時のプリプレグ樹脂の噴出を防止すること
により、最外層導電体層厚及び絶縁基板自体の寸法のば
らつき低減も同様に可能となる。更に、ブラインドバイ
アホール内に導電性ペーストを充填する際、あらかじめ
導電性ペースト硬化時の体積減少を考慮し、熱硬化性絶
縁樹脂を塗布することにより、絶縁基板の導電体層と導
電性ペーストの接着面積が確保でき、ブラインドバイア
ホールの導通接続信頼性が向上できる。その上、積層板
の最外層となる絶縁基板の銅箔を保持した状態での非貫
通のブライドバイアホールを形成することにより、多層
印刷配線板の配線パターンの平滑化が可能となり、電子
部品実装の接続信頼性も同様に向上する。As described above, according to the method for manufacturing a multilayer printed wiring board of the present invention, the outermost layer surface in the blind via hole prevents ejection of the prepreg resin at the time of stacking, and thus the outermost layer conductor. It is also possible to reduce variations in layer thickness and dimensions of the insulating substrate itself. In addition, when filling the conductive paste into the blind via holes, the conductive layer of the insulating substrate and the conductive paste are applied by applying a thermosetting insulating resin in advance in consideration of the volume reduction when the conductive paste is cured. The bonding area can be secured, and the reliability of the conductive connection of the blind via hole can be improved. In addition, by forming a non-penetrating blind via hole while holding the copper foil of the insulating substrate that is the outermost layer of the laminated board, it is possible to smooth the wiring pattern of the multilayer printed wiring board and mount electronic components. The connection reliability of is also improved.
【図１】（Ａ）〜（Ｆ）は本発明の第１の実施例を説明
する工程順に示した断面図である。FIGS. 1A to 1F are cross-sectional views illustrating a first embodiment of the present invention in the order of steps for explaining the same.
【図２】（Ａ）〜（Ｂ）は本発明の第１の実施例を説明
する工程順に示した断面図である。2 (A) to 2 (B) are sectional views showing the first embodiment of the present invention in process order.
【図３】（Ａ）〜（Ｂ）は本発明の第１の実施例を説明
する工程順に示した断面図である。3 (A) to 3 (B) are cross-sectional views showing the first embodiment of the present invention in the order of steps.
【図４】（Ａ）〜（Ｃ）は本発明の第２の実施例を説明
する工程順に示した断面図である。FIGS. 4A to 4C are cross-sectional views showing the second embodiment of the present invention in the order of steps.
【図５】（Ａ）〜（Ｅ）は従来例１の多層印刷配線板の
製造方法を説明する工程順に示した断面図である。5 (A) to 5 (E) are cross-sectional views showing a method of manufacturing a multilayer printed wiring board of Conventional Example 1 in the order of steps.
【図６】（Ａ）〜（Ｂ）は従来例１の多層印刷配線板の
製造方法を説明する工程順に示した断面図である。6 (A) to 6 (B) are cross-sectional views showing the method of manufacturing the multilayer printed wiring board of Conventional Example 1 in the order of steps.
【図７】（Ａ）〜（Ｅ）は従来例２の多層印刷配線板の
製造方法を説明する工程順に示した断面図である。FIGS. 7A to 7E are cross-sectional views illustrating a method of manufacturing a multilayer printed wiring board according to Conventional Example 2 in the order of steps.
【図８】（Ａ）〜（Ｂ）は従来例２の多層印刷配線板の
製造方法を説明する工程順に示した断面図である。FIGS. 8A and 8B are cross-sectional views illustrating a method of manufacturing a multilayer printed wiring board according to Conventional Example 2 in a process order.
【図９】（Ａ）〜（Ｂ）は従来例３の多層印刷配線板の
製造方法を説明する工程順に示した断面図である。FIGS. 9A and 9B are cross-sectional views illustrating a method of manufacturing a multilayer printed wiring board according to Conventional Example 3 in a process order.
１ 銅箔 ２ 絶縁基板 ３ａ 非貫通孔 ３ｂ，２３ 貫通孔 ４ パネルめっき層 ５ エッチングレジスト層 ６ 配線パターン ７ プリプレグ ８ 積層板 ９ 導電性ペースト １０ ドリリング １１ 樹脂 １２ 熱硬化性絶縁樹脂 １３ａ 非貫通ブラインドバイアホール １３ｂ 貫通ブラインドバイアホール ３３ 貫通スルーホール Reference Signs List 1 copper foil 2 insulating substrate 3a non-through hole 3b, 23 through hole 4 panel plating layer 5 etching resist layer 6 wiring pattern 7 prepreg 8 laminated board 9 conductive paste 10 drilling 11 resin 12 thermosetting insulating resin 13a non-through blind via Hole 13b Through blind via hole 33 Through through hole
Claims (3)
基板の両面にエッチングレジスト層を形成し露光，現像
して、積層した時に最外層面となる銅箔を残存させ内層
となる側にのみ配線パターンを形成する工程と、この配
線パターン形成面にのみ全面熱硬化性絶縁樹脂を塗布し
熱硬化乾燥させる工程と、レーザ加工により前記絶縁基
板のブラインドバイアホールとなる位置に前記最外層面
となる銅箔のみ保持した状態で非貫通孔を形成する工程
と、この非貫通孔に導電性ペーストを充填し乾燥硬化し
て非貫通ブラインドバイアホールを形成する工程と、前
記配線パターンと前記熱硬化性絶縁性樹脂が形成された
面を内層面として少くとも一対の絶縁基板をプリプレグ
を介して積層する工程と、プレス装置により加熱，加圧
を行い前記プリプレグを前記絶縁基板に接着した状態で
完全硬化し一体化して積層板を形成する工程と、この積
層板に貫通孔を穿設し貫通スルーホールを形成する工程
とを含むことを特徴とする多層印刷配線板の製造方法。1. An etching resist layer is formed on both sides of an insulating substrate having copper foil on at least one pair of both sides, exposed and developed, and the copper foil to be the outermost layer surface when laminated is left on the inner layer side. A step of forming only a wiring pattern, a step of applying a thermosetting insulating resin over the entire surface only on the wiring pattern forming surface and drying by thermosetting, and the outermost layer surface at a position to be a blind via hole of the insulating substrate by laser processing. Forming a non-through hole while holding only the copper foil to be formed, filling the non-through hole with a conductive paste, drying and curing to form a non-through blind via hole, A step of laminating at least a pair of insulating substrates via a prepreg with the surface on which the curable insulating resin is formed as an inner layer surface; A step of forming a laminated board by completely curing and integrating the laminated board while bonding the same to the insulating substrate; and forming a through-hole in the laminated board to form a through-hole. Manufacturing method of printed wiring board.
き層により構成されていることを特徴とする請求項１記
載の多層印刷配線板の製造方法。2. The method for manufacturing a multilayer printed wiring board according to claim 1, wherein said through-holes are formed by a copper panel plating layer.
を充填することにより構成されていることを特徴とする
請求項１記載の多層印刷配線板の製造方法。3. The method for manufacturing a multilayer printed wiring board according to claim 1, wherein said through-holes are formed by filling a conductive paste.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7510795A JP2616572B2 (en) | 1995-03-31 | 1995-03-31 | Method for manufacturing multilayer printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7510795A JP2616572B2 (en) | 1995-03-31 | 1995-03-31 | Method for manufacturing multilayer printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08274466A true JPH08274466A (en) | 1996-10-18 |
| JP2616572B2 JP2616572B2 (en) | 1997-06-04 |
Family
ID=13566623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7510795A Expired - Fee Related JP2616572B2 (en) | 1995-03-31 | 1995-03-31 | Method for manufacturing multilayer printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2616572B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000011723A (en) * | 1998-07-16 | 2000-02-25 | 가타오카 마사타카 | Electronic circuit unit |
| WO2004100627A3 (en) * | 2003-05-05 | 2005-06-09 | Siemens Ag | Method for the production of a printed board |
| US6931723B1 (en) | 2000-09-19 | 2005-08-23 | International Business Machines Corporation | Organic dielectric electronic interconnect structures and method for making |
| CN103716997A (en) * | 2013-12-30 | 2014-04-09 | 广州杰赛科技股份有限公司 | Method for manufacturing circuit board |
| CN109413891A (en) * | 2018-11-20 | 2019-03-01 | 广东依顿电子科技股份有限公司 | A kind of blind hole wiring board and preparation method thereof |
| CN111465219A (en) * | 2020-04-15 | 2020-07-28 | 深圳市信维通信股份有限公司 | Circuit board processing method |
-
1995
- 1995-03-31 JP JP7510795A patent/JP2616572B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000011723A (en) * | 1998-07-16 | 2000-02-25 | 가타오카 마사타카 | Electronic circuit unit |
| US6931723B1 (en) | 2000-09-19 | 2005-08-23 | International Business Machines Corporation | Organic dielectric electronic interconnect structures and method for making |
| US7253512B2 (en) | 2000-09-19 | 2007-08-07 | International Business Machines Corporation | Organic dielectric electronic interconnect structures and method for making |
| WO2004100627A3 (en) * | 2003-05-05 | 2005-06-09 | Siemens Ag | Method for the production of a printed board |
| CN103716997A (en) * | 2013-12-30 | 2014-04-09 | 广州杰赛科技股份有限公司 | Method for manufacturing circuit board |
| CN109413891A (en) * | 2018-11-20 | 2019-03-01 | 广东依顿电子科技股份有限公司 | A kind of blind hole wiring board and preparation method thereof |
| CN109413891B (en) * | 2018-11-20 | 2020-12-22 | 广东依顿电子科技股份有限公司 | Blind hole circuit board and manufacturing method thereof |
| CN111465219A (en) * | 2020-04-15 | 2020-07-28 | 深圳市信维通信股份有限公司 | Circuit board processing method |
| CN111465219B (en) * | 2020-04-15 | 2022-02-22 | 深圳市信维通信股份有限公司 | Circuit board processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2616572B2 (en) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6889433B1 (en) | Method of manufacturing printed-circuit board | |
| US8419884B2 (en) | Method for manufacturing multilayer wiring substrate | |
| JP4538486B2 (en) | Multilayer substrate and manufacturing method thereof | |
| US8217276B2 (en) | Multilayer printed circuit board and method of manufacturing multilayer printed circuit board | |
| JP2003008209A (en) | Conductive bonding material, multilayer printed wiring board, and manufacturing method thereof | |
| JP4187352B2 (en) | Build-up multilayer printed wiring board and manufacturing method of build-up multilayer printed wiring board | |
| JP2616572B2 (en) | Method for manufacturing multilayer printed wiring board | |
| JP3188856B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP3217381B2 (en) | Method for manufacturing multilayer wiring board | |
| KR101278784B1 (en) | Method for manufacturing printed wiring board, printed wiring board, and electronic device | |
| JP4545866B2 (en) | Method for manufacturing circuit board for multilayer printed wiring board | |
| JP5299206B2 (en) | Circuit board manufacturing method | |
| JP3981314B2 (en) | Manufacturing method of multilayer wiring board | |
| JP5287570B2 (en) | Method for manufacturing printed wiring board | |
| JP2004103739A (en) | Multilayer wiring board, material therefor, and method for manufacturing the same | |
| JP4301152B2 (en) | Via hole forming metal clad laminate and through hole forming unclad plate | |
| JPH05110254A (en) | Manufacture of multilayer printed wiring board | |
| JP4545865B2 (en) | Method for manufacturing circuit board for multilayer printed wiring board | |
| JPH11186731A (en) | Method for forming blind via ole and manufacture of multilayer printed wiring board | |
| JP4292905B2 (en) | Circuit board, multilayer board, method for manufacturing circuit board, and method for manufacturing multilayer board | |
| JPH05267810A (en) | Double-sided board and manufacture of the same | |
| JP2005109188A (en) | Circuit board and multilayer board, and method for manufacturing circuit board and multilayer board | |
| JP3714115B2 (en) | Circuit board manufacturing method | |
| JP2002290036A (en) | Method of manufacturing wiring board | |
| JP2005026548A (en) | Method for manufacturing multi-wire wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970114 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |