JPH08254712A - 液晶表示素子 - Google Patents

Abstract

(57)【要約】 【目的】生産性の高い高画質の横電界方式のアクティブ
・マトリクス型液晶表示素子を提供する。 【構成】各画素ごとに備えられて画素電極11と信号電極
９および走査電極４に接続された薄膜トランジスタ素子
と、共通電極２と画素電極11との間に電圧信号波形を印
加する配線手段とを有し、画素電極11と共通電極２を同
一基板面内に配置して、走査電極に接続された走査配線
５と共通電極２に接続された共通配線３をマトリクス状
に配置された複数の画素の行方向に平行に配置すると共
に、信号電極９に接続された信号配線10を列方向に平行
に平行に配置したとき、列方向に連続する２画素で共通
配線３を共用する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表示むらのない画素構
造を備えた高画質のアクティブマトリクス型液晶表示素
子に関する。

【０００２】

【従来の技術】パソコンやワープロ、その他の情報機器
のための表示デバイスとして、近年、液晶表示素子を用
いた薄型，軽量かつ低消費電力の表示装置が多用される
ようになった。

【０００３】液晶表示素子は、基本的には水平と垂直に
配列された多数の電極で形成されるマトリクスと上記水
平と垂直の電極の間に液晶層を有し、２つの電極の交差
部分で画素を構成して２次元画像を表示するものであ
る。

【０００４】この種の液晶表示素子には、水平と垂直の
電極に印加するパルスのタイミングで所定の画素を選択
する所謂単純マトリクス方式と、各画像にトランジスタ
等の非線型素子を配置して所定の非線型素子を選択する
所謂アクティブ・マトリクス方式とがある。

【０００５】アクティブ・マトリクス方式の液晶表示装
置は、マトリクス状に配列された複数の画素電極のそれ
ぞれに対応して非線形素子（スイッチング素子）を設け
たものである。各画素における液晶は理論的には常時駆
動（デューティ比 1．０）されているので、時分割駆動
方式を採用している、いわゆる単純マトリクス方式と比
べてアクティブ方式はコントラストが良く、特にカラー
液晶表示装置では欠かせない技術となりつつある。スイ
ッチング素子として代表的なものとしては薄膜トランジ
スタ（ＴＦＴ）がある。

【０００６】従来の薄膜トランジスタ型液晶表示素子で
は、液晶層を駆動する電極として２枚の基板の界面上に
相対向させて形成した透明電極を用いている。

【０００７】このような電極構造とすることで、液晶に
印加する電界の方向は基板の界面にほぼ垂直な方向とな
る所謂ツイステッドネマチック表示方式に代表される表
示方式を採用している。

【０００８】一方、液晶に印加する電界の方向を基板の
界面にほぼ平行な方向とする表示方式として、液晶層を
駆動する電極を基板面と平行な櫛歯電極対を用いる方式
（所謂、横電界方式）が、例えば特公昭６３−２１９０
７号公報により提案されている。しかし、この方式は表
示装置として実用化されていない。

【０００９】

【発明が解決しようとする課題】上記特公昭６３−２１
９０７号公報には、液晶表示素子としてのマトリクス状
に配置された電極の構造、薄膜トランジスタの構造が明
らかにされていない。

【００１０】基板の界面にほぼ平行な方向に電界を印加
するために、画素電極と共通電極を同一基板面内に配置
する構造においては、共通配線を配置した分、従来の縦
電界方法の液晶表示素子の構造に比べて、表示に寄与す
る開口面積が低下する。

【００１１】また、マトリクス状に配置された配線の交
差点が増加することにより、配線間の短絡不良や信号線
間の寄生容量が増加し、スムーズな信号の伝達を妨げる
という問題がある。

【００１２】さらに、従来の縦電界方式の液晶表示素子
の画素電極の形状が面形状であるのに対し、横電界方式
の画素電極は幅が狭い線形状であるために断線による画
素欠陥不良が発生し易いという問題がある。

【００１３】本発明の目的は、上記従来技術の諸問題を
解消し、生産性の高い高画質の横電界方式のアクティブ
・マトリクス型液晶表示素子を提供することにある。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、列方向に連続する２画素で共通配線およ
び信号電極を共用する構造としたものである。

【００１５】すなわち、請求項１に記載の第１の発明
は、少なくとも一方が透明な一対の基板と、前記基板の
間に挟持されて配向した誘電率異方性と屈折率異方性と
を有する液晶組成物と、偏光手段と、マトリクス状に配
置された複数の画素と、前記各画素ごとに備えられて画
素電極と信号電極および走査電極に接続された薄膜トラ
ンジスタ素子と、共通電極と、前記画素電極と前記共通
電極との間に電圧信号波形を印加する配線手段とを有
し、かつ前記画素電極と共通電極を同一基板面内に配置
してなり、前記画素電極と共通電極間に前記基板の面と
ほぼ平行に形成される電界により前記画素を駆動する液
晶表示素子において、前記走査電極に接続された走査配
線と前記共通電極に接続された共通配線をマトリクス状
に配置された複数の画素の行方向に平行に配置すると共
に、前記信号電極に接続された信号配線を列方向に平行
に平行に配置したとき、前記列方向に連続する２画素で
前記共通配線を共用してなることを特徴とする。

【００１６】また、請求項２に記載の第２の発明は、上
記第１の発明において、前記列方向に連続する２画素の
走査電極と走査配線および前記薄膜トランジスタ素子を
互いに対向させて配置し、前記２画素で前記信号電極を
共用し、かつ前記信号電極から前記信号配線までの配線
を相対向する走査配線の間に配置してなることを特徴と
する。

【００１７】さらに、請求項３に記載の第３の発明は、
上記第２の発明において、１画素内で前記薄膜トランジ
スタを前記画素電極に対応した数だけ前記走査配線に沿
って形成してなることを特徴とする。

【００１８】

【作用】列方向に連続する２画素で共通配線および信号
電極を共用することにより、配線間の寄生容量の低減、
生産性の歩留り向上、画素中の開口部の確保、および共
通配線抵抗の低減が可能となる。

【００１９】すなわち、上記第１の発明の構成におい
て、前記走査電極に接続された走査配線と前記共通電極
に接続された共通配線をマトリクス状に配置された複数
の画素の行方向に平行に配置し、前記列方向に連続する
２画素で前記共通配線を共用して前記信号電極に接続さ
れた信号配線を列方向に平行に平行に配置したことで配
線間の寄生容量の低減、生産性の歩留り向上、画素中の
開口部の確保、および共通配線抵抗の低減が可能とな
る。

【００２０】また、上記第２の発明の構成において、上
記第１の発明における前記列方向に連続する２画素の走
査電極と走査配線および前記薄膜トランジスタ素子を互
いに対向させて配置し、前記２画素で前記信号電極を共
用し、かつ前記信号電極から前記信号配線までの配線を
相対向する走査配線の間に配置したことで、配線間の寄
生容量が低減され、生産性の歩留り向上、画素中の開口
部の確保、および共通配線抵抗の低減がさらに可能とな
る。

【００２１】さらに、第３の発明の構成において、上記
第２の発明の１画素内で前記薄膜トランジスタを前記画
素電極に対応した数だけ前記走査配線に沿って形成した
ことで配線間の寄生容量の低減と、生産性の歩留り向
上、画素中の開口部の確保、および共通配線抵抗の低減
がなおさらに可能となる。

【００２２】

【実施例】以下、本発明の実施例につき、図面を参照し
て詳細に説明する。

【００２３】まず、本発明の実施例を説明する前に本発
明を適用する液晶表示素子の動作を説明する。

【００２４】図１は本発明を適用する液晶表示素子の動
作を説明する１画素分の模式図であって、同図（ａ）は
電圧無印加時の断面図、同図（ｂ）は電圧印加時の断面
図、同図（ｃ）は電圧無印加時の平面図、同図（ｄ）は
電圧印加時の平面図である。同図において、１，１’は
透明ガラス基板（以下、単に基板とも言う）、２は共通
電極、６は絶縁膜、１０は信号配線、１１は画素電極、
１３，１３’は偏光板、１４は偏光板の偏光軸、１５は
液晶分子の配向方向、１６は電界方向、１７はブラック
マトリクス（ＢＭ）、１８はカラーフィルタ、１９は平
坦化膜、２０，２０’は配向膜、２１は液晶（棒状液晶
分子）である。

【００２５】この液晶表示素子は、２枚の透明ガラス基
板１，１’の一方の基板１に偏光板１３’、遮光用のＢ
Ｍ１７、カラーフィルタ１８、保護膜１９、および配向
膜２０’を形成してなる。また、液晶２１を介した他方
の基板には偏光板１３、配向膜２０、信号電極１０、画
素電極１１、共通電極２、各配線および薄膜トランジス
タを形成してなる。なお、同図には各配線および薄膜ト
ランジスタは図示を省略した。

【００２６】同図（ａ）（ｃ）に示したように、液晶２
１は配向膜２０，２０’により予め電界方向１６（同図
（ｂ）（ｄ）参照）と基板１，１’の界面とほぼ平行な
配向方向１５で配向されており、この状態では液晶２１
の分子配向方向は偏光板１３，１３’の偏光軸と交差し
た関係であるため、画素は非表示の状態にある。

【００２７】次に、同図（ｂ）（ｄ）に示したように、
ガラス基板１に形成した共通電極２と画素電極１１間に
電圧を印加することで基板１，１’の界面とほぼ平行方
向に電界（電界方向１６）を形成すると、液晶２１の分
子は基板１，１’の界面と平行な面内で偏向されて回転
し、偏光板１３，１３’の偏光軸と一致する状態にな
る。これにより、画素は表示の状態になる。この画素を
多数配列して表示パネルが構成される。

【００２８】〔実施例１〕図２は本発明による液晶表示
素子の第１実施例を構成する画素基板の構造の説明図で
あって、中央に平面図を、またそのＡ−Ａ’線に沿った
断面図を図の左側に、Ｂ−Ｂ’線に沿った断面図を図の
右側に、Ｃ−Ｃ’線に沿った断面図を図の下側に示す。

【００２９】同図において、前記図１と同一符号は同一
部分に対応し、３は共通配線、４は走査電極、５は走査
配線、７は半導体層、８は薄膜トランジスタ部、９は信
号電極、１２は保護膜である。

【００３０】走査電極４、走査配線５、共通電極２およ
び共通配線３は同層かつ同材料で形成されている。これ
らの各層と絶縁膜６を介して半導体層７を、また上記各
電極と配線と同層かつ同材料で信号電極９、信号配線１
０および画素電極１１を形成されている。

【００３１】また、画素電極１１の一部が共通配線３と
基板面に垂直な方向で絶縁膜６を介してオーバーラップ
するように配置し、電気的容量を持たせて画素電極１１
と共通電極２の間に与えられた信号電圧を保持する信号
保持能力を向上させている。このような構造とした液晶
表示素子においては、従来の液晶表示素子では画素電極
と対向するガラス基板に形成されている共通電極を、画
素電極１１と同じガラス基板１の面に形成する際に、列
方向（図の上下方向）に連続する２画素で共通配線を共
有する。

【００３２】図３は本発明による液晶表示素子を従来の
液晶表示素子を比較した２画素分の構造を示す平面図で
あって、（ａ）は列方向に連続する２画素で共通配線を
共有させた本発明による横電界方式の液晶表示素子、
（ｂ）は共通配線を共有させない構造の横電界方式の液
晶表示素子、（ｃ）は従来の縦電界方式の液晶表示素子
である。なお、同図（ｃ）における２３は保持電極であ
る。

【００３３】同図（ｃ）は透明画素電極２２および共通
電極が画素のほぼ全面積の形成されるため、画素の開口
部の光透過率が低下し明るさの向上には限界がある。こ
れに対して同図（ａ）（ｂ）に示した横電界方式では画
素電極１１と共通電極２が基板面に並置して形成される
ものであるために明るい表示ができるという利点があ
る。

【００３４】そして、同図（ａ）に示した本発明による
液晶表示素子は、基板１の界面にほぼ平行な方向に電界
を印加するものであるために、画素電極１１と共通電極
２とを同一の基板面内に配置する際、同図（ｂ）に示し
た共通配線３を列方向に連続する２画素で共用しない画
素に比べ光が透過できる画素の開口部の面積を減少させ
ることなく共通配線３の線幅を拡大することができる。

【００３５】その結果、共通配線３の抵抗が低くなり共
通信号の伝播がスムーズになり、画質の向上と共通信号
発生回路の低消費電力化が実現できる。

【００３６】さらに、共通配線３を共用することによ
り、信号配線１０と共通配線３の交差箇所が同図（ｂ）
の構造に比べて２５％程度減少し、信号配線１０と共通
配線３の短絡欠陥が減少する。

【００３７】図４は本発明による横電界方式の液晶表示
素子を配列して形成した液晶表示パネルの複数画素分の
平面図である。

【００３８】同図において、矢印Ｐで示した列方向に連
続する２画素で前記共通配線３を共用して形成されてい
る。

【００３９】図５は本発明による横電界方式の液晶表示
素子を用いた液晶表示パネルの電気的等価回路であっ
て、２は共通電極、３は共通配線、８は薄膜トランジス
タ部、９は信号電極、１０は信号配線、２４は信号配線
１０から信号電極９までの配線、２５は液晶容量、２６
は保持容量、２７はコントロール回路、２８は走査電極
駆動回路、２９は信号電極駆動回路、３０は共通電極駆
動回路である。

【００４０】図示したように、液晶表示パネルは、コン
トロール回路２７の制御のもとに走査電極駆動回路２８
と信号電極駆動回路２９により所定の画素が選択され
る。このとき、列方向に連続する２画素分の共通電極２
は共通電極駆動回路３０から共通配線３を介して所要の
共通電圧が印加される。

【００４１】図６は本発明による横電界方式の液晶表示
素子を構成する列方向に連続する２画素の電気的等価回
路であって、前記図３（ａ）の２画素に相当する。

【００４２】同図において、３は共通配線、５は走査配
線、８は薄膜トランジスタ部、９は信号電極、１０は信
号配線、２４は信号配線１０から信号電極９までの配
線、３１は共通配線３と信号配線１０間の線間容量、３
２は走査配線５と信号配線１０間の線間容量、３３は走
査電極５と画素電極１１間の線間容量である。

【００４３】図示したように、前記図３（ａ）に示した
構成としたことにより、信号配線１０と共通配線３の間
の寄生容量３１が減少し、信号電極９および共通電極２
への液晶駆動信号をアクティブフィルタ配線においてス
ムーズに伝播させることができる。

【００４４】このように、本実施例によれば、画質の向
上と信号発生回路の低消費電力化が実現できる。

【００４５】次に、本発明の第２実施例を説明する。

【００４６】前記図２に示したように、列方向に連続す
る２画素で走査電極４、走査配線５および薄膜トランジ
スタ８を対応させ、信号電極９を共用して、この共用し
た信号電極９から信号配線１０までの配線２４を相対向
した走査配線５の間に配置する。

【００４７】本実施例の構成により、前記図３（ｃ）に
示した従来の縦電界方式の画素、あるいは同図（ｂ）に
示した各独立した画素に対するように信号電極を走査電
極上に配置するよりも、信号電極９と走査配線５の交差
面積が少なくなり、信号電極９と走査配線５の短絡欠陥
を低減することができる。

【００４８】また、前記図６に示した前記図３（ａ）に
対応する等価回路において、信号電極９と走査配線５と
の間の寄生容量（線間容量）３２が減少し、走査電極４
への信号をスムーズに伝播することができ、画質の向上
と信号発生回路の低消費電力化を実現できる。

【００４９】実施例１、２で説明した列方向に２画素で
共通配線の共用、信号電極の共用を行う構造は従来の縦
電界方式の液晶表示パネルにも適用できる。

【００５０】図７は本発明を従来の縦電界方式の液晶表
示パネルに適用した本発明の第３実施例を説明する液晶
表示パネルの２画素を示す平面図であって、２２は透明
画素電極、２３は保持電極、２４は信号電極９から信号
配線１０までの配線、前記実施例と同一符号は同一部分
に対応する。

【００５１】同図（ａ）は従来の縦電界方式の液晶表示
パネルの構造図、同図（ｂ）は同図（ａ）に本発明を適
用した構造図である。

【００５２】同図（ｂ）において、前記共通配線に対応
した容量形成用の配線（容量配線３４）を走査配線５と
同層、同材料で新たに形成し、列方向に連続する２画素
で共用する。配線容量は、絶縁層を介して保持電極２３
と電気的容量を形成して画素の信号保持率を向上させ
る。

【００５３】このとき、列方向の前段の画素の走査電極
に接続されている走査配線５と次段の容量電極によって
電気的容量を形成している同図（ａ）に示した従来の構
造に対し、走査配線５の容量負荷が軽くなるため、走査
信号発生回路の低消費電力化、あるいは走査線配線５の
幅を狭くすることができる。

【００５４】また、信号電極９の共用により、該信号電
極９と走査配線５の短絡欠陥の減少、信号電極９と走査
配線５との間の寄生容量の減少で、走査電極への信号が
スムーズに伝播でき、画質の向上、信号発生回路の低消
費電力化を実現できる。

【００５５】本発明の第４実施例を以下に説明する。

【００５６】実施例２の画素構造において、信号電極の
共用と、該共用した信号電極から信号配線までの配線２
４を相対向した走査配線の間に配置する。

【００５７】これにより、信号電極と走査電極の交差面
積を増加させることなく、薄膜トランジスタの位置を走
査配線上で移動させることができる。

【００５８】ところで、本発明による液晶表示素子の画
素電極は、その幅が狭い線形状であるため、断線による
画素欠陥不良が発生し易くなる。

【００５９】図８は本発明による液晶表示素子の第５実
施例を構成する画素基板の構造の説明図であって、前記
図２と同様の平面図および断面図である。

【００６０】同図に示したように、前記した各実施例の
特徴を生かして画素電極１１の本数分だけ薄膜トランジ
スタ８を設け、信号電極９を共通化して信号電極から信
号配線１０までの配線を相対向した走査配線の間に形成
することにより、画素電極１１の一方が途中で断線した
場合でも画素の表示は正常に近い状態で得られる。

【００６１】また、何れかの薄膜トランジスタが不良で
あった場合、レーザー修正手段などで不良の薄膜トラン
ジスタに接続されている画素電極１１を切断することに
より、他の正常な薄膜トランジスタで画素表示を行わせ
ることができる。

【００６２】このように、上記した各実施例によれば、
生産性の高い高画質のアクティブ・マトリクス型液晶表
示素子を得ることができる。

【００６３】

【発明の効果】以上説明したように、本発明は共通電極
を画素電極と同じ基板上に配置することにより、基板と
平行な方向に電界を発生させ、当該電界により液晶分子
を駆動する横電界方式の液晶表示素子、あるいは容量配
線を有する従来の縦電界方式の液晶表示素子において、
前記共通配線あるいは容量配線を隣接する２画素で共有
し、また信号電極を隣接する２画素で共有することによ
り、表示に寄与する画素の開口面積を損なうことなく配
線幅を広げることができ、配線の抵抗を低下させて画質
の向上、駆動回路の低消費電力化を達成することができ
る。

【００６４】さらに、配線間の交差箇所あるいは交差面
積を減少させることができ、線間短絡不良の減少と配線
間の寄生容量の低減により画質の向上と駆動回路の低消
費電力化が得られる。

【００６５】さらに、上記した信号電極の共用の効果を
利用して、配線間の交差面積を増加させることなく１画
素内の薄膜トランジスタの数を増やすことができ、例え
ば全紀伊の基板と平行な方向に電界を形成させる方式の
液晶表示素子では、画素電極の両端にそれぞれ薄膜トラ
ンジスタを設けることにより、画素電極が途中で断線し
ても正常な表示を行わせることができる。

【００６６】また、その内の１つの薄膜トランジスタが
不良であってもその薄膜トランジスタを切離す修正作業
により正常な表示を行わせることができる。

【図面の簡単な説明】

【図１】本発明を適用する液晶表示素子の動作を説明す
る１画素分の模式図である。

【図２】本発明による液晶表示素子の第１実施例を構成
する画素基板の構造の説明図である。

【図３】本発明による液晶表示素子を従来の液晶表示素
子を比較した２画素分の構造を示す平面図である。

【図４】本発明による横電界方式の液晶表示素子を配列
して形成した液晶表示パネルの複数画素分の平面図であ
る。

【図５】本発明による横電界方式の液晶表示素子を用い
た液晶表示パネルの電気的等価回路である。

【図６】本発明による横電界方式の液晶表示素子を構成
する列方向に連続する２画素の電気的等価回路である。

【図７】本発明を従来の縦電界方式の液晶表示パネルに
適用した本発明の第３実施例を説明する液晶表示パネル
の２画素を示す平面図である。

【図８】本発明による液晶表示素子の第５実施例を構成
する画素基板の構造の説明図である。

【符号の説明】 １，１’ 透明ガラス基板 ２ 共通電極 ３ 共通配線 ４ 走査電極 ５ 走査配線 ６ 絶縁膜 ７ 半導体層 ８ 薄膜トランジスタ部 ９ 信号電極 １０ 信号配線 １１ 画素電極 １２ 保護膜 １３，１３’ 偏光板 １４ 偏光板の偏光軸 １５ 液晶分子の配向方向 １６ 電界方向 １７ ブラックマトリクス（ＢＭ） １８ カラーフィルタ １９ 平坦化膜 ２０，２０’ 配向膜 ２１ 液晶。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 太田 益幸 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内

Claims (3)

【特許請求の範囲】
1. 【請求項１】少なくとも一方が透明な一対の基板と、前
   記基板の間に挟持されて配向した誘電率異方性と屈折率
   異方性とを有する液晶組成物と、偏光手段と、マトリク
   ス状に配置された複数の画素と、前記各画素ごとに備え
   られて画素電極と信号電極および走査電極に接続された
   薄膜トランジスタ素子と、共通電極と、前記画素電極と
   前記共通電極との間に電圧信号波形を印加する配線手段
   とを有し、かつ前記画素電極と共通電極を同一基板面内
   に配置してなり、前記画素電極と共通電極間に前記基板
   の面とほぼ平行に形成される電界により前記画素を駆動
   する液晶表示素子において、 前記走査電極に接続された走査配線と前記共通電極に接
   続された共通配線をマトリクス状に配置された複数の画
   素の行方向に平行に配置すると共に、前記信号電極に接
   続された信号配線を列方向に平行に配置したとき、前記
   列方向に連続する２画素で前記共通配線を共用してなる
   ことを特徴とする液晶表示素子。
2. 【請求項２】請求項１において、前記列方向に連続する
   ２画素の走査電極と走査配線および前記薄膜トランジス
   タ素子を互いに対向させて配置し、前記２画素で前記信
   号電極を共用し、かつ前記信号電極から前記信号配線ま
   での配線を相対向する走査配線の間に配置してなること
   を特徴とする液晶表示素子。
3. 【請求項３】請求項２において、１画素内で前記薄膜ト
   ランジスタを前記画素電極に対応した数だけ前記走査配
   線に沿って形成してなることを特徴とする液晶表示素
   子。