JPH08249235A - キャッシングシステム - Google Patents

キャッシングシステム

Info

Publication number
JPH08249235A
JPH08249235A JP7054692A JP5469295A JPH08249235A JP H08249235 A JPH08249235 A JP H08249235A JP 7054692 A JP7054692 A JP 7054692A JP 5469295 A JP5469295 A JP 5469295A JP H08249235 A JPH08249235 A JP H08249235A
Authority
JP
Japan
Prior art keywords
data
memory
area
main memory
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7054692A
Other languages
English (en)
Inventor
Hiroyuki Niwano
浩之 庭野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Fujifilm Microdevices Co Ltd
Original Assignee
Fujifilm Microdevices Co Ltd
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Microdevices Co Ltd, Fuji Photo Film Co Ltd filed Critical Fujifilm Microdevices Co Ltd
Priority to JP7054692A priority Critical patent/JPH08249235A/ja
Publication of JPH08249235A publication Critical patent/JPH08249235A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【目的】 複雑なメモリ管理を行うことなく、不揮発性
メモリの書き換え回数の減少およびアクセス速度の向上
を図ることができるキャッシングシステムを提供するこ
とを目的とする。 【構成】 データを記憶することができるメインメモリ
(4)と、メインメモリに記憶されている一部のデータ
と同じデータを記憶するためのバッファメモリ(5)
と、外部からのコピー指示に応じてメインメモリ内の第
1の領域のデータをバッファメモリに転送し、その後、
外部から第1の領域のアクセスが指示されるとバッファ
メモリに対してアクセスを行い、外部から第1の領域以
外の領域のアクセスが指示されるとメインメモリに対し
てアクセスを行うアクセス制御手段(3)とを有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、メモリへのデータアク
セスに関する。
【0002】
【従来の技術】メモリカードは、例えば複数フレームの
画像データを記憶することができる。このようなメモリ
カードは、画像データ等を記憶するためのメインメモリ
を有する。メインメモリは、不揮発性のメモリであり、
ユーザ領域と管理領域を有する。画像データは、ユーザ
領域に記憶される。管理領域は、複数フレームの各画像
データの格納アドレス等を記憶する。
【0003】メモリカードに画像データを書き込む際、
画像データ自体は、ユーザ領域に書き込まれ、その格納
アドレスは管理領域に書き込まれる。メモリカードから
画像データを読み出す際には、まず管理領域から格納ア
ドレスを読み出し、読み出した格納アドレスに従い、ユ
ーザ領域から画像データを読み出す。
【0004】メインメモリがフラッシュメモリである場
合には、管理領域が1ページとして書き込みまたは読み
出しが行われる。ページは、データ書き込みまたはデー
タ読み出しの最小単位である。画像データの書き込みま
たは読み出しを行う際には、必ず管理領域に書き込みま
たは読み出しが行われる。それに対し、ユーザ領域は一
般的に複数ページから構成され、1回にアクセスされる
領域はユーザ領域の一部である。ユーザ領域は、通常、
毎回異なるページがアクセスされる。毎回アクセスされ
るページはほとんどない。
【0005】つまり、ユーザ領域に比べ、管理領域はア
クセス頻度がかなり高い。不揮発性のメモリは、書き換
え回数が有限であるので、ユーザ領域が書き換え寿命に
達しなくても、管理領域が早期に寿命に達してしまう。
また、不揮発性のメモリは、書き込み速度が遅いという
欠点もある。
【0006】上記欠点を解決する手段として、キャッシ
ング手法がある。キャッシング手法は、通常、パソコン
がハードディスクにアクセスする際に、SRAM等のキ
ャッシュメモリを用いることにより行う。パソコンがハ
ードディスクから読み出しを行うと、それに伴い、読み
出したデータをキャッシュメモリに書き込む。次に、パ
ソコンが同じアドレスのデータを読み出すときには、キ
ャッシュメモリからデータを読み出すことができる。異
なるアドレスのデータを読み出すときには、ハードディ
スクから読み出しを行い、それと同時に読み出しデータ
をキャッシュメモリに書き込む。
【0007】以上の処理を繰り返すと、アクセスを行っ
たアドレスのデータは、次々とキャッシュメモリに書き
込まれる。しかし、キャッシュメモリのメモリ容量は有
限であるので、キャッシュメモリのメモリ容量を越えて
しまえば、それ以上は記憶することができない。そのと
きには、例えば一番古くアクセスされたデータを、キャ
ッシュメモリからハードディスクに戻し、その空いた領
域に新たにアクセスするデータをキャッシュメモリに書
き込む。
【0008】以上のキャッシング手法を用いれば、パソ
コンは、アクセス頻度の高いデータについてはキャッシ
ュメモリに対してアクセスを行い、アクセス頻度の低い
データについてはハードディスクに対してアクセスを行
う。キャッシュメモリ(例えばSRAM)は、ハードデ
ィスクよりもアクセス速度が速いので、全体的なアクセ
ス速度は向上する。
【0009】しかし、以上のメモリ管理は複雑であり、
メモリカードのような簡易な回路装置においては実用的
でない。また、キャッシュメモリには、管理領域とユー
ザ領域の両方のデータが書き込まれる可能性がある。こ
の際、ユーザ領域のデータがキャッシュメモリに大量に
書き込まれれば、管理領域のデータはハードディスクに
追い出されてしまう。管理領域のデータは、アクセス頻
度が高いことがわかっていても、追い出されるのは不合
理である。
【0010】
【発明が解決しようとする課題】メインメモリの管理領
域は、ユーザ領域に比べて、アクセス頻度が高い。不揮
発性のメモリは、書き換え回数が有限であるので、頻繁
に管理領域を書き換えては、管理領域の早期劣化を招
く。また、不揮発性メモリは、書き込み速度が遅いの
で、管理領域へのアクセスを頻繁に行うと、全体的にア
クセス速度は遅いままである。キャッシング手法は、書
き換え回数の減少およびアクセス速度の向上を図ること
ができるが、そのメモリ管理は複雑である。
【0011】本発明の目的は、複雑なメモリ管理を行う
ことなく、メインメモリの書き換え回数の減少およびア
クセス速度の向上を図ることができるキャッシングシス
テムを提供することである。
【0012】
【課題を解決するための手段】本発明のキャッシングシ
ステムは、データを記憶することができるメインメモリ
と、メインメモリに記憶されている一部のデータと同じ
データを記憶するためのバッファメモリと、外部からの
コピー指示に応じてメインメモリ内の第1の領域のデー
タをバッファメモリに転送し、その後、外部から第1の
領域のアクセスが指示されるとバッファメモリに対して
アクセスを行い、外部から第1の領域以外の領域のアク
セスが指示されるとメインメモリに対してアクセスを行
うアクセス制御手段とを有する。
【0013】
【作用】アクセス頻度の高いデータをメインメモリの第
1の領域に記憶されておけば、バッファメモリのアクセ
ス頻度が高くなり、メインメモリのアクセス頻度が低く
なる。これにより、メインメモリのアクセス回数を減少
させることができる。
【0014】
【実施例】図1は、本発明の実施例によるキャッシング
システムを示すブロック図である。
【0015】ホスト機器1は、電子カメラやパソコン等
の制御機器である。メモリカード6は、インターフェー
ス(I/F)コネクタ2を介して、ホスト機器1と電気
的に接続される。メモリカード6は、メインメモリ4と
内部制御用コントローラ3とSRAM5を有する。内部
制御用コントローラ3は、ホスト機器1の指示に応じ
て、メインメモリ4およびSRAM5を制御する。
【0016】メインメモリ4は、不揮発性のメモリであ
り、書き換え回数が有限である。例えばフラッシュメモ
リやEEPROMである。SRAM5は、事実上書き換
え回数が無制限である。また、SRAM5は、揮発性の
メモリであり、メインメモリ4よりアクセス速度が速
い。SRAM5の代わりに、DRAMやFRAM(強誘
電性メモリ)を用いてもよい。
【0017】図2は、図1のメインメモリ4の構成を示
す。メインメモリ4は、管理領域11とユーザ領域12
を有する。管理領域11は、1ページで構成され、ユー
ザ領域12は、複数ページで構成される。ユーザ領域1
2は、ホスト機器1から供給される画像データ等のユー
ザデータを記憶する。管理領域11は、ユーザデータの
格納アドレス(ユーザ領域アドレス)やユーザデータの
データ名称や記録年月日等のデータ情報を記憶する。例
えば、パソコンの場合には、FAT(ファイルアロケー
ションテーブル)領域やディレクリ領域がこれに該当す
る。
【0018】ホスト機器1がメモリカード6に対してデ
ータアクセスする際には、必ず管理領域11が一度アク
セスされる。管理領域11のデータがアクセスされた後
に、管理領域11のデータ情報の応じて、ユーザ領域1
2がアクセスされる。ユーザ領域12は、複数ページか
ら構成されるので、1回にアクセスされる領域はユーザ
領域の一部である。したがって、管理領域11は、ユー
ザ領域12に比べアクセス頻度がかなり高い。
【0019】図3は、図1の内部制御用コントローラ3
の構成を示す。内部制御用コントローラ3は、レジスタ
7を有する。コントローラ3は、ホスト機器1の指示に
応じて、メインメモリ4の管理領域11のデータをSR
AM5に転送する。レジスタ7は、管理領域11の先頭
アドレスと転送量(管理領域11のメモリ容量)を記憶
する。先頭アドレスと転送量は、ホスト機器1から供給
される。
【0020】また、レジスタ7は、書き込みフラグを記
憶する。書き込みフラグは、初期時にはリセットされ、
SRAM5に書き込み処理が行われたときにセットされ
る。
【0021】次に、図1を参照して、ユーザがホスト機
器1を用いて、メモリカード6にデータアクセスする方
法を説明する。
【0022】(1).メモリカード6にコピーコマンド
を送出する。ユーザは、データアクセスする準備段階と
して、まずコピーコマンドをメモリカード6に送出す
る。コピーコマンドは、メインメモリ4内の管理領域1
1の先頭アドレス、転送量(管理領域11のメモリ容
量)と共に、コントローラ3に送出される。コントロー
ラ3は、内部レジスタ7に先頭アドレスと転送量を格納
する。そして、メインメモリ4の管理領域11のデータ
をSRAM5に転送する。管理領域11は、ホスト機器
1から指示された先頭アドレスと転送量により特定され
る。
【0023】(2).メモリカード6にアクセスコマン
ドを送出する。アクセスコマンドは、書き込みコマンド
および読み出しコマンドを含む。ユーザは、必要に応じ
て、何回でもアクセスコマンドを送出することができ
る。書き込みコマンドは、書き込みアドレス、書き込み
データと共に、コントローラ3に送出される。読み出し
コマンドは、読み出しアドレスと共に、コントローラ3
に送出される。書き込みアドレスおよび読み出しアドレ
スを、以下アクセスアドレスという。
【0024】コントローラ3は、アクセスアドレスが管
理領域11内のアドレスかユーザ領域12内のアドレス
かを判断する。管理領域11は、内部レジスタ7に格納
されている先頭アドレスと転送量から特定することがで
きる。管理領域11のアドレスは、〔先頭アドレス〕か
ら〔先頭アドレス+転送量〕までのアドレス範囲であ
る。ユーザ領域12のアドレスは、管理領域11以外の
領域のアドレスである。管理領域11は、メインメモリ
4の先頭部分に位置するとは限らない。
【0025】アクセスアドレスが管理領域11内であ
るとき コントローラ3は、SRAM5に対してデータアクセス
を行う。データアクセスが読み出しではなく、書き込み
のときには、レジスタ7の書き込みフラグをセットす
る。 アクセスアドレスがユーザ領域12内であるとき コントローラ3は、メインメモリ4に対してデータアク
セスを行う。
【0026】(3).メモリカード6に保存コマンドを
送出する。ユーザは、上記のデータアクセスを終了した
後は、保存コマンドをメモリカード6に送出する。コン
トローラ3は、保存コマンドを受けて、SRAM5のデ
ータをメインメモリ4の管理領域11に転送する。ただ
し、データ転送は、レジスタ7の書き込みフラグがセッ
トされているときのみ行われる。管理領域11は、内部
レジスタ7に格納されている先頭アドレスと転送量によ
り特定される。
【0027】保存コマンドは、以下の理由によりデータ
アクセスを終えた後に必要となるコマンドである。処理
(2)において、ホスト機器1が管理領域への書き込み
コマンドを送出すると、SRAM5のデータが書き換え
られる。しかし、メインメモリ4のデータは書き換えら
れていない。したがって、書き換えられたSRAM5の
データを、メインメモリ4の管理領域11に戻してやる
必要がある。したがって、書き込みコマンドを用いてい
ない場合等のときは、保存コマンドを使用する必要はな
い。
【0028】なお、保存コマンドと共に先頭アドレスと
転送量をメモリカード6に送出することにより、メイン
メモリ4の任意の領域に保存することもできる。以上
は、ユーザがホスト機器1を用いて、メモリカード6に
データアクセスする場合について説明した。次は、コン
トローラ3が行う処理手順を説明する。
【0029】図4は、コントローラ3が処理するメイン
ルーチンのフローチャートである。ステップSA1で
は、ホスト機器1から供給されるコマンドを受け付け
る。ステップSA2では、受け付けたコマンドの種類を
判別する。「コピーコマンド」であるときには、ステッ
プSA3へ進み、メインメモリ4からSRAM5へのコ
ピー処理を行う。「アクセスコマンド」であるときに
は、ステップSA4へ進み、データの読み出しまたは書
き込みを行うアクセス処理を行う。「保存コマンド」で
あるときには、ステップSA5へ進み、SRAM5のデ
ータをメインメモリ4に保存する保存処理を行う。各コ
マンドに応じた処理を終了した後は、ステップSA1へ
戻り、処理を繰り返す。
【0030】図5は、図4のコピー処理SA3の詳細を
示すフローチャートである。ステップSB1では、ホス
ト機器1からコピーコマンドと共に供給される先頭アド
レスと転送量を内部レジスタ7に格納する。
【0031】ステップSB2では、メインメモリ4の管
理領域11からSRAM5へデータ転送する。データ転
送は、レジスタ7に格納されている先頭アドレスと転送
量に応じて行われる。先頭アドレスは、データ転送を開
始するメインメモリ4内のアドレスであり、転送量は、
データ転送を行うデータ量である。転送が終了したら、
レジスタ7の書き込みフラグをリセットする。
【0032】ステップSB3では、終了メッセージをホ
スト機器1に送出し、コピーコマンドに応じた処理の終
了を知らせる。ホスト機器1は、終了メッセージを受け
取った後に、データアクセスを開始することができる。
【0033】図6は、図4のアクセス処理SA4の詳細
を示すフローチャートである。ステップSC1では、ホ
スト機器1からアクセスコマンドと共にアクセスアドレ
スを受け取る。アクセスアドレスは、書き込みアドレス
または読み出しアドレスであり、メインメモリ4のユー
ザ領域12内のアドレスに相当する。
【0034】ステップSC2では、内部レジスタ7から
先頭アドレスと転送量を読み出す。この読み出し処理
は、次ステップでアドレスの比較を行うための前処理で
あり、必ずしも必要ではない。ステップSC3では、ホ
スト機器1から供給されるアクセスアドレスがメインメ
モリ4の管理領域11内のアドレスであるか否かをチェ
ックする。
【0035】アクセスアドレスが管理領域11内のアド
レスであるときには、ステップSC4へ進み、SRAM
5にアクセスし、処理を終了する。SRAM5へのアク
セスにより、SRAM5に書き込みが行われたときに
は、レジスタ7の書き込みフラグをセットする。
【0036】アクセスアドレスが管理領域11内のアド
レスでないときには、ユーザ領域12へのアクセスであ
るので、ステップSC5へ進み、メインメモリ4にアク
セスし、処理を終了する。
【0037】アクセスは、書き込みコマンドのときに
は、書き込みデータをSRAM5またはメインメモリ4
に書き込み、読み出しコマンドのときには、SRAM5
またはメインメモリ4から読み出したデータをホスト機
器1に送出する。
【0038】図7は、図4の保存処理SA5の詳細を示
すフローチャートである。ステップSD0では、レジス
タ7の書き込みフラグがセットされているか否かをチェ
ックする。書き込みフラグがセットされていれば、SR
AM5に書き込みが行われたことを示すので、メインメ
モリ4に同じ内容を保存するためステップSD1へ進
む。書き込みフラグがセットされていなければ、メイン
メモリ4に保存を行わずに処理を終了する。
【0039】ステップSD1では、内部レジスタ7から
先頭アドレスと転送量を読み出す。ステップSD2で
は、メインメモリ4の管理領域11をデータ消去する。
データ消去は、データ書き換えを行う準備段階として必
要な処理である。データ消去を行わずに、データ書き換
えを行うことができる場合には、この処理は不要であ
る。データ消去を行う管理領域11は、レジスタ7に格
納されている先頭アドレスおよび転送量により特定され
る。
【0040】ステップSD3では、SRAM5からメイ
ンメモリ4の管理領域11へデータ転送を行う。管理領
域11は、レジスタ7に格納されている先頭アドレスお
よび転送量により特定される。データ転送が終了した
ら、レジスタ7の書き込みフラグをリセットする。
【0041】ステップSD4では、終了メッセージをホ
スト機器1に送出し、保存コマンドに応じた処理の終了
を知らせる。ホスト機器1は、終了メッセージを受け取
り、全てのデータアクセスが終了したことを確認するこ
とができる。
【0042】以上のように、アクセス頻度の高い管理領
域11についてはSRAM5に対してアクセスを行い、
アクセス頻度の低いユーザ領域12についてはメインメ
モリ4に対してアクセスを行う。SRAM5は、メイン
メモリ4に比べアクセス速度が速いので、全体的にメモ
リカードのアクセス速度が速くなる。
【0043】また、管理領域のデータの書き込みコマン
ドが供給されると、メインメモリ4には書き込まれず、
全てSRAM5に書き込まれる。数多くの書き込みコマ
ンドを実行しても、管理領域のデータは全てSRAM5
に書き込まれるので、メインメモリ4の書き換え回数を
減少させることができ、メインメモリ4の早期劣化を防
止することができる。複数回にわたり書き換えられたS
RAM5のデータは、保存コマンドによりまとめてメイ
ンメモリ4に保存される。
【0044】さらに、SRAM5には、必ず管理領域の
データが記憶されているので、管理領域のデータについ
ては常に高速なアクセスを行うことができ、メインメモ
リ4の管理領域の書き換え回数を減少させることができ
る。
【0045】従来のキャッシング手法では、複雑なメモ
リ管理を必要とするが、本実施例では、データアクセス
の最初にコピーコマンドを実行し、データアクセスの最
後に保存コマンドを実行するだけである。データアクセ
スの際には、メインメモリ4とSRAM5の間でデータ
転送を行うことがないので、メモリ管理は簡単である。
【0046】以上は、SRAM5のメモリ容量が、管理
領域11のメモリ容量よりも大きい場合について説明し
た。次は、SRAM5のメモリ容量が、管理領域11の
メモリ容量よりも小さい場合について説明する。
【0047】図8は、SRAM5のメモリ領域が管理領
域11のメモリ領域の1/2である場合の回路構成を示
す。管理領域11は、上部管理領域15と下部管理領域
16を有する。上部管理領域15と下部管理領域16
は、SRAM5と同じメモリ容量を有する。
【0048】図8(A)は、上部管理領域15にアクセ
スする場合の回路構成を示す。コントローラ3は、コピ
ーコマンドを受けると、上部管理領域15のデータをS
RAM5に転送する。以後、上部管理領域15のデータ
のアクセスコマンドを実行すると、SRAM5に対して
アクセスが行われる。
【0049】図8(B)は、下部管理領域16にアクセ
スする場合の回路構成を示す。コントローラ3は、図8
(A)の状態において、下部管理領域16のデータのア
クセスコマンドを受けると、SRAM5のデータをメイ
ンメモリ4の上部管理領域15に書き込み、下部管理領
域16のデータをSRAM5に転送する。そして、SR
AM5に対してアクセスを行う。以後、下部管理領域1
6のデータのアクセスコマンドを実行すると、SRAM
5に対してアクセスが行われる。
【0050】以上のように、上部管理領域15のデータ
と下部管理領域16のデータは、いずれかがSRAM5
に記憶される。SRAM5にデータがないときには、S
RAM5のデータをメインメモリ4に戻し、必要な領域
のデータをSRAM5に転送する。
【0051】また、SRAM5のメモリ容量が、管理領
域11のメモリ容量の半分より小さいときには、一般的
なキャッシング手法を用いて、SRAM5とメインメモ
リ4の間でデータ転送を行うこともできる。例えば、S
RAM5のデータをメインメモリ4に戻すには、最もア
クセス頻度の低いデータまたは最も古くアクセスされた
データ等を優先的に処理すればよい。その際には、それ
らの情報をコントローラ3の内部レジスタ7に記憶させ
ておく必要がある。
【0052】なお、本実施例では、管理領域11のデー
タをSRAM5においてアクセスする方法について説明
したが、管理領域11のデータに限られず、任意の領域
のデータに適用することができる。アクセス頻度の高い
メインメモリ4の領域について適用すれば効果的であ
る。
【0053】また、コントローラ3のレジスタ7には、
ホスト機器1から供給される先頭アドレスと転送量が格
納されるが、それらが固定値であるときには、レジスタ
7を不揮発性のメモリに置き換えて先頭アドレスと転送
量を記憶させておいてもよい。
【0054】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【0055】
【発明の効果】以上説明したように、本発明によれば、
メインメモリのアクセス頻度の高い第1の領域のデータ
はバッファメモリにおいてアクセスし、第1の領域以外
の領域のデータはメインメモリにおいてアクセスするこ
とができるので、メインメモリのアクセス回数を減少さ
せることができる。
【0056】バッファメモリの方がメインメモリよりも
アクセス速度が速いときには、全体的なアクセス速度を
高速にすることができる。バッファメモリの方がメイン
メモリよりも書き換え可能な回数が多いときには、メイ
ンメモリの寿命を長くすることができる。
【図面の簡単な説明】
【図1】本発明の実施例によるキャッシングシステムを
示すブロック図である。
【図2】図1のメインメモリの構成を示す図である。
【図3】図1の内部制御用コントローラの構成を示す図
である。
【図4】内部制御用コントローラが処理するメインルー
チンのフローチャートである。
【図5】図4のコピー処理SA3の詳細を示すフローチ
ャートである。
【図6】図4のアクセス処理SA4の詳細を示すフロー
チャートである。
【図7】図4の保存処理SA5の詳細を示すフローチャ
ートである。
【図8】SRAMのメモリ領域が管理領域のメモリ領域
の1/2である場合の回路構成を示す。図8(A)は、
上部管理領域15にアクセスする場合の回路構成を示す
図であり、図8(B)は、下部管理領域16にアクセス
する場合の回路構成を示す図である。
【符号の説明】
1 ホスト機器 2 インターフェース(I/F)コネクタ 3 内部制御用コントローラ 4 メインメモリ 5 SRAM 6 メモリカード 7 レジスタ 11 管理領域 12 ユーザ領域 15 上部管理領域 16 下部管理領域

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 データを記憶することができるメインメ
    モリ(4)と、 前記メインメモリに記憶されている一部のデータと同じ
    データを記憶するためのバッファメモリ(5)と、 外部からのコピー指示に応じて前記メインメモリ内の第
    1の領域のデータを前記バッファメモリに転送し、その
    後、外部から第1の領域のアクセスが指示されると前記
    バッファメモリに対してアクセスを行い、外部から第1
    の領域以外の領域のアクセスが指示されると前記メイン
    メモリに対してアクセスを行うアクセス制御手段(3)
    とを有するキャッシングシステム。
  2. 【請求項2】 前記アクセス制御手段は、外部からの保
    存指示に応じて前記バッファメモリのデータを前記メモ
    リメモリに戻す保存手段を含む請求項1記載のキャッシ
    ングシステム。
  3. 【請求項3】 前記バッファメモリは揮発性メモリであ
    り、前記メインメモリは不揮発性メモリである請求項1
    または2記載のキャッシングシステム。
  4. 【請求項4】 前記バッファメモリは、前記メインメモ
    リよりも多数回の書き換えを行うことができる請求項1
    または2記載のキャッシングシステム。
  5. 【請求項5】 データを記憶することができるメインメ
    モリとバッファメモリを有するシステムを用いるキャッ
    シング方法であって、 外部からのコピー指示に応じて前記メインメモリ内の第
    1の領域のデータを前記バッファメモリに転送する工程
    と、 外部から前記第1の領域のアクセスが指示されると前記
    バッファメモリに対してアクセスを行い、外部から第1
    の領域以外の領域のアクセスが指示されると前記メイン
    メモリに対してアクセスを行う工程とを含むキャッシン
    グ方法。
  6. 【請求項6】 さらに、外部からの保存指示に応じて前
    記バッファメモリのデータを前記メモリメモリに戻す工
    程を含む請求項5記載のキャッシング方法。
JP7054692A 1995-03-14 1995-03-14 キャッシングシステム Withdrawn JPH08249235A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7054692A JPH08249235A (ja) 1995-03-14 1995-03-14 キャッシングシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7054692A JPH08249235A (ja) 1995-03-14 1995-03-14 キャッシングシステム

Publications (1)

Publication Number Publication Date
JPH08249235A true JPH08249235A (ja) 1996-09-27

Family

ID=12977859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7054692A Withdrawn JPH08249235A (ja) 1995-03-14 1995-03-14 キャッシングシステム

Country Status (1)

Country Link
JP (1) JPH08249235A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006127245A (ja) * 2004-10-29 2006-05-18 Ricoh Co Ltd 電子機器システム
JP2011086181A (ja) * 2009-10-16 2011-04-28 Fanuc Ltd 不揮発性メモリ保護機能を備えた情報処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006127245A (ja) * 2004-10-29 2006-05-18 Ricoh Co Ltd 電子機器システム
JP2011086181A (ja) * 2009-10-16 2011-04-28 Fanuc Ltd 不揮発性メモリ保護機能を備えた情報処理装置

Similar Documents

Publication Publication Date Title
EP0712067B1 (en) Flash disk card
US9058254B2 (en) Memory device
JP3898305B2 (ja) 半導体記憶装置、半導体記憶装置の制御装置及び制御方法
US5946714A (en) Semiconductor storage device utilizing address management tables and table state maps for managing data storage and retrieval
JP3328321B2 (ja) 半導体記憶装置
US20080028132A1 (en) Non-volatile storage device, data storage system, and data storage method
JP4628750B2 (ja) バッファメモリを内蔵したフラッシュメモリ装置及びフラッシュメモリシステム
JP2008016003A (ja) メモリー格納装置及びその読み書き方法
JPH05204561A (ja) フラッシュメモリを記憶媒体とした半導体ディスク
JP2005222534A (ja) フラッシュメモリのデータ管理装置及び方法
US20080126671A1 (en) Nonvolatile memory system and a method of controlling nonvolatile memories
JP3627915B2 (ja) ブートブロックフラッシュメモリ制御回路、およびそれを備えたicメモリカードと半導体記憶装置、並びにブートブロックフラッシュメモリの消去方法
JPH09171486A (ja) Pcカード
JP2000181784A (ja) 書き換え可能な不揮発性記憶装置
JPH08249235A (ja) キャッシングシステム
JP2005243000A (ja) 半導体メモリ装置、メモリコントローラ及びデータ記録方法
JPH05150913A (ja) フラツシユメモリを記憶媒体としたシリコンデイスク
JP4910426B2 (ja) 不揮発性記憶装置の書込み方法
JP3017524B2 (ja) Icメモリカードにおけるデータ記録方法およびicメモリカードシステム
JPH01303547A (ja) 情報記憶制御システム
JP3609739B2 (ja) 半導体記憶装置
JPH10254781A (ja) 補助記憶装置
JP2988512B2 (ja) ダイレクトフラッシュメモリアクセス装置及びダイレクトフラッシュメモリアクセス方法
JPH0863396A (ja) ディスクキャッシュ装置
JPH09244932A (ja) ディスクアレイ装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020604