JP2005222534A - フラッシュメモリのデータ管理装置及び方法 - Google Patents
フラッシュメモリのデータ管理装置及び方法 Download PDFInfo
- Publication number
- JP2005222534A JP2005222534A JP2005004564A JP2005004564A JP2005222534A JP 2005222534 A JP2005222534 A JP 2005222534A JP 2005004564 A JP2005004564 A JP 2005004564A JP 2005004564 A JP2005004564 A JP 2005004564A JP 2005222534 A JP2005222534 A JP 2005222534A
- Authority
- JP
- Japan
- Prior art keywords
- data
- flash memory
- block
- internal memory
- log
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/54—Systems for transmission via power distribution lines
- H04B3/546—Combination of signalling, telemetering, protection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2203/00—Indexing scheme relating to line transmission systems
- H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
- H04B2203/5462—Systems for power line communications
- H04B2203/5479—Systems for power line communications using repeaters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
Abstract
【課題】 論理的な演算単位と物理的な演算単位との不一致による空間浪費及び性能低下を防止できるフラッシュメモリのデータ管理装置及び方法を提供する。
【解決手段】 所定のデータ演算を行おうとする物理ブロックに存在するデータを前記内部メモリにコピーし、前記内部メモリで所定のデータ演算を行って前記物理ブロックに移動させるフラッシュメモリのデータ管理装置。
【選択図】 図8
【解決手段】 所定のデータ演算を行おうとする物理ブロックに存在するデータを前記内部メモリにコピーし、前記内部メモリで所定のデータ演算を行って前記物理ブロックに移動させるフラッシュメモリのデータ管理装置。
【選択図】 図8
Description
本発明はフラッシュメモリのデータ管理装置及び方法に係り、さらに詳細には、大ブロックフラッシュメモリで、論理的な演算単位と物理的な演算単位との不一致によって生じる空間浪費及び性能低下を防止できるフラッシュメモリのデータ管理装置及び方法に関する。
一般的に、家電機器、通信機器、セットトップボックスなどの内蔵型システムでは、データを保存して処理するための保存媒体として不揮発性メモリが多く使われている。
前記不揮発性メモリのうち主に使われるフラッシュメモリは、電気的にデータを削除または再記録できる不揮発性記憶素子であり、マグネチックディスクメモリを基盤とする保存媒体に比べて電力消耗が少ないながらもハードディスクのような速いアクセスタイムを持ち、かつコンパクトなサイズのために携帯機器の保存媒体として広く使われている。
また、前記フラッシュメモリは、ハードウェア的特性上、既存のRAM(Random Access Memory)や不揮発性保存媒体、マグネチック保存媒体などのように特定位置に保存されたデータに任意に接近できるが、データを削除する場合には既存の保存媒体とは違ってブロック単位で削除がなされる。
このようなフラッシュメモリに基づく一般的なフラッシュメモリシステムは、図1に示されたように、フラッシュメモリ10と、ユーザが前記フラッシュメモリ10で所定のデータ演算を要請できる所定のユーザプログラム21を搭載し、前記ユーザの要請によって前記フラッシュメモリ10で所定のデータ演算を行わせる制御部20と、を含む。
この際、前記制御部20は、前記ユーザプログラムを搭載するファイルシステム22と、前記ユーザの要請による所定のデータ演算、すなわち、前記フラッシュメモリ10の読込み/書込み動作を前記フラッシュメモリ10に伝達するフラッシュ変換階層(Flash Translation Layer;以下、FTLと称する)23と、を含む。
前記FTL23は、前記フラッシュメモリ10をブロックデバイスのように使用可能にするソフトウェアであって、一般的に前記フラッシュメモリ10を管理するためのブロックリマッピング(Remapping)技法を支援する。
参考までに、前記ブロックリマッピング技法は、修正または削除によって前記フラッシュメモリ10に記録された物理ブロック番号(Physical Block Number;以下、PBNと称する)が変更されても、同じ論理ブロック番号(Logical Block Number;以下、LBNと称する)でフラッシュメモリ10に記録されたデータに接近可能に、特定のデータに対するLBNとPBNとの間のマッピング情報を管理することである。
前記フラッシュメモリ10を使用するためには前記FTLによりローレベルフォーマット(Low Level Format)が行われるが、前記フラッシュメモリ10は前記ローレベルフォーマットにより図2に示されたように、各々少なくとも1つ以上のブロックよりなるマップ領域31、ログ領域32、データ領域33及び余裕領域34に区分される。
この際、前記マップ領域31は、前記LBNをPBNに変換するブロックマッピングテーブル(Block Mapping Table)を含むが、前記ブロックマッピングテーブルは前記データ領域33で前記LBNに該当するPBNを保存しており、前記ブロックマッピングテーブルが更新された場合、これを前記マップブロック11に記録する。
また、前記ログ領域32は、前記フラッシュメモリ10でデータ演算を行う場合に優先的に使われる領域であって、前記データ領域33に優先してデータの書込み/読込みが行われる領域である。
また、前記ログ領域32には、ユーザのデータ演算要請時に使用したLBNを前記ログ領域32内の所定PBNにマッピングさせるログテーブル(Log Table)が保存される。
このようなログテーブルは、図3に示されたように、前記LBN32a、前記LBN32aにマッピングされる前記ログブロック32内の所定ブロックに対するPBN32b、及び前記ログブロック32内の所定ブロックでデータが存在するページ番号32cを含む。
ここで、前記ページは、実際のフラッシュメモリの所定ブロックでのデータ演算単位であって、1つのブロックは多数のページよりなる。
この際、前記ページ番号32cは、前記ログ領域32にデータを書込む場合、前記データの書込みが要求されるページに関係なく空いているページにデータが書込まれるために所定ページに書込まれたデータが、元来はどのページに書込まれなければならないかを示す。
したがって、前記ページ番号32cは、前記ログ領域32の所定ブロックに存在するデータを前記データ領域33の所定ブロックだけ移動させる場合、図4に示されたように、前記ログ領域32の所定のログブロック33dの各ページに書込まれたデータが前記ページ番号32cを通じて前記データ領域33の所定のデータブロック33aには元来のページに書込まれうるようにするものである。
前記データ領域33は、ブロック単位で接近されうるように前記FTL23により一定サイズのブロックに分割された多数のブロックよりなり、各ブロックは順次に与えられるPBNを有する。
前記余裕領域34は、前記ログ領域32にデータが存在できる空間がない場合に使用可能なブロックよりなる。
前述したようなフラッシュメモリを用いたデータ演算方法を説明する。
まず、前記フラッシュメモリにデータを書込む場合を例として説明すれば、図5に示されたように、まずユーザが使用したLBNが、前記マップ領域31に保存されたブロックマッピングテーブルによりデータ領域33のPBNに変換される(S51)。
また、前記LBNは、前記ログ領域32に保存されたログテーブルにより前記ログ領域32のPBNに変換される(S52)。
以下、前記データ領域33のPBNはデータPBNと称し、前記ログ領域32のPBNはログPBNと称する。
この際、前記データが書込まれるログPBNが存在し(S53)、前記LBNによる前記ログPBNの該当ページにデータを書込める場合(S54)、前記該当ページにデータを書込むようになる(S55)。
もし、前記データ書込みを行おうとするページに他のデータが存在する場合、前記ログPBN内で他のページを割当てうるかを判断し(S56)、他のページが存在する場合には新たに割当てられたページにデータを書込む(S57)。
もし、前記LBNが前記ログテーブルにより変換されたログPBNに他のデータが存在する場合、前記ログ領域32内で他のブロックを割当てることができるかを判断する(S58)。
前記判断の結果、他のブロックを割当てられない場合、前記ログブロック32内のマージ(Merge)演算を通じてブロックを併合し、データが書込まれていないブロックを割当てる(S59)。
以後、前記ブロック併合を通じて割当てられたブロックにデータを書込む(S60)。
この際、前記ブロック併合を経ずに、他のブロックを割当てることができる場合には、該当ブロックにデータを書込む。前述したようなデータ書込みが完了すれば、前記ログテーブルを更新する(S61)。
一方、他の実施例においてデータ読込みの場合には、図6に示されたように、まず前記LBNを通じて前記ログPBNを検索する(S71)。
前記検索の結果、該当ログPBNが存在すれば(S72)、前記ログPBNに接近してデータが書込まれたページを検索する(S73)。
前記ページ検索の結果、該当データがある場合、前記ログPBNの該当ページからデータを読込む(S74)。
もし、前記LBNに該当するログPBNが存在しないか、前記検索されたログPBNでデータが書込まれたページが検索されていない場合、前記ブロックマッピングテーブルによるデータ領域33のデータPBNを通じてデータを検索して読込む(S75)。
このようなフラッシュメモリは小ブロックフラッシュメモリと大ブロックフラッシュメモリとに大別される。
前記小ブロックフラッシュメモリは、論理的な演算単位と物理的な演算単位とが同一であり、一方、前記大ブロックフラッシュメモリは前記論理的な演算単位に比べて物理的な演算単位が大きい特徴を有する。
したがって、前記大ブロックフラッシュメモリの場合に少なくとも1つ以上の論理的な演算単位が集まって1つの物理的な演算単位をなすために非効率的なデータ演算によりフラッシュメモリの相当部分を使用できない結果を招く恐れがある。
すなわち、前記大ブロックフラッシュメモリで論理的な演算単位が512byteであり、物理的な演算単位が2048byteである場合を例として説明すれば、前記512byte単位でデータ演算が行われる場合、実際のフラッシュメモリでは2048byteのうち512byteだけ使用し、残りの1536byteは使われず、全体容量の75%を浪費する問題点がある。
特許文献1は所定ブロックの思想情報を土台に物理的なユニットを探す段階を備えて、循環係数を使って状態情報を分散配してフラッシュメモリブロックとかユニットの記録状態の管理が可能な在社上制御方法を開始しているが、これは竹ブロックフラッシュメモリから論理的な演算単位と物理的な演算単位の不一致によった空間むだづかいを減少させがたい問題点がある。
韓国公開特許第2002−0028624号
本発明は、大ブロックフラッシュメモリで論理的な演算単位と物理的な演算単位との不一致によって発生するフラッシュメモリでの空間浪費を最小化できるフラッシュメモリのデータ管理装置及び方法を提供するところにその目的がある。
前記目的を達成するために本発明の実施例に係るフラッシュメモリのデータ管理装置は、所定の内部メモリを含むフラッシュメモリのデータ管理装置において、所定のデータ演算を行おうとする物理ブロックに存在するデータを前記内部メモリにコピーし、前記内部メモリで所定のデータ演算を行って前記物理ブロックに移動させる。
望ましくは、前記内部メモリで物理的な演算単位に該当するデータがコピーされる。
望ましくは、前記物理ブロックに移動するデータは、前記内部メモリにコピーされたデータで論理的な演算単位で修正される。
一方、本実施例に係るフラッシュメモリのデータ管理方法は、所定の内部メモリを含むフラッシュメモリのデータ管理方法において、所定のデータ演算を行う物理ブロックに存在するデータを前記内部メモリにコピーする第1段階と、前記内部メモリで所定のデータ演算を行う第2段階と、を含む。
望ましくは、前記第1段階はデータ演算を行う論理ブロックに該当する物理ブロックを検索する第1過程と、前記物理ブロックに存在するデータを物理的な演算単位で前記内部メモリにコピーする第2過程と、を含む。
望ましくは、前記第1過程は、前記論理ブロック番号を所定の物理ブロック番号にマッピングさせるテーブルを通じて該当物理ブロックを検索する。
望ましくは、前記第2段階は前記内部メモリにコピーされたデータ上で論理的な演算単位でデータ演算を行う。
望ましくは、前記内部メモリでデータ演算が完了したデータを前記物理ブロックに移動させる第3段階をさらに含む。
望ましくは、前記第3段階は、前記物理ブロックへのデータ移動後、前記テーブルを更新する過程を含む。
その他の実施例の具体的な事項は詳細な説明及び図面に含まれている。
本発明のフラッシュメモリのデータ管理装置及び方法によれば、次のような効果が1つあるいはそれ以上得られる。
第1に、大ブロックフラッシュメモリで論理的な演算単位と物理的な演算単位との不一致によって発生する空間の浪費を効率よく防止できる。
第2に、フラッシュメモリの空間の効率的な使用が可能なためにフラッシュメモリの性能を向上させうる。
本発明の利点及び特徴、そしてこれを達成する方法は添付された図面に基づいて詳細に後述されている実施例を参照すれば明確になる。しかし、本発明は以下で開示される実施例に限定されるものではなく、この実施例から外れて多様な形に具現でき、本明細書で説明する実施例は本発明の開示を完全にし、本発明が属する技術分野で当業者に発明の範ちゅうを完全に報せるために提供されるものであり、本発明は請求項及び発明の詳細な説明により定義されるだけである。一方、明細書全体に亙って同一な参照符号は同一な構成要素を示す。
以下、添付された図面を参照して本発明の望ましい実施例を詳細に説明する。
一般的に、フラッシュメモリは、小ブロックフラッシュメモリと大ブロックフラッシュメモリとに大別される。
前記小ブロックフラッシュメモリは、論理的な演算単位と物理的な演算単位との大きさが同一であり、一方、前記大ブロックフラッシュメモリは論理的な演算単位に比べて物理的な演算単位が大きい特徴を有する。
すなわち、前記小ブロックフラッシュメモリは、図7Aに示されたように、論理的な演算単位51と物理的な演算単位52とが同一であり、前記大ブロックフラッシュメモリは、図7Bに示されたように、物理的な演算単位53は少なくとも1つ以上の論理的な演算単位54を含む。
ここで、前記論理的な演算単位はユーザ側でのデータ演算単位であって、一般的にセクタと称し、前記物理的な演算単位は実際のフラッシュメモリでのデータ演算単位であって、一般的にページと称する。
また、前記論理的な演算単位及び物理的な演算単位は、前記フラッシュメモリが使われる装置によって多様な大きさに使われうる。
この際、前記小ブロックフラッシュメモリでは、前記論理的な演算単位と物理的な演算単位とが同一であるために、容易なデータ演算が可能であるが、前記大ブロックフラッシュメモリでは論理的な演算単位と物理的な演算単位との不一致によって非効率的なデータ演算が行われる。
すなわち、前記大ブロックフラッシュメモリで論理的な演算単位の大きさが512byteであり、前記物理的な演算単位の大きさが2048byteである場合を例として説明すれば、前記ユーザ側では512byte単位でデータ演算を行うために、前記フラッシュメモリでは全体2048byteのうち512byteだけ使用するようになり、残りの空間を浪費するようになる。
本実施例は、前記大ブロックフラッシュメモリでの前記論理的な演算単位と物理的な演算単位との不一致による空間浪費と性能低下とを改善できるフラッシュメモリのデータ管理装置に関し、前記フラッシュメモリのデータ管理装置は、図8に示されたように、所定の内部メモリ110を含むフラッシュメモリ100をブロックデバイスのように使用可能にし、前記フラッシュメモリ100でのLBNとPBNとの間のマッピング情報を含むFTL200と、前記マッピング情報によって前記フラッシュメモリ100で同一に含まれた多数の論理アドレスに対するデータ演算実行時に該当物理アドレスのデータを前記内部メモリ110に移動させ、前記内部メモリ110で所定のデータ演算を行う制御部300と、を含む。
前記FTL200は、前記フラッシュメモリ100を使用するためにローレベルフォーマットを行うが、前記フラッシュメモリ100は、図9に示されたように、前記ローレベルフォーマットにより各々少なくとも1つ以上のブロックよりなるFTL情報領域101、ログ領域102、余裕領域103及びデータ領域104に区分されうる。
この際、前記FTL情報領域101にはユーザ側で使用したLBNを前記データ領域104のPBNにマッピングさせるブロックマッピングテーブルを含む。
このようなブロックマッピングテーブルは、図10に示されたように、ユーザが使用した所定のLBN510に対応する前記データ領域104のPBN520よりなる。
また、前記ログ領域102には、前記LBNを前記ログ領域102内のPBNにマッピングさせるログテーブルが保存される。
すなわち、前記ログ領域102は、前記フラッシュメモリ100に所定のデータ演算を行う場合に優先的にデータ演算が行われる領域であって、前記LBNを前記ログ領域102のPBNにマッピングさせるログテーブルを含む。
また、前記ログ領域102の各PBNは前記データ領域104のPBNにマッピングされるが、図11に示されたように、前記ログ領域102の各PBN530は前記データ領域104のPBN540とマッピングされる。
このようなログテーブルは、図12に示されたように、所定のLBN610にマッピングされるPBN620、前記PBN620に含まれる各ページの番号630を含む。
前記余裕領域103は、前記ログ領域102に空いている空間が存在しない場合に使われる領域である。すなわち、前記フラッシュメモリ100で所定のデータ演算実行時に前記ログ領域102でデータ演算を行う空間が存在しない場合、前記余裕領域104をマッピングさせてデータ演算が行われるようにする。
前記制御部300は、前記フラッシュメモリ100に所定のデータ演算を行うLBNに該当するPBNに存在するデータを前記内部メモリ100に移動させ、データ演算を行う。この際、前記LBNはデータ演算を行うPBNだけでなく、前記PBNに含まれた論理的な演算単位であるセクタと物理的な演算単位であるページの情報も共に含む。
すなわち、前記セクタの大きさが512byteであり、前記ページの大きさが2048byteである場合を例として説明すれば、図13Aのように所定ページ710の単一セクタ単位でデータ演算を行うか、図13Bのように各ページ720、730、740で少なくとも1つ以上のセクタに対するデータ演算を共に行える。
したがって、前記制御部300は、前記フラッシュメモリ100の所定ページに既に存在するデータを前記内部メモリ110にコピーした後、該当セクタに対するデータ演算を行い、これを再び該当ページに移動させる。
本実施例では前記データ演算を行う物理アドレスに既に所定のデータが存在して空間がない場合を例として説明する。
したがって、該当ページのデータを前記内部メモリ100にコピーさせ、該当セクタのデータをオーバーラップさせれば、論理的な演算単位と物理的な演算単位との不一致による空間の浪費を防止しうる。
前記のように構成される本実施例に係るフラッシュメモリのデータ管理装置の動作を説明すれば次の通りである。
本実施例に係るフラッシュメモリのデータ管理方法をデータ書込みとデータ読込みとを例として説明する。
まず、本実施例に係るフラッシュメモリのデータ書込み方法は、図14に示されたように、まずユーザが所定のLBNにデータ書込みを行おうとする場合、前記ログテーブルにより前記LBNがPBNに変換される(S110)。
この際、前記データは優先的に前記ログ領域102に書込まれるので、前記LBNは前記ログ領域102のPBNに変換される。
もし、前記LBNにマッピングされるPBNがない場合(S120)、前記LBNを所定のPBNにマッピングさせ、これを前記ログテーブルに追加する(S130)。
以後、前記LBNがPBNに変換されれば、該当PBNでのページを検索する(S140)。
該当ページが検索されれば、前記ページに含まれたあらゆるセクタにデータを書込むか否かを判断する(S150)。
前記判断の結果、あらゆるセクタにデータを書込む場合、該当ページにデータを書込むようになる(S160)。
もし、前記判断の結果、一部セクタにデータを書込む場合、該当ページのデータを前記内部メモリ110にコピーする(S170)。
すなわち、図15に示されたように、前記LBNのページ3でセクタ1及びセクタ2にデータを書込み、図16に示されたように、前記ログテーブルにより前記データが前記LBNに該当するログ領域102のPBNのページ1に使われる場合を例として説明すれば、図17に示されたように、前記LBNに該当するデータ領域104のPBNでページ3に存在するデータを前記内部メモリ110にコピーする。
この際、前記データ領域104のデータが前記内部メモリ110にコピーされたが、前記内部メモリ110にコピーされるデータは前記ログ領域102のデータでもあり得る。
以後、前記内部メモリ110にコピーされたデータを修正し、前記ページに前記修正されたデータを書込む(S180)。
すなわち、図18に示されたように、前記LBNに該当する前記ログ領域102のPBNのページ1には、前記データ領域104で前記内部メモリ110にコピーされたデータでセクタ1及びセクタ2が修正されて書き込まれる。
前記ページへのデータ書込みが完了すれば、前記ログテーブルを更新する(S190)。
一方、他の実施例としてフラッシュメモリでデータを読むための方法を説明する。
本実施例に係るフラッシュメモリでデータを読む方法は、図19に示されたように、まずユーザが所定のLBNを通じてデータ読込みを要請すれば(S210)、前記FTL情報領域101に保存されたログテーブルで前記LBNに該当するPBNが前記ログ領域102に存在するか否かを判断する(S220)。
前記判断の結果、前記ログ領域102に該当PBNが存在する場合、前記PBNにデータが存在するページの存否を判断する(S230)。
前記判断の結果、前記ログ領域102に該当データが存在するページがある場合、前記ページからデータを読込む(S240)。
もし、前記ログ領域102の該当データが存在するページが存在しない場合、前記ログテーブルを通じて前記データ領域104の所定ブロックのページから該当データを読込む(S250)。
以上、例示された図を参照して 本発明によるフラッシュメモリのデータ管理装置及び方法を説明したが、本発明は前記実施例に限定されず、本発明の技術的要旨を外れない範囲内で当業者により多様に変形実施されることができる。
本発明はフラッシュメモリのデータ管理技術分野に好適に適用されうる。
100 フラッシュメモリ
110 内部メモリ
200 FTL
300 制御部
110 内部メモリ
200 FTL
300 制御部
Claims (9)
- 所定の内部メモリを含むフラッシュメモリのデータ管理装置において、
所定のデータ演算を行おうとする物理ブロックに存在するデータを前記内部メモリにコピーし、前記内部メモリで所定のデータ演算を行って前記物理ブロックに移動させることを特徴とするフラッシュメモリのデータ管理装置。 - 前記内部メモリで物理的な演算単位に該当するデータがコピーされることを特徴とする請求項1に記載のフラッシュメモリのデータ管理装置。
- 前記物理ブロックに移動するデータは、前記内部メモリにコピーされたデータが論理的な演算単位で修正されたことを特徴とする請求項2に記載のフラッシュメモリのデータ管理装置。
- 所定の内部メモリを含むフラッシュメモリのデータ管理方法において、
所定のデータ演算を行う物理ブロックに存在するデータを前記内部メモリにコピーする第1段階と、前記内部メモリで所定のデータ演算を行う第2段階と、を含むことを特徴とするフラッシュメモリのデータ管理方法。 - 前記第1段階は、データ演算を行う論理ブロックに該当する物理ブロックを検索する第1過程と、前記物理ブロックに存在するデータを物理的な演算単位で前記内部メモリにコピーする第2過程と、を含むことを特徴とする請求項4に記載のフラッシュメモリのデータ管理方法。
- 前記第1過程は、前記論理ブロック番号を所定の物理ブロック番号にマッピングさせるテーブルを通じて該当物理ブロックを検索することを特徴とする請求項5に記載のフラッシュメモリのデータ管理方法。
- 前記第2段階は、前記内部メモリにコピーされたデータ上で論理的な演算単位でデータ演算を行うことを特徴とする請求項6に記載のフラッシュメモリのデータ管理方法。
- 前記内部メモリでデータ演算が完了したデータを前記物理ブロックに移動させる第3段階をさらに含むことを特徴とする請求項7に記載のフラッシュメモリのデータ管理方法。
- 前記第3段階は、前記物理ブロックへのデータ移動後、前記テーブルを更新する過程を含むことを特徴とする請求項8に記載のフラッシュメモリのデータ管理方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0007002A KR100533683B1 (ko) | 2004-02-03 | 2004-02-03 | 플래시 메모리의 데이터 관리 장치 및 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005222534A true JP2005222534A (ja) | 2005-08-18 |
Family
ID=34675997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005004564A Pending JP2005222534A (ja) | 2004-02-03 | 2005-01-11 | フラッシュメモリのデータ管理装置及び方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20050169058A1 (ja) |
EP (1) | EP1562121A3 (ja) |
JP (1) | JP2005222534A (ja) |
KR (1) | KR100533683B1 (ja) |
CN (1) | CN1652088A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007066720A1 (ja) * | 2005-12-09 | 2007-06-14 | Matsushita Electric Industrial Co., Ltd. | 不揮発性記憶装置並びにデータ書込み方法及びデータ読み出し方法 |
JP2007249662A (ja) * | 2006-03-16 | 2007-09-27 | Toshiba Corp | メモリカード及びメモリカードの制御方法 |
JP2008117299A (ja) * | 2006-11-07 | 2008-05-22 | Fuji Xerox Co Ltd | 記憶媒体制御装置 |
JP2008130088A (ja) * | 2006-11-20 | 2008-06-05 | Samsung Electronics Co Ltd | 不揮発性メモリ管理方法及び装置 |
JP2010518463A (ja) * | 2008-02-29 | 2010-05-27 | 株式会社東芝 | 情報処理装置及び不揮発性半導体メモリドライブ |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100823171B1 (ko) * | 2007-02-01 | 2008-04-18 | 삼성전자주식회사 | 파티션된 플래시 변환 계층을 갖는 컴퓨터 시스템 및플래시 변환 계층의 파티션 방법 |
EP2189895A1 (en) | 2008-11-24 | 2010-05-26 | Deutsche Thomson OHG | Flash based memory comprising a Flash translation layer and method for storing a file therein |
JP2010211618A (ja) * | 2009-03-11 | 2010-09-24 | Toshiba Corp | 半導体記憶装置 |
US20100293309A1 (en) * | 2009-05-13 | 2010-11-18 | Yun-Ching Lin | Production Tool For Low-Level Format Of A Storage Device |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0675502B1 (en) * | 1989-04-13 | 2005-05-25 | SanDisk Corporation | Multiple sector erase flash EEPROM system |
JP3485938B2 (ja) * | 1992-03-31 | 2004-01-13 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
US5519847A (en) * | 1993-06-30 | 1996-05-21 | Intel Corporation | Method of pipelining sequential writes in a flash memory |
JPH09171486A (ja) * | 1995-10-16 | 1997-06-30 | Seiko Epson Corp | Pcカード |
US6000006A (en) * | 1997-08-25 | 1999-12-07 | Bit Microsystems, Inc. | Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage |
US6076137A (en) * | 1997-12-11 | 2000-06-13 | Lexar Media, Inc. | Method and apparatus for storing location identification information within non-volatile memory devices |
US6040997A (en) * | 1998-03-25 | 2000-03-21 | Lexar Media, Inc. | Flash memory leveling architecture having no external latch |
GB2349242A (en) * | 1999-04-20 | 2000-10-25 | Inventec Corp | Flash memory architecture and rewrite method |
US6407949B1 (en) * | 1999-12-17 | 2002-06-18 | Qualcomm, Incorporated | Mobile communication device having integrated embedded flash and SRAM memory |
GB2361783B (en) * | 2000-04-27 | 2004-11-10 | Ubinetics Ltd | Non-volatile storage method |
US6772274B1 (en) * | 2000-09-13 | 2004-08-03 | Lexar Media, Inc. | Flash memory system and method implementing LBA to PBA correlation within flash memory array |
KR100389867B1 (ko) * | 2001-06-04 | 2003-07-04 | 삼성전자주식회사 | 플래시 메모리 관리방법 |
US6675281B1 (en) * | 2002-01-22 | 2004-01-06 | Icreate Technologies Corporation | Distributed mapping scheme for mass storage system |
US6871257B2 (en) * | 2002-02-22 | 2005-03-22 | Sandisk Corporation | Pipelined parallel programming operation in a non-volatile memory system |
US7085879B2 (en) * | 2002-02-27 | 2006-08-01 | Microsoft Corporation | Dynamic data structures for tracking data stored in a flash memory device |
KR100484147B1 (ko) * | 2002-07-26 | 2005-04-18 | 삼성전자주식회사 | 플래시 메모리 관리 방법 |
JP2004133677A (ja) * | 2002-10-10 | 2004-04-30 | Renesas Technology Corp | 記憶装置 |
-
2004
- 2004-02-03 KR KR10-2004-0007002A patent/KR100533683B1/ko not_active IP Right Cessation
-
2005
- 2005-01-11 JP JP2005004564A patent/JP2005222534A/ja active Pending
- 2005-01-26 EP EP05250382A patent/EP1562121A3/en not_active Withdrawn
- 2005-02-02 US US11/047,779 patent/US20050169058A1/en not_active Abandoned
- 2005-02-03 CN CNA2005100052539A patent/CN1652088A/zh active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007066720A1 (ja) * | 2005-12-09 | 2007-06-14 | Matsushita Electric Industrial Co., Ltd. | 不揮発性記憶装置並びにデータ書込み方法及びデータ読み出し方法 |
JPWO2007066720A1 (ja) * | 2005-12-09 | 2009-05-21 | パナソニック株式会社 | 不揮発性記憶装置及びデータ読み出し方法及び管理テーブル作成方法 |
JP4633802B2 (ja) * | 2005-12-09 | 2011-02-16 | パナソニック株式会社 | 不揮発性記憶装置及びデータ読み出し方法及び管理テーブル作成方法 |
US8307149B2 (en) | 2005-12-09 | 2012-11-06 | Panasonic Corporation | Nonvolatile memory device including a logical-to-physical logig-to-physical address conversion table, a temporary block and a temporary table |
JP2007249662A (ja) * | 2006-03-16 | 2007-09-27 | Toshiba Corp | メモリカード及びメモリカードの制御方法 |
US8180951B2 (en) | 2006-03-16 | 2012-05-15 | Kabushiki Kaisha Toshiba | Memory system and method of controlling the memory system |
JP2008117299A (ja) * | 2006-11-07 | 2008-05-22 | Fuji Xerox Co Ltd | 記憶媒体制御装置 |
JP2008130088A (ja) * | 2006-11-20 | 2008-06-05 | Samsung Electronics Co Ltd | 不揮発性メモリ管理方法及び装置 |
JP4740216B2 (ja) * | 2006-11-20 | 2011-08-03 | 三星電子株式会社 | 不揮発性メモリ管理方法及び装置 |
JP2010518463A (ja) * | 2008-02-29 | 2010-05-27 | 株式会社東芝 | 情報処理装置及び不揮発性半導体メモリドライブ |
Also Published As
Publication number | Publication date |
---|---|
CN1652088A (zh) | 2005-08-10 |
KR20050078916A (ko) | 2005-08-08 |
KR100533683B1 (ko) | 2005-12-05 |
US20050169058A1 (en) | 2005-08-04 |
EP1562121A3 (en) | 2007-12-05 |
EP1562121A2 (en) | 2005-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7844772B2 (en) | Device driver including a flash memory file system and method thereof and a flash memory device and method thereof | |
JP4185058B2 (ja) | フラッシュメモリのリマッピング方法 | |
KR101081716B1 (ko) | 기억 장치 | |
US8117374B2 (en) | Flash memory control devices that support multiple memory mapping schemes and methods of operating same | |
JP4832521B2 (ja) | フラッシュメモリメディアにおけるデータ管理方法 | |
US8386698B2 (en) | Data accessing method for flash memory and storage system and controller using the same | |
KR100533682B1 (ko) | 플래시 메모리의 데이터 관리 장치 및 방법 | |
JP2005222534A (ja) | フラッシュメモリのデータ管理装置及び方法 | |
US7613870B2 (en) | Efficient memory usage in systems including volatile and high-density memories | |
US20080098195A1 (en) | Memory system including flash memory and mapping table management method | |
EP1895418A1 (en) | Nonvolatile memory device, method of writing data, and method of reading out data | |
KR20090037705A (ko) | 불휘발성 메모리 시스템 및 그것의 파일 데이터 관리 방법 | |
KR20070024573A (ko) | 최적의 성능을 위한 파일 관리 방법 | |
KR20060080972A (ko) | 수정 빈도를 고려하여 데이터를 비휘발성 캐쉬부에저장하는 장치 및 방법 | |
JP2006216036A (ja) | フラッシュメモリを含んだデータ貯蔵装置及びそれのマージ方法 | |
WO2005124530A2 (en) | Method for controlling memory card and method for controlling nonvolatile semiconductor memory | |
US20120191897A1 (en) | Non-volatile memory system and management method thereof | |
JP2007220107A (ja) | 不揮発性メモリのマッピング情報管理装置及び方法 | |
TW201126338A (en) | Flash memory device and data access method for flash memories | |
JP4130808B2 (ja) | フォーマット方法 | |
US9329994B2 (en) | Memory system | |
TWI715408B (zh) | 快閃記憶體控制器、記憶體裝置以及存取快閃記憶體模組之方法 | |
TWI601141B (zh) | 快閃記憶體的存取方法及相關的記憶體控制器與電子裝置 | |
US8341378B2 (en) | Data storage device and data access method | |
KR100801072B1 (ko) | 플래시 메모리, 이를 위한 맵핑 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070522 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070828 |