JPH08242125A - 増幅器回路 - Google Patents
増幅器回路Info
- Publication number
- JPH08242125A JPH08242125A JP7348811A JP34881195A JPH08242125A JP H08242125 A JPH08242125 A JP H08242125A JP 7348811 A JP7348811 A JP 7348811A JP 34881195 A JP34881195 A JP 34881195A JP H08242125 A JPH08242125 A JP H08242125A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- coupled
- input
- transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007704 transition Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
- H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
- H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
Abstract
ーダンス、および低い雑音レベルを備えた増幅器21を
提供する。 【解決手段】 第1のトランジスタ26は第1の出力2
3に結合されたコレクタ、バイアス入力に結合されたベ
ース、エミッタを有する。第1の抵抗27は第1のトラ
ンジスタ26のエミッタと入力22との間に結合され
る。第2のトランジスタ29は共通接続されたコレクタ
およびベース、電源電圧を受けるエミッタを有する。第
2の抵抗28は入力22と第2のトランジスタ29のコ
レクタとの間に結合される。第3のトランジスタ32は
第2の出力33に結合されたコレクタ、第2のトランジ
スタ29のコレクタに結合されたベース、前記電源電圧
を受けるエミッタを有する。入力22への入力信号は第
1および第2の出力23,33に差動電流を発生させ
る。該入力信号および差動電流はリニアな関係を有す
る。
Description
器に関し、かつより特定的には、リニアな伝達関数を有
する増幅器に関する。
出力信号を提供する回路である。入力信号対出力信号の
伝達関数はしばしば増幅器を特定の用途のために選択す
る場合に重要なパラメータとなる。特に、増幅器はリニ
アな入力信号対出力信号の伝達関数を持つことが要求さ
れる。リニア増幅器の伝達関数の非線形性は入力信号の
ひずみ成分を生じさせることになる。
る回路の例は高周波キャリア信号を局部発振信号と混合
するためのミキサ回路である。ミキサ回路は典型的には
高周波のキャリア信号の周波数を低減する。ミキサ回路
の性能を測定するために使用される特性は、ゲイン、ノ
イズ、静止電流(quiescent curren
t)、ピーク可能電流、リニアリティ、およびひずみで
ある。リニアリティまたは線形性は特に重要なものであ
るが、それはリニアリティがより低い周波数が発生され
る精度を決定するからである。ミキサ回路の何らかの非
線形性はまた回路性能に影響を与える相互変調周波数を
発生する。
用される一般的な回路は電流源によってバイアスされる
差動入力段(差動対のトランジスタ)である。該差動入
力段にバイポーラトランジスタのような非線形エレメン
トが使用される場合、差動入力段の応答を線形化するた
めに負帰還(Degeneration)抵抗が使用さ
れる。負帰還抵抗はリニアな応答を生じるバイポーラト
ランジスタの非線形特性を支配する。リニアリティは前
記負帰還抵抗を増大することによって増大することがで
きるが、トランスコンダクタンスの低減およびノイズの
増大の犠牲を払う。一般に、特定の性能特性の増強は通
常他の動作パラメータの悪化を生じる結果となる。
伝達関数を提供する増幅器が提供できれば非常な利点と
なる。
め、本発明によれば増大したリニアリティ、低い入力イ
ンピーダンス、および低いノイズの増幅器が提供され
る。
電極、バイアス電圧を受けるよう結合された制御電極、
および第2の電極を有する第1のトランジスタ(2
6)、前記第1のトランジスタ(26)の前記第2の電
極に結合された第1の端子および第2の端子を有する第
1の抵抗(27)、前記第1の抵抗(27)の前記第2
の端子に結合された第1の端子および第2の端子を有す
る第2の抵抗(28)、そして前記第2の抵抗(28)
の前記第2の端子に共通に結合された第1の電極および
制御電極と、電源電圧を受けるよう結合された第2の電
極を有する第2のトランジスタ(29)、を具備し、前
記増幅器(21)は入力信号を受けるための前記第1の
抵抗(27)の前記第2の端子に結合された入力および
出力信号を提供するための前記第1のトランジスタ(2
6)の前記第1の電極に結合された第1の出力を有す
る。
スタ(29)の前記制御電極に結合された制御電極、お
よび前記電源電圧を受けるよう結合された第2の電極を
有する第3のトランジスタ(32)を含み、前記増幅器
(21)は前記第3のトランジスタ(32)の前記第1
の電極に結合された第2の出力を有し、前記増幅器(2
1)は前記第1および第2の出力において差動出力信号
を提供するよう構成できる。
8)の抵抗は3次調波ひずみをゼロにするために前記第
1および第2のトランジスタ(26,29)のインピー
ダンスのほぼ半分のインピーダンスを有するよう構成す
ると好都合である。
(46)、第2の差動入力(47)、バイアス電圧を受
けるための入力(48)、第1の差動出力(44)、お
よび第2の差動出力(45)を有する増幅器(41)が
提供され、該増幅器は、該記増幅器(41)の前記第1
の差動出力に結合された第1の電極、前記増幅器(4
1)の前記入力に結合された制御電極、および第2の電
極を有する第1のトランジスタ(49)、前記第1のト
ランジスタ(49)の前記第2の電極に結合された第1
の端子および前記増幅器(41)の前記第1の差動入力
に結合された第2の端子を有する第1の抵抗(51)、
前記増幅器(41)の第1の差動入力に結合された第1
の端子および第2の端子を有する第2の抵抗(52)、
前記第2の抵抗(52)の前記第2の端子に共通に結合
された第1の電極および制御電極、そして電源電圧を受
けるよう結合された第2の電極を有する第2のトランジ
スタ(53)、前記増幅器(41)の前記第2の差動出
力に結合された第1の電極、前記第2のトランジスタ
(53)の前記制御電極に結合された制御電極、および
前記電源電圧を受けるよう結合された第2の電極を有す
る第3のトランジスタ(54)、前記増幅器の前記第2
の差動出力に結合された第1の電極、前記増幅器の前記
入力に結合された制御電極、および第2の電極を有する
第4のトランジスタ(56)、前記第4のトランジスタ
の前記第2の電極に結合された第1の端子および前記増
幅器の前記第2の差動入力に結合された第2の端子を有
する第3の抵抗(57)、前記増幅器の前記差動入力に
結合された第1の端子および第2の端子を有する第4の
抵抗(58)、前記第4の抵抗の前記第2の端子に共通
に結合された第1の電極および制御電極、および前記電
源電圧を受けるよう結合された第2の電極を有する第5
のトランジスタ(59)、そして前記増幅器の前記第1
の差動出力に結合された第1の電極、前記第5のトラン
ジスタの前記制御電極に結合された制御電極、および前
記電源電圧を受けるよう結合された第2の電極を有する
第6のトランジスタ(61)、を具備することを特徴と
する。
では、第1の電極、バイアス電圧を受けるよう結合され
た制御電極、および第2の電極を有する第1のトランジ
スタ(81)、前記第1のトランジスタの前記第2の電
極に結合された第1の端子および前記増幅器の第1の入
力に結合された第2の端子を有する第1の抵抗(8
2)、前記増幅器の前記第1の入力に共通に結合された
第1の電極および制御電極、および第2の電極を有する
第2のトランジスタ(83)、そして前記第2のトラン
ジスタの前記第2の電極に結合された第1の端子および
電源電圧を受けるよう結合された第2の端子を有する第
2の抵抗(84)、を具備し、前記第1のトランジスタ
は前記増幅器の前記第1の入力に印加される入力信号に
対しリニアな関係を有する信号を前記第1の電極に提供
する。
とってありふれた要素である。例えば、増幅器はアナロ
グミキサ、フィルタ、乗算器、および発振器に使用され
る。入力信号は増幅器に印加されかつ該増幅器によって
増幅される。増幅器に印加される入力信号と増幅器によ
って提供される出力信号との間の関係は伝達関数として
知られている。一般に、リニアな伝達関数を有するまた
は入力信号と出力信号との間にリニアな関係を有する増
幅器は数多くの異なる回路の用途にとって重要である。
伝達関数は増幅器の設計において唯一の重要なパラメー
タではなく、増幅器の性能に影響を与える他のパラメー
タは、トランスコンダクタンス、ダイナミックレンジ、
周波数レンジ、ノイズ、および電力消費である。
す。増幅器11はトランスコンダクタンス増幅器であり
かつ広い入力電圧範囲および高いリニアリティを必要と
する回路に広く使用されている。さらに、増幅器11は
高い周波数で動作するミキサ回路にしばしば使用され
る。増幅器11は差動入力段12および差動入力段13
を備えている。電流源14および15がそれぞれ差動入
力段12および13をバイアスする。
クレンジを増大する2つのオフセットした伝達関数を使
用する。オフセットした伝達関数は差動入力段12およ
び13が不平衡であることによって生成される。不平衡
の差動入力段は異なるエミッタ面積を有するトランジス
タから構成される。図1において、差動入力段12また
は13を構成するトランジスタはMのエミッタ面積比で
寸法的に異なっている。増幅器11のリニアな範囲は差
動入力段12および13を構成するトランジスタのエミ
ッタ面積比および電流源14および15の電流の大きさ
によって決定される。増幅器11の応答は差動入力段1
2または13を構成するトランジスタの一方を通って電
流源14または15によって供給される電流が支配的に
流れる場合に非線形となる。
るが、一般に使用される増幅器には数多くの異なる実施
例がある。さらに、これらの異なる実施例は電流源によ
ってバイアスされる不平衡の差動入力段を有する同じ基
本的原理の下で動作する。増幅器11において負帰還抵
抗を使用することはそのリニアリティを増大するための
典型的な変形である。
アマン(J.Voorman)による米国特許第4,7
23,110号、回路およびシステムに関するI.E.
E.E.紀要−1:基本的理論および応用、第41巻、
第5号、1994年5月、「2つの交差結合した、エミ
ッタ結合対を使用したいくつかの回路設計技術(Som
e Circuit Design Techniqu
es Using Two Cross−Couple
d,Emitter−Coupled Pair
s)」、キムラ・カツジ、そしてソリッドステイト回路
のI.E.E.E.ジャーナル、第29巻、第1号、1
994年1月、「不平衡エミッタ結合対からなるバイポ
ーラ4象限アナログ・クォータスケア乗算器およびその
入力範囲の拡大(A Bipolar Four−Qu
adrant Analog Quarter−Squ
are Multiplier Consisting
ofUnbalanced Emitter−Cou
pled Pairs andExpansions
of Its Input Ranges)」、キムラ
・カツジ、に開示されており、これらの内容は参照のた
めここに導入される。
を提供するが、トランスコンダクタンスおよび雑音指数
のような他の動作特性を妥協している。増幅器の個々の
動作特性は相互に関係しており、これらの動作特性(リ
ニアリティ、ダイナミックレンジ、雑音指数、電力消
費、トランスコンダクタンス、その他)は典型的には増
幅器の設計において1つの特定の特性が大幅に低下しな
いようにバランスがとられる。
高い非線形入力インピーダンスである。入力信号を提供
する電圧源のインピーダンスに整合するために低い入力
インピーダンスがしばしば必要とされる。低い入力イン
ピーダンスは増幅器11の入力間に抵抗を結合すること
によって与えられる。該抵抗は入力電力の一部をシャン
トする受動素子でありかつ増幅器11の雑音指数を増大
する雑音源である。
d)入力および差動出力を有する増幅器21の回路図で
ある。増幅器21は単一の出力を使用して動作すること
もできるがひずみが増大する。増幅器21は入力信号を
受けるための入力22、および差動出力信号を提供する
ための出力23および33を有する。回路34は増幅器
21の入力22に対し入力信号を提供する。増幅器21
はトランジスタ26,29および32、そして抵抗27
および28から構成される。増幅器21はソースインピ
ーダンスに整合するよう仕立てられた入力インピーダン
ス、広いダイナミックレンジ、低いノイズ、高いピーク
電流、低い静止電流、高いトランスコンダクタンス、お
よび高いリニアリティを有する。
ぞれ第1の電極、制御電極、および第2の電極に対応す
るコレクタ、ベースおよびエミッタを有するバイポーラ
トランジスタである。トランジスタ29はコレクタおよ
びベースが共通にノード31に接続されたダイオード構
成になっており、かつエミッタは電源電圧(例えば、グ
ランド)を受けるよう接続されている。抵抗28はノー
ド31に結合された第1の端子および入力22に結合さ
れた第2の端子を有する。抵抗27は入力22に結合さ
れた第1の端子および第2の端子を有する。トランジス
タ26はコレクタが出力23に結合され、ベースがバイ
アス電圧VBIASを受けるよう結合され、そしてエミ
ッタが抵抗27の第2の端子に結合されている。トラン
ジスタ32はトランジスタ29の電流を反映する(mi
rrors)。トランジスタ32はコレクタが出力33
に結合され、ベースがノード31に結合され、そしてエ
ミッタが電源電圧(例えば、グランド)を受けるよう結
合されている。
力信号は入力22に対しAC結合される。トランジスタ
26,29および32は同じ形状を有する。同様に、抵
抗27および28は同じ抵抗値を有する。増幅器21の
入力インピーダンスは回路34のソースインピーダンス
に整合されている。増幅器21の入力インピーダンスを
回路34のソースインピーダンスに整合することにより
電力転送を最大にしかつ動作効率を増大させる。
い入力インピーダンスを有する。ソースインピーダンス
を整合するための入力インピーダンスの値は典型的には
50または75オームであり、これは増幅器11(図
1)の入力インピーダンスより大幅に小さい。増幅器1
1の入力インピーダンスを下げるために50または75
オームの値を有する抵抗が使用される。該抵抗は増幅器
11の入力に結合され他の動作特性(ノイズおよびトラ
ンスコンダクタンス)を害する。
下げるためにその入力に付加的な抵抗を設けることを必
要としない。抵抗を除去することは増幅器21のトラン
スコンダクタンスを増大しかつノイズを低減する。増幅
器21の入力インピーダンスは次の数式1に示される。
抗28)の値であり、かつreはVt/Ic(トランジ
スタ26および29のインピーダンス)である。Vtは
トランジスタ26または29の熱電圧(thermal
voltage)である。Icはトランジスタ26お
よび29のコレクタ電流である。静止状態(入力信号が
ない状態)では、トランジスタ26および29の電流お
よび熱電圧はほぼ等しい。前に述べたように、Zinは
入力22に結合された回路34のソースインピーダンス
に整合するよう(例えば、50または75オームに)選
択される。
ら出力への伝達関数を線形化する。非線形ひずみがトラ
ンジスタ26および29によって生じる。単一の出力、
例えば、出力23のみがアクティブである単一終端の用
途では、トランジスタ26および29の非線形特性によ
り偶数および奇数調波ひずみが発生される。偶数調波ひ
ずみはミラートランジスタ32を加えかつ出力23およ
び33に差動出力信号を発生することにより除去され
る。残りの奇数調波ひずみは3次調波で最大でありかつ
各々の調波の次数の増大と共に大きさが低減する(第5
次、第7次、その他)。
調波ひずみは抵抗27および28に対して特定の値を選
択することにより打ち消される。R(抵抗27および2
8)に対する特定の値は次の数式2で規定される。
かつ3次調波ひずみをゼロにするための増幅器21の入
力インピーダンス(Zin)は次の数式3に示されてい
る。
送を最大にするために回路34のソースインピーダンス
に整合するよう(または近似するよう)選択される。ト
ランジスタ29および26は数式3に基づきreのため
の値を発生するようバイアスされる。バイアス電流はト
ランジスタ26,29および32の静止コレクタ電流
(Ic)を設定するためにトランジスタ26のベースに
印加されるバイアス電圧VBIASによって調整され
る。前記コレクタ電流(Ic)は次の数式4で規定され
る。
び29のベース−エミッタ電圧である。抵抗27および
28は同じであり(R)およびトランジスタ26,29
および32は寸法が同じである(または、できるだけ近
くなるよう整合される)。
ずみをゼロまたはヌルにすることができる。増幅器21
によって生成されるひずみを低減することによりリニア
リティを改善できる。前記図1の増幅器11によってソ
ースインピーダンスに整合させるためにその入力インピ
ーダンスを低下させるのに必要とされる抵抗を除去する
ことにより、図2の回路では図1の増幅器11の回路構
成と比較した場合ノイズが低減されかつトランスコンダ
クタンスが増大する。
明される。トランジスタ26はコモンベース段としてバ
イアスされる入力22に印加される入力信号はトランジ
スタ26のベース−エミッタ接合および抵抗27の間の
電圧、およびトランジスタ29のベース−エミッタ接合
および抵抗28の間の電圧を変化させる。好ましい実施
形態では、回路34からの入力信号は増幅器21の入力
22にAC結合される。
出力23が使用される場合は、入力22に印加される入
力信号はトランジスタ26によって供給される電流を増
大または低減する。電圧スイングは、トランジスタ26
がターンオフする場合は、入力22における正の電圧遷
移に対して制限される。入力における負の電圧スイング
はトランジスタ26の最大電流能力によってのみ制限さ
れる。
号が出力23および33に発生される。入力22に印加
される正の電圧遷移を有する入力信号はトランジスタ2
6のベース−エミッタ接合および抵抗27における電圧
を低減する。逆に、トランジスタ29のベース−エミッ
タ接合および抵抗28における電圧は増大する。トラン
ジスタ32はトランジスタ29および32によって形成
されるカレントミラー回路のミラートランジスタであ
る。トランジスタ29のベース−エミッタ電圧の増大は
トランジスタ32に反映され出力33において提供され
る電流を増大する。
る入力信号は反対の効果を有する。トランジスタ26の
ベースエミッタ間電圧および抵抗27の電圧は前記負の
電圧遷移によって増大される。逆に、トランジスタ29
のベース−エミッタ接合および抵抗28の間の電圧は低
減される。負の電圧遷移を有する前記入力信号は出力2
3における電流の増大を生じかつ出力33における電流
の低減を生じる結果となる。
ニアに留まっている。増幅器21のバイアス電流はそれ
が図1の増幅器11に対する場合のようにダイナミック
レンジを制限することはない。図1の増幅器11は電流
源14または15によって供給される電流によって制限
される入力電圧範囲を有する。電流源14および15の
電流を増大することによりダイナミックレンジが増大す
るが電力消費も増大することになる。さらに、トランス
コンダクタンス増幅段11のリニアリティは差動入力段
12または13を構成するトランジスタ(図1)の内の
1つを通して支配的に流れる場合に悪影響を受ける。
をバイアスする電流源によって制限されない。増幅器2
1は大きな入力信号によりトランジスタ26またはトラ
ンジスタ29のいずれかがターンオフする極端な条件の
下でリニアに動作し続ける。例えば、入力22に印加さ
れた大きな正の電圧遷移を有する入力信号がトランジス
タ26をターンオフするが、トランジスタ28および2
9を通る電流をリニアに増大しこの電流はトランジスタ
32によって出力33に反映される。同様に、入力22
に印加される大きな負の電圧遷移を有する入力信号はト
ランジスタ29および32をターンオフするが、抵抗2
7およびトランジスタ26を通る、出力23に提供され
る電流をリニアに増大させる。したがって、増幅器は大
きな入力電圧スイングの下でもリニアに留まっている。
場合いくつかの利点を提供する。第1に、それは広い入
力電圧範囲にわたりほぼ一定の入力インピーダンスを与
える。第2に、該入力インピーダンスはソースインピー
ダンスに整合され、最大の信号転送のための入力信号を
提供する。第3に、増幅器21はしばしば差動入力より
も好都合な単一終端入力を有する。第4に、差動出力構
成において、増幅器21は偶数調波ひずみがなくかつ3
次調波ひずみをゼロとしこれはリニアリティを増大す
る。第5に、それは極めて広い入力電圧範囲にわたりリ
ニアな特性を有する。第6に、広い入力電圧範囲にわた
りトランスコンダクタンスの変化が極めて少ない。最後
に、増幅器21は他の増幅器の構成において通常使用さ
れる入力インピーダンス整合抵抗を除去することにより
大きなトランスコンダクタンスおよび低減されたノイズ
を有する。
増幅器41の回路図である。増幅器41は図2の増幅器
21と同様の増幅器42および43を備えている。増幅
器41は入力46、入力47、バイアス入力48、出力
44、および出力45を有する。
ジスタ49,53,54,56,59および61はそれ
ぞれ第1の電極、制御電極および第2の電極に対応する
コレクタ、ベースおよびエミッタを有するバイポーラト
ランジスタである。増幅器42はトランジスタ49,5
3および54、そして抵抗51および52を具備する。
トランジスタ49は出力44に結合されたコレクタ、バ
イアス電圧VBIASを受けるためにバイアス入力48
に結合されたベース、およびエミッタを有する。抵抗5
1はトランジスタ49のエミッタに結合された第1の端
子および入力46に結合された第2の端子を有する。抵
抗52は入力46に結合された第1の端子および第2の
端子を有する。トランジスタ53は共通に抵抗52の第
2の端子に結合されたコレクタおよびベース、そして電
源電圧(例えば、グランド)を受けるよう結合されたエ
ミッタを有する。トランジスタ54は出力45に結合さ
れたコレクタ、トランジスタ53のベースに結合された
ベース、および前記電源電圧を受けるよう結合されたエ
ミッタを有する。
ンジスタ56,59および61、および抵抗57および
58を具備する。トランジスタ56は出力45に結合さ
れたコレクタ、バイアス電圧VBIASを受けるための
バイアス入力48に結合されたベース、およびエミッタ
を有する。抵抗57はトランジスタ56のエミッタに結
合された第1の端子、および入力47に結合された第2
の端子を有する。抵抗58は入力47に結合された第1
の端子および第2の端子を有する。トランジスタ59は
抵抗58の第2の端子に共通に結合されたコレクタおよ
びベース、そして電源電圧(例えば、グランド)を受け
るよう結合されたエミッタを有する。トランジスタ61
は出力44に結合されたコレクタ、トランジスタ59の
ベースに結合されたベース、そして前記電源電圧を受け
るよう結合されたエミッタを有する。
的である。好ましい実施形態では、トランジスタ49,
53,54,56,59および61は寸法が同じであ
る。同様に、抵抗51,52,57および58は同じ抵
抗値を有する。抵抗値R=re/2(R=抵抗51,5
2,57および58の抵抗、re=トランジスタ49,
53,56および59のインピーダンス)は増幅器41
によって生成される3次調波ひずみをゼロにする。ま
た、増幅器41の入力インピーダンスは入力信号を提供
するために入力46および47に結合された回路(図示
せず)のソースインピーダンスに整合される。トランジ
スタ49,53,56および59のインピーダンスはバ
イアス入力48に印加されるバイアス電圧VBIASを
変えることによって調整される。
6および47にAC結合される。静止状態では、入力4
6および47の電圧は同じである。入力46および47
の間の正の電圧遷移を有する入力電圧(入力46におけ
る電圧が入力47における電圧より大きい)はトランジ
スタ49および59の電流を低減し、かつトランジスタ
53および56の電流を増大させる。トランジスタ49
および61(それはトランジスタ59を反映する)の電
流が減少し、それによって出力44における電流を低減
する。トランジスタ54(それはトランジスタ53を反
映する)および56の電流が増大し、それによって出力
45における電流を増大させる。
(入力46の電圧が入力47の電圧より小さい)を有す
る差動入力信号はトランジスタ49および59の電流を
増大させ、かつトランジスタ53および56の電流を減
少させる。トランジスタ49および61(それはトラン
ジスタ59を反映する)の電流が増大し、それによって
出力44における電流を増大させる。トランジスタ54
(それはトランジスタ53を反映する)および56の電
流が減少し、それによって出力45における電流を低減
する。増幅器41は図2の詳細な説明において前に説明
した基本的な原理を使用した全差動増幅器である。
器80の回路図を示す。増幅器80は図2の増幅器21
の別の実施形態である増幅器85を含む。一般に、増幅
器80は第1の信号を第2の信号と混合して第1の信号
の周波数を低減する。第1の信号は典型的にはミキシン
グ処理によって影響を受けない変調情報を有する。増幅
器80は第1の信号を受けるための入力71、出力信号
を提供するための出力72および73、第2の信号を受
けるための入力76および77、そしてバイアス電圧を
受けるためのバイアス入力74を有する。
1,83,86,87,88および93、そして抵抗8
2,84および92を具備する。トランジスタ78,7
9,81,83,86,87,88および93はおのお
のそれぞれ第1の電極、制御電極および第2の電極に対
応するコレクタ、ベースおよびエミッタを有する。トラ
ンジスタ78および79は差動入力段を形成する。トラ
ンジスタ78は出力72に結合されたコレクタ、入力7
6に結合されたベース、およびノード89に結合された
エミッタを有する。トランジスタ79は出力73に結合
されたコレクタ、入力77に結合されたベース、および
ノード89に結合されたエミッタを有する。トランジス
タ87および88は第2の差動入力段を形成する。トラ
ンジスタ87は出力73に結合されたコレクタ、入力7
6に結合されたベース、およびノード91に結合された
エミッタを有する。トランジスタ88は出力72に結合
されたコレクタ、入力77に結合されたベース、および
ノード91に結合されたエミッタを有する。
6および93、そして抵抗82および83を具備する。
トランジスタ81はノード89に結合されたコレクタ、
バイアス入力74に結合されたベース、およびエミッタ
を有する。抵抗82はトランジスタ81のエミッタに結
合された第1の端子および入力71に結合された第2の
端子を有する。トランジスタ83は入力71に共通に結
合された第1の電極および制御電極、そしてエミッタを
有する。抵抗84はトランジスタ83のエミッタに結合
された第1の端子、および電源電圧(例えば、グラン
ド)に結合された第2の端子を有する。トランジスタ9
3はノード91に結合されたコレクタ、バイアス入力7
4に結合されたべース、およびエミッタを有する。トラ
ンジスタ86はトランジスタ93のエミッタに結合され
たコレクタ、トランジスタ83のベースに結合されたベ
ース、およびエミッタを有する。抵抗92はトランジス
タ86のエミッタに結合された第1の端子、および前記
電源電圧を受けるよう結合された第2の端子を有する。
ス増幅器21と同様に動作する。好ましい実施形態で
は、トランジスタ81,83,86および91は同じ寸
法を有するよう整合されている。抵抗82,83および
92は同じ抵抗値を有するよう整合されている。トラン
ジスタ81は共通ベース増幅器である。抵抗82および
84は増幅器85の入力信号の出力信号への伝達関数を
線形化するための負帰還抵抗である。トランジスタ83
はダイオード構成になっておりかつトランジスタ81の
コレクタに提供される信号に対し相補的な信号を発生す
る。トランジスタ83および86はカレントミラーを形
成する。トランジスタ86および抵抗92はそれぞれト
ランジスタ83および抵抗94と整合して等しい電流を
提供する。抵抗92はトランジスタ86の出力インピー
ダンス(コレクタにおける)の増大という付加的な利益
を与える。トランジスタ93はトランジスタ86におけ
る電圧を低減するためのカスコードトランジスタであ
る。
号を提供する回路94のソースインピーダンスに整合さ
れた入力インピーダンスを有する。偶数調波ひずみは増
幅器85によってノード89および91に提供される差
動信号により打ち消される。増幅器85の3次調波ひず
みはR=re/2に選択することによりゼロにされ、こ
の場合Rは抵抗82,84および93の抵抗値であり、
かつreはトランジスタ81および83の(エミッタに
おける)インピーダンスである。前記入力インピーダン
スはZin=3/4*reに選択することにより整合さ
れる。トランジスタ81および83のインピーダンスは
バイアス入力74に印加されるバイアス電圧により調整
される。該バイアス電圧はトランジスタ81および83
を通る電流を調整し、それによってreの値を決定す
る。入力71に印加される入力信号はトランジスタ81
および93のコレクタにおけるリニアな変化を生じさせ
る。
される。入力76および77はトランジスタ78および
79、およびトランジスタ87および88からなる差動
入力段に結合されている。トランジスタ81および85
からの電流はそれぞれトランジスタ78および79、お
よびトランジスタ87および88をバイアスする。入力
71に印加される入力信号によるバイアス電流の変化は
前記差動入力信号と混合され当業者によく知られている
ように出力72および73に低減された周波数の信号を
生成する。一般に、高い周波数のキャリア信号は入力7
1または入力76および77に印加される。高周波キャ
リアは変調された情報を含む。局部発振器の信号が前記
高周波キャリアと混合されかつ残りの入力に供給され
る。前記高周波キャリアより低い差分周波数が出力72
および73に発生される。高周波キャリアにおける変調
された情報は前記ミキシングによって影響を受けずかつ
前記差分周波数にも残っている。増幅器80における増
幅器85は信号をミキシングするための他の設計の増幅
器と比較した場合より少ないひずみおよびノイズの出力
信号を生成し、それによってより少ないひずみおよびノ
イズの差分周波数を発生する。
いひずみ、高いリニアリティ、高いトランスコンダクタ
ンス、および低いノイズを有するトランスコンダクタン
ス増幅器が提供されたことが理解されるべきである。
されたが、当業者にはさらに他の修正および改善をなす
ことができる。本発明は示された特定の形態に限定され
るのではなくかつ添付の特許請求の範囲はこの発明の精
神および範囲から離れることのないすべての修正をカバ
ーすることを意図していることが理解されるべきであ
る。
技術の回路を示す電気回路図である。
幅器の電気回路図である。
シングするための増幅器を示す電気回路図である。
ランジスタ 85 増幅器ユニット 94 入力供給回路
Claims (5)
- 【請求項1】 増幅器(21)であって、 第1の電極、バイアス電圧を受けるよう結合された制御
電極、および第2の電極を有する第1のトランジスタ
(26)、 前記第1のトランジスタ(26)の前記第2の電極に結
合された第1の端子および第2の端子を有する第1の抵
抗(27)、 前記第1の抵抗(27)の前記第2の端子に結合された
第1の端子および第2の端子を有する第2の抵抗(2
8)、そして前記第2の抵抗(28)の前記第2の端子
に共通に結合された第1の電極および制御電極と、電源
電圧を受けるよう結合された第2の電極を有する第2の
トランジスタ(29)、 を具備し、前記増幅器(21)は入力信号を受けるため
の前記第1の抵抗(27)の前記第2の端子に結合され
た入力および出力信号を提供するための前記第1のトラ
ンジスタ(26)の前記第1の電極に結合された第1の
出力を有することを特徴とする増幅器(21)。 - 【請求項2】 さらに、第1の電極、前記第2のトラン
ジスタ(29)の前記制御電極に結合された制御電極、
および前記電源電圧を受けるよう結合された第2の電極
を有する第3のトランジスタ(32)を含み、前記増幅
器(21)は前記第3のトランジスタ(32)の前記第
1の電極に結合された第2の出力を有し、前記増幅器
(21)は前記第1および第2の出力において差動出力
信号を提供することを特徴とする請求項1に記載の増幅
器。 - 【請求項3】 前記第1(27)および第2(28)の
抵抗は3次調波ひずみをゼロにするために前記第1およ
び第2のトランジスタ(26,29)のインピーダンス
のほぼ半分のインピーダンスを有することを特徴とする
請求項1または2に記載の増幅器。 - 【請求項4】 第1の差動入力(46)、第2の差動入
力(47)、バイアス電圧を受けるための入力(4
8)、第1の差動出力(44)、および第2の差動出力
(45)を有する増幅器(41)であって、 前記増幅器(41)の前記第1の差動出力に結合された
第1の電極、前記増幅器(41)の前記入力に結合され
た制御電極、および第2の電極を有する第1のトランジ
スタ(49)、 前記第1のトランジスタ(49)の前記第2の電極に結
合された第1の端子および前記増幅器(41)の前記第
1の差動入力に結合された第2の端子を有する第1の抵
抗(51)、 前記増幅器(41)の第1の差動入力に結合された第1
の端子および第2の端子を有する第2の抵抗(52)、 前記第2の抵抗(52)の前記第2の端子に共通に結合
された第1の電極および制御電極、そして電源電圧を受
けるよう結合された第2の電極を有する第2のトランジ
スタ(53)、 前記増幅器(41)の前記第2の差動出力に結合された
第1の電極、前記第2のトランジスタ(53)の前記制
御電極に結合された制御電極、および前記電源電圧を受
けるよう結合された第2の電極を有する第3のトランジ
スタ(54)、 前記増幅器の前記第2の差動出力に結合された第1の電
極、前記増幅器の前記入力に結合された制御電極、およ
び第2の電極を有する第4のトランジスタ(56)、 前記第4のトランジスタの前記第2の電極に結合された
第1の端子および前記増幅器の前記第2の差動入力に結
合された第2の端子を有する第3の抵抗(57)、 前記増幅器の前記差動入力に結合された第1の端子およ
び第2の端子を有する第4の抵抗(58)、 前記第4の抵抗の前記第2の端子に共通に結合された第
1の電極および制御電極、および前記電源電圧を受ける
よう結合された第2の電極を有する第5のトランジスタ
(59)、そして前記増幅器の前記第1の差動出力に結
合された第1の電極、前記第5のトランジスタの前記制
御電極に結合された制御電極、および前記電源電圧を受
けるよう結合された第2の電極を有する第6のトランジ
スタ(61)、を具備することを特徴とする増幅器(4
1)。 - 【請求項5】 増幅器(80)であって、 第1の電極、バイアス電圧を受けるよう結合された制御
電極、および第2の電極を有する第1のトランジスタ
(81)、 前記第1のトランジスタの前記第2の電極に結合された
第1の端子および前記増幅器の第1の入力に結合された
第2の端子を有する第1の抵抗(82)、 前記増幅器の前記第1の入力に共通に結合された第1の
電極および制御電極、および第2の電極を有する第2の
トランジスタ(83)、そして前記第2のトランジスタ
の前記第2の電極に結合された第1の端子および電源電
圧を受けるよう結合された第2の端子を有する第2の抵
抗(84)、 を具備し、前記第1のトランジスタは前記増幅器の前記
第1の入力に印加される入力信号に対しリニアな関係を
有する信号を前記第1の電極に提供することを特徴とす
る増幅器(80)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/363,089 US5497123A (en) | 1994-12-23 | 1994-12-23 | Amplifier circuit having high linearity for cancelling third order harmonic distortion |
US08/363,089 | 1994-12-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08242125A true JPH08242125A (ja) | 1996-09-17 |
JP3575898B2 JP3575898B2 (ja) | 2004-10-13 |
Family
ID=23428749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34881195A Expired - Lifetime JP3575898B2 (ja) | 1994-12-23 | 1995-12-18 | 増幅器回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5497123A (ja) |
EP (1) | EP0718966A1 (ja) |
JP (1) | JP3575898B2 (ja) |
KR (1) | KR100388373B1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002305429A (ja) * | 2001-04-05 | 2002-10-18 | Fujitsu Ltd | 変換回路 |
JP2004506368A (ja) * | 2000-08-07 | 2004-02-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ノイズ及び入力インピーダンス整合増幅器 |
JP2007014036A (ja) * | 1997-11-14 | 2007-01-18 | Zarlink Semiconductor Ltd | 低電圧増幅器 |
JP2007508768A (ja) * | 2003-10-13 | 2007-04-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 相互コンダクタンス回路 |
JP2009504096A (ja) * | 2005-08-02 | 2009-01-29 | クゥアルコム・インコーポレイテッド | アクティブポストディストーション線形化を有する増幅器 |
JP2009513059A (ja) * | 2005-10-20 | 2009-03-26 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | トランスコンダクタンス段の構成 |
JP2011511570A (ja) * | 2008-01-29 | 2011-04-07 | クゥアルコム・インコーポレイテッド | 正確な入力オフセット電圧を有する差動増幅器 |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5826182A (en) * | 1995-01-25 | 1998-10-20 | Analog Devices, Inc. | Double balanced RF mixer with predetermined input impedance |
DE19651081C1 (de) * | 1996-12-09 | 1998-04-23 | Siemens Ag | Spannung-Strom- bzw. Strom-Strom-Umsetzer |
US5886547A (en) * | 1996-12-16 | 1999-03-23 | Motorola, Inc. | Circuit and method of controlling mixer linearity |
US5903185A (en) * | 1996-12-20 | 1999-05-11 | Maxim Integrated Products, Inc. | Hybrid differential pairs for flat transconductance |
US5929710A (en) * | 1997-03-20 | 1999-07-27 | National Semiconductor Corporation | Cascode single-ended to differential converter |
US6122497A (en) | 1997-08-21 | 2000-09-19 | Analog Devices, Inc. | RF mixer with inductive degeneration |
US5945878A (en) * | 1998-02-17 | 1999-08-31 | Motorola, Inc. | Single-ended to differential converter |
US6100763A (en) * | 1999-03-29 | 2000-08-08 | Motorola, Inc. | Circuit for RF buffer and method of operation |
AU1628401A (en) * | 1999-11-23 | 2001-06-04 | Micro Linear Corporation | An active polyphase filter with transconductor cross-coupling of filter sections |
US6445257B1 (en) | 1999-11-23 | 2002-09-03 | Micro Linear Corporation | Fuse-trimmed tank circuit for an integrated voltage-controlled oscillator |
US6987816B1 (en) | 1999-11-23 | 2006-01-17 | Micro Linear Corporation | Iris data recovery algorithms |
US6441688B1 (en) | 2000-08-18 | 2002-08-27 | Motorola, Inc. | Single-to-differential buffer amplifier |
US6404284B1 (en) | 2001-04-19 | 2002-06-11 | Anadigics, Inc. | Amplifier bias adjustment circuit to maintain high-output third-order intermodulation distortion performance |
US6559723B2 (en) | 2001-09-04 | 2003-05-06 | Motorola, Inc. | Single ended input, differential output amplifier |
EP1296446A1 (fr) * | 2001-09-25 | 2003-03-26 | Koninklijke Philips Electronics N.V. | Circuit de conversion linéaire de puissance |
US7035616B2 (en) * | 2002-01-04 | 2006-04-25 | International Business Machines Corporation | Two-stage variable-gain mixer employing shunt feedback |
CA2467184A1 (en) * | 2004-05-12 | 2005-11-12 | Sirific Wireless Corporation | Im3 cancellation using cmos elements |
US7532045B1 (en) * | 2005-02-08 | 2009-05-12 | Sitel Semiconductor B.V. | Low-complexity active transconductance circuit |
US7889007B2 (en) * | 2005-08-02 | 2011-02-15 | Qualcomm, Incorporated | Differential amplifier with active post-distortion linearization |
JP4997730B2 (ja) * | 2005-08-31 | 2012-08-08 | パナソニック株式会社 | 可変利得増幅器およびそれを用いた交流電源装置 |
US7403758B2 (en) * | 2005-10-04 | 2008-07-22 | Freescale Semicondutor, Inc. | Linearized and balanced mixer apparatus and signal mixing method |
US7777575B2 (en) * | 2008-07-17 | 2010-08-17 | Infineon Technologies Ag | Circuit with single-ended input and differential output |
US9099956B2 (en) | 2011-04-26 | 2015-08-04 | King Abdulaziz City For Science And Technology | Injection locking based power amplifier |
US11012037B2 (en) | 2019-03-22 | 2021-05-18 | Analog Devices International Unlimited Company | Techniques for controlling an auto-zero amplifier |
US10833639B2 (en) * | 2019-04-12 | 2020-11-10 | Analog Devices International Unlimited Company | Method for aliasing reduction in auto zero amplifier |
JP6890629B2 (ja) | 2019-05-08 | 2021-06-18 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | 差動アンプ |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5990412A (ja) * | 1982-11-15 | 1984-05-24 | Nec Corp | 双方向性定電流駆動回路 |
NL8600422A (nl) * | 1986-02-20 | 1987-09-16 | Philips Nv | Transconductantieversterker. |
DE3824556C2 (de) * | 1988-07-20 | 1994-01-27 | Telefunken Microelectron | Symmetrische Eingangsschaltung für Hochfrequenzverstärker |
JPH0681108B2 (ja) * | 1989-03-22 | 1994-10-12 | 株式会社東芝 | Fmステレオマルチプレックス復調回路のマトリックス回路 |
US5043674A (en) * | 1990-04-30 | 1991-08-27 | International Business Machines Corporation | Differential receiver with high common-mode range |
US5126586A (en) * | 1990-05-16 | 1992-06-30 | Analog Devices, Inc. | Wideband differential voltage-to-current converters |
FR2687516A1 (fr) * | 1992-02-19 | 1993-08-20 | Philips Composants | Circuit differentiel a haute linearite. |
FR2695272B1 (fr) * | 1992-08-26 | 1994-12-09 | Philips Composants | Circuit mélangeur pour des signaux de radio ou de télévision. |
-
1994
- 1994-12-23 US US08/363,089 patent/US5497123A/en not_active Expired - Lifetime
-
1995
- 1995-12-18 EP EP95119923A patent/EP0718966A1/en not_active Ceased
- 1995-12-18 JP JP34881195A patent/JP3575898B2/ja not_active Expired - Lifetime
- 1995-12-23 KR KR1019950072153A patent/KR100388373B1/ko not_active IP Right Cessation
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007014036A (ja) * | 1997-11-14 | 2007-01-18 | Zarlink Semiconductor Ltd | 低電圧増幅器 |
JP2004506368A (ja) * | 2000-08-07 | 2004-02-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ノイズ及び入力インピーダンス整合増幅器 |
JP2002305429A (ja) * | 2001-04-05 | 2002-10-18 | Fujitsu Ltd | 変換回路 |
JP2007508768A (ja) * | 2003-10-13 | 2007-04-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 相互コンダクタンス回路 |
JP2009504096A (ja) * | 2005-08-02 | 2009-01-29 | クゥアルコム・インコーポレイテッド | アクティブポストディストーション線形化を有する増幅器 |
JP4838308B2 (ja) * | 2005-08-02 | 2011-12-14 | クゥアルコム・インコーポレイテッド | アクティブポストディストーション線形化を有する増幅器 |
JP2009513059A (ja) * | 2005-10-20 | 2009-03-26 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | トランスコンダクタンス段の構成 |
JP2011511570A (ja) * | 2008-01-29 | 2011-04-07 | クゥアルコム・インコーポレイテッド | 正確な入力オフセット電圧を有する差動増幅器 |
Also Published As
Publication number | Publication date |
---|---|
KR960027256A (ko) | 1996-07-22 |
US5497123A (en) | 1996-03-05 |
KR100388373B1 (ko) | 2003-09-19 |
JP3575898B2 (ja) | 2004-10-13 |
EP0718966A1 (en) | 1996-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3575898B2 (ja) | 増幅器回路 | |
US6308058B1 (en) | Image reject mixer | |
JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
JP2002111412A (ja) | 増幅回路 | |
JPH03150908A (ja) | 直流結合トランスインピーダンス型増幅器 | |
US4468628A (en) | Differential amplifier with high common-mode rejection | |
EP0565299A1 (en) | Double-balanced active mixer with single-ended-to-differential voltage-current conversion circuits | |
JP5065280B2 (ja) | トランスコンダクタンス段の構成 | |
JPH1131929A (ja) | 差動増幅器 | |
US20010048336A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
JP4567831B2 (ja) | 電圧電流変換器 | |
GB2321148A (en) | Mixer circuit with improved noise properties | |
GB2378068A (en) | A bipolar differential amplifier with a tail resistor | |
US5047729A (en) | Transconductance amplifier | |
JP3080488B2 (ja) | 差動増幅器 | |
JP3392682B2 (ja) | ミキサー回路 | |
EP0853375A1 (en) | Double balanced mixer circuit | |
JPH0478044B2 (ja) | ||
JP3548127B2 (ja) | 低供給電圧アナログ乗算器 | |
JP2684837B2 (ja) | 差動増幅回路 | |
JPH1041750A (ja) | 利得制御周波数変換回路 | |
JP3733215B2 (ja) | 増幅回路 | |
JPS6123852Y2 (ja) | ||
JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
JP2600648B2 (ja) | 差動増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040706 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |