JPH08236784A - 加速度センサ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 小型化及び高感度化を達成できる加速度セン
サを提供すること。 【構成】 この加速度センサ１は、歪みゲージ５形成用
の肉薄部３とマス部６と空洞部７と連通口９とを備えて
いる。肉薄部３は、ｐ型シリコン基板２の表面側に形成
される。マス部６は、肉薄部３の下部から突出する。空
洞部７は、肉薄部３の下面側においてマス部６の基端部
を包囲する。連通口９は、空洞部７とｐ型シリコン基板
２の裏面側とを連通させる。マス部６は略四角錐台状で
あり、その基端部はくびれている。空洞部７の幅ｗ3 は
連通口９の幅ｗ6 よりも大きい。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シリコン基板をエッチ
ングすることによって製造される加速度センサ及びその
製造方法に関するものである。

【０００２】

【従来の技術】従来、自動車におけるＡＢＳ（アンチロ
ックブレーキシステム）、エアバッグシステム、サスペ
ンションコントロールシステム等に利用される加速度セ
ンサとして、例えば図１８に示されるバルク型の歪みゲ
ージ式加速度センサ５０が知られている。

【０００３】このタイプの加速度センサ５０は、例えば
直方体状をした面方位（１００）のシリコン単結晶基板
５１のバルクを、その裏面側から選択的にエッチング
（結晶異方性エッチング）することによって製造され
る。シリコン単結晶基板５１の表面側には、梁としての
役目を持つ肉薄部５３が形成されている。この肉薄部５
３の上面には、不純物拡散によって形成された複数の歪
みゲージ５２が配置されている。肉薄部５３の中央部下
面からは、マス部５４が突出している。結晶異方性エッ
チングによって形成されるマス部５４は、略四角錐台状
になっている。そして、この四角錐台の底面が肉薄部５
３に接続されたような状態となっている。

【０００４】この加速度センサ５０に加速度が印加する
と、おもりの役割を果たすマス部５４が所定の方向に変
位し、肉薄部５３に湾曲が生じる。このとき、肉薄部５
３の上面の歪みゲージ５２に歪みが生じる結果、いわゆ
るシリコンのピエゾ抵抗効果によって、歪みゲージ５２
の抵抗値が増加または減少する。そして、この抵抗値の
変化を検出することによって、加速度が検知される。

【０００５】

【発明が解決しようとする課題】ところで、従来の加速
度センサ５０の場合、所定の検出感度を得るためには、
少なくとも厚さｔが２００μｍ〜３００μｍのシリコン
単結晶基板５１を使用して、ある程度肉厚なマス部５４
を形成する必要がある。つまり、マス部５４の肉厚化は
容量（重量）の増加につながり、加速度に対する反応性
を向上させるからである。

【０００６】しかし、肉厚なシリコン単結晶基板５１を
エッチングすると、結晶異方性エッチングの特性によ
り、マス部５４の基端部５４ａの幅ｗ2 や、エッチング
穴５５の開口部の幅ｗ4 が大きくなることが避けられな
い。従って、シリコン単結晶基板５１の幅ｗ1 もそれに
付随して大きくなり、加速度センサ５０の全体の小型化
を妨げてしまう。この場合、例えば肉薄部５３の幅ｗ3
を小さくするという対策により、加速度センサ５０の大
型化を緩和することも一応は考えられる。ところが、こ
の対策では歪みゲージ５２を形成するための領域が少な
くなる等の不都合がある。

【０００７】以上のように、従来の加速度センサ５０に
おいては、全体の小型化とマス部５４の容量増による高
感度化の両方を実現することができなかった。本発明は
上記の課題に鑑みてなされたものであり、その第１の目
的は、小型で高感度な加速度センサを提供することにあ
る。

【０００８】また、第２の目的は、上記の優れた加速度
センサを容易にかつ確実に製造することができる製造方
法を提供することにある。

【０００９】

【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明は、ｐ型単結晶シリコン基
板の表面側に形成されるとともにｎ型シリコン層からな
る歪みゲージ形成用の肉薄部と、前記肉薄部の下部から
突出するマス部と、前記肉薄部の下面側において前記マ
ス部の基端部を包囲する空洞部と、前記空洞部と前記ｐ
型単結晶シリコン基板の裏面側とを連通させる連通口と
を備える加速度センサであって、前記空洞部の幅は前記
連通口の幅よりも大きい加速度センサをその要旨とす
る。

【００１０】請求項２に記載の発明は、同じく肉薄部、
マス部、空洞部及び連通口を備える加速度センサであっ
て、前記マス部は略四角錐台状であり、前記マス部の基
端部はくびれている加速度センサをその要旨とする。

【００１１】請求項３に記載の発明は、請求項２におい
て、前記空洞部の幅は前記連通口の幅よりも大きいとし
ている。請求項４に記載の発明は、請求項１乃至３のい
ずれか１項において、前記肉薄部はｎ型単結晶シリコン
のエピタキシャル成長層からなるとしている。

【００１２】請求項５に記載の発明は、不純物添加によ
って、ｐ型単結晶シリコン基板の表面側の所定領域にｐ
型シリコン層を形成する工程と、前記ｐ型単結晶シリコ
ン基板の上面にｎ型単結晶シリコンのエピタキシャル成
長層を形成することによって、同エピタキシャル成長層
内に前記ｐ型シリコン層を埋め込む工程と、不純物添加
によって、ｐ型単結晶シリコン基板の表面側の所定領域
に開口部形成用のｐ型シリコン層を形成する工程と、前
記エピタキシャル成長層の上面にｐ型シリコンからなる
歪みゲージを形成する工程と、前記エピタキシャル成長
層の上面にエッチングレジストを形成した状態で陽極化
成を行うことによって、前記各ｐ型シリコン層を多孔質
シリコン層に変化させる工程と、前記歪みゲージに接続
する配線パターンを形成した後、開口部を有するマスク
をｐ型単結晶シリコン基板の裏面側に形成する工程と、
裏面側からのエッチングによって、前記マス部となるべ
き領域の周囲及び前記多孔質シリコン層があった部分を
空洞化する工程とからなる請求項１乃至４のいずれか１
項に記載の加速度センサを製造する方法をその要旨とす
る。

【００１３】請求項６に記載の発明は、請求項５におい
て、前記シリコン基板の裏面側からの結晶異方性エッチ
ングによって前記マス部となるべき領域の周囲を空洞化
した後、その空洞化された部分を介したウェットエッチ
ングによって前記多孔質シリコン層があった部分を空洞
化することをその要旨とする。

【００１４】請求項７に記載の発明は、請求項５におい
て、前記シリコン基板の裏面側からのイオンエッチング
によって前記マス部となるべき領域の周囲を空洞化した
後、その空洞化された部分を介したウェットエッチング
によって前記多孔質シリコン層があった部分を空洞化す
ることをその要旨とする。

【００１５】請求項８に記載の発明は、不純物添加によ
って、ｐ型単結晶シリコン基板の表面側の所定領域にｐ
型シリコン層を形成する工程と、前記ｐ型単結晶シリコ
ン基板の上面にｎ型単結晶シリコンのエピタキシャル成
長層を形成することによって、同エピタキシャル成長層
内に前記ｐ型シリコン層を埋め込む工程と、前記エピタ
キシャル成長層の上面にｐ型シリコンからなる歪みゲー
ジを形成する工程と、前記歪みゲージに接続する配線パ
ターンを形成した後、開口部を有するマスクをｐ型単結
晶シリコン基板の裏面側に形成する工程と、裏面側から
のエッチングによって、前記マス部となるべき領域の周
囲を空洞化する工程と、陽極化成を行うことによって、
前記ｐ型シリコン層を多孔質シリコン層に変化させる工
程と、エッチングによって前記多孔質シリコン層があっ
た部分を空洞化する工程とからなる請求項１乃至４のい
ずれか１項に記載の加速度センサを製造する方法ををそ
の要旨とする。

【００１６】

【作用】請求項１に記載の発明によると、空洞部の幅、
即ち肉薄部に相当する部分の幅が連通口の幅よりも大き
いことから、そうでないものと比較して歪みゲージ形成
用の領域を確保しやすい。

【００１７】請求項２に記載の発明によると、マス部が
略四角錐台状でありその基端部がくびれていることか
ら、基端部がくびれていないものに比較して歪みゲージ
形成用の領域を確保しやすい。また、これらの発明によ
ると、肉薄部がｎ型シリコン層からなるものであるた
め、その上にゲージファクターの大きなｐ型シリコンか
らなる歪みゲージを形成することができる。

【００１８】請求項５に記載の発明によると、所定領域
にあらかじめｐ型シリコン層を埋め込んだ後、そのｐ型
シリコン層を表面側から陽極化成することにより、後に
空洞部が形成されるべき部分が多孔質シリコン化され
る。そして、裏面側からエッチングを行うと、エッチン
グ反応がこの多孔質シリコン層にまで及び、非多孔質部
分よりも易溶な多孔質シリコン層が選択的に除去され
る。この結果、空洞化されずに残った部分にマス部が形
成される。

【００１９】請求項６に記載の発明によると、結晶異方
性エッチングによって、まずテーパ面を有するエッチン
グ穴がシリコン基板の裏面側に形成される。この状態で
ウェットエッチングを行うと、そのエッチング穴を介し
てエッチャントが多孔質シリコン層に作用し、同多孔質
シリコン層が溶解される。

【００２０】請求項７に記載の発明によると、イオンエ
ッチング（方向性エッチング）によって、まずテーパ面
を有しない等断面形状のエッチング穴がシリコン基板の
裏面側に形成される。この状態でウェットエッチングを
行うと、そのエッチング穴を介してエッチャントが多孔
質シリコン層に作用し、同多孔質シリコン層が溶解され
る。

【００２１】請求項８に記載の発明によると、所定領域
にあらかじめｐ型シリコン層を埋め込んだ後、裏面側か
らのエッチング及び陽極化成を行うことにより、後に空
洞部が形成されるべき部分が多孔質シリコン化される。
そして、この多孔質シリコン層に対してエッチングを行
うと、非多孔質部分よりも易溶な多孔質シリコン層が選
択的に除去される。この結果、空洞化されずに残った部
分にマス部が形成される。

【００２２】

【実施例】

〔実施例１〕以下、本発明を表面型の半導体式三次元加
速度センサ１に具体化した一実施例を図１〜図７に基づ
き詳細に説明する。

【００２３】図１（ａ）には、本実施例の加速度センサ
１の構成が概略的に示されている。面方位（１００）の
ｐ型単結晶シリコン基板（以下、単にシリコン基板と呼
ぶ。）２の表面側には、おもりの部分を支持する梁とし
ての役目を持つ肉薄部３が形成されている。この肉薄部
３は、主としてｎ型シリコン層（詳細にはｎ型単結晶シ
リコンのエピタキシャル成長層）４からなる。肉薄部３
を構成するエピタキシャル成長層４の上面には、図１
（ａ），図１（ｂ）に示されるように、複数の拡散歪み
ゲージ（詳細には拡散歪み抵抗Ｒ1 〜Ｒ12）５が形成さ
れている。

【００２４】肉薄部３の下面側からは、結晶異方性エッ
チングによって形成されるマス部６が突出している。こ
のマス部６は、同マス部６の主たる部分を占める逆向き
の四角錐台部６ａと、その四角錐台部６ａの底面中央部
に位置する円柱部６ｂとからなる。つまり、このマス部
６の基端部はくびれており、マス部６を構成する四角錐
台部６ａは円柱部６ｂを介して肉薄部３の中央部下面に
連結されているものと把握することができる。前記四角
錐台部６ａはｐ型単結晶シリコンからなる。円柱部６ｂ
の上半分はｎ型単結晶シリコンのエピタキシャル成長層
４からなり、下半分は四角錐台部６ａと同じくｐ型単結
晶シリコンからなる。図１（ａ），図１（ｂ）に示され
るように、円柱部６ｂは、鼓に似た外形、即ち中央部が
やや細くなった外形を有している。

【００２５】肉薄部３の下面側かつ円柱部６ｂの周囲に
は、ドーナッツ状に空洞部７が形成されている。この空
洞部７は、多孔質化されたｐ型シリコンからなる層をア
ルカリエッチングすることによって形成されたものであ
る。シリコン基板２の裏面側には、テーパ面を有する結
晶異方性エッチング穴８が存在している。このエッチン
グ穴８の中央部には、上述したマス部６の四角錐台部６
ａが位置している。空洞部７の下面側には連通口９が形
成されている。この連通口９は、空洞部７側とエッチン
グ穴８側とを連通させている。また、同エピタキシャル
成長層４の所定箇所には、内部の空洞部７に連通する開
口部２６が４つ形成されている。

【００２６】図１（ａ）に示されるように、エピタキシ
ャル成長層４の上面には、層間絶縁層としての薄い酸化
膜（ＳｉＯ₂ 膜）１１が形成されている。この酸化膜１
１の上面には、スパッタリングや真空蒸着等の物理的成
膜法によって、アルミニウム製の配線パターン１２及び
ボンディングパッド１３が形成されている。また、前記
酸化膜１１の所定部分、即ち拡散歪みゲージ５の両端上
側となる部分には、層間接続用のコンタクトホール１４
が形成されている。コンタクトホール１４は、配線パタ
ーン１２とその下層にある拡散歪みゲージ５とを電気的
に接続している。そして、これらの配線パターン１２
は、シリコン基板２の外縁部上面に配置されたボンディ
ングパッド１３にそれぞれ電気的に接続されている。酸
化膜１１の上面には、表層における絶縁を図るための薄
いパッシベーション膜１５が、上記の物理的成膜法によ
って形成されている。前記パッシベーション膜１５の所
定部分に設けられた開口部からは、ボンディングパッド
１３が露出している。また、前記パッシベーション膜１
５は裏面側にも形成されている。

【００２７】この加速度センサ１において、各部の寸法
の範囲は以下の通りである。図１（ａ）において、シリ
コン基板２の幅Ｗ1 及び厚さ（ただし、エピタキシャル
成長層４等の薄膜を含む。）ｔは、それぞれ１０００μ
ｍ〜２０００μｍ，３００μｍ〜６００（本実施例では
約１５００μｍ，約３００μｍ）である。エピタキシャ
ル成長層４の厚さは、１０μｍ〜２０μｍ（本実施例で
は１０μｍ）である。酸化膜１１の厚さ及びパッシベー
ション膜１５の厚さは、それぞれ０．５μｍ〜１μｍ，
０．５μｍ〜１μｍ（本実施例では１μｍ，１μｍ）で
ある。

【００２８】また、図１（ａ）において、四角錐台部６
ａの最大幅（即ち底辺の一辺の長さ）ｗ2 は、４００μ
ｍ〜８００（本実施例では約５００μｍ）である。この
幅ｗ2 が小さすぎると、マス部６の容量増による高感度
化を充分に図ることができない。空洞部７の幅ｗ3 は、
４００μｍ〜８００（本実施例では約５００μｍ）であ
る。なお、この幅ｗ3 は、肉薄部３の幅と等しくなって
いる。空洞部７の幅ｗ3 が小さすぎると拡散歪みゲージ
５を形成しうる領域が狭くなり、逆に大きすぎると全体
の小型化にマイナスに作用する。エッチング穴８の開口
部の幅ｗ4 は、５００μｍ〜８００（本実施例では約５
００μｍ）である。

【００２９】円柱部６ｂの平均幅（即ち平均径）ｗ5
は、１０μｍ〜１００（本実施例では約３０μｍ）であ
る。この幅ｗ5 が小さすぎると、破壊耐力が弱くなるお
それがある。連通口９の幅ｗ6 は、５０μｍ〜２００
（本実施例では約１００μｍ）である。即ち、この加速
度センサ１の場合、空洞部７の幅ｗ5 は連通口９の幅ｗ
6よりも大きくなっている。

【００３０】図１（ｂ）には、各拡散歪みゲージ５（各
拡散歪み抵抗Ｒ1 〜Ｒ12）のレイアウトの様子が示され
ている。各拡散歪み抵抗Ｒ1 〜Ｒ12は、全体として十字
状に配置されている。即ち、図１（ｂ）において中心よ
りも左側の位置には拡散歪み抵抗Ｒ1 ，Ｒ2 が並列に配
置されており、同じく中心よりも右側の位置には拡散歪
み抵抗Ｒ3 ，Ｒ4 が並列に配置されている。中心よりも
上側の位置には、拡散歪み抵抗Ｒ5 ，Ｒ6 ，Ｒ10が並列
に配置されている。また、これらの拡散歪み抵抗Ｒ5 ，
Ｒ6 ，Ｒ9 よりも内側の位置には、拡散歪み抵抗Ｒ9 が
配置されている。中心よりも下側の位置には、拡散歪み
抵抗Ｒ7 ，Ｒ8 ，Ｒ11が並列に配置されている。また、
これらの拡散歪み抵抗Ｒ7 ，Ｒ8 ，Ｒ12よりも内側の位
置には、拡散歪み抵抗Ｒ12が配置されている。

【００３１】図２（ａ）には、４つの拡散歪み抵抗Ｒ1
〜Ｒ4 からなる等価回路が示されている。この等価回路
は、Ｘ方向の加速度を検出するための回路である。同様
に図２（ｂ）には４つの拡散歪み抵抗Ｒ5 〜Ｒ8 からな
る等価回路が、図２（ｃ）には４つの拡散歪み抵抗Ｒ9
〜Ｒ12からなる等価回路が示されている。これらの等価
回路は、それぞれＹ方向、Ｚ方向の加速度を検出するた
めの回路である。ブリッジ接続された４つの拡散歪み抵
抗Ｒ1 〜Ｒ4 のうち、拡散歪み抵抗Ｒ1 ，Ｒ3間のノー
ドは、電源電圧ＶCCの供給用のボンディングパッド１３
に接続されている。一方、拡散歪み抵抗Ｒ2 ，Ｒ4 間の
ノードは、接地用のボンディングパッド１３に接続され
ている。拡散歪み抵抗Ｒ1 ，Ｒ4 間のノード及び拡散歪
み抵抗Ｒ2 ，Ｒ3 間のノードは、それぞれ出力用のボン
ディングパッド１３に接続されている。拡散歪み抵抗Ｒ
5 〜Ｒ8 ，Ｒ9 〜Ｒ12からなる等価回路も、基本的には
上記のように接続されている。

【００３２】この加速度センサ１に加速度が印加する
と、マス部６がいずれかの方向へ変位し、それに伴って
肉薄部３に湾曲が生じる。このとき、拡散歪みゲージ
（拡散歪み抵抗Ｒ1 〜Ｒ12）５のいずれかに歪みが生じ
る結果、シリコンのピエゾ抵抗効果によって拡散歪みゲ
ージ５の抵抗値が増加または減少する。そして、この抵
抗値の変化を検出することによって、加速度が検知され
る。

【００３３】次に、この加速度センサ１を製造する手順
を図３〜図７に基づいて詳細に説明する。まず、直方体
状をした面方位（１００）のｐ型単結晶シリコン基板２
を用意する。そして、シリコン基板２を高温の酸化雰囲
気中に晒すことによって、外表面にマスクとしての薄い
酸化膜２０を形成する。次いで、この酸化膜２０をフォ
トエッチングすることによって、同酸化膜２０に円形状
に開口部２０ａを形成する。なお、この開口部２０ａ
は、後に空洞部７が形成されるべき領域に対応してい
る。ただし、開口部２０ａの中心には酸化膜２０が残さ
れている。中心に残される酸化膜１１は、後に円柱部６
ｂが形成されるべき位置に対応している。次に、前記シ
リコン基板２に対してイオン注入等によってほう素を打
ち込み、さらにそのほう素を熱拡散させる。この結果、
図３に示されるように、シリコン基板２の表面側にｐ型
シリコン層２１が形成される。

【００３４】次に、図４に示されるように、ｐ型シリコ
ン層２１が形成されたシリコン基板２の上面に、気相成
長によってｎ型単結晶シリコンのエピタキシャル成長層
４を形成する。その結果、エピタキシャル成長層４内に
ｐ型シリコン層２１が埋め込まれた状態となる。なお、
埋め込まれたｐ型シリコン層２１は、いわゆる這い上が
り現象によってエピタキシャル成長層４側にも拡散す
る。このエピタキシャル成長層４の中心には、後にマス
部６の円柱部６ｂとなる部分が取り残される。

【００３５】この後、エピタキシャル成長層４が形成さ
れたシリコン基板２の表面に、上記と同様の手順によっ
てマスクとしての酸化膜（図示略）を形成する。さら
に、フォトエッチングによって同マスクの所定領域に開
口部を形成する。次に、前記シリコン基板２に対してイ
オン注入等によってほう素を打ち込み、さらにそのほう
素を熱拡散させる。この結果、エピタキシャル成長層４
に、開口部形成用のｐ型シリコン層２２が４つ形成され
る。このｐ型シリコン層２２は、埋め込まれているｐ型
シリコン層２１の深さまで到達する。この場合、開口部
形成用のｐ型シリコン層２２は、空洞部７が形成される
べき領域の上側に部分的に形成される。次いで、上記と
同様の手順によって、エピタキシャル成長層４の表面に
マスクとしての酸化膜１１を形成する。さらに、フォト
エッチングによって同マスク２３の所定領域に開口部１
１ａを形成する。そして、シリコン基板２に対してイオ
ン注入等によってほう素を打ち込み、さらにそのほう素
を熱拡散させる。この結果、図５に示されるように、後
に肉薄部３の上面となるべき部分に拡散歪みゲージ５が
形成される。

【００３６】次いで、エピタキシャル成長層４の上面を
全体的にエッチングレジスト２４で被覆する。この後、
フォトリソグラフィによって、ｐ型シリコン層２２の上
面にあたる部分に開口部２４ａを４つ形成する。そし
て、シリコン基板２を高濃度のふっ酸水溶液中に浸漬
し、この状態でシリコン基板２を陽極として電流を流
す。前記のような陽極化成によってｐ型シリコン層２
１，２２の部分のみを選択的に多孔質化することによ
り、図６に示されるように、当該部分をｐ型多孔質シリ
コン層２５に変化させる。本実施例では、陽極化成の好
適な条件として、ふっ酸水溶液の温度を１０℃〜７０℃
に、処理時間を数分〜数十分に、通電量を数ｍＡ／ｃｍ
² 〜数十ｍＡ／ｃｍ² に設定している。なお、陽極化成
の後、不要となったエッチングレジスト２４は剥離され
る。

【００３７】次いで、フォトエッチングを行うことによ
って、酸化膜１１の所定部分にコンタクトホール１４を
形成する。このシリコン基板２に対してＡｌのスパッタ
リングまたは真空蒸着を行った後、フォトリソグラフィ
を行うことによって、配線パターン１２及びボンディン
グパッド１３を形成する。次いで、ＣＶＤ等によってＳ
ｉＮやＳｉ₃ Ｎ₄ などを堆積させることにより、図７に
示されるように、シリコン基板２の上面に配線パターン
１２を覆うパッシベーション膜１５を形成する。表面側
のパッシベーション膜１５からは、ボンディングパッド
１３の上面とｐ型シリコン層２２の上面とが露出してい
る。この場合、シリコン基板２の裏面側にもパッシベー
ション膜１５が形成される。裏面側のパッシベーション
膜１５には、アルカリをエッチャントとしたウェットエ
ッチングのための開口部１５ａが矩形状に形成される。
即ち、裏面側のパッシベーション膜１５は、後工程にお
いてマスクとしての役割も果たす。ただし、この開口部
１５ａの中心にはパッシベーション膜１５が残されてい
る。この部分のパッシベーション膜１５は、後にマス部
６の四角錐台部６ａの一部分となる。

【００３８】次に、ＴＭＡＨ（テトラメチルアンモニウ
ムハイドロオキサイド）をエッチャントとして、前記シ
リコン基板２に対する結晶異方性エッチングを行う。こ
のようなウェットエッチングを行うと、図７において二
点鎖線で示されるように、シリコン基板２が裏面側から
えぐり取られる。このときに形成されるエッチング穴９
の先端は、裏面側から徐々に内部へ進行し、最終的には
多孔質シリコン層２５の下面に到る。すると、今度はＴ
ＭＡＨによって多孔質シリコン層２５が異方性エッチン
グされる。

【００３９】ｐ型シリコン層２１，２２は、陽極化成を
経て多孔質化されることにより、比較的アルカリに溶解
しやすくなっている。従って、多孔質シリコン層２５が
あった部分は、陽極化成を受けていない未改質部分に比
べて空洞化が速く進む。従って、このエッチング速度の
違いにより、多孔質シリコン層２５があった部分には空
洞部７が形成され、かつそれ以外の溶け残った部分には
マス部６が形成される。図１に示す加速度センサ１は、
以上のようにして作製される。なお、本実施例のように
ＴＭＡＨを使用したウェットエッチングの場合、好適な
処理時間は数十秒〜数分、好適な処理温度は２０℃〜４
０℃である。

【００４０】さて、次いで本実施例の加速度センサ１及
びその製造方法の作用効果を説明する。図１７に示した
従来の加速度センサの場合、肉薄部３の幅ｗ3 の大きさ
は、エッチング穴８の開口部の幅ｗ4 の大きさに依存す
る。即ち、この幅ｗ3 を大きくするためには、幅ｗ4 を
大きくする必要がある。一方、本実施例の加速度センサ
１の場合、連通口９の幅ｗ6 の大きさは前記開口部の幅
ｗ4 に依存する反面、幅ｗ3 の大きさは特にそれに無関
係である。従って、肉薄部３に相当する空隙部７の幅ｗ
3 を、連通口９の幅ｗ6 よりも容易に大きくすることが
できる。よって、シリコン基板２の幅ｗ1 の増大を伴わ
ずに、拡散歪みゲージ５の形成用の領域を確保すること
ができる。

【００４１】また、従来の加速度センサにおける振動子
部分の幅は、肉薄部３の幅ｗ3 の２倍にマス部６の基端
部の幅ｗ2 を加えたもの〔即ち、２・（ｗ3 ）＋ｗ2 〕
である。一方、この加速度センサ１における振動子部分
の幅は、２・（ｗ3 ）＋ｗ2とはならず、空隙部７の幅
ｗ3 の２倍に円柱部６ｂの平均幅ｗ5 を加えたもの〔即
ち、２・（ｗ3 ）＋ｗ5 〕となる（図１(a) 参照）。し
かし、この加速度センサ１ではマス部６の基端部がくび
れているため、幅ｗ5 は幅ｗ2 に比べて相当小さくなっ
ている。このため、基端部がくびれていない従来品とは
異なり、シリコン基板２の幅ｗ1 の増大を伴わずに、拡
散歪みゲージ５の形成用の領域を確保することができ
る。

【００４２】さらに、実施例の加速度センサ１による
と、肉薄部３がｎ型単結晶シリコンのエピタキシャル成
長層４からなるものであるため、その上にゲージファク
ターの大きなｐ型シリコンからなる拡散歪みゲージ５を
形成することができる。つまり、上記の各構成を有する
本実施例によれば、小型でしかも高感度な加速度センサ
１を実現することが可能である。また、この実施例の製
造方法は、多孔質化された部分と未改質部分とのエッチ
ング速度の差を利用して、空洞部７等を形成することを
特徴とするものである。このため、エッチングの制御性
に優れており、複雑な形状をしたマス部６を比較的容易
にかつ確実に形成することができる。 〔実施例２〕次に、実施例２の表面型の半導体式三次元
加速度センサ３１を図８〜図１２に基づいて説明する。

【００４３】図１２に示されるように、この加速度セン
サ３１の構成は、開口部２６を省いた点を除いて、実施
例１の加速度センサ１の構成と同じである。従って、共
通部分については同じ部材番号を付し、その詳細な説明
を省略する。なお、両者における各部の寸法も等しくな
っている。

【００４４】本実施例の加速度センサ３１は、次のよう
な手順を経て作製される。まず、実施例１の手順に従
い、シリコン基板２の表面側にｐ型シリコン層２１及び
エピタキシャル成長層４を形成する（図３，図４参
照）。そして、開口部形成用のｐ型シリコン層２２を形
成する工程を行うことなく、次のゲージ形成工程を行
う。

【００４５】ゲージ形成工程では、まず開口部１１ａを
有する酸化膜１１をエピタキシャル成長層４の表面に形
成した後、ほう素の打ち込み・熱拡散を行う。この結
果、図８に示されるように、後に肉薄部３の上面となる
べき部分に拡散歪みゲージ５が形成される。

【００４６】次に、実施例１の手順に準じて、コンタク
トホール１４や配線パターン１２等を形成する。さら
に、ＣＶＤ等によってＳｉＮやＳｉ₃ Ｎ₄ などを堆積さ
せることにより、図９に示されるように、シリコン基板
２の表裏両面にパッシベーション膜１５を形成する。裏
面側のパッシベーション膜１５には、結晶異方性エッチ
ングのための開口部１５ａが矩形状に形成される。ただ
し、この開口部１５ａの中心にはパッシベーション膜１
５が残されている。

【００４７】次に、前記シリコン基板２の裏面側をＴＭ
ＡＨでウェットエッチングすることによって、図１０に
示されるように結晶異方性エッチング穴８を形成する。
このときに形成されるエッチング穴８の先端は、裏面側
から徐々に内部へ進行し、最終的にはｐ型シリコン層２
１の下面に到る。そして、エッチングの進行はこの時点
で停止する。次いで、実施例１に準じて陽極化成を行う
ことにより、図１１に示されるように、ｐ型シリコン層
２１を多孔質シリコン層２５に変化させる。本実施例で
は、陽極化成の好適な条件として、ふっ酸水溶液の温度
を１０℃〜７０℃に、処理時間を数分〜数百分に、通電
量を数ｍＡ／ｃｍ² 〜数十ｍＡ／ｃｍ²に設定してい
る。さらに、ＴＭＡＨによるウェットエッチングを行う
ことによって、多孔質シリコン層２５があった部分を空
洞化する。以上の工程を経ると、エッチングによって溶
けずに残った部分がマス部６等になる。

【００４８】本実施例の加速度センサ３１及びその製造
方法でも、実施例１と同様の作用効果を奏することは明
らかである。それに加えて、この加速度センサ３１では
肉薄部３に開口部２６が設けられていないため、大きな
加速度が印加した場合でも肉薄部３に破壊等が起こりに
くいという利点がある。従って、より耐久性に優れた加
速度センサ３１を提供することが可能となる。また、本
実施例の製造方法は、ｐ型シリコン層２１の多孔質化及
び空洞化を、共に裏面側のエッチング穴８を介して行う
ことを特徴としている。それとは対照的に、実施例１の
製造方法は、ｐ型シリコン層２１の多孔質化を表面側か
ら行い、空洞化を裏面側から行うことを特徴としてい
る。ゆえに、本実施例の製造方法によると、開口部形成
用のｐ型シリコン層２２の形成が不要になるというメリ
ットがある。よって、加速度センサ３１の製造がよりい
っそう容易になる。 〔実施例３〕次に、実施例３の表面型の半導体式三次元
加速度センサ３１を図１３〜図１５に基づいて説明す
る。実施例１の構成と共通する部分については同じ部材
番号を付し、その詳細な説明を省略する。

【００４９】図１５に示されるように、この加速度セン
サ３６におけるマス部３７及びエッチング穴３８の形状
は、実施例１，２のそれとは異なっている。即ち、ここ
で形成されるエッチング穴３８は、テーパ面を有さない
等断面形状の方向性エッチング穴３８である。従って、
マス部３７において円柱部６ｂよりも下側となる部分
も、等断面形状となっている。以降、この部分のことを
便宜上、大円柱部３７ａと呼ぶ。本実施例において前記
大円柱部３７ａの幅ｗ2 は、実施例１と同じく５００μ
ｍに設定されている。また、連通口９の幅ｗ6 と方向性
エッチング穴３８の開口部の幅ｗ4 とは等しくなってい
る。その他の部分の寸法は、実施例１とほぼ同じになっ
ている。

【００５０】次に、本実施例の加速度センサ３６を製造
する手順について説明する。まず、実施例１の手順に従
って、シリコン基板２の表面側にｐ型シリコン層２１及
びエピタキシャル成長層４を形成する（図３，図４参
照）。次いで、不純物添加によって開口部形成用のｐ型
シリコン層２２を形成した後、ゲージ形成工程を行うこ
とによって、所定部分に拡散歪みゲージ５を形成する
（図５参照）。

【００５１】次に、実施例１と同じ条件で陽極化成処理
を実施することによって、ｐ型シリコン層２１，２２の
部分を選択的に多孔質シリコン層２５に変化させる（図
６参照）。さらに、上記の手順に準じて、シリコン基板
２の表面側にコンタクトホール１４、配線パターン１
２、ボンディングパッド１３及びパッシベーション膜１
５を形成する（図７参照）。

【００５２】次いで、図１３に示されるように、スパッ
タリング等を実施することによって、シリコン基板２の
裏面側にＡｌ等からなるマスク３９を形成する。このマ
スク３９には、後になされるイオンエッチングのために
ドーナッツ状の開口部３９ａが形成される。この開口部
３９ａの中心に円形状に残されているマスク３９は、後
にマス部３７の大円柱部３７ａの一部分となる。

【００５３】次に、加速した不活性ガスイオンの物理的
エネルギーによって、前記シリコン基板２をその裏面側
からエッチングする。このようなイオンビームエッチン
グを行うと、図１４に示されるように、シリコン基板２
の厚さ方向に沿って延びる方向性エッチング穴３８が形
成される。即ち、シリコン基板２の結晶方向に依存しな
い等断面形状のエッチング穴３８が形成される。このと
きに形成されるエッチング穴３８の先端は、裏面側から
徐々に内部へ進行し、最終的には多孔質シリコン層２５
の下面に到る。この時点で、まずマス部３７の大円柱部
３７ａが形成される。その後、ＴＭＡＨをエッチャント
として結晶異方性エッチングを行い、多孔質シリコン層
２５を除去する。このようなウェットエッチングを行う
と、多孔質シリコン層２５があった部分に空洞部７が形
成される。図１５に示す加速度センサ１は、以上のよう
にして作製される。

【００５４】本実施例の加速度センサ３６及びその製造
方法でも、実施例１と同様の作用効果を奏することは明
らかである。それに加えて、この加速度センサ３６で
は、実施例１に比べてマス部３７の容積が大きくなるた
め、加速度センサ３６の高感度化を図ることができる。
さらに、この加速度センサ３６の製造方法によると、方
向性エッチング穴３８にテーパ面ができないことから、
加速度センサ３６の小型化をいっそう推進することがで
きる。しかも、この製造方法であると、マス部３７の形
状がシリコン基板２の結晶方向に依存しないというメリ
ットがある。従って、等断面形状であれば円柱状以外の
任意の形状（例えば角柱状など）にすることができる。

【００５５】なお、本発明は上記実施例のみに限定され
ることはなく、例えば次のように変更することが可能で
ある。 （１） 図１６に示される別例１の加速度センサ４１
や、図１７に示される別例２の加速度センサ４６のよう
な構成に変更してもよい。これらの構成を採用した場合
でも、実施例１〜３と同等の作用効果を奏する。

【００５６】（２） 実施例１のように開口部２６を４
分割せずに、連続した形状にすることも可能である。 （３） ｐ型単結晶シリコン基板２として面方位(100)
以外の基板、例えば(111) 基板や(110) 基板等を使用し
てもよい。

【００５７】（４） ウェットエッチングを行うための
ＴＭＡＨ以外のアルカリ系エッチャントとして、例えば
ＫＯＨ、ヒドラジン、ＥＰＷ（エチレンジアミン−ピロ
カテコール−水）等を使用してもよい。

【００５８】（５） 配線パターン１２及びボンディン
グパッド１３を形成する金属材料として、Ａｌのほかに
例えばＡｕ等を選択してもよい。 （６） 加速度センサ１，３１等を製造する場合、ｎ型
単結晶シリコンのエピタキシャル成長層４に代えて、例
えばｎ型の多結晶シリコン層やアモルファスシリコン層
等を形成してもよい。ただし、ｎ型単結晶シリコンのエ
ピタキシャル成長層４を使用した実施例の構成は、検出
感度の向上という観点からみて最も好ましい。

【００５９】（７） 実施例１〜３において例示した拡
散型の歪みゲージ５に代えて、例えばＣｒや多結晶シリ
コン等からなる薄膜歪みゲージを形成してもよい。 （８） シリコン基板２の表面における周囲のスペース
に、信号論理回路等として機能するバイポーラＩＣを形
成してもよい。

【００６０】（９） 反応性でない実施例３のイオンエ
ッチングに代えて、例えば反応性イオンエッチング（Ｒ
ＩＥ）や反応性イオンビームエッチング（ＲＩＢＥ）等
のようなドライエッチングを実施してもよい。なお、こ
のようなエッチングにおいては、例えばＳＦ₆ ，ＣＣｌ
₄ ，ＣＦ₄ ，ＣＦ₃ Ｃｌ，ＣＦ₄ ＋Ｈ₂ ，ＣＦ₃ Ｂｒ，
ＳｉＣｌ₄ ，ＣＦ₂ Ｃｌ₂ 等のガスを使用することがで
きる。 （１０） 実施例１〜３において、配線パターン１２や
ボンディングパッド１３の形成は、ゲージ形成工程以降
であればどの時点においても可能である。

【００６１】ここで、特許請求の範囲に記載された技術
的思想のほかに、前述した実施例及び別例によって把握
される技術的思想をその効果とともに以下に列挙する。 （１） 請求項１，３において、空洞部の幅は４００μ
ｍ〜８００μｍであり、連通口の幅は５０μｍ〜２００
μｍであり、マス部の基端部の幅は４００μｍ〜８００
μｍである加速度センサ。この構成であると、小型化及
び耐久性の向上を確実に図ることができる。

【００６２】（２） ｐ型単結晶シリコン基板内に後に
空洞部となるｐ型シリコン層を埋め込み形成する第１の
工程と、陽極化成によって前記ｐ型シリコン層を多孔質
化する第２の工程と、前記シリコン基板の裏面側からの
加工によって前記ｐ型シリコン層まで到る穴を形成する
第３の工程と、前記第２，第３の工程の実施順序は逆転
可能であることとからなる加速度センサの製造方法。こ
の方法であると確実に加速度センサを製造できる。

【００６３】なお、本明細書中において使用した技術用
語を次のように定義する。 「陽極化成： 電解液中で基板を陽極として電流を流す
ことにより、その基板に多孔質層を形成する一括改質加
工をいう。」

【００６４】

【発明の効果】以上詳述したように、請求項１〜４に記
載の発明によれば、小型化及び高感度化の両方を確実に
達成できる加速度センサを提供することができる。ま
た、請求項４に記載の発明によれば、より高感度化を図
ることができる。

【００６５】請求項５〜８に記載の発明によれば、上記
の優れた加速度センサを容易にかつ確実に製造すること
ができる。また、裏面側からのイオンエッチングを行う
請求項７に記載の発明によれば、よりいっそう加速度セ
ンサの小型化及び高感度化を図ることができる。

【図面の簡単な説明】

【図１】（ａ）は実施例１の加速度センサを示す概略断
面図、（ｂ）は同じく拡散歪みゲージのレイアウトを示
す概略平面図。

【図２】（ａ）〜（ｃ）は拡散歪みゲージ（抵抗）の等
価回路図。

【図３】同じく加速度センサの製造手順を示す概略断面
図。

【図４】同じく加速度センサの製造手順を示す概略断面
図。

【図５】同じく加速度センサの製造手順を示す概略断面
図。

【図６】同じく加速度センサの製造手順を示す概略断面
図。

【図７】同じく加速度センサの製造手順を示す概略断面
図。

【図８】実施例２の加速度センサの製造手順を示す概略
断面図。

【図９】同じく加速度センサの製造手順を示す概略断面
図。

【図１０】同じく加速度センサの製造手順を示す概略断
面図。

【図１１】同じく加速度センサの製造手順を示す概略断
面図。

【図１２】同じく加速度センサの製造手順を示す概略断
面図。

【図１３】実施例３の加速度センサの製造手順を示す概
略断面図。

【図１４】同じく加速度センサの製造手順を示す概略断
面図。

【図１５】同じく加速度センサの製造手順を示す概略断
面図。

【図１６】別例１の加速度センサを示す概略断面図。

【図１７】別例２の加速度センサを示す概略断面図。

【図１８】従来の加速度センサを示す概略断面図。

【符号の説明】

１，３１，３６，４１，４６…加速度センサ、２…（ｐ
型単結晶）シリコン基板、３…肉薄部、４…ｎ型シリコ
ン層としてのエピタキシャル成長層、５…（拡散）歪み
ゲージ、６，３７…マス部、７…空洞部、９…連通口、
１２…配線パターン、１５，３９…マスク、１５ａ，３
９ａ…開口部、２１…ｐ型シリコン層、２２…開口部形
成用のｐ型シリコン層、２４…レジスト、２５…ｐ型多
孔質シリコン層、ｗ6 …連通口の幅、ｗ3 …空洞部の
幅。

Claims (8)

【特許請求の範囲】
1. 【請求項１】ｐ型単結晶シリコン基板（２）の表面側に
   形成されるとともにｎ型シリコン層（４）からなる歪み
   ゲージ形成用の肉薄部（３）と、前記肉薄部（３）の下
   部から突出するマス部（６）と、前記肉薄部（３）の下
   面側において前記マス部（６）の基端部を包囲する空洞
   部（７）と、前記空洞部（７）と前記ｐ型単結晶シリコ
   ン基板（２）の裏面側とを連通させる連通口（９）とを
   備える加速度センサ（１，３１，３６，４１，４６）で
   あって、 前記空洞部（７）の幅（ｗ3 ）は前記連通口（９）の幅
   （ｗ6 ）よりも大きい加速度センサ。
2. 【請求項２】ｐ型単結晶シリコン基板（２）の表面側に
   形成されるとともにｎ型シリコン層（４）からなる歪み
   ゲージ形成用の肉薄部（３）と、前記肉薄部（３）の下
   部から突出するマス部（６）と、前記肉薄部（３）の下
   面側において前記マス部（６）の基端部を包囲する空洞
   部（７）と、前記空洞部（７）と前記ｐ型単結晶シリコ
   ン基板（２）の裏面側とを連通させる連通口（９）とを
   備える加速度センサ（１，３１，４１，４６）であっ
   て、 前記マス部（６）は略四角錐台状であり、前記マス部
   （６）の基端部はくびれている加速度センサ。
3. 【請求項３】前記空洞部（７）の幅（ｗ3 ）は前記連通
   口（９）の幅（ｗ6 ）よりも大きい請求項２に記載の加
   速度センサ。
4. 【請求項４】前記肉薄部（３）はｎ型単結晶シリコンの
   エピタキシャル成長層（４）からなる請求項１乃至３の
   いずれか１項に記載の加速度センサ。
5. 【請求項５】不純物添加によって、ｐ型単結晶シリコン
   基板（２）の表面側の所定領域にｐ型シリコン層（２
   １）を形成する工程と、 前記ｐ型単結晶シリコン基板（２）の上面にｎ型単結晶
   シリコンのエピタキシャル成長層（４）を形成すること
   によって、同エピタキシャル成長層（４）内に前記ｐ型
   シリコン層（２１）を埋め込む工程と、 不純物添加によって、ｐ型単結晶シリコン基板（２）の
   表面側の所定領域に開口部形成用のｐ型シリコン層（２
   ２）を形成する工程と、 前記エピタキシャル成長層（４）の上面にｐ型シリコン
   からなる歪みゲージ（５）を形成する工程と、 前記エピタキシャル成長層（４）の上面にレジスト（２
   ４）を形成した状態で陽極化成を行うことによって、前
   記各ｐ型シリコン層（２１，２２）を多孔質シリコン層
   （２５）に変化させる工程と、 前記歪みゲージ（５）に接続する配線パターン（１２）
   を形成した後、開口部（１５ａ，３９ａ）を有するマス
   ク（１５，３９）をｐ型単結晶シリコン基板（２）の裏
   面側に形成する工程と、 裏面側からのエッチングによって、前記マス部（６，３
   ７）となるべき領域の周囲及び前記多孔質シリコン層
   （２５）があった部分を空洞化する工程とからなる請求
   項１乃至４のいずれか１項に記載の加速度センサを製造
   する方法。
6. 【請求項６】前記シリコン基板（２）の裏面側からの結
   晶異方性エッチングによって前記マス部（６）となるべ
   き領域の周囲を空洞化した後、その空洞化された部分を
   介したウェットエッチングによって前記多孔質シリコン
   層（２５）があった部分を空洞化する請求項５に記載の
   加速度センサの製造方法。
7. 【請求項７】前記シリコン基板（２）の裏面側からのイ
   オンエッチングによって前記マス部（３７）となるべき
   領域の周囲を空洞化した後、その空洞化された部分を介
   したウェットエッチングによって前記多孔質シリコン層
   （２５）があった部分を空洞化する請求項５に記載の加
   速度センサの製造方法。
8. 【請求項８】不純物添加によって、ｐ型単結晶シリコン
   基板（２）の表面側の所定領域にｐ型シリコン層（２
   １）を形成する工程と、 前記ｐ型単結晶シリコン基板（２）の上面にｎ型単結晶
   シリコンのエピタキシャル成長層（４）を形成すること
   によって、同エピタキシャル成長層（４）内に前記ｐ型
   シリコン層（２１）を埋め込む工程と、 前記エピタキシャル成長層（４）の上面にｐ型シリコン
   からなる歪みゲージ（５）を形成する工程と、 前記歪みゲージ（５）に接続する配線パターン（１２）
   を形成した後、開口部（１５ａ）を有するマスク（１
   ５）をｐ型単結晶シリコン基板（２）の裏面側に形成す
   る工程と、 裏面側からのエッチングによって、前記マス部（６）と
   なるべき領域の周囲を空洞化する工程と、 陽極化成を行うことによって、前記ｐ型シリコン層（２
   １）を多孔質シリコン層（２５）に変化させる工程と、 エッチングによって前記多孔質シリコン層（２５）があ
   った部分を空洞化する工程とからなる請求項１乃至４の
   いずれか１項に記載の加速度センサを製造する方法。