JPH08227965A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08227965A JPH08227965A JP7342375A JP34237595A JPH08227965A JP H08227965 A JPH08227965 A JP H08227965A JP 7342375 A JP7342375 A JP 7342375A JP 34237595 A JP34237595 A JP 34237595A JP H08227965 A JPH08227965 A JP H08227965A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- pellet
- semiconductor device
- bonding
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
搭載する半導体装置であっても、そのパッケージの樹脂
とリードとの接着強度を大幅に増大することができる技
術を提供する。 【解決手段】 半導体ペレット1の回路形成面に接着さ
れ先端部がボンディングパッド7に臨む複数の第1のリ
ード2aと、半導体ペレット1の外側に配置され先端が
半導体ペレット1の側辺に臨む複数の第2のリード2d
と、第1のリード2aの先端部とボンディングパッド7
とを接続する複数の第1のワイヤ8aと、第2のリード
2dの先端部とボンディングパッド7とを接続する複数
の第2のワイヤ8bと、半導体ペレット1、第1および
第2の複数のリード2a,2dそれぞれの内部リード部
を封止するパッケージ3とを有する。
Description
装置におけるペレットの電気的接続に適用して有効な技
術に関する。
置においては、ペレットの大型化に伴い、パッケージ側
端とペレット取付部であるタブとの間の寸法が一段と狭
くなる傾向にある。これは、ペレットが大きくなってい
るのに、これを収容するパッケージのサイズが規格化さ
れているためパッケージを大きくすることができないこ
とに起因する。
パッケージを形成する樹脂に埋設される長さがその構造
上短い、いわゆる短リードにおいてはその接着強度が一
段と小さくなるため、パッケージから抜け易く、またリ
ード折曲成形時にリードと樹脂との間の剥がれが生じ易
くなると考えられる。
下等の半導体装置の信頼性低下を来し易くなることが本
発明者により見い出された。
1980年1月15日、株式会社工業調査会発行、日本
マイクロエレクトロニクス協会編「IC化実装技術」P
149〜P150に説明されている。
型半導体装置、特に大型ペレットを搭載する半導体装置
であっても、そのパッケージの樹脂とリードとの接着強
度を大幅に増大することができる技術を提供することに
ある。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
明のうち、代表的なものの概要を簡単に説明すれば、次
の通りである。
集積回路が形成された回路形成面およびこれに対して反
対側の非回路形成面を有する四角形の半導体ペレット
と、前記回路形成面に配置された複数のボンディングパ
ッドと、前記半導体ペレットの前記回路形成面に接着さ
れる第1のリードと、前記半導体ペレットの外側に配置
される第2のリードと、前記第1のリードの内部リード
部と前記ボンディングパッドとを接続する複数の第1の
ボンディングワイヤと、前記第2のリードの内部リード
部と前記ボンディングパッドとを接続する複数の第2の
ボンディングワイヤと、前記半導体ペレット、前記第1
および第2の複数のリードそれぞれの内部リード部を封
止するパッケージ樹脂部とを有することを特徴とするも
のである。
に接着される第1のリードと、半導体ペレットの外側に
配置される第2のリードとを有しており、第1のリード
は半導体ペレットの回路形成面に接着されるので、内部
リード部とパッケージ形成樹脂との接着力を大幅に向上
させることができる。
る半導体装置を示す、図2におけるI−I断面図であ
り、図2は参考例1の半導体装置におけるペレットとリ
ードとの関係を示す平面図である。
止型半導体装置である。すなわち、搭載される半導体ペ
レット(以下、ペレットと言う。)1が、外部端子であ
るリード2の一部である内部リードとともにエポキシ樹
脂等のパッケージ3を形成する樹脂(以下、パッケージ
樹脂とも言う。)4内に埋設され、該リード2のパッケ
ージ外の外部リードはパッケージ3の側端近傍において
下方に折り曲げられてなるものである。
いては、ペレットは該ペレットと同程度の大きさの取付
基板であるタブに取り付けられ、そのペレットの電極で
あるボンディングパッドは、該タブの周囲に配列されて
いるリード内端部とワイヤを介して電気的に接続されて
いる。
レット1が該ペレット1の裏面すなわち半導体集積回路
を形成していない面である非回路形成主面に沿って延在
されたリードに接続されているポリイミド樹脂からなる
絶縁シート5に、接着剤6を介して取り付けられてお
り、ペレット取付部としてのタブは存在しない。
置関係は、図2に示すように、ボンディングパッドが配
列形成されていないペレット辺(以下、ボンディングパ
ッド非形成辺ともいう。)の側方に外部リードが配列さ
れているリード2aの内部リードが、ペレット1の非回
路形成主面に沿って延在され、その先端部2bがボンデ
ィングパッド7の配列形成されているペレット辺を越え
た位置まで延長されている。これらのリード2aの上に
は、絶縁シート5が接着され、該絶縁シート5の上面に
ペレット1がその非回路形成主面を下にして取り付けら
れている。
る場所は、通常の樹脂封止型半導体装置にあっては、パ
ッケージ樹脂に埋設されているリード、すなわち内部リ
ードがパッケージ側端からタブ近傍までの極めて限られ
た長さしか確保できない、いわゆる短リードが設けられ
ている場所である。
接着面積が小さいためその引張強度が弱く、パッケージ
から抜け易いという問題がある。これは、昨今のペレッ
トの大型化に伴い事態は深刻である。
記短リードに相当する場所に設けられているリード2a
の内部リードは極めて長い形状であるため、パッケージ
樹脂4との接着強度は大幅に向上できるものである。そ
のため、大型ペレットを搭載している場合であっても、
外部リードの折曲成形時等に発生するリード界面におけ
る剥がれを有効に防止でき、半導体装置の耐湿性を向上
することができる。その上、前記リード2aには絶縁シ
ート5が強固に接着されているため、該リード2aは極
めて大きな引張強度を有している。
はいるが、ペレット1の非回路形成主面に取り付けられ
ているので、動作時にペレットに生じた熱を該リードを
通して直接パッケージ外へ放散させることが可能であ
る。
的接続は、ボンディングパッド7aとこれに近いペレッ
ト辺近傍に延在されている先端部2bとをワイヤボンデ
ィングすることにより達成されるため、ワイヤ8を短く
することができる。それ故、ワイヤショートの発生を防
止でき、またワイヤ8の使用量を削減できるのでコスト
低減をも達成できる。
ード形状のリードフレームを形成し、その内部リードの
所定部に絶縁シート5を接着し、該絶縁シート5にペレ
ット1を接着剤6を介して取り付け、次いで該ペレット
1のボンディングパッド7とリードのボンディング部と
のワイヤボンディングを行い、その後通常の樹脂封止型
半導体装置と同様の製造工程を経て容易に完成される。
なお、この場合、絶縁シート5はリードフレームを補強
する役割も果たしている。
は、リードの一部に、たとえば金を部分めっき法で被着
することによって形成することができる。
フレームを、そのタイバー9の付近から内側における部
分平面図で示してある。参考例1の半導体装置の場合に
は、絶縁シート5自体がマスクとして機能するため、図
3において二点鎖線で示す開口部を有するマスクを用い
るだけで、リード2の先端部2bのみに選択的に部分め
っきを行うことができるため、ボンディング部を容易に
形成することができる。
間ができるマスクを示してあるが、タイバー9の方向に
も隙間が生じる開口部のマスクを使用すれば、絶縁シー
ト5の四周囲のリードに容易に部分めっきをすることが
できる。このようにすると、ボンディングパッドがその
四周囲に形成されているペレットを搭載する半導体装置
をも容易に製造できる。
る半導体装置におけるペレットとリードとの関係を示す
平面図である。
半導体装置とほぼ同一のものである。しかし、絶縁シー
ト5が用いられていないこと、およびペレット1より小
さいタブ10が存在することが異なっている。
ットのボンディングパッド非形成辺の側方に外部リード
が配列されているリード2aの内部リードおよびタブ
に、ペレット1が接着剤を介して取り付けられているも
のである。
在させていないため、ペレット1からの放熱が直接的で
あり、参考例1に比べて熱抵抗が一段と低く、それだけ
信頼性が高いものである。また、タブ10が設けてある
ため、ペレット取付強度も確保されている。なお、図5
に図4のV−V切断面におけるペレット1とリード2の
先端部との電気的接続の状態を示す部分断面図を示す
が、リード2aの先端部2bには凹部2cが形成されて
いる。
付ける際、該接着剤11が流出してボンディング部12
の表面を汚すために、ペレット1のボンディングパッド
7と該ボンディング部12とをワイヤ8でボンディング
できなくなることがある。前記凹部2cは、このような
事態が発生することを未然に防止するため、流出する接
着剤11のダムとして設けたものである。
る半導体装置を示す断面図であり、図7はその半導体装
置におけるペレットとリードとの関係を示す平面図であ
る。
たは2と異なり、内部リードがペレットの回路形成面に
沿って延在されているものである。
の裏面に接着されたポリイミド樹脂からなる絶縁シート
5に、ペレット1をその回路形成面において接着剤6を
介して取り付けたものである。
面に、ボンディングパッドに被らない大きさの絶縁シー
ト5が接着され、該絶縁シート5の上面にはペレットの
ボンディングパッド非形成辺の側方に外部リードを有す
るリード2aの内部リードが延在されている。それぞれ
のリード2aの内部リードは、その先端部をボンディン
グパッドの手前に位置させて、前記絶縁シート5aに接
着されている。
ット1の回路形成面に接着されるリード2aと、ペレッ
ト1の外側に配置されるリード2dとを有し、リード2
aの内部リード部はボンディングパッド7にワイヤ8a
により接続され、リード2dの内部リード部はボンディ
ングパッド7にワイヤ8bにより接続されている。
ペレット1の回路形成面に接着されているため、参考例
1の場合に比べより放熱性に優れている。
ポリイミド樹脂であり、それが回路形成面を覆っている
ため、α線に対する信頼性向上も達成されている。
部がボンディングパッド7の内側に配置されているた
め、前記参考例1の場合とその位置関係が反対であり、
ボンディング方向も逆になっている。しかし、ボンディ
ング距離はほぼ同一である。
ち、代表的なものによって得られる効果を簡単に説明す
れば、以下の通りである。
されるペレットの回路形成主面に複数の第1のリードを
接着することにより、この内部リードとパッケージ形成
樹脂との接着力を大幅に向上させることができるので、
大型ペレットを搭載する場合であっても、パッケージ形
成樹脂からのリードの抜けを防止できる。
ードの折曲成形時に、該リードとパッケージ形成樹脂と
の接着面に剥がれが発生することを防止できる。
ケージに大型ペレットを搭載してなる半導体装置であっ
ても耐湿性に優れた信頼性の高い半導体装置を提供でき
る。
形成面に取り付けることにより、動作時に回路に発生し
た熱をリードを通して、より直接的かつ効率的に外部に
放散させることができる。
れた発明を実施例に基づき具体的に説明したが、本発明
は前記実施例に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
の主面に絶縁シートを用いて内部リードを取り付けたも
のを示したが、これに限るものではなく、全部または一
部の内部リードを回路形成面の近傍に延在させるもので
あってもよい。
置に相当するペレット側方のリードのみを延在させたも
のを示したが、これに限らず通常の半導体装置において
内部リードが長いリードについても延在させたものであ
ってもよい。また、絶縁シートはポリイミドに限るもの
でなく、シリコーンゴムであってもよく、放熱性を高め
るため接着剤または絶縁シートにシリコンカーバイド
(SiC)粉末等の熱伝導性フィラーを含有させること
も当然にできる。
なされた発明をその背景となった利用分野である、いわ
ゆるDIP型半導体装置に適用した場合について説明し
たが、それに限定されるものではなく、たとえば、パッ
ケージが樹脂封止して形成されるものであれば、フラッ
トパッケージ等種々の形式のパッケージ構造の半導体装
置に適用して有効な技術である。
2におけるI−I線に沿う断面図である。
関係を示す平面図である。
ームをめっき工程における状態で示す部分平面図であ
る。
レットとリードとの関係を示す平面図である。
におけるV−V線に沿う断面図である。
図7におけるVI−VI線に沿う断面図である。
関係を示す平面図である。
Claims (1)
- 【請求項1】 半導体集積回路が形成された回路形成面
およびこれに対して反対側の非回路形成面を有する四角
形の半導体ペレットと、 前記回路形成面に配置された複数のボンディングパッド
と、 前記半導体ペレットの前記回路形成面に接着される第1
のリードと、 前記半導体ペレットの外側に配置される第2のリード
と、 前記第1のリードの内部リード部と前記ボンディングパ
ッドとを接続する複数の第1のボンディングワイヤと、 前記第2のリードの内部リード部と前記ボンディングパ
ッドとを接続する複数の第2のボンディングワイヤと、 前記半導体ペレット、前記第1および第2の複数のリー
ドそれぞれの内部リード部を封止するパッケージ樹脂部
とを有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7342375A JP2577880B2 (ja) | 1995-12-28 | 1995-12-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7342375A JP2577880B2 (ja) | 1995-12-28 | 1995-12-28 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5840785A Division JPH06105721B2 (ja) | 1985-03-25 | 1985-03-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08227965A true JPH08227965A (ja) | 1996-09-03 |
JP2577880B2 JP2577880B2 (ja) | 1997-02-05 |
Family
ID=18353248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7342375A Expired - Lifetime JP2577880B2 (ja) | 1995-12-28 | 1995-12-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2577880B2 (ja) |
-
1995
- 1995-12-28 JP JP7342375A patent/JP2577880B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2577880B2 (ja) | 1997-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06105721B2 (ja) | 半導体装置 | |
US5770888A (en) | Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package | |
US20060231940A1 (en) | High density direct connect LOC assembly | |
JPH0883876A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
US5861668A (en) | Semiconductor package | |
JP2013508974A (ja) | 向上した接地ボンド信頼性を有するリードフレーム・パッケージ | |
JP3470111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
US5234866A (en) | Semiconductor device and process for producing the same, and lead frame used in said process | |
US7875968B2 (en) | Leadframe, semiconductor package and support lead for bonding with groundwires | |
KR100366111B1 (ko) | 수지봉합형 반도체장치의 구조 | |
JP2586835B2 (ja) | 半導体集積回路 | |
JP2000124235A (ja) | 樹脂封止半導体装置 | |
JP2756436B2 (ja) | 半導体装置およびその製造方法 | |
JP2577879B2 (ja) | 半導体装置 | |
JP2577880B2 (ja) | 半導体装置 | |
JP2633513B2 (ja) | 半導体装置の製造方法 | |
JP2633514B2 (ja) | 半導体装置およびその製造方法 | |
JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JPH08115941A (ja) | 半導体装置 | |
JP2001267484A (ja) | 半導体装置およびその製造方法 | |
JP3702152B2 (ja) | 半導体装置 | |
JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
JP3965767B2 (ja) | 半導体チップの基板実装構造 | |
JP2771475B2 (ja) | 半導体装置 | |
KR940011379B1 (ko) | 반도체장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |