JP3309934B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP3309934B2 JP3309934B2 JP32515293A JP32515293A JP3309934B2 JP 3309934 B2 JP3309934 B2 JP 3309934B2 JP 32515293 A JP32515293 A JP 32515293A JP 32515293 A JP32515293 A JP 32515293A JP 3309934 B2 JP3309934 B2 JP 3309934B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- periodic
- circuit
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
列型の液晶表示装置の駆動回路などに用いられる表示駆
動装置に関する。
1出力相当部分の構成を示す回路図である。図22にお
いて、3ビットの表示データD0〜D2と、サンプリング
パルスTsmpi(ここで、iはi番目のデータ線に対
応した信号または回路である)が入力されるサンプリン
グデータ記憶手段Msmpiの各出力Qはそれぞれ、出力保
持用記憶手段MHiのデータ入力Dにそれぞれ接続され
ている。この出力保持用記憶手段MHiの入力CKには
出力パルスOEが入力されている。さらに、出力保持用
記憶手段MHiの各出力Qはそれぞれ、デコーダ回路で
ある出力選択回路DECiの入力端にそれぞれ接続さ
れ、各出力端はそれぞれアナログスイッチASW0〜A
SW7にそれぞれ接続されている。また、8つの階調用
電圧源(V0〜V7)はそれぞれ、アナログスイッチAS
W0〜ASW7にそれぞれ接続され、これらアナログスイ
ッチASW0〜ASW7の出力は出力端OUTiに接続さ
れている。
表示データに対応して8つの階調表示を実現する場合の
回路であり、実際の駆動器は図22の回路が多数個集ま
って構成されている。これら複数個の駆動器が使われる
ことによって、全体として図22に対応する回路が表示
体のデータ線の数だけ(ここではM本であるとする)存
在している。
におけるタイミング波形図である。図23において、表
示体の1水平線、即ち垂直同期信号Hsynの1サイク
ルに対応する画像データDataは、それぞれ適当な時
点で与えられるサンプリングパルスTsmpiによっ
て、サンプリングデータ記憶手段Msmpiに一旦取り入れ
られ、1水平線の絵素に対応する全てのデータがサンプ
リングされた後の適当な時点で制御回路より与えられる
出力パルスOEによって一斉に出力保持用記憶手段MH
iに移される。さらに、出力選択回路DECiは、出力保
持用記憶手段MHiに保持されているデータの出力値
(入力信号d0〜d2)に対応して、駆動器の外部から入
力される8つの階調用電圧源(V0〜V7)の内のいずれ
か1つを選択して出力するように出力信号S0〜S7を出
力してデータ線を駆動する。たとえば、データの値がS
3の場合は、アナログスイッチASW3が「入り」の状態
となり、階調用電圧源V3が出力端OUTiからドライバ
ー出力Onとして出力される。
合の4ビット駆動器の1出力部分の構成を示す回路図を
図24に示す。図24において、3ビット駆動器の場合
と異なるのは、デコーダ回路である出力選択回路DEC
iは4ビットの入力信号d0〜d3に対応して出力信号S0
〜S15を出力することである。さらに、これら出力信号
S0〜S15に対応してアナログスイッチASW0〜ASW
15が設けられ、出力選択回路DECiにより16個の階
調用電圧源(V0〜V15)の内のいずれか1つが選択さ
れて出力端OUTiから出力される。
動器では、階調数と同数の階調用電源を必要とする。例
えば、データが4ビットならば階調用電源の数を16個
必要とする。ところで、この階調用電源は、駆動器の出
力としてアナログスイッチを通して表示体のデータ線の
充放電電流を供給する源となるため、かなりの電流容量
を必要としている。したがって、一般に、演算増幅器と
電流増幅用のトランジスタなどを組み合わせて製作され
ており、駆動回路全体に占めるコストや、更に基板上に
占める実装面積は決して小さくない。実際、例えば、従
来の3ビット駆動器を用いた表示装置においては、その
制御回路基板(ここで、制御回路基板とは、駆動回路の
内、駆動器とその駆動用電源回路を除いた回路部分より
成るものとする。即ち、その主たる構成部分は、駆動器
の制御信号発生回路と主機とのインターフェイス回路、
及び階調用及び共通電極用電源回路である)の略6〜7
割の面積を占めており、この回路の規模が大きくなるこ
とは、コストのみならずモジュール設計上の大きな負担
となる。もし、従来の駆動回路の延長線上で4ビットの
表示装置を開発したならば、その制御回路基板の面積は
かなり大きくならざるを得ず、モジュールとしての商品
性を大きく損なうものである。
で、いわゆる階調用電源を用いることなく全ての階調表
示をすることができ、かつ回路規模も大幅に縮小する表
示駆動装置を提供することを目的とする。
値の電圧の間をそれぞれが異なるデューティ比で振動す
る複数の周期信号をデジタル信号として出力する階調信
号供給部と、複数ビットの画像データに応じて該階調信
号供給部から1つの周期信号を選択するための選択制御
信号を出力する選択制御部と、該階調信号供給部から出
力される複数の周期信号から、該選択制御信号によって
選択された1つの周期信号を、絵素信号の1出力期間、
1水平期間のいずれかにおいて複数回にわたって振動す
る振動信号として出力する論理部と、該論理部から出力
される振動信号を絵素に出力する、バッファ回路によっ
て構成された出力部とを備えた表示駆動装置を有し、該
表示駆動装置の出力部から出力される振動信号は、絵素
に至る経路における容量成分および抵抗成分によって周
期成分が抑制されて、絵素に対して該振動信号の平均値
の直流電圧が印加されることを特徴とする。
周期信号のデューティ比は、それぞれ、m(k):n(k)
(ただし、m(k),n(k)は零及び正の整数、kは、階調
数以下の周期信号の個数に対応して順番付けられた零及
び正の整数)で表される。
置における出力部の駆動電源が前記階調信号供給部、選
択制御部および論理部のうち少なくともいずれかと共通
であり、そのことにより上記目的が達成される。
置における出力部の駆動電源のハイレベル側またはロウ
レベル側の一方のみが階調信号供給部、選択制御部およ
び論理部のうち少なくともいずれかと共通であり、その
ことにより上記目的が達成される。
置における出力部の駆動電源を、階調信号供給部、選択
制御部および論理部と独立供給とするものであり、その
ことにより上記目的が達成される。
オフ期間のデューティ比がそれぞれm(k):n(k)で表さ
れる複数の振動信号(ただし、m(k),n(k)は零及び正
の整数、kは、階調数以下の振動信号の個数に対応して
順番付けられた零及び正の整数)が、絵素信号の1出力
期間、1水平出力期間のうち少なくともいずれかに同期
して、該振動信号のハイレベルとローレベルをそれぞれ
反転させた周期信号として出力する階調信号供給部と、
該階調信号供給部からの周期信号の反転に同期して、所
定電位差を有する2値の電圧を交互に出力する共通電極
駆動部とを備え、該共通電極駆動部から一方の電圧が出
力される間に該階調信号供給部から出力される周期信号
が駆動信号として絵素に与えられる構成の表示駆動装置
を有し、該表示駆動装置から出力される駆動信号は、絵
素に至る経路における容量成分および抵抗成分によっ
て、周期成分が抑制されて、絵素に対して該振動信号平
均値の直流電圧として印加されることを特徴とする。
ら出力される各周期信号の1周期におけるレベルの平均
値の大小関係が、各周期信号にそれぞれ対応する前記値
kの大小関係と同一の大小関係を有するか、または逆の
大小関係を有する。
ら出力される各周期信号の1周期におけるレベルの平均
値それぞれを、駆動対象である表示体の階調電圧・輝度
特性のγ特性に沿うように決定する。
ら出力される各周期信号のデューティ比をそれぞれ異な
らせることにより、各周期信号の1周期におけるレベル
の平均値が変更される。
周期信号の一方または両方が、ハイレベルまたはローレ
ベルの一定電圧である。
におけるレベルの平均値の大小関係が前記値kの大小関
係と反対の大小関係となるように出力する時限において
は、前記共通電極駆動部はローレベル側の電位を出力
し、前記階調信号供給部が、周期信号の1周期における
レベルの平均値の大小関係が前記値kの大小関係と同一
の大小関係となるように出力する時限においては、前記
共通電極駆動部はハイレベル側の電位を出力する。
におけるレベルの平均値の大小関係が前記値kの大小関
係と同一の大小関係となるように出力する時限において
は、前記共通電極駆動部はローレベル側の電位を出力
し、前記階調信号供給部が、周期信号の1周期における
レベルの平均値の大小関係が前記値kの大小関係と反対
の大小関係となるように出力する時限においては、前記
共通電極駆動部はハイレベル側の電位を出力する。
号供給部から供給し、該階調信号供給部から供給される
周期信号の一部の反転信号を用いて該周期信号の一部以
外の周期信号とする。
階調用電源が周期信号を供給する階調信号供給部に置き
換えることが可能となり、この階調信号供給部はデジタ
ル回路であるので、制御回路と同一の集積回路内に集積
することが可能で、駆動回路が革命的に簡単化される。
また、従来、階調用電源は、駆動器の出力としてアナロ
グスイッチを通して表示体のデータ線の充放電電流を供
給しており、かなりの電流容量をそれぞれ必要としてい
たが、従来のアナログスイッチ群に代えて論理部および
出力部を設けて、論理部において画像データに応じて周
期信号を選択し、出力回路で必要電流容量を確保するの
で、従来、かなりの電流容量が必要であったアナログス
イッチは階調数だけ必要であったものが出力回路1個で
済み、したがって、1つの階調用電源で全ての階調表示
をすることができ、かつ回路規模も縮小することができ
る。
間および垂直出力期間のうち少なくともいずれかに同期
して、階調信号供給部からの周期信号と共通電極駆動部
からの出力とから得られる階調駆動電圧の周期信号の平
均値を順次反転駆動させるので、画像信号の1出力期
間、水平出力期間および垂直出力期間のうち少なくとも
いずれかの期間毎に極性が反転されて、ちらつきの防止
と液晶の劣化の防止がなされる。また、1垂直期間毎に
極性が反転するの場合は、1出力期間や水平出力期間毎
にも極性反転が行われる場合に比べてちらつきは大きく
なり易いが、消費電力は減らすことが可能となる。
信号を用いることにより得るので、階調信号供給部から
の周期信号が減少し、入力端子と信号線を減らすことが
可能となり、回路系が簡単になる。また、階調信号供給
部から供給される周期信号のうち、1出力期間毎にハイ
レベルとローレベルを反転させる信号における反転時限
に同期して制御信号を得る制御パルス発生部を有するの
で、改めて制御パルスを供給する必要がなくなり、入力
端子と信号線を減らすことが可能となり、回路系が簡単
になる。
置のブロック図である。図1において、制御信号および
階調信号を発生させる制御回路および階調信号供給回路
1には、駆動電源による電圧Vd,GNDが入力され、
また、画像データR,G,B、クロック信号CK、水平
同期信号および垂直同期信号が主機から入力される。こ
の制御回路および階調信号供給回路1は、画像データ
R,G,Bに応じた階調駆動電圧を液晶表示体2の各絵
素に与えて液晶表示させる複数の駆動器3にそれぞれ接
続され、制御回路および階調信号供給回路1から駆動器
3に、基準階調信号、画像データR,G,B、クロック
信号CKおよび各制御信号などが入力される。また、駆
動器3には、駆動電源による電圧Vd,GNDと、それ
らが入力される出力バッファ用電源4による電源電圧V
SH,VSLとが独立に与えられる。また、制御回路および
階調信号供給回路1が接続される共通電極駆動手段5は
液晶表示体2の共有電極に接続され、その共有電極に共
通電圧Vcomを供給する。以上の制御回路および階調
信号供給回路1、駆動器3および共通電極駆動手段5に
より表示駆動装置6が構成される。
路1は、オン期間とオフ期間のデューティ比を持つ周期
信号である階調信号を複数出力する。また、駆動器3に
は、従来のアナログスイッチに代えて論理回路および出
力回路が設けられ、制御回路および階調信号供給回路1
からの複数の周期信号のうちいずれかを画像データに応
じて選択する。さらに、駆動器3の出力回路の電源電圧
VSH,VSLは駆動器3の駆動電源Vd,GNDとは独立
に与えられているが、ある条件下においては、その片方
のみ、又はその両方を共通化しても良い。例えば、駆動
電源のGNDと電源電圧VSLを共通にすれば、駆動器3
の出力回路のためには電源電圧VSHだけが余分に必要と
なるだけである。
した階調用電源が振動波形である周期信号を供給する階
調信号供給回路に置き換えることが可能となった。この
階調信号供給回路はデジタル回路であるため、制御回路
および階調信号供給回路1として例えば制御回路と同一
の集積回路内に集積することも可能であり、駆動回路が
革命的い簡単化される。また、従来、階調用電源は、駆
動器の出力としてアナログスイッチを通して表示体のデ
ータ線の充放電電流を供給しており、かなりの電流容量
を必要としていたが、従来のアナログスイッチ群に代え
て論理回路および出力回路を設けて、論理回路におい
て、画像データに応じて周期信号を選択し、出力回路で
必要電流容量を確保するので、従来、アナログスイッチ
は階調数だけ必要であったものが出力回路1個で済み、
したがって、1つの階調用電源で全ての階調表示をする
ことができ、かつ制御回路の規模も縮小することができ
る。そのことより、コスト削減、信頼性向上、基板が小
さくて済むことからモジュールとしての寸法や重量を減
らせるなど、その効果は極めて大きい。
ト駆動器の1出力相当部分の回路図である。図2におい
て、従来技術である図24との違いは、アナログスイッ
チASW0〜ASW15に代わって論理積回路AND0〜A
ND15が存在している。4ビット複号器(デコーダ回
路)である出力選択回路DECiの出力S0〜S15はそれ
ぞれ対応する論理積回路AND0〜AND15の一方の入
力となっている。この回路の外部からT0〜T15の16
本の周期信号が入力されており、それぞれ論理積回路A
ND0〜AND15のもう一方の入力となっている。これ
ら論理積回路AND0〜AND15の出力は、16入力の
論理和回路ORに入力されており、その出力はバッファ
回路OBに入力され、その出力が駆動出力となってい
る。このバッファ回路OBの電源は、論理積回路AND
0〜AND15および論理和回路ORなどからなる他の論
理回路とは異なった電源VSH,VSLにより駆動されてい
る。
各周期信号の波形図である。図3において、周期信号T
1〜T15は、オン期間とオフ期間のデューティ比がm
(k):n(k)の周期信号であり、1出力期間中(図
では出力パルスOEのパルス間隔が1出力期間となって
いる)に複数回振動している信号である。ここで、m
(k)+n(k)=const.となるようにm
(k)、n(k)を決定した場合、m(l)>m(2)
>m(3)・・・>m(15)の大小関係、即ち、オン
期間m(1)〜オン期間m(15)が順にオン期間が短
くなる関係が成立している。また、信号T0と信号T16
はそれぞれ1出力期間中はハイレベルまたはローレベル
の一定信号となっている。
の場合を考えると、出力選択回路DECiの出力S4の
みがハイレベルとなり、周期信号T4のみが論理積回路
AND4を通過して論理和回路ORさらにバッファ回路
OBを通って階調信号として出力される。したがって、
バッファ回路OBの電源としては電源電圧VSH,VSLが
与えられているから、その階調信号の波形は、図4に示
すように周期信号T4と同一で、電源電圧VSH,VSLの
2値の間を振動する電圧となる。
T0〜T15の周期信号のうち何れか1つが、出力選択回
路DECiからの出力信号によって論理積回路で選択さ
れて、駆動出力の波形が決定される。即ち、kの値が0
か16の時はそれぞれ電圧VSH,VSLの一定電圧とな
り、kの値が1〜15の時はそれぞれ電圧VSH,VS
Lの間をT1〜T15の波形の周期信号でそれぞれ振動
する電圧となる。
値の間を振動する電圧が出力されたとき、如何なる電圧
が表示体の絵素に印加されるかについて説明する。
である。このような周期関数は、有限で積分可能であれ
ば、次式で示すフーリエ級数で表現されることはよく知
られている(例えば、高木貞治著、解析概論 第6章な
ど)。
の平均値を表しており、図5が電圧の波形である場合
は、その電圧の直流成分に対応している。
であることは明らかであるので、周期的に変化する全て
の電圧は上記のフーリエ級数で表現されることになる。
即ち、周期電圧は、その直流成分(1周期の平均電圧)
と、その基本周期電圧及びその高調波を無限に加え合わ
せたものであることがわかる。従って、駆動器の出力が
周期電圧を出力する場合、もし何らかの手段でその周期
成分を十分に抑圧すれば、絵素にはその直流成分である
平均値が与えられることになる。
の駆動器の出力から絵素にいたる経路には、各種の容量
成分や抵抗成分が存在している。具体的には、各絵素毎
の絵素電極の容量Cpおよび能動素子のオン抵抗Ron
が存在しており、従って、絵素電極の容量Cpと抵抗成
分Ronとによって、RCフィルタが構成されることに
なる。このRCフィルタは、駆動器の出力に対しては、
低周波通過フィルタとして機能し、その時定数τは、τ
=Ron×Cp、遮断周波数は、1/2πτとなる。従
って、駆動器から絵素に出力される振動周波数が、低周
波数通過フィルタであるRCフィルタの遮断周波数より
も十分に高くなっていると、絵素には、前述したフーリ
エ級数における右辺の第1項に表されたa0/2(周期
関数の平均値)の直流電圧が印加されることになる。従
って、絵素は、周期関数の平均値であるa0/2の直流
電圧によって駆動される。
H,VSLの2値の間を、例えば、k=4の場合、オン
期間とオフ期間のデューティ比m(4):n(4)で振
動する周期信号T4の電圧の平均値Aが、
オン期間m(4)、オフ期間n(4)の値を適当に定め
ることで電圧VSH,VSLの2値の間の任意の電圧を
絵素に与えることが可能となる。
のデューティ比を予め適当に定めておくことによって、
4ビットのデータの値kが0〜15に対応した適当な電
圧を絵素に与えることができる駆動器、即ち4ビット1
6階調の駆動器が実現できる。 以下、簡単のために、
特に断らない限り3ビット駆動器の場合について説明す
る。図2では図1の駆動器3として4ビット駆動器の場
合について説明したが、他の例として3ビット駆動器の
場合を図6に示す。図7は図6の3ビット駆動器に入力
される周期信号T0〜T7の波形図である。図6および図
7に示すように、階調信号供給回路21は、各駆動器2
2への振動信号である複数の周期信号T1〜T7を供給す
る回路であり、周期信号T1〜T7からバッファ回路OB
を介して得られる階調信号の平均値が、その階調信号に
対応するデータの値kの大小関係、即ち、値kが大きく
なるほど小さくなるものとする。また、階調信号供給回
路21は、階調信号の平均値における最大値に対応する
周期信号T0が全てハイレベルになっている。
値が、その階調信号に対応するデータの値kの大小関係
と逆の大小関係を有するものとしたが、同一の大小関
係、即ち値kが大きくなるほど階調信号の平均値も大き
くなるものとしてもよい。また、本実施例においては、
階調信号の平均値における最大値に対応する周期信号が
全てハイレベルとしたが、階調信号の平均値の最大、ま
たは最小の値に対応する周期信号の一方または両方が、
ハイレベルまたはローレベルの一定になっていてもよ
い。
を示す回路図であり、データがK=2,5の場合のみに
ついて示している。図8において、振動信号発生回路3
1の振動信号T2’は排他的論理和回路32の一方端子
に接続され、また、振動信号T5’は排他的論理和回路
33の一方端子に接続されている。フリップフロップ3
4のクロック端子CKには、出力パルスOEまたは水平
同期信号Hsynの反転信号またはこれらに同期した信
号が入力される。この出力パルスOEは、制御回路から
駆動器に与えられる信号であって図6の出力保持用記憶
手段MHiに入力される信号である。また、フリップフ
ロップ34の出力反転端子Qバーはデータ入力端子Dに
接続され、出力端子Qは排他的論理和回路32,33の
他方端子に接続されている。この排他的論理和回路32
の出力端から周期信号T2が出力され、排他的論理和回
路33の出力端から周期信号T5が出力される。以上に
より階調信号供給回路35が構成され、1水平期間など
に同期して、各階調信号間の平均値の大小関係を逆転さ
せる構成である。
出力反転端子Qバーがデータ入力端子Dに接続されてい
るので、クロック入力端子CKに入力される、例えば出
力パルスOEに同期して出力端子Qからの出力が反転す
る。排他的論理和回路32,33においてはそれぞれ、
フリップフロップ34の出力端子Qからの出力がそれぞ
れ入力されると共に、振動信号T2’,T5’がそれぞれ
入力されている。従って、図9に示すように、排他的論
理和回路12,13から出力される周期信号T2,T
5は、振動信号T2’,T5’が出力パルスOEに同期し
て反転した信号となっている。即ち、出力パルスOEに
同期して、周期信号T2,T5から得られる階調信号の平
均値の大小関係が逆転している。
実施例においては、この大小関係を逆転させたが、この
大小関係を逆転させず一致させたままでもよい。
の例を示す回路図であり、データがK=2,5の場合の
みについて示している。図10において、振動信号発生
回路41の振動信号T2’は排他的論理和回路42の一
方端子に接続され、また、振動信号T5’は排他的論理
和回路43の一方端子に接続されている。フリップフロ
ップ44のクロック端子CKには、水平同期信号Hsy
nの反転信号が入力される。この水平同期信号Hsyn
の反転信号は、制御回路から駆動器に与えられる信号で
ある。フリップフロップ44の出力反転端子Qバーはデ
ータ入力端子Dに接続されるとともに、排他的論理和回
路45の一方入力端子に接続されている。また、フリッ
プフロップ46のクロック端子CKには、垂直同期信号
Vsynが入力される。この垂直同期信号Vsynは、
制御回路から駆動器に与えられる信号である。フリップ
フロップ46の出力反転端子Qバーはデータ入力端子D
に接続されるとともに、排他的論理和回路45の他方入
力端子に接続されている。この排他的論理和回路45の
出力端子は排他的論理和回路42,43の他方端子にそ
れぞれ接続されている。この排他的論理和回路42の出
力端から周期信号T2が出力され、排他的論理和回路4
3の出力端から周期信号T5が出力される。以上により
階調信号供給回路47が構成され、1水平期間および1
垂直期間に同期してそれぞれ、各階調信号間の平均値の
大小関係をそれぞれ逆転させる構成である。
の水平期間の、図10の階調信号供給回路47の各要部
における波形図であり、1水平期間毎に平均値の大小関
係を逆転すると共に、1垂直期間毎にも対応する水平期
間の大小関係が逆転するようにする場合の動作を説明す
るための図である。図11に示すように、排他的論理和
回路42,43から出力される周期信号T2,T5は、振
動信号T2’,T5’が水平同期信号および垂直同期信号
に同期して反転した信号となっている。即ち、隣会う垂
直期間における同一位置の水平期間の周期信号T2,T5
はそれぞれ、垂直期間相互において反転状態となってお
り、1垂直期間毎に、対応する水平期間における階調信
号の平均値、即ち、周期信号T2,T5から得られる階調
信号の平均値の大小関係も逆転している。
ある。また、本実施例では、1出力期間が水平同期信号
Hsynと1対1に同期している場合について説明して
いる。実際の応用においては、例えば1水平期間の間に
2回又はそれ以上の出力期間が存在する場合もあるが、
ここでは、以下同様に1対1に対応する場合を例として
説明する。
共通電極駆動手段5からの共通電極駆動信号とを組み合
わせて実現される表示駆動動作を説明するための波形図
である。図12において、図6の駆動器22の出力であ
って液晶表示体2の各絵素に印加される階調信号O
(i)は、データの値kが2の時の図9、図11に示す
周期信号T2と同じデューティ比で、2値の電圧VSH,
VSL間を振動する振動信号であり、信号AO(i)は、
その平均値を示している。共通電極信号Vcomは図1
の共通電極駆動手段5からの出力であり、液晶表示体2
における共通電極の電位であって、出力パルスOEに同
期して反転する信号である。さらに、信号G(j)はj
番目の走査線(ゲート線、又は水平線)駆動器の出力で
ある。ここで、振幅は実際の電圧の大小に対応しておら
ず、実際はG(j)は振幅が一般に20ボルト以上の信
号であり、電源電圧VSH,VSLの電位差は後述する
ように5ボルト未満に決める場合が多い。
走査線上のTFTがオンとなり、液晶表示体2の絵素が
その時のデータ線の電圧で充電されるが、先述したよう
に、データ線の入力端子に階調信号O(i)のような振
動電圧が与えられた場合は、絵素は信号AO(i)で示
す平均値の電圧で充電されることになる。図12のj番
目の時限においては、j番目の走査線上の絵素は共通電
極から見て正の電圧Vp+となり、j+1番目の時限に
おいては、j+1番目の走査線上の絵素は負の電圧Vp
−となる。したがって、1走査線毎に正負の極性を反転
させた液晶表示駆動が可能となる。これは、次の垂直時
限、即ち次のフレーム(又はフィールド)においては、
図12のj番目とj+1番目の各波形が逆になるように
駆動器が制御されることを意味しており、j番目の走査
線上の絵素は正の電圧Vp+に、又j+1番目の走査線
上の絵素は負の電圧Vp−に充電にされることになる。
ると同時に、各絵素は1フレーム(又は1フィールド)
毎に極性が反転されて、ちらつきの防止と液晶の劣化を
防止する。なお、データの値が小さいほど絵素にかかる
電圧が高くなるように製作された表示体(ノーマリホワ
イト態様の液晶表示体)駆動回路に使用される。
置の水平期間の、図10の階調信号供給回路47の各要
部における波形図であり、これら階調信号および共通電
極駆動信号は垂直同期信号に同期して反転する場合を示
している。図13において、走査線毎の絵素の極性は同
一で、1垂直期間毎に極性が反転されるフィールド反転
の効果を得ることができる。この場合、先の走査線毎に
も極性反転が行われる場合に比べてちらつきは大きくな
り易いが、消費電力は減らすことができる。
図1の共通電極駆動手段5を組み合わせた具体的構成の
一例を示す回路図である。図14において、排他的論理
和回路45の出力からバッファ47Aを介して得られる
POL信号は、オペアンプ48の−入力端子に入力さ
れ、その+入力端子には基準電圧が入力されている。オ
ペアンプ48の出力は、トランジスタQ1,Q2で構成
される相補回路49の入力部に接続されている。この相
補回路49の出力端からは、図15に示すように、垂直
同期信号Vsynおよび水平同期信号Hsynに同期し
たPOL信号に応じて、電圧VHighまたは電圧VLowの
共通電極信号Vcomが交互に出力される。 図16は
図10の階調信号供給回路47と図1の共通電極駆動手
段5を組み合わせた具体的構成の他の例を示す回路図で
ある。図16において、排他的論理和回路45の出力は
バッファ50およびインバータ51を介することによ
り、非反転信号および反転信号となる。同じ種類の電界
効果トランジスタ(FET)で構成される相補回路52
の出力端からは、排他的論理和回路45の出力に応じ
て、電圧VHighまたは電圧VLowの共通電極信号Vco
mが交互に出力される。
期信号を示す波形図であり、図18は3ビット駆動器に
入力される各周期信号を示す波形図である。図17およ
び図18において、破線で示されているのが、駆動対象
である表示体の階調電圧・輝度特性のγ特性であり、横
軸に階調電圧、縦軸に輝度が対応している。周期信号T
0〜T15のデューティ比をそれぞれ変化させることによ
り、周期信号T0〜T15から得られる階調電圧の平均値
がそれぞれ、γ特性に沿うように決定される。
示す3ビット駆動器の1出力相当部分の回路図である。
図19において、周期信号T0〜T7のうち、周期信号T
0とT7、周期信号T1とT6、周期信号T2とT5、周期信
号T3とT4はそれぞれデューティ比が反転した関係にな
っている。したがって、周期信号T4〜T7はそれぞれ、
インバータ53を介することにより周期信号T0〜T3の
反転信号でそれぞれ置き換えることができる。このよう
に、周期信号の一部をそれらの反転信号を用いることに
より、周期信号T0〜T3を駆動器外部から入力するだけ
で、駆動器内部において容易に周期信号T0〜T7を得る
ことができる。
力パルスOE発生部を構成する回路図である。図20に
おいて、排他的論理和回路61の各入力端には、階調信
号供給回路21から出力される周期信号T0を、遅延回
路62を介して入力するとともに、直に入力する。この
排他的論理和回路61の出力端から出力パルスOEを得
る。以上により出力パルスOE発生回路63が構成され
る。
63における各要部のタイミング波形図であり、データ
の値k=0に対する周期信号T0が、1出力期間に同期
して、各階調信号間の平均値の大小関係を逆転させる用
件を満たしている場合の図である。元々、周期信号T0
の変化の時限は出力パルスOEと同期しているから、逆
に周期信号T0の変化の時限から出力パルスOEを再生
することが可能となる。即ち、周期信号T0の立ち上が
りと立ち下がりの時限から出力パルスOEを再現する。
22の内部に用意することで、駆動器22に改めて出力
パルスOEを供給する必要がなくなる。したがって、駆
動器22の入力端子と、制御回路から駆動器22への信
号線を1本減らすことが可能となり、駆動回路系が簡単
になる。実際、小型化が要求される液晶表示装置の駆動
回路としては、このように1本でも信号を減らすことは
有利な条件となる。
調数だけ必要とした階調用電源が周期信号を供給する階
調信号供給部に置き換えることができるため、制御回路
と同一の集積回路内に集積することができて回路を簡単
にすることができる。また、従来のアナログスイッチ群
に代えて論理部および出力部を設けて、論理部において
画像データに応じて周期信号を選択し、出力回路で必要
電流容量を確保することができるため、従来、かなりの
電流容量が必要であったアナログスイッチは階調数だけ
必要であったが出力回路1個で済み、1つの階調用電源
で全ての階調表示をすることができ、かつ回路規模も縮
小することができる。
間および垂直出力期間のうち少なくともいずれかに同期
して、階調信号供給部からの周期信号と共通電極駆動部
からの出力とから得られる階調駆動電圧の周期信号の平
均値を順次反転駆動させるため、画像信号の1出力期
間、水平出力期間および垂直出力期間のうち少なくとも
いずれかの期間毎に極性が反転されて、ちらつきを防止
することができ、液晶の劣化も防止することができる。
また、1垂直期間毎に極性が反転するの場合は、1出力
期間や水平出力期間毎にも極性反転が行われる場合に比
べてちらつきは大きくなり易いが、消費電力は減らすこ
とができる。
号を用いることにより得ることができるため、階調信号
供給部からの周期信号数を減少させることができて、入
力端子と信号線を減らすことができ、回路系を簡単化す
ることができる。また、階調信号供給部から供給される
周期信号のうち、1出力期間毎にハイレベルとローレベ
ルを反転させる信号における反転時限に同期して制御信
号を得る制御パルス発生部をもうければ、改めて制御パ
ルスを供給する必要がなく、入力端子と信号線を減らす
ことができて、回路系を簡単化することができる。
ク図である。
1出力相当部分の回路図である。
を示す波形図である。
のうちk=4の場合の波形図である。
る。
器の1出力相当部分の構成を示す回路図である。
号の波形図である。
図である。
波形図である。
回路図である。
の、図10の階調信号供給回路47の各要部における波
形図であり、1水平期間毎に平均値の大小関係を逆転す
ると共に、1垂直期間毎にも対応する水平期間の大小関
係が逆転する場合を示している。
動手段5共通電極駆動信号とを組み合わせて実現される
表示駆動動作を説明するための波形図である。
の、図10の階調信号供給回路47の各要部における波
形図であり、これら階調信号および共通電極駆動信号は
垂直同期信号に同期して反転する場合を示している。
電極駆動手段5を組み合わせた具体的構成の一例を示す
回路図である。
の動作波形を加えた波形図である。
電極駆動手段5を組み合わせた具体的構成の他の例を示
す回路図である。
す波形図である。
す波形図である。
ト駆動器の1出力相当部分の回路図である。
E発生部を構成する回路図である。
る各要部のタイミング波形図である。
力相当部分の構成を示す回路図である。
イミング波形図である。
力相当部分の構成を示す回路図である。
回路 34,44,46 フリップフロップ 47A,50 バッファ 48 オペアンプ 49,52 相補回路 51,53 インバータ 62 遅延回路 63 出力パルスOE発生回路 DECi 出力選択回路 AND0〜AND15 ,AND0〜AND7 論理積回
路 OR 論理和回路 OB バッファ回路
Claims (13)
- 【請求項1】 2値の電圧の間をそれぞれが異なるデュ
ーティ比で振動する複数の周期信号をデジタル信号とし
て出力する階調信号供給部と、 複数ビットの画像データに応じて該階調信号供給部から
1つの周期信号を選択するための選択制御信号を出力す
る選択制御部と、 該階調信号供給部から出力される複数の周期信号から、
該選択制御信号によって選択された1つの周期信号を、
絵素信号の1出力期間、1水平期間のいずれかにおいて
複数回にわたって振動する振動信号として出力する論理
部と、 該論理部から出力される振動信号を絵素に出力する、バ
ッファ回路によって構成された出力部とを備えた表示駆
動装置を有し、 該表示駆動装置の出力部から出力される振動信号は、絵
素に至る経路における容量成分および抵抗成分によって
周期成分が抑制されて、絵素に対して該振動信号の平均
値の直流電圧が印加されることを特徴とする表示装置。 - 【請求項2】 前記階調信号供給部から出力される複数
の周期信号のデューティ比は、それぞれ、m(k):n(k)
(ただし、m(k),n(k)は零及び正の整数、kは、階調
数以下の周期信号の個数に対応して順番付けられた零及
び正の整数)で表される請求項1記載の表示装置。 - 【請求項3】 前記出力部の駆動電源が前記階調信号供
給部、選択制御部および論理部のうち少なくともいずれ
かと共通である請求項1記載の表示装置。 - 【請求項4】 前記出力部の駆動電源のハイレベル側ま
たはロウレベル側の一方のみが前記階調信号供給部、選
択制御部および論理部のうち少なくともいずれかと共通
である請求項1記載の表示装置。 - 【請求項5】 前記出力部の駆動電源が、前記階調信号
供給部、選択制御部および論理部とは独立して供給され
る請求項1記載の表示装置。 - 【請求項6】 オン期間とオフ期間のデューティ比がそ
れぞれm(k):n(k)で表される複数の振動信号(ただ
し、m(k),n(k)は零及び正の整数、kは、階調数以下
の振動信号の個数に対応して順番付けられた零及び正の
整数)が、絵素信号の1出力期間、1水平出力期間のう
ち少なくともいずれかに同期して、該振動信号のハイレ
ベルとローレベルをそれぞれ反転させた周期信号として
出力する階調信号供給部と、該階調信号供給部からの周
期信号の反転に同期して、所定電位差を有する2値の電
圧を交互に出力する共通電極駆動部とを備え、該共通電
極駆動部から一方の電圧が出力される間に該階調信号供
給部から出力される周期信号が駆動信号として絵素に与
えられる構成の表示駆動装置を有し、 該表示駆動装置から出力される駆動信号は、絵素に至る
経路における容量成分および抵抗成分によって、周期成
分が抑制されて、絵素に対して該振動信号平均値の直流
電圧として印加されることを特徴とする表示装置。 - 【請求項7】 前記表示駆動部は、前記階調信号供給部
から出力される各周期信号の1周期におけるレベルの平
均値の大小関係が、各周期信号にそれぞれ対応する前記
値kの大小関係と同一の大小関係を有するか、または逆
の大小関係を有する請求項2または6記載の表示装置。 - 【請求項8】 前記表示駆動部は、前記階調信号供給部
から出力される各周期信号の1周期におけるレベルの平
均値それぞれを、駆動対象である表示体の階調電圧・輝
度特性のγ特性に沿うように決定する請求項2または6
に記載の表示装置。 - 【請求項9】 前記表示駆動部は、前記階調信号供給部
から出力される各周期信号のデューティ比をそれぞれ異
ならせることにより、各周期信号の1周期におけるレベ
ルの平均値が変更される請求項2または6に記載の表示
装置。 - 【請求項10】 前記値kの最大値または最小値に対応
する周期信号の一方または両方が、ハイレベルまたはロ
ーレベルの一定電圧である請求項2または6に記載の表
示装置。 - 【請求項11】 前記階調信号供給部が、周期信号の1
周期におけるレベルの平均値の大小関係が前記値kの大
小関係と反対の大小関係となるように出力する時限にお
いては、前記共通電極駆動部はローレベル側の電位を出
力し、前記階調信号供給部が、周期信号の1周期におけ
るレベルの平均値の大小関係が前記値kの大小関係と同
一の大小関係となるように出力する時限においては、前
記共通電極駆動部はハイレベル側の電位を出力する請求
項2または6記載の表示装置。 - 【請求項12】 前記階調信号供給部が、周期信号の1
周期におけるレベルの平均値の大小関係が前記値kの大
小関係と同一の大小関係となるように出力する時限にお
いては、前記共通電極駆動部はローレベル側の電位を出
力し、前記階調信号供給部が、周期信号の1周期におけ
るレベルの平均値の大小関係が前記値kの大小関係と反
対の大小関係となるように出力する時限においては、前
記共通電極駆動部はハイレベル側の電位を出力する請求
項2または6記載の表示装置。 - 【請求項13】 必要な複数の周期信号の一部を前記階
調信号供給部から供給し、該階調信号供給部から供給さ
れる周期信号の一部の反転信号を用いて該周期信号の一
部以外の周期信号とする請求項1または6記載の表示装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32515293A JP3309934B2 (ja) | 1993-12-22 | 1993-12-22 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32515293A JP3309934B2 (ja) | 1993-12-22 | 1993-12-22 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07181925A JPH07181925A (ja) | 1995-07-21 |
JP3309934B2 true JP3309934B2 (ja) | 2002-07-29 |
Family
ID=18173619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32515293A Expired - Fee Related JP3309934B2 (ja) | 1993-12-22 | 1993-12-22 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3309934B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1145076A (ja) * | 1997-07-24 | 1999-02-16 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置 |
JP2005134682A (ja) * | 2003-10-31 | 2005-05-26 | Matsushita Electric Ind Co Ltd | 液晶駆動装置 |
JP5613365B2 (ja) * | 2008-05-22 | 2014-10-22 | シャープ株式会社 | 液晶表示装置 |
-
1993
- 1993-12-22 JP JP32515293A patent/JP3309934B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07181925A (ja) | 1995-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0351253B1 (en) | Liquid crystal projection apparatus and driving method thereof | |
EP0391655B1 (en) | A drive device for driving a matrix-type LCD apparatus | |
JP3275991B2 (ja) | アクティブマトリクス型表示装置及びその駆動方法 | |
KR100261053B1 (ko) | 액정 패널 구동 방법 및 회로 | |
KR101157972B1 (ko) | 액정 표시장치의 구동장치 및 구동방법 | |
KR20010112310A (ko) | 액티브 매트릭스형 표시장치 및 그 구동방법 | |
KR970006862B1 (ko) | 표시장치의 구동회로와 그 표시장치 | |
JP3059048B2 (ja) | 液晶表示装置及びその駆動方法 | |
KR101278001B1 (ko) | 액정표시장치와 그 구동방법 | |
KR100880942B1 (ko) | 액정표시장치의 구동방법 및 구동장치 | |
KR101363652B1 (ko) | 액정표시장치 및 그의 고속구동 방법 | |
JP3309934B2 (ja) | 表示装置 | |
JP3770360B2 (ja) | 液晶表示装置及びその制御回路並びに液晶表示パネル駆動方法 | |
JPH07306660A (ja) | 液晶表示装置の階調駆動回路及びその階調駆動方法 | |
KR100480176B1 (ko) | 2-도트 인버젼 구동방식의 액정표시장치 및 그 구동방법 | |
KR970004243B1 (ko) | 표시장치의 구동회로와 구동방법 | |
JP2965822B2 (ja) | 電源回路 | |
KR100389023B1 (ko) | 액정표시장치의 감마전압 보정 방법 및 장치 | |
KR101097585B1 (ko) | 액정표시장치용 전압 발생 회로 및 이를 이용한액정표시장치 | |
JP3216367B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP3549127B2 (ja) | 液晶表示装置 | |
JPH06230340A (ja) | 液晶表示装置の駆動回路 | |
JPH10207436A (ja) | 表示装置の駆動回路 | |
KR100994229B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
JPH07191302A (ja) | 表示駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010418 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020508 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080524 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |