JPH0821690B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH0821690B2 JPH0821690B2 JP2069395A JP6939590A JPH0821690B2 JP H0821690 B2 JPH0821690 B2 JP H0821690B2 JP 2069395 A JP2069395 A JP 2069395A JP 6939590 A JP6939590 A JP 6939590A JP H0821690 B2 JPH0821690 B2 JP H0821690B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- bit line
- contact
- line
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔発明の概要〕 半導体記憶装置、特にDRAMのセルのパターン形状に関
し、 高集積化を可及的に阻害せずに位置合せマージンを確
保することができるアクティブ領域形状を提供すること
を目的とし、 MOSトランジスタとキャパシタを有し、該MOSトランジ
スタのソース、ドレイン領域の一方がビット線に、他方
が該キャパシタにコンタクトされ、ビット線は絶縁膜を
介してMOSトランジスタ上に配線されたスタックトキャ
パシタ型のDRAMセルで、該MOSトランジスタのアクティ
ブ領域は、ビット線とのコンタクト部からキャパシタと
のコンタクト部を結ぶ一体のものでかつビット線に対し
傾斜しており、該キャパシタのコンタクト領域には、ビ
ット線と直交する方向の線を軸にして、ビット線コンタ
クト領域と対称的な方向にアクティブ領域の延長部分が
付加されている、該セルを有する半導体記憶装置におい
て、該アクティブ領域の、両コンタクト部の中心を結ぶ
線方向の側縁を、該中心を結ぶ線に非平行にして、該キ
ャパシタコンタクト部のアクティブ領域に対する位置合
せ余裕をアクティブ領域のどの側辺に対しても等しい値
となるよう構成する。
し、 高集積化を可及的に阻害せずに位置合せマージンを確
保することができるアクティブ領域形状を提供すること
を目的とし、 MOSトランジスタとキャパシタを有し、該MOSトランジ
スタのソース、ドレイン領域の一方がビット線に、他方
が該キャパシタにコンタクトされ、ビット線は絶縁膜を
介してMOSトランジスタ上に配線されたスタックトキャ
パシタ型のDRAMセルで、該MOSトランジスタのアクティ
ブ領域は、ビット線とのコンタクト部からキャパシタと
のコンタクト部を結ぶ一体のものでかつビット線に対し
傾斜しており、該キャパシタのコンタクト領域には、ビ
ット線と直交する方向の線を軸にして、ビット線コンタ
クト領域と対称的な方向にアクティブ領域の延長部分が
付加されている、該セルを有する半導体記憶装置におい
て、該アクティブ領域の、両コンタクト部の中心を結ぶ
線方向の側縁を、該中心を結ぶ線に非平行にして、該キ
ャパシタコンタクト部のアクティブ領域に対する位置合
せ余裕をアクティブ領域のどの側辺に対しても等しい値
となるよう構成する。
本発明は半導体記憶装置、特にDRAMのセルのパターン
形状に関する。
形状に関する。
近年DRAMの高集積化にともなってメモリセルの構造
は、小型でかつ蓄積容量が必要な値だけ得られ、かつ電
荷保持など電気的性能の優れたものが求められている。
は、小型でかつ蓄積容量が必要な値だけ得られ、かつ電
荷保持など電気的性能の優れたものが求められている。
メモリセルとしては、トレンチキャパシタ型やスタッ
クトキャパシタ型などいろいろな構造のものが知られて
いる。本発明はスタックトキャパシタ型に属するもので
あるが、とくにそのアクティブ領域の形状は接合のリー
ク電流と関係するため、蓄積電荷のリークを抑制するた
めの工夫が要求されている。このためメモリセルの製造
条件を慎重に選択したり、セルのパターン的工夫が必要
である。
クトキャパシタ型などいろいろな構造のものが知られて
いる。本発明はスタックトキャパシタ型に属するもので
あるが、とくにそのアクティブ領域の形状は接合のリー
ク電流と関係するため、蓄積電荷のリークを抑制するた
めの工夫が要求されている。このためメモリセルの製造
条件を慎重に選択したり、セルのパターン的工夫が必要
である。
第６図は、従来のスタックトキャパシタセルの代表的
な平面構成と断面を示す。この図でBL（添字ｉは相互を
区別するもので、適宜省略する。他も同様）はビット
線、WLはワード線、CEはキャパシタ電極、CPはセルプレ
ート、Ｄはドレイン領域、Ｓはソース領域である。DRAM
のメモリセルは１トランジスタ１キャパシタ型が多く、
本例でもそうであり、D,WLi,SでMOS FETを、CE,CPでキ
ャパシタを構成する。CH1はBLとＤとの、またCH2はCEと
Ｓとのコンタクトホールである。FOはフィールド酸化膜
で、これに囲まれた半導体基板SUBの領域が活性領域AA
で、ソース／ドレイン領域D/Sはここの活性領域に形成
される。この図の（ｂ）は（ａ）の線A-A′部の断面で
ある。
な平面構成と断面を示す。この図でBL（添字ｉは相互を
区別するもので、適宜省略する。他も同様）はビット
線、WLはワード線、CEはキャパシタ電極、CPはセルプレ
ート、Ｄはドレイン領域、Ｓはソース領域である。DRAM
のメモリセルは１トランジスタ１キャパシタ型が多く、
本例でもそうであり、D,WLi,SでMOS FETを、CE,CPでキ
ャパシタを構成する。CH1はBLとＤとの、またCH2はCEと
Ｓとのコンタクトホールである。FOはフィールド酸化膜
で、これに囲まれた半導体基板SUBの領域が活性領域AA
で、ソース／ドレイン領域D/Sはここの活性領域に形成
される。この図の（ｂ）は（ａ）の線A-A′部の断面で
ある。
従来のスタックトキャパシタ型DRAMセルはMOSトラン
ジスタにキャパシタを積層し、これにビット線を配線す
る構造のものであるため、MOSトランジスタのアクティ
ブ領域AAの形状はビット線の方向に平行な線で構成され
た長方形（ビット線方向に細長い）である。この場合、
ビット線はセルへのコンタクト部分から次に層間絶縁膜
を介してワード線上に乗り、次にキャパシタの上に乗る
ような形で配線される。
ジスタにキャパシタを積層し、これにビット線を配線す
る構造のものであるため、MOSトランジスタのアクティ
ブ領域AAの形状はビット線の方向に平行な線で構成され
た長方形（ビット線方向に細長い）である。この場合、
ビット線はセルへのコンタクト部分から次に層間絶縁膜
を介してワード線上に乗り、次にキャパシタの上に乗る
ような形で配線される。
第７図も同種のもので（特公昭60-2784）、全図を通
してそうであるが、同様部分には同じ符号が付してあ
る。このメモリセルではWLiとBLiとの交点部のメモリセ
ルのキャパシタの電極CE,CPが隣りのワード線WLjをも跨
いで形成され、キャパシタ容量を可及的に大きくしてい
る。
してそうであるが、同様部分には同じ符号が付してあ
る。このメモリセルではWLiとBLiとの交点部のメモリセ
ルのキャパシタの電極CE,CPが隣りのワード線WLjをも跨
いで形成され、キャパシタ容量を可及的に大きくしてい
る。
しかしながらこの構造ではビット線がキャパシタの上
を配線されるため、トランジスタのソースドレインへの
コンタクト部分からキャパシタの上にかけて大きな段差
部分に配線を形成しなければならない。このため断線の
発生が多く、高い製造歩留りが得られない。
を配線されるため、トランジスタのソースドレインへの
コンタクト部分からキャパシタの上にかけて大きな段差
部分に配線を形成しなければならない。このため断線の
発生が多く、高い製造歩留りが得られない。
このため、ビット線とキャパシタの位置関係として第
８図に示すように、キャパシタの直上又は直下にビット
線が来ないような平面レイアウトが考えられた。この第
８図は、従来のスタックトキャパシタセルのキャパシタ
の位置をずらし、ビット線の直下ではなく、ビット線の
目あき部分図ではBLiとBLjの間に来るようにしたもので
ある。逆に言えばキャパシタ間の切れ目の部分は表面の
凹凸形状からすれば谷が形成されやすく、この谷にビッ
ト線を埋めようというものである。第８図のB-B′部の
断面構造の例を第９図に示す。（ａ）はビット線BLを各
キャパシタCE等が作る谷間に入れて、ビット線コンタク
トCH1部の段差を緩和したもの、（ｂ）はビット線BL形
成をキャパシタ形成前に行ない、キャパシタCE等がビッ
ト線の上に積まれるようにしたものである。この（ｂ）
は特開平1-137666に第10図の図面などと共に開示されて
いる。
８図に示すように、キャパシタの直上又は直下にビット
線が来ないような平面レイアウトが考えられた。この第
８図は、従来のスタックトキャパシタセルのキャパシタ
の位置をずらし、ビット線の直下ではなく、ビット線の
目あき部分図ではBLiとBLjの間に来るようにしたもので
ある。逆に言えばキャパシタ間の切れ目の部分は表面の
凹凸形状からすれば谷が形成されやすく、この谷にビッ
ト線を埋めようというものである。第８図のB-B′部の
断面構造の例を第９図に示す。（ａ）はビット線BLを各
キャパシタCE等が作る谷間に入れて、ビット線コンタク
トCH1部の段差を緩和したもの、（ｂ）はビット線BL形
成をキャパシタ形成前に行ない、キャパシタCE等がビッ
ト線の上に積まれるようにしたものである。この（ｂ）
は特開平1-137666に第10図の図面などと共に開示されて
いる。
第９図（ｂ）は平面パターンは第８図であるが、第９
図（ａ）とは発想が異なり、MOSトランジスタを形成し
たあと層間絶縁膜を介してビット線BLを形成し、キャパ
シタをビット線の上に乗せる如く配置しキャパシタとMO
Sトランジスタの接続はビット線きの目あき部分で行
う。こうすればビット線はキャパシタが作る大きな段差
の上をまたがって配線する必要はなくなり、断線などの
トラブルはなくなる。欠点があるとすれば、ビット線容
量が若干増えることであるが、これは設計で対処でき
る。
図（ａ）とは発想が異なり、MOSトランジスタを形成し
たあと層間絶縁膜を介してビット線BLを形成し、キャパ
シタをビット線の上に乗せる如く配置しキャパシタとMO
Sトランジスタの接続はビット線きの目あき部分で行
う。こうすればビット線はキャパシタが作る大きな段差
の上をまたがって配線する必要はなくなり、断線などの
トラブルはなくなる。欠点があるとすれば、ビット線容
量が若干増えることであるが、これは設計で対処でき
る。
いずれの場合でも、MOSトランジスタはそのソース、
ドレインの一方はビット線に、他方はビット線の目あき
部分に来るので、ソース電極のコンタクト部の中心とド
レインのコンタクトの中心を結ぶ中心線はビット線とは
平行にならず、またワード線とも平行にならず、斜に交
差する関係になる。
ドレインの一方はビット線に、他方はビット線の目あき
部分に来るので、ソース電極のコンタクト部の中心とド
レインのコンタクトの中心を結ぶ中心線はビット線とは
平行にならず、またワード線とも平行にならず、斜に交
差する関係になる。
このようにワード線、もしくはビット線と、ソース、
ドレイン間を結ぶ中心線が斜交する場合のトランジスタ
のアクティブ領域の形状は、単純にはソースとドレイン
の間を一定の幅Ｗでつなげた形である。
ドレイン間を結ぶ中心線が斜交する場合のトランジスタ
のアクティブ領域の形状は、単純にはソースとドレイン
の間を一定の幅Ｗでつなげた形である。
ところが現実には蓄積キャパシタ内部のコンタクト部
分CH2にはアクティブ領域とコンタクト孔との位置合せ
マージンを得るために冗長な面積を必要とする。この理
由は、アクティブ領域の先端部分は選択酸化などプロセ
ス上の理由でつぶれやすく、これを防止するため予め先
端部分を冗長に先に伸ばしておくためである。高密度に
メモリセルを配列しなければならないDRAMでは、このよ
うな冗長な面積部分は高集積化を阻害しないように工夫
しなければならない。
分CH2にはアクティブ領域とコンタクト孔との位置合せ
マージンを得るために冗長な面積を必要とする。この理
由は、アクティブ領域の先端部分は選択酸化などプロセ
ス上の理由でつぶれやすく、これを防止するため予め先
端部分を冗長に先に伸ばしておくためである。高密度に
メモリセルを配列しなければならないDRAMでは、このよ
うな冗長な面積部分は高集積化を阻害しないように工夫
しなければならない。
また、位置合せ余裕は任意の方向に対して基準（合せ
誤差ゼロ）から正方向と負方向で同じ余裕をもっている
必要がある。なぜなら合せ誤差の発生はランダムな現象
であって基準に対し正あるいは負の−方向に偏ることは
ないことが原則だからである。
誤差ゼロ）から正方向と負方向で同じ余裕をもっている
必要がある。なぜなら合せ誤差の発生はランダムな現象
であって基準に対し正あるいは負の−方向に偏ることは
ないことが原則だからである。
本発明はかゝる点を考慮してなされたもので、高集積
化を可及的に阻害せずに位置合せマージンを確保するこ
とができるアクティブ領域形状を提供することを目的と
するものである。
化を可及的に阻害せずに位置合せマージンを確保するこ
とができるアクティブ領域形状を提供することを目的と
するものである。
第１図に示すように本発明ではアクティブ領域AAの、
ビット線とのコンタクト部CH1とキャパシタとのコンタ
クト部CH2の各中心を結ぶ線Ｌに沿う方向の側縁L1,L
2を、該線Ｌとは非平行にする。
ビット線とのコンタクト部CH1とキャパシタとのコンタ
クト部CH2の各中心を結ぶ線Ｌに沿う方向の側縁L1,L
2を、該線Ｌとは非平行にする。
アクティブ領域AAはビット線方向（水平方向）に対し
て傾斜しており、かつキャパシタとのコンタクト部CH2
では、ビット線と直交する方向（垂直方向）の線を軸に
して、ビット線コンタクト部CH1と対称の方向に延長部A
A1を持つ。CH3は隣接セルの共有アクティブ領域AAに対
するキャパシタコンタクト部で、この部分にも同様な延
長部分AA2がある。
て傾斜しており、かつキャパシタとのコンタクト部CH2
では、ビット線と直交する方向（垂直方向）の線を軸に
して、ビット線コンタクト部CH1と対称の方向に延長部A
A1を持つ。CH3は隣接セルの共有アクティブ領域AAに対
するキャパシタコンタクト部で、この部分にも同様な延
長部分AA2がある。
この構成で、キャパシタコンタクト部CH2の、アクテ
ィブ領域側縁L1〜L4に対する余裕を全て等しくすること
ができる。
ィブ領域側縁L1〜L4に対する余裕を全て等しくすること
ができる。
アクティブ領域AAの側縁は厚いフィールド酸化膜との
境界であり、キャパシタコンタクト部CH2を形成するた
めの孔あけで位置ずれが生じて該側縁に一部入ると、フ
ィールド酸化膜に孔あけをしてしまうことになる。これ
はリーク電流を発生し、キャパシタの電荷保存性を阻害
する。上記のように余裕を全て等しくすると、かゝる問
題の発生を可及的に避けることができる。
境界であり、キャパシタコンタクト部CH2を形成するた
めの孔あけで位置ずれが生じて該側縁に一部入ると、フ
ィールド酸化膜に孔あけをしてしまうことになる。これ
はリーク電流を発生し、キャパシタの電荷保存性を阻害
する。上記のように余裕を全て等しくすると、かゝる問
題の発生を可及的に避けることができる。
本発明では第１図に示すように、コンタクトホールCH
1〜CH3の中心を結ぶ直線Ｌに対し、アクティブ領域AAの
側縁L1,L2を非平行にする。第３図はこれを平行にした
場合を示す。
1〜CH3の中心を結ぶ直線Ｌに対し、アクティブ領域AAの
側縁L1,L2を非平行にする。第３図はこれを平行にした
場合を示す。
平行にすると、キャパシタコンタクトホールCH2の、
アクティブ領域の側縁に対するマージンを全て等しくす
ることができなくなる。即ちコンタクトホールCH2は同C
H1と同様に、側縁L1,L2を持つアクティブ領域AAの中央
部に置く（こうなるように孔あけを行なう）が、これで
CH1についてはL1,L2に対するマージンを同じにすること
ができるものの、CH2についてはそうはならない。即
ち、アクティブ領域AAはコンタクトホールCH2で図示の
ように折曲している、詳しくはCH2の中心を通る垂直線
を対称軸として、CH1と対称な方向に延長部分AA1を形成
しているので、この延長部分の側縁L3とCH2との間隔δ2
と、前記L1とCH2の間隔δ1を等しくしても、延長部分の
側縁L4と前記側辺L2との交点P12とCH2の間隔δ3は上記
間隔δ1，δ2と等しくない。δ3＞δ1，δ2であり、等
しくなるのは点線で示すL2の延長線とCH2の間隔であ
る。
アクティブ領域の側縁に対するマージンを全て等しくす
ることができなくなる。即ちコンタクトホールCH2は同C
H1と同様に、側縁L1,L2を持つアクティブ領域AAの中央
部に置く（こうなるように孔あけを行なう）が、これで
CH1についてはL1,L2に対するマージンを同じにすること
ができるものの、CH2についてはそうはならない。即
ち、アクティブ領域AAはコンタクトホールCH2で図示の
ように折曲している、詳しくはCH2の中心を通る垂直線
を対称軸として、CH1と対称な方向に延長部分AA1を形成
しているので、この延長部分の側縁L3とCH2との間隔δ2
と、前記L1とCH2の間隔δ1を等しくしても、延長部分の
側縁L4と前記側辺L2との交点P12とCH2の間隔δ3は上記
間隔δ1，δ2と等しくない。δ3＞δ1，δ2であり、等
しくなるのは点線で示すL2の延長線とCH2の間隔であ
る。
そこで本発明では第２図（ｂ）に示すように、L1,L2
を点線で示すように傾け、δ1＝δ2＝δ3になるように
する。このためのシフト量ｄは次のようにして算出でき
る。
を点線で示すように傾け、δ1＝δ2＝δ3になるように
する。このためのシフト量ｄは次のようにして算出でき
る。
第４図に示すように、コンタクトホールCH2の中心をP
0とすると、これより側縁L1,L3へ下した垂線P0H1,P0H2
が最端距離であり、δ1，δ2はこの部分の間隔である。
側縁L2,L4とCH2の最端距離はP0より交点P12へ下した線P
0P12で示され、δ3はこの部分の間隔である。前記のよ
うにL1,L2がＬに平行、L3,L4はL1,L2に線対称なら、δ3
＞δ1，δ2になってしまう。
0とすると、これより側縁L1,L3へ下した垂線P0H1,P0H2
が最端距離であり、δ1，δ2はこの部分の間隔である。
側縁L2,L4とCH2の最端距離はP0より交点P12へ下した線P
0P12で示され、δ3はこの部分の間隔である。前記のよ
うにL1,L2がＬに平行、L3,L4はL1,L2に線対称なら、δ3
＞δ1，δ2になってしまう。
そこでL1,L2をＬに平行にするという極めて自然な発
想を転換して第２図に示すように非平行にする。即ち点
線で示すように側縁L1,L2を回動させて交点P12をP
11へ、交点P14をP13へ移動させる。P11,P13点は、P0H5
＝P0P11となる条件で決定できる。なおH5はP0より点線L
1へ下した垂線の端点である。
想を転換して第２図に示すように非平行にする。即ち点
線で示すように側縁L1,L2を回動させて交点P12をP
11へ、交点P14をP13へ移動させる。P11,P13点は、P0H5
＝P0P11となる条件で決定できる。なおH5はP0より点線L
1へ下した垂線の端点である。
なおこの変形（上記回動）を行なっても側縁L1,L2部
分のアクティブ領域の幅Ｆを保持するのが、トランジス
タのゲート幅Ｗの保持の点で理に適っているが、これは
パターン作成上破綻を来す可能性がある。パターン上は
P12P14＝P11P13の条件で変形しなければならない。この
条件ではＷが若干狭くなるが、この変化分は現実には完
全に無視できる程度である。
分のアクティブ領域の幅Ｆを保持するのが、トランジス
タのゲート幅Ｗの保持の点で理に適っているが、これは
パターン作成上破綻を来す可能性がある。パターン上は
P12P14＝P11P13の条件で変形しなければならない。この
条件ではＷが若干狭くなるが、この変化分は現実には完
全に無視できる程度である。
交点P12,P14をｄだけ上方へ移動してP11,P13とする
が、このときの側縁L1の回動中心は第２図に示すよう
に、CH1近くの点O1にする。CH1の中心をＯとし、垂線OO
1＝ｆとする。線Ｌの傾斜角をθとすると、次式が成立
する。
が、このときの側縁L1の回動中心は第２図に示すよう
に、CH1近くの点O1にする。CH1の中心をＯとし、垂線OO
1＝ｆとする。線Ｌの傾斜角をθとすると、次式が成立
する。
2fcosθ＝Ｆ ……（１） 中心Ｏを原点とし、点P0のX,Y座標を（a/2,b/2）とする
と、 tanθ＝b/a ……（２） である。点P0と点P11との間の距離P0P11はｆ−ｄであ
り、P0H5はH5のX,Y座標を（X1,Y1）とすると P0H5＝（ｆ＋ｄ）cosβ ……（３） である。P0H5＝P0P11＝ｆ−ｄにするのが目的であるか
ら（３）式をｄにつき解き、この際、ｄ《a,bであるか
ら（２）式と（４）式はほゞ等しく従ってtanβ＝tanθ
とすると、 この（５）式で最適なシフト量ｄを算出することがで
きる。
と、 tanθ＝b/a ……（２） である。点P0と点P11との間の距離P0P11はｆ−ｄであ
り、P0H5はH5のX,Y座標を（X1,Y1）とすると P0H5＝（ｆ＋ｄ）cosβ ……（３） である。P0H5＝P0P11＝ｆ−ｄにするのが目的であるか
ら（３）式をｄにつき解き、この際、ｄ《a,bであるか
ら（２）式と（４）式はほゞ等しく従ってtanβ＝tanθ
とすると、 この（５）式で最適なシフト量ｄを算出することがで
きる。
アクティブ領域AAに延長部分AA1,AA2を付加するの
は、キャパシタコンタクト部の周囲のアクティブ領域を
可及的に拡げて、フィールド酸化に際しこの部分のアク
ティブ領域が狭くなるのに対処する、コンタクトホール
がフィールド部とぶつかりにくくする、のが目的であ
る。延長部分AA1,AA2はメモリセルの高集積配置、対称
性／繰返し性を持つ整然とした配置から上述の線対称的
な形状になる。
は、キャパシタコンタクト部の周囲のアクティブ領域を
可及的に拡げて、フィールド酸化に際しこの部分のアク
ティブ領域が狭くなるのに対処する、コンタクトホール
がフィールド部とぶつかりにくくする、のが目的であ
る。延長部分AA1,AA2はメモリセルの高集積配置、対称
性／繰返し性を持つ整然とした配置から上述の線対称的
な形状になる。
アクティブ領域の側縁L1,L2が中心線Ｌに平行である
と、δ3＞δ1，δ2になり、コンタクトホールCH2が側縁
L1,L3のフィールド酸化膜と接触しやすくなる。キャパ
シタコンタクト部がフィールド酸化膜に衝突すること自
体は致命的な問題ではないが、重なり（衝突）の度合い
が大きくなるにつれて接合耐圧の劣化が激しくなる。即
ち、フィールド酸化膜の下にはチャネルカットのため
の、基本と同一導電型の不純物が比較的高濃度にイオン
注入されており、この領域はキャパシタコンタクト部が
重なれば重なる程、不純物濃度の高いＰ型領域とＮ型領
域が接することになって接合耐圧が低下し、リーク電流
が発生しやすくなる。スタックトキャパシタ型DRAMにお
いては、キャパシタコンタクトはフィールド酸化膜に多
少接するような位置になっても構わないものの、なるべ
くフィールド酸化膜に衝突しない方が、リーク電流抑制
の点で好ましい。
と、δ3＞δ1，δ2になり、コンタクトホールCH2が側縁
L1,L3のフィールド酸化膜と接触しやすくなる。キャパ
シタコンタクト部がフィールド酸化膜に衝突すること自
体は致命的な問題ではないが、重なり（衝突）の度合い
が大きくなるにつれて接合耐圧の劣化が激しくなる。即
ち、フィールド酸化膜の下にはチャネルカットのため
の、基本と同一導電型の不純物が比較的高濃度にイオン
注入されており、この領域はキャパシタコンタクト部が
重なれば重なる程、不純物濃度の高いＰ型領域とＮ型領
域が接することになって接合耐圧が低下し、リーク電流
が発生しやすくなる。スタックトキャパシタ型DRAMにお
いては、キャパシタコンタクトはフィールド酸化膜に多
少接するような位置になっても構わないものの、なるべ
くフィールド酸化膜に衝突しない方が、リーク電流抑制
の点で好ましい。
前記（５）式のa,bはコンタクトホールCH1,CH2間のX,
Y方向距離の1/2、従ってCH3〜CH2間のX,Y方向距離であ
るが、ａはワード線ピッチの２倍、ｂはビット線ピッチ
（折返しビット線構造の場合）でもある。
Y方向距離の1/2、従ってCH3〜CH2間のX,Y方向距離であ
るが、ａはワード線ピッチの２倍、ｂはビット線ピッチ
（折返しビット線構造の場合）でもある。
第５図に実施例を示す。ａ＝1.8μｍ、ｂ＝１μｍ
で、メモリセル面積はａ×ｂ＝1.8μm2である。この場
合、位置修正寸法ｄは、アクティブ領域の幅（トランジ
スタのゲート幅）を0.43μｍとするので計算上はｄ＝0.
0165である。しかしこの実施例ではｄ＝0.02μｍとし
た。製造条件によってはｄを更に大きくしてもよい。こ
れは、フィールド酸化膜形成をを選択酸化法で行なった
場合、フィールド酸化膜パターンの凸部は酸化が進みに
くく、凹部は酸化が進みやすい事による。第５図のコン
タクトホールCH2の下のフィールド酸化膜は余り突出さ
ないため、理想状態を想定した場合よりも多目のアクテ
ィブ領域の位置修正が必要である。
で、メモリセル面積はａ×ｂ＝1.8μm2である。この場
合、位置修正寸法ｄは、アクティブ領域の幅（トランジ
スタのゲート幅）を0.43μｍとするので計算上はｄ＝0.
0165である。しかしこの実施例ではｄ＝0.02μｍとし
た。製造条件によってはｄを更に大きくしてもよい。こ
れは、フィールド酸化膜形成をを選択酸化法で行なった
場合、フィールド酸化膜パターンの凸部は酸化が進みに
くく、凹部は酸化が進みやすい事による。第５図のコン
タクトホールCH2の下のフィールド酸化膜は余り突出さ
ないため、理想状態を想定した場合よりも多目のアクテ
ィブ領域の位置修正が必要である。
この第５図は第９図（ｂ）の形式のものである。製作
順序はワード線WL、コンタクトホールをあけてビット線
BL、コンタクトホールをあけてキャパシタ電極CE,……
の順になる。アクティブ領域をビット線に斜めに延ばす
形式は、前述の谷間にビット線を通す方式の他、本例の
ようにキャパシタ電極の下にビット線を通す方式のもの
に有効である。
順序はワード線WL、コンタクトホールをあけてビット線
BL、コンタクトホールをあけてキャパシタ電極CE,……
の順になる。アクティブ領域をビット線に斜めに延ばす
形式は、前述の谷間にビット線を通す方式の他、本例の
ようにキャパシタ電極の下にビット線を通す方式のもの
に有効である。
以上説明したように本発明によれば、キャパシタコン
タクト部がアクティブ領域に対してランダムな位置合せ
ずれを生じたとき、特定方向で位置合せずれによる障害
である接合リークが発生せず、ダイナミックRAMの電荷
保持特性の向上に寄与することができる。
タクト部がアクティブ領域に対してランダムな位置合せ
ずれを生じたとき、特定方向で位置合せずれによる障害
である接合リークが発生せず、ダイナミックRAMの電荷
保持特性の向上に寄与することができる。
【図面の簡単な説明】 第１図は本発明の原理図、 第２図は第１図のパターンの説明図、 第３図は側縁が平行なパターンを示す説明図、 第４図は第３図のパターンの各部の説明図、 第５図は本発明の実施例を示す概略平面図、 第６図はスタックトキャパシタ型メモリの説明図、 第７図は第６図の具体例を示す断面図、 第８図は傾斜アクティブ領域を持つメモリの概略平面
図、 第９図は第８図の断面図、 第10図は第９図（ｂ）のメモリの断面図および平面図で
ある。 第１図でWLはワード線、AAはアクティブ領域、L1,L2は
その側辺、Ｌと中心線、AA1は延長部分、CH1はビット線
コンタクト部、CH2はキャパシタコンタクト部である。
図、 第９図は第８図の断面図、 第10図は第９図（ｂ）のメモリの断面図および平面図で
ある。 第１図でWLはワード線、AAはアクティブ領域、L1,L2は
その側辺、Ｌと中心線、AA1は延長部分、CH1はビット線
コンタクト部、CH2はキャパシタコンタクト部である。
Claims (1)
- 【請求項１】MOSトランジスタとキャパシタを有し、該M
OSトランジスタのソース、ドレイン領域の一方がビット
線（BL）に、他方が該キャパシタにコンタクトされ、ビ
ット線は絶縁膜を介してMOSトランジスタ上に配線され
たスタックトキャパシタ型のDRAMセルで、 該MOSトランジスタのアクティブ領域（AA）は、ビット
線とのコンタクト部（CH1）からキャパシタとのコンタ
クト部（CH2）を結ぶ一体のものでかつビット線に対し
傾斜しており、 該キャパシタのコンタクト領域には、ビット線と直交す
る方向の線を軸にして、ビット線コンタクト領域と対称
的な方向にアクティブ領域の延長部分（AA1）が付加さ
れている、 該セルを有する半導体記憶装置において、 該アクティブ領域の、両コンタクト部の中心を結ぶ線
（Ｌ）方向の側縁（L1,L2）を、該中心を結ぶ線に非平
行にして、該キャパシタコンタクト部のアクティブ領域
に対する位置合せ余裕をアクティブ領域のどの側辺（L1
〜L4）に対しても等しい値となるようにしたことを特徴
とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2069395A JPH0821690B2 (ja) | 1990-03-19 | 1990-03-19 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2069395A JPH0821690B2 (ja) | 1990-03-19 | 1990-03-19 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03270069A JPH03270069A (ja) | 1991-12-02 |
| JPH0821690B2 true JPH0821690B2 (ja) | 1996-03-04 |
Family
ID=13401375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2069395A Expired - Lifetime JPH0821690B2 (ja) | 1990-03-19 | 1990-03-19 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821690B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2823393B2 (ja) * | 1991-09-09 | 1998-11-11 | シャープ株式会社 | 半導体メモリ素子及びその製造方法 |
| US6211544B1 (en) * | 1999-03-18 | 2001-04-03 | Infineon Technologies North America Corp. | Memory cell layout for reduced interaction between storage nodes and transistors |
-
1990
- 1990-03-19 JP JP2069395A patent/JPH0821690B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03270069A (ja) | 1991-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10600791B2 (en) | Semiconductor memory device | |
| US8422274B2 (en) | Semiconductor storage device and method of fabricating the same | |
| CN100461422C (zh) | 具有侧向偏移存储节点的动态随机存取存储器单元及其制造方法 | |
| KR101610831B1 (ko) | 비트 라인 배선이 비트 라인 콘택 상에서 그 폭이 확장되고 그 레벨이 낮아지는 반도체 소자 및 그 제조방법 | |
| KR930020668A (ko) | 개선된 레이아웃을 갖는 다이내믹 랜덤 엑세스 메모리와 그것의 메모리셀 배치방법 | |
| JPH1145948A (ja) | Ｓｒａｍ構成体用のレイアウト | |
| KR101102764B1 (ko) | 반도체 소자의 레이아웃 및 반도체 소자의 형성방법 | |
| KR20100084743A (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| US20050272251A1 (en) | Methods of fabricating integrated circuit devices including self-aligned contacts with increased alignment margin | |
| KR100210629B1 (ko) | 반도체 메모리 소자 | |
| CN115513208A (zh) | 半导体装置及用于形成避免其短路的布线结构的方法 | |
| KR930006142B1 (ko) | 반전방지층을 갖춘 mos형 반도체장치 | |
| KR0157189B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| US10795255B2 (en) | Method of forming layout definition of semiconductor device | |
| JPH0821690B2 (ja) | 半導体記憶装置 | |
| US6839264B2 (en) | Semiconductor device without adverse effects caused by inclinations of word line and bit line | |
| JP2012079931A (ja) | 半導体装置およびその製造方法 | |
| US7888724B2 (en) | Capacitors for semiconductor memory devices | |
| US11670631B2 (en) | Semiconductor device | |
| JPH03225955A (ja) | 半導体装置 | |
| KR101168559B1 (ko) | 반도체 소자의 레이아웃 및 반도체 소자의 형성방법 | |
| KR930000717B1 (ko) | 적층형 커패시터를 갖는 디램 | |
| CN116209263A (zh) | 闪存存储器版图、闪存存储器及其制作方法 | |
| CN116209265A (zh) | 闪存存储器版图、闪存存储器及其制作方法 | |
| CN112490245A (zh) | 存储器元件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 15 |