JPH0950970A

JPH0950970A - 半導体装置の製造方法

Info

Publication number: JPH0950970A
Application number: JP20418895A
Authority: JP
Inventors: Hideki Kimura; 秀樹木村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-08-10
Filing date: 1995-08-10
Publication date: 1997-02-18

Abstract

(57)【要約】【課題】プレ・アモルファス化層の深さを浅くした状
態で、ドーパントのドーズ量が多い状態でも、ドーパン
トの熱拡散を抑制し、しかも接合リークが少ない浅い接
合を有する半導体装置を製造すること。【解決手段】ドーパントイオン注入の前工程として、
ＩＶ族，ＩＩＩ族およびＶ族原子をＡとし、ＶＩＩ族原
子をＢとした場合の分子式がＡＢｘの形の分子イオンを
プレ・アモルファス化注入する。前記プレ・アモルファ
ス化イオン注入工程においては、ドーパントイオン注入
時において予測されるドーパント濃度のピーク深さに対
し、当該注入原子ＡおよびＢの濃度のピーク深さが同程
度から２倍程度となるように注入エネルギを設定して行
うことが好ましい。具体的には、ＳｉＦを用い、注入ド
ーズ量を１×１０¹⁴から１×１０¹⁶Ions/cm²の範囲に設
定し、２５KeV 程度が好ましい。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、さらに詳しくは、半導体集積回路の微細化・
大集積化に対応するため浅い接合の形成を可能とするよ
うな半導体製造方法に関する。

【０００２】

【従来の技術】ＭＯＳＬＳＩの微細化・高集積化に伴い
ＭＯＳトランジスターのソース／ドレイン部及びＬＤＤ
（Lightly Doped Drain ）部（もしくはソース／ドレイ
ンの拡張部）を浅い接合とする必要がある。この浅い接
合形成への要求に対処するため、0.25μm 世代までは活
性化アニールの低温度化、短時間化が計られてきたが、
0.18μm 世代以降についてはドーパント原子のイオン注
入の前に、基板の結晶性を乱すことによりドーパント原
子の拡散を抑えるような工程として、プレ・アモルファ
ス化イオン注入を行い、チャネリングテールの抑制や熱
拡散の抑制を行う必要がある。

【０００３】このうちSi, Ge, Sn, As, Sb等のイオンに
よるプレ・アモルファス化イオン注入はチャネリングテ
ールの抑制に効果があるとともに、ドーパントであるB,
P等のアモルファス化層での熱拡散を抑える効果のある
ことが知られている。一方、F 原子を用いたプレ・アモ
ルファス化イオン注入にはチャネリングテールの抑制と
ドーパント原子の拡散を抑制する効果がSi等より高いこ
とが知られており、これら単体原子のイオンをプレ・ア
モルファス化イオン注入に利用する方法が考案されてい
る。

【０００４】

【発明が解決しようとする課題】しかしながら、これら
単体原子のイオンをプレ・アモルファス化イオン注入に
利用する従来方法は次のような問題点を有している。S
i, Ge, Sn, As, Sb等のイオンによるプレ・アモルファ
ス化注入はチャネリングテールの抑制に効果があるとと
もに、ドーパントであるB, P等のアモルファス化層での
熱拡散を抑える効果があるが、プレ・アモルファス化層
の深さと接合深さを注意深く決めないと接合リーク電流
の増加する恐れがある。図５はプレ・アモルファス化層
の深さ、接合深さ及び転移ループ位置の関係(T.O.Sedgw
ick, Nuclear Instruments and Methods, B37/38, 760
(1989))を模式的に示したものである。

【０００５】図５（ａ）に示すように、プレ・アモルフ
ァス化イオン注入により形成されたアモルファス化層の
深さＸαが、その後のドーパントイオン（Ｂ）注入の深
さに比べて浅い場合、チャネリングテールが生じ、アモ
ルファス化層下部でドーパントの増速拡散が起こり、浅
い接合は実現できなくなる。図５（ｂ）にはその場合の
熱処理後の様子を示した。

【０００６】また、図５（ｃ）に示すように、充分な深
さまでアモルファス化した場合にはチャネリングテール
は抑制でき、浅い接合が実現できるが、図５（ｄ）のよ
うに、接合の空乏層中に熱処理により残留する二次欠陥
層（転移ループ）が存在する確立が高くなり、接合リー
ク電流が増大する恐れがある。

【０００７】これを避けるためにアモルファス化層の深
さと接合深さを注意深く設定する必要があり、浅い接合
と低接合リーク電流の実現を両立できる条件のウインド
ーは狭く、従ってプロセスの余裕度も小さいのが現状で
ある。図６は、アモルファス化層の深さに対する接合リ
ーク電流の測定例(T.O.Sedgwick, Nuclear Instruments
and Methods, B37/38, 760(1989))であるが、接合リー
ク電流はアモルファス化層が深くなると急激に増加する
ことから、前記プロセスウインドーの狭さを裏付けてい
る。なお、図６では、Asイオン注入の前工程としてGeを
プレ・アモルファス化イオン注入したものであり、その
ドーズ量を変えてある。

【０００８】一方、Ｆ原子を用いたプレ・アモルファス
化イオン注入はチャネリングテールの抑制とドーパント
原子の拡散を抑制する効果がＳｉ等より高いことが知ら
れているが、ドーパント原子の注入量が多くなると拡散
抑制効果が小さくなると言う課題がある。

【０００９】本発明は、このような実情に鑑みてなさ
れ、プレ・アモルファス化層の深さを浅くした状態で、
ドーパントのドーズ量が多い状態でも、ドーパントの熱
拡散を抑制し、しかも接合リークが少ない浅い接合を有
する半導体装置を製造することを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置製造方法においては、ドーパン
トイオン注入の前工程として、ＩＶ族，ＩＩＩ族および
Ｖ族原子をＡとし、ＶＩＩ族原子をＢとした場合の分子
式がＡＢｘの形の分子イオンをプレ・アモルファス化注
入する。

【００１１】前記プレ・アモルファス化イオン注入工程
においては、ドーパントイオン注入時のアモルファスシ
リコンにおいて予測されるドーパント濃度のピーク深さ
に対し、当該注入原子ＡおよびＢの濃度のピーク深さが
同程度から２倍程度となるように注入エネルギを設定し
て行うことが好ましい。

【００１２】より具体的には、プレ・アモルファス化注
入イオンの構造原子Ｂをフッ素（Ｆ）とし、構造原子Ａ
をシリコン（Ｓｉ）としたＳｉＦを用いることが好まし
い。その場合には、注入ドーズ量は１×１０¹⁴から１×
１０¹⁶Ions/cm²、注入エネルギは２５keV 程度が好まし
い。

【００１３】本発明の半導体装置の製造方法では、ドー
パントイオン注入の前工程として、プレ・アモルファス
化イオン注入をＳｉＦイオンを用いて行う。その結果、
プレ・アモルファス化層の深さを浅くしたまま、ドーパ
ントのドーズ量が多い条件においてもドーパントの拡散
を抑えることができ、浅い接合の形成が可能となる。

【００１４】

【発明の実施の形態】以下、本発明の実施例に係る半導
体装置の製造方法について、図面を参照しつつ詳細に説
明する。実施例１本実施例は、本発明の方法を用いて、ｐ⁺／ｎ接合を有
する半導体装置を形成した例である。

【００１５】ｎ型半導体基板に、ドーパントイオン注入
の前工程としてSiF イオンをエネルギ25keV 、ドーズ量
３×１０¹⁵ Ions/cm² でプレ・アモルファス化注入し、
その後９００゜Ｃで１０分間さらに８００゜Ｃで１０秒
間それぞれN₂雰囲気中で熱処理を行った。なお、この場
合、SiF イオンは、通常Ｓｉイオンの注入に用いられる
SiF₄ガスをソースガスとし、イオン注入装置のマスフィ
ルタ部質量数を４７に設定することにより生成した。そ
の結果、Ｓｉイオンと同程度の生成効率でSiFイオンビ
ームが得られた。

【００１６】プレ・アモルファス化イオン注入後、ドー
パントとしてBF₂ イオンをエネルギ20KeV、ドーズ量3X1
0¹⁵ Ions/cm² でイオン注入し、９００゜Ｃで１０分間
熱処理を行い、この場合に形成される接合の深さＸｊを
実際に測定した。なお、イオン注入はすべて厚さ11nmの
シリコン酸化膜を通して行われた。

【００１７】図１に示すように、本実施例のエネルギ25
keV 、ドーズ量3X10¹⁵ Ions/cm² でSiF イオンをプレ・
アモルファス化注入して得られた接合の深さＸｊは、平
均で0.142 μm 程度、バラツキが0.13μm 〜0.15μm の
範囲であった。実施例２本実施例は、実施例１の接合形成条件において、プレ・
アモルファス化イオン注入時のSiF イオンエネルギを33
keV に設定し、その他の条件を実施例１と同様にして接
合を有する半導体装置を形成したものである。この場合
に形成された接合深さＸｊを実際に測定した。図１に示
すように、この場合の接合深さは0.157μm であった。

【００１８】比較例１本発明の実施例１の結果に対する比較例として、プレ・
アモルファス化イオン注入を実施しない条件で、接合を
有する半導体装置を形成し、この場合に形成される接合
深さＸｊを実際に測定した。なお、接合形成におけるそ
の他の条件は実施例１のものと同様である。図１に示す
ように、プレ・アモルファス化イオン注入を実施しない
場合、形成された接合深さは0.178 μm であった。

【００１９】比較例２本発明の実施例１の結果に対する比較例として、F イオ
ンをエネルギ10keV でプレ・アモルファス化注入した条
件で、接合を有する半導体装置を形成し、この場合に形
成される接合深さＸｊを実際に測定した。なお、接合形
成におけるその他の条件は実施例１のものと同様であ
る。図１に示すように、F 単体イオンによるプレ・アモ
ルファス化イオン注入で形成された接合深さは平均で0.
162 μm 、バラツキが0.155 μm 〜0.165 μm の範囲で
あった。

【００２０】比較例３本発明の実施例１の結果に対する比較例として、Siイオ
ンをエネルギ15keV でプレ・アモルファス化注入した条
件で、接合を有する半導体装置を形成し、この場合に形
成される接合深さＸｊを実際に測定した。なお、接合形
成におけるその他の条件は実施例１のものと同様であ
る。図１に示すように、エネルギ15keV のSi単体イオン
によるプレ・アモルファス化イオン注入で形成された接
合深さは0.168 μm であった。。

【００２１】比較例４本発明の実施例１の結果に対する比較例として、Siイオ
ンをエネルギ20keV でプレ・アモルファス化注入した条
件で、接合を形成し、この場合に形成される接合深さＸ
ｊを実際に測定した。なお、接合形成におけるその他の
条件は実施例１のものと同様である。図１に示すよう
に、エネルギ20keV のSi単体イオンによるプレ・アモル
ファス化イオン注入で形成された接合深さは平均で0.17
5 μm 、バラツキが0.167 μm 〜0.181 μm の範囲であ
った。。

【００２２】評価１前記実施例１及び２、比較例１から４により、本発明の
SiF イオンをプレ・アモルファス化イオン注入した場合
に、最も浅い接合形成となることが示された。形成され
る接合深さはSiF イオンのエネルギにも依存し、エネル
ギ25keV が最適で、この場合、バラツキは大きいものの
深さ0.142 μm の最も浅い接合が形成された。

【００２３】さらに、プレ・アモルファス化イオン注入
を実施しない場合、あるいはSi、Fイオン単体でプレ・
アモルファス化イオン注入を実施したした場合には、形
成された接合はいずれも深く、本発明のSiF イオンをプ
レ・アモルファス化イオン注入する方法には相乗効果の
あることが示された。

【００２４】実施例３本実施例は本発明の方法を用いて、ｐ⁺／ｎ接合を有す
る半導体装置を形成したもう一つの例である。実施例１
の接合形成条件におる接合深さと、プレ・アモルファス
化イオン注入時のSiF イオンドーズ量を変えた場合に形
成される接合深さを比較するため、ドーズ量を５×１０
¹⁵ Ions/cm² と実施例１よりも大きく設定し、その他の
条件を実施例１と同様として接合を有する半導体装置を
形成した。図２に示すように、本実施例３では、前記実
施例１と同様な接合深さであった。

【００２５】実施例４実施例３の接合形成条件においてイオンドーズ量をさら
に変え、１×１０¹⁵ Ions/cm² と、実施例３よりも小さ
く設定し、その他の条件を実施例１と同様として接合を
有する半導体装置を形成した。図２に示すように、ドー
ズ量が減少すると接合深さは、実施例１に比べて約１５
％深くなった。

【００２６】比較例６ドーズ量０すなわちプレ・アモルファス化イオン注入を
実施せず、その他の条件を実施例１と同様として接合を
有する半導体装置を形成した。図２に示すように、プレ
・アモルファス化イオン注入を実施しない条件では、接
合深さが最も深くなることがわかる。

【００２７】実施例６実施例３の接合形成条件において、プレ・アモルファス
化イオン注入後の熱処理の効果を知るために、熱処理条
件を温度１０００゜Ｃのラピッドアニールとし、その他
の条件を実施例３と同様として接合を有する半導体装置
を形成した。図２に示すように、本熱処理条件で接合深
さは、実施例３に比較して約１／２まで浅くなった。

【００２８】実施例７実施例６の接合形成条件において、プレ・アモルファス
化イオン注入時のイオンドーズ量を３×１０¹⁵ Ions/cm
² と実施例６よりも少なく設定し、その他の条件を実施
例６と同様として接合を有する半導体装置を形成した。
図２に示すように、ドーズ量が減少すると接合深さが深
くなることがわかる。なお、本実施例７の接合形成条件
のイオンドーズ量は実施例１と同様であり、実施例１の
熱処理条件を本実施例の場合に変えることにより接合を
浅く形成できることがわかる。

【００２９】実施例８実施例６の接合形成条件において、プレ・アモルファス
化イオン注入時のイオンドーズ量をさらに変え、１×１
０¹⁵ Ions/cm² と実施例６の約１／５倍に設定し、その
他の条件を同様として接合を形成した。図２に示すよう
に、ドーズ量が減少すると接合深さが深くなることがわ
かる。

【００３０】比較例７ドーズ量０すなわちプレ・アモルファス化イオン注入を
実施せず、その他の条件を実施例６と同様として接合を
有する半導体装置を形成した。図２に示すように、プレ
・アモルファス化イオン注入を実施しない条件で、接合
深さが最も深くなることがわかる。

【００３１】評価２図２に示すように、前記比較例６，７と実施例１，３，
４，６，７，８とを比較することにより、本実施例の方
法を用いて接合を形成する場合、SiF イオンのプレ・ア
モルファス化イオン注入ドーズ量を１×１０¹⁴から１×
１０¹⁶Ions/cm²の範囲に設定することで、ドーズ量の多
い程接合は浅く形成され、また、プレ・アモルファス化
イオン注入後の熱処理条件の選定によっては接合をさら
に浅くできることが示された。

【００３２】実施例１０本実施例は本発明の方法を用い、ＭＯＳＬＳＩを製造し
た例である。本実施例においては、説明を簡潔に行うた
めＭＯＳ製造プロセスをスッテプ毎に区分して説明す
る。なお、本実施例以降において各種数値を示さない工
程においては、微細化の程度において標準的な値を用い
るものとする。

【００３３】「第１ステップ」：ＬＯＣＯＳやトレンチ
形成等の素子分離工程を施し、ウエル、チャンネルスト
ップ、デイープ及びしきい値電圧Ｖth等の素子分離特性
やトランジスタ特性を決定するイオン注入工程を施した
後、ゲート酸化及びゲート電極形成を行う。

【００３４】「第２ステップ」：Ｐチャンネル及びＮチ
ャンネル領域のＬＤＤ（Lightly Doped Drain ）部を形
成するため、レジストマスクの形成及びイオン注入を行
い、必要である場合には、ポケット（ハロー）構造によ
るイオン注入も実施する。「第３ステップ」：ＣＶＤによりSiO₂ を堆積させ、そ
れを全面エッチバックすることによりゲート電極にサイ
ドウオールスペーサを0.05〜0.20μm の幅で形成した
後、ＣＶＤまたは熱酸化法あるいは両者を組み合わせて
イオン注入用スクリーン酸化膜を5 〜20nmの厚さで形成
する。

【００３５】「第４ステップ」：Ｐチャンネルのソース
／ドレイン領域にレジストパターンニングを行い、SiF
イオンによるプレ・アモルファス化イオン注入を実施す
る。この時のSiF イオンの注入エネルギは、次に行うB
ないしBF₂ イオン注入時のアモルファスSiに対して予測
されるB濃度のピーク深さに対し、Si及びF のピーク深
さが同程度から２倍程度深さとなるように設定する。そ
の値は、前記実施例１及び２の結果より、BF₂ イオンエ
ネルギ20keV に対しSiF イオンエネルギ25keV 程度が最
適である。

【００３６】注入ドーズ量は１×１０¹⁴〜１×１０¹⁶Io
ns/cm²の値が最適である。代表的なドーズ量としては、
前記実施例３から９の結果により３×１０¹⁵ Ions/cm²
程度であり、ドーズ量としてはそれ以下でも以上でも差
し支えないが、定性的にはドーズ量が低いと浅い接合の
形成効果が小さくなり、それより多いと接合リークの可
能性が高くなる。

【００３７】「第５ステップ」：プレ・アモルファス化
イオン注入の後、Ｐチャンネルソース／ドレイン部にイ
オン注入を、例えばBF₂ イオンにてエネルギ20keV 、ド
ーズ量３×１０¹⁵ Ions/cm² の条件で行い、レジストを
剥離する。「第６ステップ」：Ｎチャンネルのソース／ドレイン領
域にイオン注入用レジストパターンニングを行い、必要
であればSiF プレ・アモルファス化イオン注入を「第４
ステップ」と同様に行い、その後、例えばAsイオンをエ
ネルギ20keV 、ドーズ量５×１０¹⁵ Ions/cm² 程度でＮ
チャンネルソース／ドレイン部にイオン注入を行い、レ
ジストを剥離する。

【００３８】「第７ステップ」：層間絶縁膜形成、コン
タクトホール形成及び層間膜リフローを、例えば温度９
００゜Ｃ、１０分間程度の条件で窒素中で行い、コンタ
クトイオン注入を実施した後に、活性化アニールを、例
えば温度８００゜Ｃ、１０分間の条件で窒素中で行う。

【００３９】「第８ステップ」：シンター、配線形成及
びパッシベーション膜形成を経て、ＬＳＩとして完成さ
せる。本実施例により形成されたＰチャンネル単体トラ
ンジスタで実際に測定された短チャンネル効果を図３に
示す。図３には、ゲート長に対するしきい値電圧Ｖth
を、プレ・アモルファス化イオン注入条件として本発明
の実施例１の条件で実施した場合と、比較例１から３の
場合とを比較して示した。なお、図３の結果を得た実施
例においては、ＬＤＤ部の形成及びポケットイオン注入
は行われていない。

【００４０】また、図４には同一条件において測定され
た接合リーク電流を示した。接合リーク電流の測定条件
は電圧３．６V 、エリア３．９６×１０^-3 cm²である。
図４においても、図３と同様に、プレ・アモルファス化
イオン注入条件として本発明の実施例１の条件で実施し
た結果を、比較例１から３の場合と比較して示した。ま
た、図４では、比較例５としてF イオンをエネルギ40ke
V でプレ・アモルファス化イオン注入して接合形成した
場合の結果を追加した。

【００４１】図３及び４の結果より、本実施例による接
合形成方法としてプレ・アモルファス化イオン注入をエ
ネルギ25keV のSiF イオンを用いることにより、短チャ
ンネル効果を抑制しながら、接合リークを低くできるこ
とが確認される。すなわち、比較例１のプレ・アモルフ
ァス化イオン注入を実施しない場合では、接合リークは
低く抑えられるが、短チャンネル効果が顕著に現れる。
また、比較例２のF イオン、10keV の条件では、同様に
接合リークは比較的低いものの短チャンネル効果が抑制
できない。さらに、比較例３のSiイオン、15keV の条件
では、短チャンネル効果は抑制できるものの接合リーク
電流が大きくばらつき信頼性が低い結果となった。

【００４２】図３に示された短チャンネルの抑制効果及
び図４における接合リークの結果より、明らかにSiF イ
オンによるアモルファス化効果が確認でき、本発明の浅
い接合形成法としての有効性が確認できる。実施例１１本実施例では、本発明の方法を用い、ＭＯＳＬＳＩ製造
した前記実施例１０において、「第４ステップ」のプレ
・アモルファス化イオン注入に用いるイオン種として、
C 、Si、Ge、SnのＩＶ族、B 、Ga、InのＩＩＩ族、及び
N 、P 、As、SbのＶ族等の原子をＡとし、F 、Cl、Br、
I のＶＩＩ族原子をＢとする場合ＡＢｘ（ｘ＝１〜４）
の形の分子式を持つ分子イオンを利用して接合形成を実
施した。それ以外は、前記実施例１０と同様にして半導
体装置を製造した。

【００４３】実施例１２本実施例では、本発明の方法を用い、ＭＯＳＬＳＩを製
造した前記実施例１０において、Ｎチャンネルソースド
レイン及びＰチャンネルソースドレイン部両方にプレ・
アモルファス化イオン注入を実施する場合、「第３ステ
ップ」のスクリーン酸化膜形成後にプレ・アモルファス
化イオン注入をまとめて実施した。それ以外は、前記実
施例１０と同様にして半導体装置を製造した。

【００４４】実施例１３本実施例では、本発明の方法を用い、ＭＯＳＬＳＩを製
造した前記実施例１０において、「第２ステップ」にお
けるＰチャンネルおよびＮチャンネルＬＤＤ部形成イオ
ン注入の前工程にもプレ・アモルファス化イオン注入を
「第４ステップ」と同様の条件で実施した。それ以外
は、前記実施例１０と同様にして半導体装置を製造し
た。

【００４５】本実施例により、浅い接合形成をさらに有
効とすることができることが確認された。実施例１４本実施例では、本発明の方法を用い、ＭＯＳＬＳＩを製
造した前記実施例１０において、「第７ステップ」にお
ける層間絶縁膜形成の前工程として、５００゜Ｃ〜７０
０゜Ｃの温度範囲の例えば６００゜Ｃにおいて１０分間
程度のプレ・アニールを実施し、過剰のＦ原子をアニー
ルアウトした。このプレ・アニールを新たに実施するこ
とにより、その後の工程で懸念されるＦ原子のバブリン
グやＦ原子が過剰にゲート酸化膜中に取り込まれ、トラ
ンジスタ特性に悪影響をもたらすことを防止することが
できる。

【００４６】実施例１５本実施例では、本発明の方法を用い、ＭＯＳＬＳＩを製
造した前記実施例１０において、「第１ステップ」のゲ
ート酸化工程の後工程として、NH₃ やN₂ O雰囲気中で９
００゜Ｃ〜１１００゜Ｃの温度範囲、10秒〜600 秒間程
度のアニールを実施し、ゲート酸化膜シリコン基板界面
にいわゆる窒化処理を行った。本窒化処理を行うことに
より、Ｆ原子が過剰にゲート酸化膜中に取り込まれ、ト
ランジスタ特性に悪影響をもたらすことを防止すること
ができる。

【００４７】実施例１６本実施例では、本発明の半導体装置製造による浅い接合
形成方法をバイポーラトランジスタ集積回路製造に適用
した。なお、本発明は、上述した実施例に限定されるも
のではなく、本発明の範囲内で種々に改変することがで
きる。

【００４８】たとえば、上記各実施例を組み合わせるこ
とにより、本発明の範囲内で種々に改変することができ
る。

【００４９】

【発明の効果】以上説明してきたように、本発明によれ
ば、ドーパントイオン注入の前工程として、たとえばSi
F をプレ・アモルファス化イオン注入することにより、
浅い接合の形成が可能となる。その結果、集積度の高い
ＭＯＳＬＳＩを形成することができる。また、従来用い
られている熱処理条件に比べ、高温、長時間の熱処理を
実施して接合部やゲート電極の低抵抗化を図っても必要
な接合深さが維持でき、高速のＭＯＳＬＳＩの形成が可
能となる。

【図面の簡単な説明】

【図１】図１は本発明の一実施例におけるプレ・アモル
ファス化イオン注入条件に対する接合深さの測定値を、
他の条件と比較した図である。

【図２】図２は本発明の一実施例におけるSiF プレ・ア
モルファス化イオン注入ドーズ量に対する接合深さの測
定値を、他の条件と比較した図である。

【図３】図３は本発明の一実施例におけるＭＯＳトラジ
スタゲート長に対するしきい値電圧の測定値を、他の条
件と比較した図である。

【図４】図４は本発明の一実施例におけるプレ・アモル
ファス化イオン注入条件に対するＭＯＳトラジスタ接合
リーク電流の測定値を、他の条件と比較した図であ
る。。

【図５】図５（ａ）〜（ｄ）はアモルファス化層の深
さ、接合の深さ及び転移ループ位置の関係を示した模式
図である。

【図６】図６はアモルファス化層の深さ、接合の深さ及
び接合リークの関係の測定値を示した図である。

【符号の説明】

Ｘｊ接合の深さＸα アモルファス化層の深さ

Claims

【特許請求の範囲】

【請求項１】半導体装置の製造方法において、ドーパン
トイオン注入の前工程として、ＩＶ族，ＩＩＩ族およびＶ族原子をＡとし、ＶＩＩ族原
子をＢとした場合の分子式がＡＢｘの形の分子イオンを
プレ・アモルファス化注入することを特徴とする半導体
装置の製造方法。
【請求項２】前記プレ・アモルファス化イオン注入工程
において、ドーパントイオン注入時において予測されるドーパント
濃度のピーク深さに対し、前記プレ・アモルファス化注入の濃度のピーク深さが同
程度から２倍程度となるように注入エネルギを設定して
行うことを特徴とする請求項１に記載の半導体装置の製
造方法。
【請求項３】前記プレ・アモルファス化イオン注入工程
において、注入ドーズ量を１×１０¹⁴から１×１０¹⁶Ions/cm²の範
囲に設定して注入を行うことを特徴とする請求項１また
は２に記載の半導体装置の製造方法。
【請求項４】前記プレ・アモルファス化イオン注入工程
において、注入イオンの構造原子Ｂとしてフッ素（Ｆ）を用いるこ
とを特徴とする請求項１から３のいずれかに記載の半導
体装置の製造方法。
【請求項５】前記プレ・アモルファス化イオン注入工程
において、注入イオンの構造原子Ａとしてシリコン（Ｓｉ）を用い
ることを特徴とする請求項１から４のいずれかに記載の
半導体装置の製造方法。