JPH081958B2 - 光結合回路 - Google Patents

光結合回路

Info

Publication number
JPH081958B2
JPH081958B2 JP12987393A JP12987393A JPH081958B2 JP H081958 B2 JPH081958 B2 JP H081958B2 JP 12987393 A JP12987393 A JP 12987393A JP 12987393 A JP12987393 A JP 12987393A JP H081958 B2 JPH081958 B2 JP H081958B2
Authority
JP
Japan
Prior art keywords
optical
bump
coupling circuit
bumps
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12987393A
Other languages
English (en)
Other versions
JPH06342933A (ja
Inventor
正▲隆▼ 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP12987393A priority Critical patent/JPH081958B2/ja
Publication of JPH06342933A publication Critical patent/JPH06342933A/ja
Publication of JPH081958B2 publication Critical patent/JPH081958B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Optical Couplings Of Light Guides (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、通信用光モジュール等
に用いられている平面型光回路の光素子間を光学的に結
合する光結合回路に関する。
【0002】
【従来の技術】光通信は光ファイバ、半導体レーザ(L
D),発光ダイオード(LED)、フォトダイオード
(PD)を始めとして、光スイッチ、光変調器、アイソ
レータ、光導波路等の受動・能動光素子の高性能化、高
機能化により応用範囲が拡大されつつある。近年、より
多くの情報を伝達する要求が高まる中で、コンピュータ
端末間、交換器や大型コンピュータ間のデータ伝送を実
時間で並列に行う並列伝送、あるいは一般家庭への高度
情報サービス等、加入者系へ光通信技術を適用すること
が考えられている。この加入者系光通信の場合、光素子
はもとより光素子を機能的に構成した光モジュールの低
価格化が不可欠とされている。そのためには、光素子を
マイクロオプティック的にブロック状に配列する従来の
同軸型のモジュール構成から、複数の光素子を同一基板
上に配列する、いわば電子部品のプリント基板的なモジ
ュール構成が望ましいとされている。例えば、Si基板
上にLD,PD,光導波路、合分波器、光ファイバ等を
配置する構成である。この時、半導体プロセス技術を用
いて、Si基板上に光導波路、合分波器、光ファイバ用
の位置決め溝を一括して形成できるので、製作コスト、
実装コストの低減、さらに実装面積の縮小を実現でき
る。
【0003】
【発明が解決しようとする課題】光素子にはLED,P
D等の表面発光(受光)素子等、光軸が基板面に垂直の
光素子と、LD等の端面発光素子、通常平面内に配置さ
れる光導波路や光ファイバのように光軸が基板面に平行
の光素子がある。従って、それらを同一基板に混在して
平面的に配置し光の結合を行う場合、どうしても光路を
約90°変換する必要がある。
【0004】図2(a)は実装基板20上に設置された
光導波路、あるいは光ファイバ21と光検出器22との
光結合回路の一例である。光ファイバ21から出射した
光ビーム24は反射ミラーまたはプリズム23で反射
し、光路を90°変換されて光検出器22に入射する。
図2(b)は、光ファイバ21の端面25を45°に斜
め加工することにより光ビーム24を斜め加工された光
ファイバ端面で反射してその光路を90°変換して光フ
ァイバと光検出器を光学的に結合する光結合回路の一例
である。しかし、図2(a)ではプリズム23が1mm
以下の微小な光素子であるため製作コストが高く、か
つ、プリズムを新たに付加することになるので部品点数
が多くなり、実装の手間もかかる難点がある。図2
(b)では、光ファイバの端面加工が容易でなく、製造
コストの増加を招く。
【0005】本発明の目的は上記の問題点を解決し、容
易な光路変換の方式を採用した光結合回路を提供するこ
とにある。
【0006】
【課題を解決するための手段】本発明は、複数の光素子
を備え、光素子から出射した光ビームが反射面で反射
し、光路を変換して他の光素子に入射する光結合回路で
あって、接合パッドを介して実装基板と光素子とを接合
した接合バンプの外側面を光ビームの反射面とし、この
反射面で光ビームの光路を変換することを特徴としてい
る。
【0007】より具体的には、バンプの両側に接合して
いる接合パッドの大きさを互いに変えてバンプの側面を
斜めに形成する。あるいは、バンプの両側に接合してい
る接合パッドの互いに中心位置をずらしバンプを変形せ
しめてバンプ側面を斜めに形成する。また、上記構成に
加えて位置決め用バンプを形成すれば、光素子の位置決
めが精度良く、簡単に実現できる。
【0008】
【作用】本発明の光結合回路は、光素子を実装基板に接
合するバンプの外側面を光ビームの反射面として用い
る。従ってプリズムのような新たに付加する光素子を必
要とせず、光素子の特殊な端面加工も不要である。この
バンプを用いる場合、効率良く光ビームの光路を変換す
るにはバンプの反射面は略45°の反射面を有すること
が望ましく、またバンプにより光ビームがけられないこ
とが必要となる。このような反射面の形成は、バンプが
接合する基板、そして光素子側の上下の接合パッドの大
きさを異ならせて、バンプ断面を扇状にすることにより
可能となる。また、バンプが接合する上下の互いに対向
するパッドの中心位置を故意にずらし、バンプが斜めに
接合される状態にすることによっても実現できる。通常
接合バンプは、実装基板に対して光素子を精度良く実装
する目的で使用されるので、光路変換用のバンプを位置
決めに併用したり、あるいは他に位置決め用のバンプを
設ければ、光素子の位置決めと反射面の形成が同時にで
き、実装時間の低減、ひいては実装コストの低減を図る
ことができる。
【0009】従来、光路変換にはそのための新たな光素
子や、光素子の特殊な細工が必要であったが、本発明に
よればこのような事は不要である。
【0010】
【実施例】以下、本発明について図面を参照して詳細に
説明する。図1(a)は本発明を示す光結合回路の一実
施例である。光導波路、あるいは光ファイバ21が例え
ばシリコンの実装基板20に設置されている。光ファイ
バは例えばシリカ系の場合、CVD法等によって形成さ
れる。光ファイバは、KOH等の選択異方性エッチング
により実装基板20に形成されたV溝(図示省略)に固
定されている。表面入射型の受光素子である光検出器
(PD)22はバンプ12を介して実装基板20に接合
されている。バンプ12は例えばTi/Pt/Auで構
成された接合パッド11を介して実装基板20とPD2
2とを接合している。バンプ12は例えばPbSnであ
り、フォトリソグラフィー及びメッキプロセス等により
PD22あるいは実装基板20に容易に形成される。光
ファイバ21から放射した光ビーム24はバンプ12に
入射して略90°光路が変換され、PD22の受光面1
0に入射する。バンプ12は通常、球がつぶれた形状
や、太鼓状の形状をしているので、そのようなバンプ1
2に光が入射しても散乱して効率よく光路を変換するこ
とはできない。効率よく略90°光路を変換するために
は、光が入射するバンプの外側面が約45°の傾斜であ
り、かつ反射された光がバンプによってけられない必要
がある。バンプをこのような曲面にするには、図1
(a)に示すように、PD側の接合パッド11を基板側
の接合パッドよりも小さく設けて基板20側にバンプが
広がる構造にすれば良い。PD22側、基板20側の接
合パッド11がそれぞれ約50μmφ、150μmφ、
そしてバンプ12の高さは約50μmにすれば所望の曲
面が得られる。
【0011】図1(b)の構成でも所望のバンプ曲面が
得られる。PD22側と基板20側の接合パッド11の
中心位置をずらし、バンプ12が斜めに固定される構造
にする。約100μmφの接合パッド11を約50μm
中心をはずし、高さ約50μmのバンプ12を形成すれ
ば良い。
【0012】光ビームを実施例とは逆に下方(基板側
に)に光路を変換する場合には、同様な考えで上下の接
合パッド11の大小関係、あるいは中心位置ズレ方向を
反対にすればよい。
【0013】PD22のような光素子を実装基板20に
実装する場合、光ファイバ21との光軸を極力一致させ
る必要があり、上述した光路の変換に加えてPD自身の
正確な位置決めが要求される。マニピュレータ等でPD
22を移動させながら光軸合わせをした後に、半田13
等で固定するのが一般的であるが、位置調整に時間がか
かり生産性が悪い。図1(c),(d)に示すように、
位置決めバンプ14をPD22あるいは基板20側に設
け、そのバンプの表面張力によるセルフアライン効果を
利用すれば容易にPD22の位置合わせが可能になる。
位置精度は、ほぼバンプの大きさに依存し、約50μm
φのバンプを用いれば約1μmの実装精度が得られる。
位置決めバンプ14は、光路変換用のバンプ12を併用
してもかまわない。他に設ける場合でも、光路変換用の
バンプと全く同様のプロセスでバンプを形成できるので
製作の困難さは生じない。
【0014】本発明では、接合金属にPbSnを例にと
って説明したが、AuSn等の他の接合金属でも同様で
ある。光素子としてPDと光ファイバを例に示したが、
LEDや光変調器等、他の光素子でもかまわない。例え
ば、実施例でPDをLEDに替えると、LEDから光フ
ァイバ21に光ビームを入射する構成となる。実装基板
に直接PDを実装する構成でなく、アイソレータや平面
レンズ等の他の光素子が挿入されても何等不都合はな
い。
【0015】また、PDのかわりにバンプを支える基板
を配し、光路を下方に90°変換し、下方に配置された
光素子に光を結合させる構成でも同様な効果が得られ
る。また、基板面に平行に90°光路を変換(図1の例
では光ビーム24を紙面に垂直な方向に曲げる)しても
よい。この場合は端面入・出射光素子間の光結合が実現
できる。
【0016】
【発明の効果】以上説明したように本発明によれば、略
90°の光路変換が容易な光結合回路を実現できる。
【図面の簡単な説明】
【図1】本発明の光結合回路の一実施例を示す図。
【図2】従来の光結合回路の構成図。
【符号の説明】
10 PDの受光面 11 接合パッド 12 バンプ光路変換用 13 半田 14 バンプ位置決め用 20 実装基板 21 光ファイバ 22 光検出器 23 プリズム 24 光ビーム 25 光ファイバ端面 18 接合金属片 19 バンプ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 複数の光素子を備え、光素子から出射し
    た光ビームが反射面で反射し、光路を変換して他の光素
    子に入射する光結合回路において、接合パッドを介して
    実装基板と前記光素子とを接合した接合バンプの外側面
    を光ビームの反射面としたことを特徴とする光結合回
    路。
  2. 【請求項2】 請求項1記載の光結合回路において、バ
    ンプの両側に接合している接合パッドの大きさが互いに
    異なることを特徴とする光結合回路。
  3. 【請求項3】 請求項1または2記載の光結合回路にお
    いて、バンプの両側に接合している接合パッドの中心位
    置が互いにずれていることを特徴とする光結合回路。
  4. 【請求項4】 請求項1〜3記載の光結合回路におい
    て、位置決め用のバンプが設けられていることを特徴と
    する光結合回路。
JP12987393A 1993-06-01 1993-06-01 光結合回路 Expired - Fee Related JPH081958B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12987393A JPH081958B2 (ja) 1993-06-01 1993-06-01 光結合回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12987393A JPH081958B2 (ja) 1993-06-01 1993-06-01 光結合回路

Publications (2)

Publication Number Publication Date
JPH06342933A JPH06342933A (ja) 1994-12-13
JPH081958B2 true JPH081958B2 (ja) 1996-01-10

Family

ID=15020424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12987393A Expired - Fee Related JPH081958B2 (ja) 1993-06-01 1993-06-01 光結合回路

Country Status (1)

Country Link
JP (1) JPH081958B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7408292B2 (ja) * 2019-03-29 2024-01-05 日東電工株式会社 光素子付き光電気混載基板およびその製造方法

Also Published As

Publication number Publication date
JPH06342933A (ja) 1994-12-13

Similar Documents

Publication Publication Date Title
US8827572B2 (en) Side coupling optical fiber assembly and fabrication method thereof
KR100198460B1 (ko) 브이홈에 정렬된 렌즈를 가진 광모듈 및 그 제작방법
US6965714B2 (en) Integrated aspheric optical coupler for RF planarized automatic photonics packaging
US20060078248A1 (en) Structure and method for mounting LSI package onto photoelectric wiring board, information processing apparatus, optical interface, and photoelectric wiring board
JPH1062660A (ja) 光電変換器
JP2014522999A (ja) 共通傾斜面を有する光インタポーザ
JP2004191396A (ja) 光送受信装置
JP2005122084A (ja) 光素子モジュール
US5123067A (en) Optical head capable of being fitted into a hybrid circuit
JPH088818A (ja) 電子回路一体型光送受信モジュール
JPH09186348A (ja) 半導体モジュール
US5224184A (en) Optical multi-chip interconnect
JPH11326662A (ja) 光平面回路
JP2687859B2 (ja) 光路変換方法
JP3795869B2 (ja) 光モジュール
JPH0926530A (ja) 光モジュール
JPH04241477A (ja) 半導体デバイス用サブマウントおよび半導体光デバイスモジュール
JP2006003818A (ja) 半導体集積回路チップ及びその製造方法
JP2004233687A (ja) 光導波路基板および光モジュール
KR100527160B1 (ko) 양방향 광 모듈 팩키지
JPH081958B2 (ja) 光結合回路
JPH04221912A (ja) 並列伝送光モジュール
JP2842388B2 (ja) 表面実装型光モジュール
US20130129276A1 (en) Optical engine assembly and optoelectronic package
JP3295327B2 (ja) 双方向光モジュール

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960716

LAPS Cancellation because of no payment of annual fees