JPH08184505A - 温度検出装置 - Google Patents
温度検出装置Info
- Publication number
- JPH08184505A JPH08184505A JP7273132A JP27313295A JPH08184505A JP H08184505 A JPH08184505 A JP H08184505A JP 7273132 A JP7273132 A JP 7273132A JP 27313295 A JP27313295 A JP 27313295A JP H08184505 A JPH08184505 A JP H08184505A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- enhancement
- depletion
- pmos transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
Abstract
(57)【要約】
【課題】ＭＯＳ型トランジスタを有する回路を含む温度
検出装置の温度検出において、温度検出回路の出力のば
らつきを小さくすること。 【解決手段】温度検出回路のＭＯＳ型要素において、少
なくとも第１導電型半導体基板に絶縁層と、絶縁層に接
するゲート電極と、ゲート電極下の第１導電型半導体基
板表面（チャネル領域）が平面的第１不純物濃度領域
（第１濃度領域）と少なくとも平面的第２不純物濃度領
域（第２濃度領域）からなるＭＯＳ型トランジスタを用
いた構成とする。また、温度検出回路の出力回路におい
て、感度補正用の抵抗器とオフセット補正用の抵抗器を
接続する。
検出装置の温度検出において、温度検出回路の出力のば
らつきを小さくすること。 【解決手段】温度検出回路のＭＯＳ型要素において、少
なくとも第１導電型半導体基板に絶縁層と、絶縁層に接
するゲート電極と、ゲート電極下の第１導電型半導体基
板表面（チャネル領域）が平面的第１不純物濃度領域
（第１濃度領域）と少なくとも平面的第２不純物濃度領
域（第２濃度領域）からなるＭＯＳ型トランジスタを用
いた構成とする。また、温度検出回路の出力回路におい
て、感度補正用の抵抗器とオフセット補正用の抵抗器を
接続する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＭＯＳトランジ
スタにより構成される定電流発生回路と温度の変化に対
して出力信号が変化する温度センサと出力手段とを有す
る温度検出装置に関する。
スタにより構成される定電流発生回路と温度の変化に対
して出力信号が変化する温度センサと出力手段とを有す
る温度検出装置に関する。
【０００２】
【従来の技術】図４は従来の温度検出装置のブロック図
である。ノレータ（１）で示したところに定電流発生回
路が置かれる。この定電流発生回路で発生する定電流が
温度センサ（４）を流れて、温度の変化に対して温度セ
ンサ（４）の両端の電位差が変化する。その温度センサ
（４）の両端の電位差はバッファまたはコンパレータな
どの出力回路（２）を通して出力電圧Ｖoutとして出力
される。
である。ノレータ（１）で示したところに定電流発生回
路が置かれる。この定電流発生回路で発生する定電流が
温度センサ（４）を流れて、温度の変化に対して温度セ
ンサ（４）の両端の電位差が変化する。その温度センサ
（４）の両端の電位差はバッファまたはコンパレータな
どの出力回路（２）を通して出力電圧Ｖoutとして出力
される。
【０００３】図７は従来の温度検出回路の温度センサに
白金測温抵抗体を用いたときの温度出力特性図である。
従来の温度検出回路では温度０℃のときの出力電圧は約
１ｍＶのオフセット電圧をもっており、出力電圧が０ｍ
Ｖとなるのは温度が−２７３℃のとき、つまり絶対温度
が０Ｋのときであった。また、各々の温度検出回路で温
度に対する出力電圧の傾き（感度）もばらつきをもって
おり、そのために温度０℃での出力電圧もばらついてし
まっている。
白金測温抵抗体を用いたときの温度出力特性図である。
従来の温度検出回路では温度０℃のときの出力電圧は約
１ｍＶのオフセット電圧をもっており、出力電圧が０ｍ
Ｖとなるのは温度が−２７３℃のとき、つまり絶対温度
が０Ｋのときであった。また、各々の温度検出回路で温
度に対する出力電圧の傾き（感度）もばらつきをもって
おり、そのために温度０℃での出力電圧もばらついてし
まっている。
【０００４】図５は図４において点線で囲まれた部分
で、定電流発生回路と温度センサ（４）の接続部分であ
る。図５においてＰ１・Ｐ２・Ｐ４はＰチャネル型ＭＯ
Ｓトランジスタであり、Ｎ３はＮチャネル型ＭＯＳトラ
ンジスタである。Ｎ３はＰ１・Ｐ２に流れる電流を制御
するＭＯＳトランジスタであり、Ｐ１・Ｐ２により発生
する基準電圧によりＰ４に流れる電流が決まり、温度セ
ンサ（４）に定電流が流れる。
で、定電流発生回路と温度センサ（４）の接続部分であ
る。図５においてＰ１・Ｐ２・Ｐ４はＰチャネル型ＭＯ
Ｓトランジスタであり、Ｎ３はＮチャネル型ＭＯＳトラ
ンジスタである。Ｎ３はＰ１・Ｐ２に流れる電流を制御
するＭＯＳトランジスタであり、Ｐ１・Ｐ２により発生
する基準電圧によりＰ４に流れる電流が決まり、温度セ
ンサ（４）に定電流が流れる。
【０００５】ここでＰ１・Ｐ２により発生する基準電圧
はＰ１・Ｐ２のＭＯＳトランジスタのしきい値電圧に依
存して０いるため、Ｐ１・Ｐ２のしきい値電圧のばらつ
きがＰ１・Ｐ２により発生する基準電圧のばらつきとな
る。そのためにＰ４に流れる定電流値が各々の温度検出
回路で異なってしまう。
はＰ１・Ｐ２のＭＯＳトランジスタのしきい値電圧に依
存して０いるため、Ｐ１・Ｐ２のしきい値電圧のばらつ
きがＰ１・Ｐ２により発生する基準電圧のばらつきとな
る。そのためにＰ４に流れる定電流値が各々の温度検出
回路で異なってしまう。
【０００６】図６も図４において点線で囲まれた部分
で、定電流発生回路と温度センサ（４）の接続部分であ
る。図６においてＰ１・Ｐ２・Ｐ５はＰチャネル型ＭＯ
Ｓトランジスタであり、Ｎ３・Ｎ４はＮチャネル型ＭＯ
Ｓトランジスタである。Ｐ１・Ｐ２又Ｐ５のＭＯＳトラ
ンジスタでカレントミラーを組んでいるので各トランジ
スタは各トランジスタのサイズに比例した大きさの電流
が流れる。よってＰ５を流れる電流はＰ５のトランジス
タのサイズの大きさで決まり、温度センサ（４）に定電
流が流れる。しかしこの定電流発生回路も回路を構成し
ているＭＯＳトランジスタのしきい値電圧のばらつきに
よって、発生する電流値がばらつきをもっている。
で、定電流発生回路と温度センサ（４）の接続部分であ
る。図６においてＰ１・Ｐ２・Ｐ５はＰチャネル型ＭＯ
Ｓトランジスタであり、Ｎ３・Ｎ４はＮチャネル型ＭＯ
Ｓトランジスタである。Ｐ１・Ｐ２又Ｐ５のＭＯＳトラ
ンジスタでカレントミラーを組んでいるので各トランジ
スタは各トランジスタのサイズに比例した大きさの電流
が流れる。よってＰ５を流れる電流はＰ５のトランジス
タのサイズの大きさで決まり、温度センサ（４）に定電
流が流れる。しかしこの定電流発生回路も回路を構成し
ているＭＯＳトランジスタのしきい値電圧のばらつきに
よって、発生する電流値がばらつきをもっている。
【０００７】このように従来の温度検出回路は単一の半
導体基板上に複数種類のＭＯＳトランジスタで定電流回
路を構成し、温度センサの両端の電位差を出力回路を通
して出力電圧で取り出している。
導体基板上に複数種類のＭＯＳトランジスタで定電流回
路を構成し、温度センサの両端の電位差を出力回路を通
して出力電圧で取り出している。
【０００８】
【発明が解決しようとする課題】しかし従来、定電流回
路を構成するＭＯＳトランジスタのしきい値電圧は複数
種類存在し、半導体集積回路装置内のＭＯＳトランジス
タは同一基板を使用しているためそれぞれ均一な不純物
濃度のチャネル領域をもつために、単一の半導体基板上
に複数種類のしきい値電圧のトランジスタを形成するに
は、複数の不純物あるいは不純物濃度を導入する工程が
必要となった。
路を構成するＭＯＳトランジスタのしきい値電圧は複数
種類存在し、半導体集積回路装置内のＭＯＳトランジス
タは同一基板を使用しているためそれぞれ均一な不純物
濃度のチャネル領域をもつために、単一の半導体基板上
に複数種類のしきい値電圧のトランジスタを形成するに
は、複数の不純物あるいは不純物濃度を導入する工程が
必要となった。
【０００９】したがって、同一基板上に複数種類のしき
い値電圧のトランジスタを形成して定電流発生回路を構
成することは、プロセスの工程が増えることによりコス
ト増しとなり、又プロセスの工程が増えることによりト
ランジスタのしきい値電圧のばらつきが大きくなり、温
度検出回路の精度を悪化させる原因となっていた。
い値電圧のトランジスタを形成して定電流発生回路を構
成することは、プロセスの工程が増えることによりコス
ト増しとなり、又プロセスの工程が増えることによりト
ランジスタのしきい値電圧のばらつきが大きくなり、温
度検出回路の精度を悪化させる原因となっていた。
【００１０】また、各々の温度センサでその感度に多少
のばらつきがあり、定電流発生回路を構成しているＭＯ
Ｓトランジスタのしきい値電圧もばらつきをもっている
ので、発生する定電流もばらつきをもってしまう。この
ことより出力回路を通して出力される温度変化に対する
出力変化の割合（感度）も各々の温度検出装置で異なっ
てしまう。また、出力回路を通して出力されるある温度
での出力値も各々の温度検出装置で異なってしまう。
のばらつきがあり、定電流発生回路を構成しているＭＯ
Ｓトランジスタのしきい値電圧もばらつきをもっている
ので、発生する定電流もばらつきをもってしまう。この
ことより出力回路を通して出力される温度変化に対する
出力変化の割合（感度）も各々の温度検出装置で異なっ
てしまう。また、出力回路を通して出力されるある温度
での出力値も各々の温度検出装置で異なってしまう。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、この発明は以下のような手段を取った。第１の手段
として同一チャネル内に異なる不純物濃度の第２の不純
物濃度を持つチャネル領域を設けたＭＯＳトランジスタ
からなる回路を有した温度検出装置を構成した。
に、この発明は以下のような手段を取った。第１の手段
として同一チャネル内に異なる不純物濃度の第２の不純
物濃度を持つチャネル領域を設けたＭＯＳトランジスタ
からなる回路を有した温度検出装置を構成した。
【００１２】第２の手段として前記第１の手段記載のＭ
ＯＳトランジスタを定電流発生回路に使用する手段をと
った。第３の手段として前記第２の手段に記載の定電流
発生回路と温度センサを直列に接続して、温度センサの
両端の電圧差を出力回路を通して出力する半導体集積回
路装置を構成した。
ＯＳトランジスタを定電流発生回路に使用する手段をと
った。第３の手段として前記第２の手段に記載の定電流
発生回路と温度センサを直列に接続して、温度センサの
両端の電圧差を出力回路を通して出力する半導体集積回
路装置を構成した。
【００１３】第４の手段として前記第３の手段に記載の
出力回路に感度のばらつきを補正するトリミング可能な
抵抗器を接続する手段をとった。第５の手段として前記
第３の手段に記載の出力回路にある温度での出力値をあ
る一定の出力値に補正するトリミング可能な抵抗器を接
続する手段をとった。
出力回路に感度のばらつきを補正するトリミング可能な
抵抗器を接続する手段をとった。第５の手段として前記
第３の手段に記載の出力回路にある温度での出力値をあ
る一定の出力値に補正するトリミング可能な抵抗器を接
続する手段をとった。
【００１４】第６の手段としてｎ個のバイポーラトラン
ジスタをダーリントン接続した温度センサにｎ−１個の
バーポーラトランジスタを接続する手段をとった。第７
の手段としてしきい値電圧の温度特性の異なるディプレ
ッション型のＭＯＳトランジスタとエンハンスメント型
のトランジスタを接続する手段をとった。
ジスタをダーリントン接続した温度センサにｎ−１個の
バーポーラトランジスタを接続する手段をとった。第７
の手段としてしきい値電圧の温度特性の異なるディプレ
ッション型のＭＯＳトランジスタとエンハンスメント型
のトランジスタを接続する手段をとった。
【００１５】第１の手段をとることで、１回のチャネル
不純物導入の工程で複数種類のしきい値電圧のトランジ
スタを得るという作用があり、このことにより回路設計
の自由度も増えて非常に高性能で高機能の温度検出装置
を低コストで実現可能である。
不純物導入の工程で複数種類のしきい値電圧のトランジ
スタを得るという作用があり、このことにより回路設計
の自由度も増えて非常に高性能で高機能の温度検出装置
を低コストで実現可能である。
【００１６】第２、第３の手段をとることで、従来複数
のしきい値電圧のＭＯＳトランジスタを形成するため
に、それぞれ別の不純物濃度を導入する工程が必要であ
ったものが、ひとつの工程で実現できるので、より低コ
ストな温度検出装置が実現でき、ばらつきのより少ない
温度検出装置が実現できる。
のしきい値電圧のＭＯＳトランジスタを形成するため
に、それぞれ別の不純物濃度を導入する工程が必要であ
ったものが、ひとつの工程で実現できるので、より低コ
ストな温度検出装置が実現でき、ばらつきのより少ない
温度検出装置が実現できる。
【００１７】第４、第５の手段をとることで、従来各々
の温度検出装置で感度のばらつきやある温度での出力値
のばらつきがあったものが、トリミングを可能としたこ
とで感度のばらつきのより少なく、ある温度での出力値
のばらつきのより少ない温度検出装置が実現できる。
の温度検出装置で感度のばらつきやある温度での出力値
のばらつきがあったものが、トリミングを可能としたこ
とで感度のばらつきのより少なく、ある温度での出力値
のばらつきのより少ない温度検出装置が実現できる。
【００１８】
【発明の実施の形態】以下に、この発明の実施例を図に
基づいて説明する。図１は、本発明に係わる第１の実施
例の温度検出装置の一例のブロック図である。従来の方
法図４に対して出力回路部が異なっている。本発明の方
法は温度センサ（４）の両端の電位差をバッファまたは
コンパレータといった出力回路（２）を介して増幅回路
（３）へと信号が伝わっている。ここでＲ２は感度のば
らつきを補正するトリミング可能な抵抗器であり、Ｒ３
はある温度での出力値のばらつきを補正するトリミング
可能な抵抗器である。この回路で出力される電圧Ｖout
は次式のようになる。
基づいて説明する。図１は、本発明に係わる第１の実施
例の温度検出装置の一例のブロック図である。従来の方
法図４に対して出力回路部が異なっている。本発明の方
法は温度センサ（４）の両端の電位差をバッファまたは
コンパレータといった出力回路（２）を介して増幅回路
（３）へと信号が伝わっている。ここでＲ２は感度のば
らつきを補正するトリミング可能な抵抗器であり、Ｒ３
はある温度での出力値のばらつきを補正するトリミング
可能な抵抗器である。この回路で出力される電圧Ｖout
は次式のようになる。
【００１９】Ｖout＝ Ｒ２／Ｒ１（Ｖin−Ｖp）＋Ｖp ここでＲ３の抵抗器をトリミングすることにより、ある
温度での出力の値を所望の値に設定でき、Ｒ２の抵抗器
をトリミングすることにより、感度のばらつきをより少
なくすることが可能となる。
温度での出力の値を所望の値に設定でき、Ｒ２の抵抗器
をトリミングすることにより、感度のばらつきをより少
なくすることが可能となる。
【００２０】図２は、本発明に係わる第１の実施例の温
度検出回路の温度センサに白金測温抵抗体を用いたとき
の温度出力特性図である。従来の方法では図６に示した
ように温度０℃のときに出力電圧値が約５ｍＶであった
が、本発明の方法では出力電圧の値を所望の値に設定で
きる抵抗器が接続されているため、温度０℃のときの出
力電圧値をほぼ０ｍＶにすることが可能となり、そのば
らつきもより少なくできる。また各々の温度検出回路で
もっていた温度に対する出力電圧の傾き（感度）のばら
つきも補正用の抵抗器でトリミングすることによって、
従来各々の温度検出回路で異なっていた感度をよりばら
つきの少ないものにできる。
度検出回路の温度センサに白金測温抵抗体を用いたとき
の温度出力特性図である。従来の方法では図６に示した
ように温度０℃のときに出力電圧値が約５ｍＶであった
が、本発明の方法では出力電圧の値を所望の値に設定で
きる抵抗器が接続されているため、温度０℃のときの出
力電圧値をほぼ０ｍＶにすることが可能となり、そのば
らつきもより少なくできる。また各々の温度検出回路で
もっていた温度に対する出力電圧の傾き（感度）のばら
つきも補正用の抵抗器でトリミングすることによって、
従来各々の温度検出回路で異なっていた感度をよりばら
つきの少ないものにできる。
【００２１】図３は、本発明に係わる第２の実施例の温
度検出回路に用いられているＭＯＳトランジスタの各ト
ランジスタのしきい値電圧と全チャネル領域に対する第
２の不純物濃度領域の面積比の関係を表したグラフであ
る。ここで用いたトランジスタはデプレション型のＮＭ
ＯＳトランジスタであり、チャネル長５０μｍチャネル
幅５０μｍのものである。横軸は全チャネル領域に対す
る第２の不純物濃度領域の面積比を表しており、縦軸は
そのＭＯＳトランジスタのしきい値電圧である。このグ
ラフからわかるように第２の不純物濃度領域の面積比と
しきい値電圧はほぼ比例関係になっている。ここで不純
物面積比が同じでも多少のばらつきをもっているのは第
２の不純物濃度領域の形状の違いによるものと思われ
る。こうして、１回の不純物濃度導入の工程で複数の異
なるしきい値電圧電圧をもつＭＯＳトランジスタを作製
できるので、複数の不純物濃度導入の工程で作られたＭ
ＯＳトランジスタよりもしきい値電圧のばらつきの少な
いＭＯＳトランジスタが作製できる。このようにして作
製されたＭＯＳトランジスタにより形成された定電流発
生回路を構成にもつことにより、出力のばらつきがより
少なく、かつより低製造コストの温度検出装置となる。
度検出回路に用いられているＭＯＳトランジスタの各ト
ランジスタのしきい値電圧と全チャネル領域に対する第
２の不純物濃度領域の面積比の関係を表したグラフであ
る。ここで用いたトランジスタはデプレション型のＮＭ
ＯＳトランジスタであり、チャネル長５０μｍチャネル
幅５０μｍのものである。横軸は全チャネル領域に対す
る第２の不純物濃度領域の面積比を表しており、縦軸は
そのＭＯＳトランジスタのしきい値電圧である。このグ
ラフからわかるように第２の不純物濃度領域の面積比と
しきい値電圧はほぼ比例関係になっている。ここで不純
物面積比が同じでも多少のばらつきをもっているのは第
２の不純物濃度領域の形状の違いによるものと思われ
る。こうして、１回の不純物濃度導入の工程で複数の異
なるしきい値電圧電圧をもつＭＯＳトランジスタを作製
できるので、複数の不純物濃度導入の工程で作られたＭ
ＯＳトランジスタよりもしきい値電圧のばらつきの少な
いＭＯＳトランジスタが作製できる。このようにして作
製されたＭＯＳトランジスタにより形成された定電流発
生回路を構成にもつことにより、出力のばらつきがより
少なく、かつより低製造コストの温度検出装置となる。
【００２２】図１０は図１の抵抗器Ｒ２、Ｒ３におかれ
るトリミング可能な抵抗器の図を示す。（Ａ）は６ビッ
トのトリミング可能な抵抗器、（Ｂ）は５ビットのトリ
ミング可能な抵抗器である。これらのトリミング可能な
抵抗器は図１１に示したように数個の抵抗を用意して不
要の抵抗をレーザ光で切断することによってトリミング
を行い、任意の抵抗値に設定が可能となる。このように
レーザトリミングを行うことによってトリミングを行う
工程のかかる費用を低減することが可能となり、トリミ
ングに要するウェハの面積も小さくできるためにコスト
削減することが可能となる。
るトリミング可能な抵抗器の図を示す。（Ａ）は６ビッ
トのトリミング可能な抵抗器、（Ｂ）は５ビットのトリ
ミング可能な抵抗器である。これらのトリミング可能な
抵抗器は図１１に示したように数個の抵抗を用意して不
要の抵抗をレーザ光で切断することによってトリミング
を行い、任意の抵抗値に設定が可能となる。このように
レーザトリミングを行うことによってトリミングを行う
工程のかかる費用を低減することが可能となり、トリミ
ングに要するウェハの面積も小さくできるためにコスト
削減することが可能となる。
【００２３】図８は本発明に係わる第３の実施例のバイ
ポーラトランジスタのベースエミッタ間順方向電圧降下
の温度係数を利用した温度センサの回路図である。この
回路はＣＭＯＳプロセスでひとりでに製造できるＰＮＰ
トランジスタまたはＮＰＮトランジスタのベース・エミ
ッタ間電圧ＶBEの安定した温度特性に着目して、その温
度感度不足を解消するため、ＶBEの温度感度を加算でき
る回路構成をとっている。（ａ）は１個のＰＮＰトラン
ジスタを接続した温度センサの回路図であり、（ｂ）
（ｃ）はそれぞれ２個または３個のＰＮＰトランジスタ
をＶBEが加算されるように接続した回路図である。
（ａ）は第一段のバイポーラトランジスタ（１２）のベ
ースとコレクタを接続した温度センサであり、（ｂ）は
第一段のバイポーラトランジスタ（１２）のエミッタに
第二段のバイポーラトランジスタ（１３）のゲートを共
通に接続し、第一段と第二段のバイポーラトランジスタ
のコレクタを共通に接続した温度センサである。（ｃ）
はさらに第三段のバイポーラトランジスタ（１４）を第
二段のバイポーラトランジスタ（１３）のエミッタと第
三段のバイポーラトランジスタ（１４）のゲートを共通
に接続して第一段から第三段のバイポーラトランジスタ
のコレクタを共通に接続した温度センサである。このよ
うにＶBEの和を取り出せるように接続すると、コレクタ
が共通なため、必然的にダーリントン接続となる。この
ダーリントン接続した回路を定電流ＩF で駆動すること
により、各トランジスタのＶBEの和の電圧ＶF がセンサ
の出力として取り出せる。つまり、（ａ）のように接続
した温度センサを（ｂ）のように接続することにより、
より感度の高い温度センサが作製でき、また（ｂ）のよ
うに接続した温度センサを（ｃ）のように接続すること
によりさらに感度の高い温度センサが作製できる。
ポーラトランジスタのベースエミッタ間順方向電圧降下
の温度係数を利用した温度センサの回路図である。この
回路はＣＭＯＳプロセスでひとりでに製造できるＰＮＰ
トランジスタまたはＮＰＮトランジスタのベース・エミ
ッタ間電圧ＶBEの安定した温度特性に着目して、その温
度感度不足を解消するため、ＶBEの温度感度を加算でき
る回路構成をとっている。（ａ）は１個のＰＮＰトラン
ジスタを接続した温度センサの回路図であり、（ｂ）
（ｃ）はそれぞれ２個または３個のＰＮＰトランジスタ
をＶBEが加算されるように接続した回路図である。
（ａ）は第一段のバイポーラトランジスタ（１２）のベ
ースとコレクタを接続した温度センサであり、（ｂ）は
第一段のバイポーラトランジスタ（１２）のエミッタに
第二段のバイポーラトランジスタ（１３）のゲートを共
通に接続し、第一段と第二段のバイポーラトランジスタ
のコレクタを共通に接続した温度センサである。（ｃ）
はさらに第三段のバイポーラトランジスタ（１４）を第
二段のバイポーラトランジスタ（１３）のエミッタと第
三段のバイポーラトランジスタ（１４）のゲートを共通
に接続して第一段から第三段のバイポーラトランジスタ
のコレクタを共通に接続した温度センサである。このよ
うにＶBEの和を取り出せるように接続すると、コレクタ
が共通なため、必然的にダーリントン接続となる。この
ダーリントン接続した回路を定電流ＩF で駆動すること
により、各トランジスタのＶBEの和の電圧ＶF がセンサ
の出力として取り出せる。つまり、（ａ）のように接続
した温度センサを（ｂ）のように接続することにより、
より感度の高い温度センサが作製でき、また（ｂ）のよ
うに接続した温度センサを（ｃ）のように接続すること
によりさらに感度の高い温度センサが作製できる。
【００２４】図９（ａ）に示した接続法は図８（ｂ）に
示した回路にさらにもう一つバイポーラトランジスタを
付け加えた回路図である。つけ加わるバイポーラトラン
ジスタ（５）はダーリントン接続した第二段のトランジ
スタ（１３）と共通のエミッタまたはベースをとり、コ
レクタがそのベースと又ダーリントン接続した第一段の
トランジスタ（１２）のエミッタと共通の電位をとるよ
うに接続されている。このように接続されることにより
図８（ｂ）と同様またはそれ以上の精度が得られる。
示した回路にさらにもう一つバイポーラトランジスタを
付け加えた回路図である。つけ加わるバイポーラトラン
ジスタ（５）はダーリントン接続した第二段のトランジ
スタ（１３）と共通のエミッタまたはベースをとり、コ
レクタがそのベースと又ダーリントン接続した第一段の
トランジスタ（１２）のエミッタと共通の電位をとるよ
うに接続されている。このように接続されることにより
図８（ｂ）と同様またはそれ以上の精度が得られる。
【００２５】図９（ｂ）に示した接続法は図８（ｃ）に
示した回路にさらにもう２つバイポーラトランジスタを
付け加えた回路図である。つけ加わるバイポーラトラン
ジスタ（６）はダーリントン接続した第三段のトランジ
スタ（１４）と共通のエミッタまたはベースをとり、コ
レクタがそのベースと又ダーリントン接続した第二段の
バイポーラトランジスタ（１３）のエミッタと共通の電
位をとるように接続されている。さらにもう一つのつけ
加わるバイポーラトランジスタ（５）はダーリントン接
続した第二段のバイポーラトランジスタ（１３）と共通
のエミッタまたはベースをとり、コレクタがそのベース
と又ダーリントン接続した第一段のバイポーラトランジ
スタ（１２）のエミッタと共通の電位をとるように接続
されている。このように接続されることにより図８
（ｃ）と同様またはそれ以上の精度が得られる。
示した回路にさらにもう２つバイポーラトランジスタを
付け加えた回路図である。つけ加わるバイポーラトラン
ジスタ（６）はダーリントン接続した第三段のトランジ
スタ（１４）と共通のエミッタまたはベースをとり、コ
レクタがそのベースと又ダーリントン接続した第二段の
バイポーラトランジスタ（１３）のエミッタと共通の電
位をとるように接続されている。さらにもう一つのつけ
加わるバイポーラトランジスタ（５）はダーリントン接
続した第二段のバイポーラトランジスタ（１３）と共通
のエミッタまたはベースをとり、コレクタがそのベース
と又ダーリントン接続した第一段のバイポーラトランジ
スタ（１２）のエミッタと共通の電位をとるように接続
されている。このように接続されることにより図８
（ｃ）と同様またはそれ以上の精度が得られる。
【００２６】図１２または図１３は本発明に係わる第４
の実施例である温度センサの回路図である。図１２また
は図１３に示す温度センサは、しきい値電圧の温度特性
の異なるディプレッションＭＯＳトランジスタとエンハ
ンスメントＭＯＳトランジスタを接続した構成をしてい
る。図１２はＮＭＯＳのディプレッションＭＯＳトラン
ジスタ（８）とＮＭＯＳのエンハンスメントＭＯＳトラ
ンジスタ（９）により形成された温度センサであり、図
１３はＰＭＯＳのディプレッションＭＯＳトランジスタ
（１０）とＰＭＯＳのエンハンスメントＭＯＳトランジ
スタ（１１）により形成された温度センサである。図１
２または図１３の回路の出力電圧はＶddの値によらず、
Ｖref の値はディプレッションＭＯＳトランジスタのし
きい電圧値とエンハンスメントＭＯＳトランジスタのし
きい電圧値との和となるので一定値Ｖref となる。
の実施例である温度センサの回路図である。図１２また
は図１３に示す温度センサは、しきい値電圧の温度特性
の異なるディプレッションＭＯＳトランジスタとエンハ
ンスメントＭＯＳトランジスタを接続した構成をしてい
る。図１２はＮＭＯＳのディプレッションＭＯＳトラン
ジスタ（８）とＮＭＯＳのエンハンスメントＭＯＳトラ
ンジスタ（９）により形成された温度センサであり、図
１３はＰＭＯＳのディプレッションＭＯＳトランジスタ
（１０）とＰＭＯＳのエンハンスメントＭＯＳトランジ
スタ（１１）により形成された温度センサである。図１
２または図１３の回路の出力電圧はＶddの値によらず、
Ｖref の値はディプレッションＭＯＳトランジスタのし
きい電圧値とエンハンスメントＭＯＳトランジスタのし
きい電圧値との和となるので一定値Ｖref となる。
【００２７】図１４はエンハンスメントＭＯＳトランジ
スタとディプレッションＭＯＳトランジスタにより形成
される温度センサにおいてエンハンスメントＭＯＳトラ
ンジスタとディプレッションＭＯＳトランジスタの温度
変化に対する出力特性図である。この図において横軸は
ゲート電圧Ｖg であり、縦軸はソースドレイン電流Ｉd
の平方根をあらわしている。ディプレッションＭＯＳト
ランジスタは図１２でも分かるようにソース基準電圧と
すると、ゲート電位はソース電位であるのでＶg は０ｖ
となる。エンハンスメントＭＯＳトランジスタとディプ
レッションＭＯＳトランジスタとでは流れる電流が同じ
なのでディプレッションＭＯＳトランジスタのＶg が０
ｖのときに流れている電流値のときのエンハンスメント
ＭＯＳトランジスタのゲート電圧が基準電圧Ｖref とな
る。図１４の場合はエンハンスメントＭＯＳトランジス
タのチャネル長とチャネル幅の比とディプレッションＭ
ＯＳトランジスタのチャネル長とチャネル幅の比がほぼ
等しい（Ｌe ／Ｗe ）≒（Ｌd ／Ｗd ）ときのものであ
るので、温度変化に対する基準出力電圧の変化はほとん
ど現れない。
スタとディプレッションＭＯＳトランジスタにより形成
される温度センサにおいてエンハンスメントＭＯＳトラ
ンジスタとディプレッションＭＯＳトランジスタの温度
変化に対する出力特性図である。この図において横軸は
ゲート電圧Ｖg であり、縦軸はソースドレイン電流Ｉd
の平方根をあらわしている。ディプレッションＭＯＳト
ランジスタは図１２でも分かるようにソース基準電圧と
すると、ゲート電位はソース電位であるのでＶg は０ｖ
となる。エンハンスメントＭＯＳトランジスタとディプ
レッションＭＯＳトランジスタとでは流れる電流が同じ
なのでディプレッションＭＯＳトランジスタのＶg が０
ｖのときに流れている電流値のときのエンハンスメント
ＭＯＳトランジスタのゲート電圧が基準電圧Ｖref とな
る。図１４の場合はエンハンスメントＭＯＳトランジス
タのチャネル長とチャネル幅の比とディプレッションＭ
ＯＳトランジスタのチャネル長とチャネル幅の比がほぼ
等しい（Ｌe ／Ｗe ）≒（Ｌd ／Ｗd ）ときのものであ
るので、温度変化に対する基準出力電圧の変化はほとん
ど現れない。
【００２８】図１５はエンハンスメントＭＯＳトランジ
スタとディプレッションＭＯＳトランジスタにより形成
される温度センサにおいてＬe ／Ｗe の大きいエンハン
スメントＭＯＳトランジスタとＬd ／Ｗd の小さいディ
プレッションＭＯＳトランジスタの温度変化に対する出
力特性図である。ＭＯＳトランジスタのＬ／Ｗのみを変
化させたときは図１４において示した温度交点（７ａ、
７ｂ）は上下方向に変化して、Ｌ／Ｗを大きくしたとき
は下方向に、Ｌ／Ｗを小さくしたときは上方向にシフト
する。そのためエンハンスメントＭＯＳトランジスタの
Ｌe ／Ｗe を大きくしてディプレッションＭＯＳトラン
ジスタのＬd ／Ｗd を小さくすると、図１４のように示
した特性図が図１５に示したようにディプレッションＭ
ＯＳトランジスタの温度交点（７ａ）が上がり、エンハ
ンスメントＭＯＳトランジスタの温度交点（７ｂ）が下
がる。その結果、ディプレッションＭＯＳトランジスタ
のゲート電圧が０ｖのときに流れている電流値のときの
エンハンスメントＭＯＳトランジスタのゲート電圧Ｖre
f が温度によって違った値となり出力される。
スタとディプレッションＭＯＳトランジスタにより形成
される温度センサにおいてＬe ／Ｗe の大きいエンハン
スメントＭＯＳトランジスタとＬd ／Ｗd の小さいディ
プレッションＭＯＳトランジスタの温度変化に対する出
力特性図である。ＭＯＳトランジスタのＬ／Ｗのみを変
化させたときは図１４において示した温度交点（７ａ、
７ｂ）は上下方向に変化して、Ｌ／Ｗを大きくしたとき
は下方向に、Ｌ／Ｗを小さくしたときは上方向にシフト
する。そのためエンハンスメントＭＯＳトランジスタの
Ｌe ／Ｗe を大きくしてディプレッションＭＯＳトラン
ジスタのＬd ／Ｗd を小さくすると、図１４のように示
した特性図が図１５に示したようにディプレッションＭ
ＯＳトランジスタの温度交点（７ａ）が上がり、エンハ
ンスメントＭＯＳトランジスタの温度交点（７ｂ）が下
がる。その結果、ディプレッションＭＯＳトランジスタ
のゲート電圧が０ｖのときに流れている電流値のときの
エンハンスメントＭＯＳトランジスタのゲート電圧Ｖre
f が温度によって違った値となり出力される。
【００２９】ここでエンハンスメントＭＯＳトランジス
タとディプレッションＭＯＳトランジスタにより形成さ
れる温度センサの出力電圧Ｖref の理論式を以下の
（１）式に示す。 Vref = Vtne - √{(μd/μe)(Le /We )/(Ld/Wd )}・Vtnd （１） ここでＶtne 、μe 、Ｌe 、Ｗe はエンハンスメントＭ
ＯＳトランジスタのしきい電圧値、移動度、チャネル
長、チャネル幅であり、Ｖtnd 、μd 、Ｌd 、Ｗdはデ
ィプレッションＭＯＳトランジスタのしきい電圧値、移
動度、チャネル長、チャネル幅である。次にＶref の温
度係数をだすために上式の両辺を温度Ｔで微分すると、
以下の（２）式に示す。
タとディプレッションＭＯＳトランジスタにより形成さ
れる温度センサの出力電圧Ｖref の理論式を以下の
（１）式に示す。 Vref = Vtne - √{(μd/μe)(Le /We )/(Ld/Wd )}・Vtnd （１） ここでＶtne 、μe 、Ｌe 、Ｗe はエンハンスメントＭ
ＯＳトランジスタのしきい電圧値、移動度、チャネル
長、チャネル幅であり、Ｖtnd 、μd 、Ｌd 、Ｗdはデ
ィプレッションＭＯＳトランジスタのしきい電圧値、移
動度、チャネル長、チャネル幅である。次にＶref の温
度係数をだすために上式の両辺を温度Ｔで微分すると、
以下の（２）式に示す。
【００３０】 dVref /dT = dVtne /dT - √{(Le /We )/(Ld /Wd )}・d( √(μd /μe ) ・Vtnd )/dT （２） ここで移動度の比（μd ／μe ）もＶref の温度特性に
影響を与えるが、温度に対してほとんど変化はないため
μd ／μe は定数としてさしつかえなく、その値は約
１．２である。つまりｄＶtne ／ｄＴの値と√｛（Ｌe
／Ｗe ）／（Ｌd ／Ｗd ）｝・ｄＶtnd ／ｄＴの値がほ
ぼ等しければ温度係数ｄＶref ／ｄＴ≒０となるので、
温度変化に対するＶref の変化は見られなくなる。実際
ｄＶtne ／ｄＴの値とｄＶtnd ／ｄＴの値は−１．０〜
−２．０ｍＶ／℃の範囲に入るため、（Ｌe ／Ｗe ）と
（Ｌd ／Ｗd ）との比が１に近いときはＶref の温度係
数は絶対値で１．０ｍＶ以下と小さな値となる。逆に
（Ｌe ／Ｗe ）を大きくして（Ｌd ／Ｗd ）を小さくす
ると−√｛（Ｌe ／Ｗe ）／（Ｌd ／Ｗd ）｝・ｄ（√
（μd ／μe ）・Ｖtnd ）／ｄＴの項の値が大きくなる
ために、Ｖref の温度係数ｄＶref ／ｄＴは大きな値と
なり、温度Ｔの変化に対する基準出力電圧Ｖref の変化
も顕著になる。ここで（Ｌe ／Ｗe ）：（Ｌd ／Ｗd ）
＝１００：１の比で基準電圧出力回路を設計すると、温
度センサとして十分に利用できる温度係数である１０ｍ
Ｖ／℃の感度をえることが可能となる。この場合（１）
式より基準電圧Ｖref はディプレッションＭＯＳトラン
ジスタのしきい電圧値Ｖtnd の１０倍の電圧となるの
で、基準電圧を１．５ｖまたは２．５ｖに設定するため
にはＶtnd またはＶtne を０．１５〜０．２ｖぐらいの
設定が必要になる。またＶtne の温度係数を小さくして
Ｖtnd の温度係数を大きく設定すれば（Ｌe ／Ｗe ）と
（Ｌd ／Ｗd ）との比を多少抑えることが可能となる。
Ｖtnの温度変化の違いはゲート電極下のチャネル領域の
基板不純物濃度とゲート酸化膜厚の違いにより発生す
る。チャネル領域の基板不純物濃度は不純物濃度が濃い
方が温度係数が大きくなり、またゲート酸化膜厚は厚い
方が温度係数が大きくなる。そこでチャネル領域の基板
不純物濃度を１．０×１０13〜５．０×１０14atoms ／
ｃｍ3の範囲に設定し、ゲート酸化膜厚を１００Åから
３００ÅにすればＶtne を−１．０ｍＶ／℃ぐらいの温
度係数に設定でき、チャネル領域の基板不純物濃度を
１．０×１０15〜１．０×１０16ａｔｏｍｓ ／ｃｍ3の
範囲に設定し、ゲート酸化膜厚を１０００ÅにすればＶ
tnd を−２．０ｍＶ／℃ぐらいの温度係数に設定でき
る。このようにＶtne またはＶtnd の温度係数を設定す
れば、（Ｌe ／Ｗe ）：（Ｌd／Ｗd ）＝２５：１の比
の設定でＶref の温度係数を温度センサとして十分に利
用可能な１０ｍＶ／℃の感度をもった基準電圧出力回路
が作成できる。このときのディプレッションＭＯＳトラ
ンジスタのしきい電圧値Ｖtnd またはエンハンスメント
ＭＯＳトランジスタのしきい電圧値Ｖtne は０．２〜
０．３ｖぐらいの設定が必要になる。なお、ゲート酸化
膜厚を３０００〜５０００ÅにすればＶtndを−３．０
ｍＶ／℃程度の温度係数にしても設定可能なため、（Ｌ
ｅ／Ｗｅ）：（Ｌｄ／Ｗｄ）＝１０：１の比の設定で１
０ｍＶ／℃の温度係数をもったＶref出力ができる。
影響を与えるが、温度に対してほとんど変化はないため
μd ／μe は定数としてさしつかえなく、その値は約
１．２である。つまりｄＶtne ／ｄＴの値と√｛（Ｌe
／Ｗe ）／（Ｌd ／Ｗd ）｝・ｄＶtnd ／ｄＴの値がほ
ぼ等しければ温度係数ｄＶref ／ｄＴ≒０となるので、
温度変化に対するＶref の変化は見られなくなる。実際
ｄＶtne ／ｄＴの値とｄＶtnd ／ｄＴの値は−１．０〜
−２．０ｍＶ／℃の範囲に入るため、（Ｌe ／Ｗe ）と
（Ｌd ／Ｗd ）との比が１に近いときはＶref の温度係
数は絶対値で１．０ｍＶ以下と小さな値となる。逆に
（Ｌe ／Ｗe ）を大きくして（Ｌd ／Ｗd ）を小さくす
ると−√｛（Ｌe ／Ｗe ）／（Ｌd ／Ｗd ）｝・ｄ（√
（μd ／μe ）・Ｖtnd ）／ｄＴの項の値が大きくなる
ために、Ｖref の温度係数ｄＶref ／ｄＴは大きな値と
なり、温度Ｔの変化に対する基準出力電圧Ｖref の変化
も顕著になる。ここで（Ｌe ／Ｗe ）：（Ｌd ／Ｗd ）
＝１００：１の比で基準電圧出力回路を設計すると、温
度センサとして十分に利用できる温度係数である１０ｍ
Ｖ／℃の感度をえることが可能となる。この場合（１）
式より基準電圧Ｖref はディプレッションＭＯＳトラン
ジスタのしきい電圧値Ｖtnd の１０倍の電圧となるの
で、基準電圧を１．５ｖまたは２．５ｖに設定するため
にはＶtnd またはＶtne を０．１５〜０．２ｖぐらいの
設定が必要になる。またＶtne の温度係数を小さくして
Ｖtnd の温度係数を大きく設定すれば（Ｌe ／Ｗe ）と
（Ｌd ／Ｗd ）との比を多少抑えることが可能となる。
Ｖtnの温度変化の違いはゲート電極下のチャネル領域の
基板不純物濃度とゲート酸化膜厚の違いにより発生す
る。チャネル領域の基板不純物濃度は不純物濃度が濃い
方が温度係数が大きくなり、またゲート酸化膜厚は厚い
方が温度係数が大きくなる。そこでチャネル領域の基板
不純物濃度を１．０×１０13〜５．０×１０14atoms ／
ｃｍ3の範囲に設定し、ゲート酸化膜厚を１００Åから
３００ÅにすればＶtne を−１．０ｍＶ／℃ぐらいの温
度係数に設定でき、チャネル領域の基板不純物濃度を
１．０×１０15〜１．０×１０16ａｔｏｍｓ ／ｃｍ3の
範囲に設定し、ゲート酸化膜厚を１０００ÅにすればＶ
tnd を−２．０ｍＶ／℃ぐらいの温度係数に設定でき
る。このようにＶtne またはＶtnd の温度係数を設定す
れば、（Ｌe ／Ｗe ）：（Ｌd／Ｗd ）＝２５：１の比
の設定でＶref の温度係数を温度センサとして十分に利
用可能な１０ｍＶ／℃の感度をもった基準電圧出力回路
が作成できる。このときのディプレッションＭＯＳトラ
ンジスタのしきい電圧値Ｖtnd またはエンハンスメント
ＭＯＳトランジスタのしきい電圧値Ｖtne は０．２〜
０．３ｖぐらいの設定が必要になる。なお、ゲート酸化
膜厚を３０００〜５０００ÅにすればＶtndを−３．０
ｍＶ／℃程度の温度係数にしても設定可能なため、（Ｌ
ｅ／Ｗｅ）：（Ｌｄ／Ｗｄ）＝１０：１の比の設定で１
０ｍＶ／℃の温度係数をもったＶref出力ができる。
【００３１】ここで図１２または図１３に示した基準出
力電圧の温度特性を利用した温度センサは図４の点線に
示された箇所に置かれ、基準出力電圧Ｖref は出力回路
（２）の入力につながれる。ここで図１２のディプレッ
ションのＮＭＯＳトランジスタ（８）または図１３のエ
ンハンスメントのＰＭＯＳトランジスタ（１１）は図４
で示すノレータ（１）の役割もあわせて担っている。
力電圧の温度特性を利用した温度センサは図４の点線に
示された箇所に置かれ、基準出力電圧Ｖref は出力回路
（２）の入力につながれる。ここで図１２のディプレッ
ションのＮＭＯＳトランジスタ（８）または図１３のエ
ンハンスメントのＰＭＯＳトランジスタ（１１）は図４
で示すノレータ（１）の役割もあわせて担っている。
【００３２】
【発明の効果】この発明は、以上説明したように同一の
ＭＯＳトランジスタのチャネル領域に平面的に複数の不
純物濃度の領域を設け、さらに第１の不純物濃度の領域
の平面的面積と第２以降の不純物濃度領域の平面的面積
の比率を複数設けることで、所望のしきい値電圧のＭＯ
Ｓトランジスタをより少ない工程で製造でき、単一の半
導体集積回路装置上に複数のしきい値電圧ＭＯＳトラン
ジスタを低コストで搭載し、そのことにより高性能な温
度検出回路を低コストで製造できる効果がある。
ＭＯＳトランジスタのチャネル領域に平面的に複数の不
純物濃度の領域を設け、さらに第１の不純物濃度の領域
の平面的面積と第２以降の不純物濃度領域の平面的面積
の比率を複数設けることで、所望のしきい値電圧のＭＯ
Ｓトランジスタをより少ない工程で製造でき、単一の半
導体集積回路装置上に複数のしきい値電圧ＭＯＳトラン
ジスタを低コストで搭載し、そのことにより高性能な温
度検出回路を低コストで製造できる効果がある。
【００３３】また、この製造方法で作られた複数のしき
い値電圧のＭＯＳトランジスタを用いた定電流発生回路
は従来の方法に比べて少ない工程で製造できるので、低
コストでよりばらつきの少ない半導体集積回路となり、
その出力回路を含めた温度検出回路も低コストでよりば
らつきの少ない半導体集積回路となる。
い値電圧のＭＯＳトランジスタを用いた定電流発生回路
は従来の方法に比べて少ない工程で製造できるので、低
コストでよりばらつきの少ない半導体集積回路となり、
その出力回路を含めた温度検出回路も低コストでよりば
らつきの少ない半導体集積回路となる。
【００３４】また、出力回路にトリミング可能な抵抗器
を設けることによって、より感度のばらつきの少ない温
度検出装置となり、また、よりある温度での出力値のば
らつきの少ない温度検出装置となる。
を設けることによって、より感度のばらつきの少ない温
度検出装置となり、また、よりある温度での出力値のば
らつきの少ない温度検出装置となる。
【図１】本発明のトリミング可能な温度検出装置のブロ
ック図である。
ック図である。
【図２】本発明の温度検出回路の温度に対する出力電圧
の関係を示したグラフである。
の関係を示したグラフである。
【図３】本発明の温度検出回路に用いられているＭＯＳ
トランジスタのしきい値電圧と全チャネル領域の面積に
対する第２の不純物濃度領域の面積比との関係を示した
グラフである。
トランジスタのしきい値電圧と全チャネル領域の面積に
対する第２の不純物濃度領域の面積比との関係を示した
グラフである。
【図４】従来の温度検出装置のブロック図である。
【図５】従来の定電流発生回路と温度センサとが接続し
た回路図である。
た回路図である。
【図６】従来の定電流発生回路と温度センサとが接続し
た回路図である。
た回路図である。
【図７】従来の方法の温度検出回路の温度に対する出力
電圧の関係を示したグラフである。
電圧の関係を示したグラフである。
【図８】本発明に係わるバイポーラトランジスタのベー
スエミッタ間順方向電圧降下の温度係数を利用した温度
センサの回路図である。
スエミッタ間順方向電圧降下の温度係数を利用した温度
センサの回路図である。
【図９】本発明に係わるバイポーラトランジスタのベー
スエミッタ間順方向電圧降下の温度係数を利用した温度
センサの回路図である。
スエミッタ間順方向電圧降下の温度係数を利用した温度
センサの回路図である。
【図１０】本発明のトリミング方法を示す説明図であ
る。
る。
【図１１】本発明のトリミング方法を示す説明図であ
る。
る。
【図１２】本発明のエンハンスメントＭＯＳトランジス
タとディプレッションＭＯＳトランジスタにより形成さ
れる温度センサの回路図である。
タとディプレッションＭＯＳトランジスタにより形成さ
れる温度センサの回路図である。
【図１３】本発明のエンハンスメントＭＯＳトランジス
タとディプレッションＭＯＳトランジスタにより形成さ
れる温度センサの回路図である。
タとディプレッションＭＯＳトランジスタにより形成さ
れる温度センサの回路図である。
【図１４】本発明のエンハンスメントＭＯＳトランジス
タとディプレッションＭＯＳトランジスタにより形成さ
れる温度センサにおいてエンハンスメントＭＯＳトラン
ジスタとディプレッションＭＯＳトランジスタの温度変
化に対する出力特性図である。
タとディプレッションＭＯＳトランジスタにより形成さ
れる温度センサにおいてエンハンスメントＭＯＳトラン
ジスタとディプレッションＭＯＳトランジスタの温度変
化に対する出力特性図である。
【図１５】本発明のエンハンスメントＭＯＳトランジス
タとディプレッションＭＯＳトランジスタにより形成さ
れる温度センサにおいてエンハンスメントＭＯＳトラン
ジスタとディプレッションＭＯＳトランジスタの温度変
化に対する出力特性図である。
タとディプレッションＭＯＳトランジスタにより形成さ
れる温度センサにおいてエンハンスメントＭＯＳトラン
ジスタとディプレッションＭＯＳトランジスタの温度変
化に対する出力特性図である。
１ … ノレータ ２ … 出力回路 ３ … 増幅回路 ４ … 温度センサ ５ … つけ加わるバイポーラトランジスタ ６ … つけ加わるバイポーラトランジスタ ７ａ … ディプレッションのＭＯＳトランジスタの温
度交点 ７ｂ … エンハンスメントのＭＯＳトランジスタの温
度交点 ８ … ディプレッションのＮＭＯＳトランジスタ ９ … エンハンスメントのＮＭＯＳトランジスタ １０ … ディプレッションのＰＭＯＳトランジスタ １１ … エンハンスメントのＰＭＯＳトランジスタ １２ … 一段目のバイポーラトランジスタトランジス
タ １３ … 二段目のバイポーラトランジスタトランジス
タ １４ … 三段目のバイポーラトランジスタトランジス
タ
度交点 ７ｂ … エンハンスメントのＭＯＳトランジスタの温
度交点 ８ … ディプレッションのＮＭＯＳトランジスタ ９ … エンハンスメントのＮＭＯＳトランジスタ １０ … ディプレッションのＰＭＯＳトランジスタ １１ … エンハンスメントのＰＭＯＳトランジスタ １２ … 一段目のバイポーラトランジスタトランジス
タ １３ … 二段目のバイポーラトランジスタトランジス
タ １４ … 三段目のバイポーラトランジスタトランジス
タ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 21/8236 27/088 Ｇ０１Ｋ 7/00 ３９１ Ｓ Ｈ０１Ｌ 27/04 Ｆ 27/08 ３１１ Ｄ (72)発明者 佐藤 恵二 千葉県千葉市美浜区中瀬１丁目８番地 株 式会社エアイアイ・アールディセンター内
Claims (11)
- 【請求項１】 温度センサと定電流回路と出力手段から
なる温度検出装置において、 前記定電流回路が少なくとも第１導電型半導体基板に絶
縁層と、前記絶縁層に接するゲート電極と、前記ゲート
電極下の前記第１導電型半導体基板表面に平面的第１不
純物濃度領域と少なくとも平面的第２不純物濃度領域か
らなるるＭＯＳ型トランジスタを有することを特徴とす
る温度検出装置。 - 【請求項２】 前記出力手段が電圧を分割する抵抗を有
することを特徴とする請求項１記載の温度検出装置。 - 【請求項３】 前記出力手段が入力信号の増幅手段を有
し、前記増幅手段が増幅度を調整する抵抗を有すること
を特徴とする請求項１記載の温度検出装置。 - 【請求項４】 前記温度センサが複数のバイポーラトラ
ンジスタがｎ段に接続され、第１段のバイポーラトラン
ジスタのコレクタとベースが共通に接続され、第１段の
バイポーラトランジスタのエミッタと第２段のバイポー
ラトランジスタのベースが共通に接続され、第ｎ−１段
のバイポーラトランジスタのエミッタと第ｎ段のバイポ
ーラトランジスタのベースが共通に接続され、第１段か
ら第ｎ段までのバイポーラトランジスタのコレクタが共
通に接続され、かつベースとコレクタが共通に接続され
て、ベースが各段のバイポーラトランジスタのベースと
共通に接続されて、エミッタが各段のバイポーラトラン
ジスタのエミッタと共通に接続されたバイポーラトラン
ジスタが第２段から第ｎ段までの各段に接続された構成
をしたことを特徴とする請求項１記載の温度検出装置。 - 【請求項５】 前記温度センサがダーリントン接続され
た複数のバイポーラトランジスタであることを特徴とす
る請求項１記載の温度検出装置。 - 【請求項６】 エンハンスメントのＰＭＯＳトランジス
タとディプレッション型のＰＭＯＳトランジスタからな
り、 前記エンハンスメントのＰＭＯＳトランジスタのソース
とサブストレートと前記ディプレッションのＰＭＯＳト
ランジスタのサブストレートが等電位であるように接続
され、 前記エンハンスメントのＰＭＯＳトランジスタのドレイ
ンとゲートと前記ディプレッションのＰＭＯＳトランジ
スタのソースとゲートが等電位であるように接続され、 前記ディプレッションのＰＭＯＳトランジスタのドレイ
ンに電気的に接続された第１の端子を有し、 前記エンハンスメントのＰＭＯＳトランジスタのソース
に電気的に接続された第２の端子を有し、 前記エンハンスメントのＰＭＯＳトランジスタのゲート
に電気的に接続された出力端子を有し、 前記ディプレッションのＰＭＯＳトランジスタのゲート
電極下の半導体基板表面の基板不純物濃度が１．０×１
０15〜１．０×１０16atoms ／ｃｍ3であり、 前記エンハンスメントのＰＭＯＳトランジスタのゲート
電極下の半導体基板表面の基板不純物濃度が５．０×１
０13〜５．０×１０14atoms ／ｃｍ3であることを特徴
とする温度検出装置。 - 【請求項７】 エンハンスメントのＰＭＯＳトランジス
タとディプレッションのＰＭＯＳトランジスタからな
り、 前記エンハンスメントのＰＭＯＳトランジスタのソース
とサブストレートと前記ディプレッションのＰＭＯＳト
ランジスタのサブストレートが等電位であるように接続
され、 前記エンハンスメントのＰＭＯＳトランジスタのドレイ
ンとゲートと前記ディプレッションのＰＭＯＳトランジ
スタのソースとゲートが等電位であるように接続され、 前記ディプレッションのＰＭＯＳトランジスタのドレイ
ンに電気的に接続された第１の端子を有し、 前記エンハンスメントのＰＭＯＳトランジスタのソース
に電気的に接続された第２の端子を有し、 前記エンハンスメントのＰＭＯＳトランジスタのゲート
に電気的に接続された出力端子を有し、 前記ディプレッションのＰＭＯＳトランジスタのゲート
酸化膜厚が１０００Å〜５０００Åの範囲にあり、前記
エンハンスメントのＰＭＯＳトランジスタのゲート酸化
膜厚が１００Å〜３００Åの範囲にあることを特徴とす
る温度検出装置。 - 【請求項８】 エンハンスメントのＰＭＯＳトランジス
タとディプレッションのＰＭＯＳトランジスタからな
り、 前記エンハンスメントのＰＭＯＳトランジスタのソース
とサブストレートと前記ディプレッションのＰＭＯＳト
ランジスタのサブストレートが等電位であるように接続
され、 前記エンハンスメントのＰＭＯＳトランジスタのドレイ
ンとゲートと前記ディプレッションのＰＭＯＳトランジ
スタのソースとゲートが等電位であるように接続され、 前記ディプレッションのＰＭＯＳトランジスタのドレイ
ンに電気的に接続された第１の端子を有し、 前記エンハンスメントのＰＭＯＳトランジスタのソース
に電気的に接続された第２の端子を有し、 前記エンハンスメントのＰＭＯＳトランジスタのゲート
に電気的に接続された出力端子を有し 前記エンハンスメントのＰＭＯＳトランジスタのソース
とドレインとの距離に相当するチャネル長Ｌｅと前記チ
ャネル長の方向に垂直で前記チャネルが形成される幅に
相当するチャネル幅Ｗｅとの割合（Ｌｅ／Ｗｅ）と前記
ディプレッションのＰＭＯＳトランジスタのチャネル長
Ｌｄとチャネル幅Ｗｄとの割合（Ｌｄ／Ｗｄ）との比が
（Ｌｅ／Ｗｅ）対（Ｌｄ／Ｗｄ）で１００対１から１０
対１であることを特徴とする温度検出装置。 - 【請求項９】 エンハンスメントのＮＭＯＳトランジス
タとディプレッション型のＮＭＯＳトランジスタからな
り、 前記エンハンスメントのＮＭＯＳトランジスタのソース
とサブストレートとディプレッションのＮＭＯＳトラン
ジスタのサブストレートが等電位であるように接続さ
れ、 前記エンハンスメントのＮＭＯＳトランジスタのドレイ
ンとゲートと前記ディプレッションのＮＭＯＳトランジ
スタのソースとゲートが等電位であるように接続され、 前記ディプレッションのＮＭＯＳトランジスタのドレイ
ンに電気的に接続された第１の端子を有し、 前記エンハンスメントのＮＭＯＳトランジスタのソース
に電気的に接続された第２の端子を有し、 前記エンハンスメントのＮＭＯＳトランジスタのゲート
に電気的に接続され前記ディプレッションのＰＭＯＳト
ランジスタのゲート電極下の半導体基板表面の基板不純
物濃度が１．０×１０15〜１．０×１０16atoms ／ｃｍ
3であり、 前記エンハンスメントのＰＭＯＳトランジスタのゲート
電極下の半導体基板表面の基板不純物濃度が５．０×１
０13〜５．０×１０14atoms ／ｃｍ3であることを特徴
とする温度検出装置。 - 【請求項１０】 エンハンスメントのＮＭＯＳトランジ
スタとディプレッションのＮＭＯＳトランジスタからな
り、 前記エンハンスメントのＮＭＯＳトランジスタのソース
とサブストレートと前記ディプレッションのＮＭＯＳト
ランジスタのサブストレートが等電位であるように接続
され、 前記エンハンスメントのＮＭＯＳトランジスタのドレイ
ンとゲートと前記ディプレッションのＮＭＯＳトランジ
スタのソースとゲートが等電位であるように接続され、 前記ディプレッションのＮＭＯＳトランジスタのドレイ
ンに電気的に接続された第１の端子を有し、 前記エンハンスメントのＮＭＯＳトランジスタのソース
に電気的に接続された第２の端子有し、 前記エンハンスメントのＮＭＯＳトランジスタのゲート
に電気的に接続された出力端子を有し、 前記ディプレッションのＮＭＯＳトランジスタのゲート
酸化膜厚が１０００Å〜５０００Åであり、前記エンハ
ンスメントのＮＭＯＳトランジスタのゲート酸化膜厚が
１００Å〜３００Åであることを特徴とする温度検出装
置。 - 【請求項１１】 エンハンスメントのＮＭＯＳトランジ
スタとディプレッションのＮＭＯＳトランジスタからな
り、 前記エンハンスメントのＮＭＯＳトランジスタのソース
とサブストレートと前記ディプレッションのＮＭＯＳト
ランジスタのサブストレートが等電位であるように接続
され、 前記エンハンスメントのＮＭＯＳトランジスタのドレイ
ンとゲートと前記ディプレッション型のＮＭＯＳトラン
ジスタのソースとゲートが等電位であるように接続さ
れ、 前記ディプレッションのＮＭＯＳトランジスタのドレイ
ンに電気的に接続された第１の端子を有し、 前記エンハンスメントのＮＭＯＳトランジスタのソース
に電気的に接続された第２の端子を有し、 前記エンハンスメントのＮＭＯＳトランジスタのゲート
に電気的に接続された出力端子を有し、 前記エンハンスメントのＮＭＯＳトランジスタのソース
とドレインとの距離に相当するチャネル長Ｌｅとそのチ
ャネル長の方向に垂直でチャネルが形成される幅に相当
するチャネル幅Ｗｅとの割合（Ｌｅ／Ｗｅ）と前記ディ
プレッションのＮＭＯＳトランジスタのチャネル長Ｌｄ
とチャネル幅Ｗｄとの割合（Ｌｄ／Ｗｄ）との比が（Ｌ
ｅ／Ｗｅ）対（Ｌｄ／Ｗｄ）で１００対１から１０対１
であることを特徴とする温度検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7273132A JPH08184505A (ja) | 1994-11-02 | 1995-10-20 | 温度検出装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-269988 | 1994-11-02 | ||
| JP26998894 | 1994-11-02 | ||
| JP7273132A JPH08184505A (ja) | 1994-11-02 | 1995-10-20 | 温度検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08184505A true JPH08184505A (ja) | 1996-07-16 |
Family
ID=26549013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7273132A Pending JPH08184505A (ja) | 1994-11-02 | 1995-10-20 | 温度検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08184505A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008350A (ja) * | 2001-06-19 | 2003-01-10 | Takehiko Adachi | 圧電発振器 |
| JP2003031678A (ja) * | 2001-07-16 | 2003-01-31 | Fuji Electric Co Ltd | Ｍｏｓ基準電圧回路およびその製造方法 |
| JP2007066046A (ja) * | 2005-08-31 | 2007-03-15 | Ricoh Co Ltd | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 |
| JP2008066649A (ja) * | 2006-09-11 | 2008-03-21 | Ricoh Co Ltd | 電圧源回路 |
| JP2009014386A (ja) * | 2007-07-02 | 2009-01-22 | Ricoh Co Ltd | 温度検出回路 |
| US8540423B2 (en) * | 2006-01-04 | 2013-09-24 | Micron Technology, Inc. | Semiconductor temperature sensor with high sensitivity |
| CN111562806A (zh) * | 2020-05-18 | 2020-08-21 | 西安拓尔微电子有限责任公司 | Cmos工艺上实现低温度系数电压及电流的参考源电路 |
-
1995
- 1995-10-20 JP JP7273132A patent/JPH08184505A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008350A (ja) * | 2001-06-19 | 2003-01-10 | Takehiko Adachi | 圧電発振器 |
| JP2003031678A (ja) * | 2001-07-16 | 2003-01-31 | Fuji Electric Co Ltd | Ｍｏｓ基準電圧回路およびその製造方法 |
| JP4691846B2 (ja) * | 2001-07-16 | 2011-06-01 | 富士電機システムズ株式会社 | Ｍｏｓ基準電圧回路およびその製造方法 |
| JP2007066046A (ja) * | 2005-08-31 | 2007-03-15 | Ricoh Co Ltd | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 |
| US8540423B2 (en) * | 2006-01-04 | 2013-09-24 | Micron Technology, Inc. | Semiconductor temperature sensor with high sensitivity |
| US9464942B2 (en) | 2006-01-04 | 2016-10-11 | Micron Technology, Inc. | Semiconductor temperature sensor with high sensitivity |
| JP2008066649A (ja) * | 2006-09-11 | 2008-03-21 | Ricoh Co Ltd | 電圧源回路 |
| JP2009014386A (ja) * | 2007-07-02 | 2009-01-22 | Ricoh Co Ltd | 温度検出回路 |
| CN111562806A (zh) * | 2020-05-18 | 2020-08-21 | 西安拓尔微电子有限责任公司 | Cmos工艺上实现低温度系数电压及电流的参考源电路 |
| CN111562806B (zh) * | 2020-05-18 | 2024-06-04 | 拓尔微电子股份有限公司 | Cmos工艺上实现低温度系数电压及电流的参考源电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005987B1 (ko) | 밴드갭 기준회로 | |
| JP4276812B2 (ja) | 温度検出回路 | |
| US20060197581A1 (en) | Temperature detecting circuit | |
| JPH01143510A (ja) | 二端子温度補償式電流源回路 | |
| JPH02183126A (ja) | 温度閾値検知回路 | |
| KR19980080387A (ko) | 밴드갭 기준 회로 및 방법 | |
| KR20120080567A (ko) | 보상된 밴드갭 | |
| US20080285624A1 (en) | Temperature Sensor Circuit | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| US4553048A (en) | Monolithically integrated thermal shut-down circuit including a well regulated current source | |
| US7405547B2 (en) | Stabilized DC power supply circuit having a current limiting circuit and a correction circuit | |
| JPS6326895B2 (ja) | ||
| US6657480B2 (en) | CMOS compatible band gap reference | |
| JPH08184505A (ja) | 温度検出装置 | |
| US20040008080A1 (en) | Reference voltage generator | |
| TW202217499A (zh) | 參考電壓電路 | |
| JP2011220777A (ja) | 電圧発生回路 | |
| US6995588B2 (en) | Temperature sensor apparatus | |
| US6771055B1 (en) | Bandgap using lateral PNPs | |
| US4577119A (en) | Trimless bandgap reference voltage generator | |
| JPH09243467A (ja) | 温度検出回路およびその試験方法 | |
| CN114690842B (zh) | 一种用于偏置双极型晶体管的电流源电路 | |
| JP2000213992A (ja) | 温度検出回路及び半導体装置 | |
| CN112965565A (zh) | 一种低温漂的带隙基准电路 | |
| US20030030128A1 (en) | Transistor configuration for a bandgap circuit |