JPH08184505A - 温度検出装置 - Google Patents
温度検出装置Info
- Publication number
- JPH08184505A JPH08184505A JP7273132A JP27313295A JPH08184505A JP H08184505 A JPH08184505 A JP H08184505A JP 7273132 A JP7273132 A JP 7273132A JP 27313295 A JP27313295 A JP 27313295A JP H08184505 A JPH08184505 A JP H08184505A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- enhancement
- depletion
- pmos transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
Abstract
(57)【要約】
【課題】MOS型トランジスタを有する回路を含む温度
検出装置の温度検出において、温度検出回路の出力のば
らつきを小さくすること。 【解決手段】温度検出回路のMOS型要素において、少
なくとも第1導電型半導体基板に絶縁層と、絶縁層に接
するゲート電極と、ゲート電極下の第1導電型半導体基
板表面(チャネル領域)が平面的第1不純物濃度領域
(第1濃度領域)と少なくとも平面的第2不純物濃度領
域(第2濃度領域)からなるMOS型トランジスタを用
いた構成とする。また、温度検出回路の出力回路におい
て、感度補正用の抵抗器とオフセット補正用の抵抗器を
接続する。
検出装置の温度検出において、温度検出回路の出力のば
らつきを小さくすること。 【解決手段】温度検出回路のMOS型要素において、少
なくとも第1導電型半導体基板に絶縁層と、絶縁層に接
するゲート電極と、ゲート電極下の第1導電型半導体基
板表面(チャネル領域)が平面的第1不純物濃度領域
(第1濃度領域)と少なくとも平面的第2不純物濃度領
域(第2濃度領域)からなるMOS型トランジスタを用
いた構成とする。また、温度検出回路の出力回路におい
て、感度補正用の抵抗器とオフセット補正用の抵抗器を
接続する。
Description
【0001】
【発明の属する技術分野】この発明は、MOSトランジ
スタにより構成される定電流発生回路と温度の変化に対
して出力信号が変化する温度センサと出力手段とを有す
る温度検出装置に関する。
スタにより構成される定電流発生回路と温度の変化に対
して出力信号が変化する温度センサと出力手段とを有す
る温度検出装置に関する。
【0002】
【従来の技術】図4は従来の温度検出装置のブロック図
である。ノレータ(1)で示したところに定電流発生回
路が置かれる。この定電流発生回路で発生する定電流が
温度センサ(4)を流れて、温度の変化に対して温度セ
ンサ(4)の両端の電位差が変化する。その温度センサ
(4)の両端の電位差はバッファまたはコンパレータな
どの出力回路(2)を通して出力電圧Voutとして出力
される。
である。ノレータ(1)で示したところに定電流発生回
路が置かれる。この定電流発生回路で発生する定電流が
温度センサ(4)を流れて、温度の変化に対して温度セ
ンサ(4)の両端の電位差が変化する。その温度センサ
(4)の両端の電位差はバッファまたはコンパレータな
どの出力回路(2)を通して出力電圧Voutとして出力
される。
【0003】図7は従来の温度検出回路の温度センサに
白金測温抵抗体を用いたときの温度出力特性図である。
従来の温度検出回路では温度0℃のときの出力電圧は約
1mVのオフセット電圧をもっており、出力電圧が0m
Vとなるのは温度が−273℃のとき、つまり絶対温度
が0Kのときであった。また、各々の温度検出回路で温
度に対する出力電圧の傾き(感度)もばらつきをもって
おり、そのために温度0℃での出力電圧もばらついてし
まっている。
白金測温抵抗体を用いたときの温度出力特性図である。
従来の温度検出回路では温度0℃のときの出力電圧は約
1mVのオフセット電圧をもっており、出力電圧が0m
Vとなるのは温度が−273℃のとき、つまり絶対温度
が0Kのときであった。また、各々の温度検出回路で温
度に対する出力電圧の傾き(感度)もばらつきをもって
おり、そのために温度0℃での出力電圧もばらついてし
まっている。
【0004】図5は図4において点線で囲まれた部分
で、定電流発生回路と温度センサ(4)の接続部分であ
る。図5においてP1・P2・P4はPチャネル型MO
Sトランジスタであり、N3はNチャネル型MOSトラ
ンジスタである。N3はP1・P2に流れる電流を制御
するMOSトランジスタであり、P1・P2により発生
する基準電圧によりP4に流れる電流が決まり、温度セ
ンサ(4)に定電流が流れる。
で、定電流発生回路と温度センサ(4)の接続部分であ
る。図5においてP1・P2・P4はPチャネル型MO
Sトランジスタであり、N3はNチャネル型MOSトラ
ンジスタである。N3はP1・P2に流れる電流を制御
するMOSトランジスタであり、P1・P2により発生
する基準電圧によりP4に流れる電流が決まり、温度セ
ンサ(4)に定電流が流れる。
【0005】ここでP1・P2により発生する基準電圧
はP1・P2のMOSトランジスタのしきい値電圧に依
存して0いるため、P1・P2のしきい値電圧のばらつ
きがP1・P2により発生する基準電圧のばらつきとな
る。そのためにP4に流れる定電流値が各々の温度検出
回路で異なってしまう。
はP1・P2のMOSトランジスタのしきい値電圧に依
存して0いるため、P1・P2のしきい値電圧のばらつ
きがP1・P2により発生する基準電圧のばらつきとな
る。そのためにP4に流れる定電流値が各々の温度検出
回路で異なってしまう。
【0006】図6も図4において点線で囲まれた部分
で、定電流発生回路と温度センサ(4)の接続部分であ
る。図6においてP1・P2・P5はPチャネル型MO
Sトランジスタであり、N3・N4はNチャネル型MO
Sトランジスタである。P1・P2又P5のMOSトラ
ンジスタでカレントミラーを組んでいるので各トランジ
スタは各トランジスタのサイズに比例した大きさの電流
が流れる。よってP5を流れる電流はP5のトランジス
タのサイズの大きさで決まり、温度センサ(4)に定電
流が流れる。しかしこの定電流発生回路も回路を構成し
ているMOSトランジスタのしきい値電圧のばらつきに
よって、発生する電流値がばらつきをもっている。
で、定電流発生回路と温度センサ(4)の接続部分であ
る。図6においてP1・P2・P5はPチャネル型MO
Sトランジスタであり、N3・N4はNチャネル型MO
Sトランジスタである。P1・P2又P5のMOSトラ
ンジスタでカレントミラーを組んでいるので各トランジ
スタは各トランジスタのサイズに比例した大きさの電流
が流れる。よってP5を流れる電流はP5のトランジス
タのサイズの大きさで決まり、温度センサ(4)に定電
流が流れる。しかしこの定電流発生回路も回路を構成し
ているMOSトランジスタのしきい値電圧のばらつきに
よって、発生する電流値がばらつきをもっている。
【0007】このように従来の温度検出回路は単一の半
導体基板上に複数種類のMOSトランジスタで定電流回
路を構成し、温度センサの両端の電位差を出力回路を通
して出力電圧で取り出している。
導体基板上に複数種類のMOSトランジスタで定電流回
路を構成し、温度センサの両端の電位差を出力回路を通
して出力電圧で取り出している。
【0008】
【発明が解決しようとする課題】しかし従来、定電流回
路を構成するMOSトランジスタのしきい値電圧は複数
種類存在し、半導体集積回路装置内のMOSトランジス
タは同一基板を使用しているためそれぞれ均一な不純物
濃度のチャネル領域をもつために、単一の半導体基板上
に複数種類のしきい値電圧のトランジスタを形成するに
は、複数の不純物あるいは不純物濃度を導入する工程が
必要となった。
路を構成するMOSトランジスタのしきい値電圧は複数
種類存在し、半導体集積回路装置内のMOSトランジス
タは同一基板を使用しているためそれぞれ均一な不純物
濃度のチャネル領域をもつために、単一の半導体基板上
に複数種類のしきい値電圧のトランジスタを形成するに
は、複数の不純物あるいは不純物濃度を導入する工程が
必要となった。
【0009】したがって、同一基板上に複数種類のしき
い値電圧のトランジスタを形成して定電流発生回路を構
成することは、プロセスの工程が増えることによりコス
ト増しとなり、又プロセスの工程が増えることによりト
ランジスタのしきい値電圧のばらつきが大きくなり、温
度検出回路の精度を悪化させる原因となっていた。
い値電圧のトランジスタを形成して定電流発生回路を構
成することは、プロセスの工程が増えることによりコス
ト増しとなり、又プロセスの工程が増えることによりト
ランジスタのしきい値電圧のばらつきが大きくなり、温
度検出回路の精度を悪化させる原因となっていた。
【0010】また、各々の温度センサでその感度に多少
のばらつきがあり、定電流発生回路を構成しているMO
Sトランジスタのしきい値電圧もばらつきをもっている
ので、発生する定電流もばらつきをもってしまう。この
ことより出力回路を通して出力される温度変化に対する
出力変化の割合(感度)も各々の温度検出装置で異なっ
てしまう。また、出力回路を通して出力されるある温度
での出力値も各々の温度検出装置で異なってしまう。
のばらつきがあり、定電流発生回路を構成しているMO
Sトランジスタのしきい値電圧もばらつきをもっている
ので、発生する定電流もばらつきをもってしまう。この
ことより出力回路を通して出力される温度変化に対する
出力変化の割合(感度)も各々の温度検出装置で異なっ
てしまう。また、出力回路を通して出力されるある温度
での出力値も各々の温度検出装置で異なってしまう。
【0011】
【課題を解決するための手段】上記課題を解決するため
に、この発明は以下のような手段を取った。第1の手段
として同一チャネル内に異なる不純物濃度の第2の不純
物濃度を持つチャネル領域を設けたMOSトランジスタ
からなる回路を有した温度検出装置を構成した。
に、この発明は以下のような手段を取った。第1の手段
として同一チャネル内に異なる不純物濃度の第2の不純
物濃度を持つチャネル領域を設けたMOSトランジスタ
からなる回路を有した温度検出装置を構成した。
【0012】第2の手段として前記第1の手段記載のM
OSトランジスタを定電流発生回路に使用する手段をと
った。第3の手段として前記第2の手段に記載の定電流
発生回路と温度センサを直列に接続して、温度センサの
両端の電圧差を出力回路を通して出力する半導体集積回
路装置を構成した。
OSトランジスタを定電流発生回路に使用する手段をと
った。第3の手段として前記第2の手段に記載の定電流
発生回路と温度センサを直列に接続して、温度センサの
両端の電圧差を出力回路を通して出力する半導体集積回
路装置を構成した。
【0013】第4の手段として前記第3の手段に記載の
出力回路に感度のばらつきを補正するトリミング可能な
抵抗器を接続する手段をとった。第5の手段として前記
第3の手段に記載の出力回路にある温度での出力値をあ
る一定の出力値に補正するトリミング可能な抵抗器を接
続する手段をとった。
出力回路に感度のばらつきを補正するトリミング可能な
抵抗器を接続する手段をとった。第5の手段として前記
第3の手段に記載の出力回路にある温度での出力値をあ
る一定の出力値に補正するトリミング可能な抵抗器を接
続する手段をとった。
【0014】第6の手段としてn個のバイポーラトラン
ジスタをダーリントン接続した温度センサにn−1個の
バーポーラトランジスタを接続する手段をとった。第7
の手段としてしきい値電圧の温度特性の異なるディプレ
ッション型のMOSトランジスタとエンハンスメント型
のトランジスタを接続する手段をとった。
ジスタをダーリントン接続した温度センサにn−1個の
バーポーラトランジスタを接続する手段をとった。第7
の手段としてしきい値電圧の温度特性の異なるディプレ
ッション型のMOSトランジスタとエンハンスメント型
のトランジスタを接続する手段をとった。
【0015】第1の手段をとることで、1回のチャネル
不純物導入の工程で複数種類のしきい値電圧のトランジ
スタを得るという作用があり、このことにより回路設計
の自由度も増えて非常に高性能で高機能の温度検出装置
を低コストで実現可能である。
不純物導入の工程で複数種類のしきい値電圧のトランジ
スタを得るという作用があり、このことにより回路設計
の自由度も増えて非常に高性能で高機能の温度検出装置
を低コストで実現可能である。
【0016】第2、第3の手段をとることで、従来複数
のしきい値電圧のMOSトランジスタを形成するため
に、それぞれ別の不純物濃度を導入する工程が必要であ
ったものが、ひとつの工程で実現できるので、より低コ
ストな温度検出装置が実現でき、ばらつきのより少ない
温度検出装置が実現できる。
のしきい値電圧のMOSトランジスタを形成するため
に、それぞれ別の不純物濃度を導入する工程が必要であ
ったものが、ひとつの工程で実現できるので、より低コ
ストな温度検出装置が実現でき、ばらつきのより少ない
温度検出装置が実現できる。
【0017】第4、第5の手段をとることで、従来各々
の温度検出装置で感度のばらつきやある温度での出力値
のばらつきがあったものが、トリミングを可能としたこ
とで感度のばらつきのより少なく、ある温度での出力値
のばらつきのより少ない温度検出装置が実現できる。
の温度検出装置で感度のばらつきやある温度での出力値
のばらつきがあったものが、トリミングを可能としたこ
とで感度のばらつきのより少なく、ある温度での出力値
のばらつきのより少ない温度検出装置が実現できる。
【0018】
【発明の実施の形態】以下に、この発明の実施例を図に
基づいて説明する。図1は、本発明に係わる第1の実施
例の温度検出装置の一例のブロック図である。従来の方
法図4に対して出力回路部が異なっている。本発明の方
法は温度センサ(4)の両端の電位差をバッファまたは
コンパレータといった出力回路(2)を介して増幅回路
(3)へと信号が伝わっている。ここでR2は感度のば
らつきを補正するトリミング可能な抵抗器であり、R3
はある温度での出力値のばらつきを補正するトリミング
可能な抵抗器である。この回路で出力される電圧Vout
は次式のようになる。
基づいて説明する。図1は、本発明に係わる第1の実施
例の温度検出装置の一例のブロック図である。従来の方
法図4に対して出力回路部が異なっている。本発明の方
法は温度センサ(4)の両端の電位差をバッファまたは
コンパレータといった出力回路(2)を介して増幅回路
(3)へと信号が伝わっている。ここでR2は感度のば
らつきを補正するトリミング可能な抵抗器であり、R3
はある温度での出力値のばらつきを補正するトリミング
可能な抵抗器である。この回路で出力される電圧Vout
は次式のようになる。
【0019】Vout= R2/R1(Vin−Vp)+Vp ここでR3の抵抗器をトリミングすることにより、ある
温度での出力の値を所望の値に設定でき、R2の抵抗器
をトリミングすることにより、感度のばらつきをより少
なくすることが可能となる。
温度での出力の値を所望の値に設定でき、R2の抵抗器
をトリミングすることにより、感度のばらつきをより少
なくすることが可能となる。
【0020】図2は、本発明に係わる第1の実施例の温
度検出回路の温度センサに白金測温抵抗体を用いたとき
の温度出力特性図である。従来の方法では図6に示した
ように温度0℃のときに出力電圧値が約5mVであった
が、本発明の方法では出力電圧の値を所望の値に設定で
きる抵抗器が接続されているため、温度0℃のときの出
力電圧値をほぼ0mVにすることが可能となり、そのば
らつきもより少なくできる。また各々の温度検出回路で
もっていた温度に対する出力電圧の傾き(感度)のばら
つきも補正用の抵抗器でトリミングすることによって、
従来各々の温度検出回路で異なっていた感度をよりばら
つきの少ないものにできる。
度検出回路の温度センサに白金測温抵抗体を用いたとき
の温度出力特性図である。従来の方法では図6に示した
ように温度0℃のときに出力電圧値が約5mVであった
が、本発明の方法では出力電圧の値を所望の値に設定で
きる抵抗器が接続されているため、温度0℃のときの出
力電圧値をほぼ0mVにすることが可能となり、そのば
らつきもより少なくできる。また各々の温度検出回路で
もっていた温度に対する出力電圧の傾き(感度)のばら
つきも補正用の抵抗器でトリミングすることによって、
従来各々の温度検出回路で異なっていた感度をよりばら
つきの少ないものにできる。
【0021】図3は、本発明に係わる第2の実施例の温
度検出回路に用いられているMOSトランジスタの各ト
ランジスタのしきい値電圧と全チャネル領域に対する第
2の不純物濃度領域の面積比の関係を表したグラフであ
る。ここで用いたトランジスタはデプレション型のNM
OSトランジスタであり、チャネル長50μmチャネル
幅50μmのものである。横軸は全チャネル領域に対す
る第2の不純物濃度領域の面積比を表しており、縦軸は
そのMOSトランジスタのしきい値電圧である。このグ
ラフからわかるように第2の不純物濃度領域の面積比と
しきい値電圧はほぼ比例関係になっている。ここで不純
物面積比が同じでも多少のばらつきをもっているのは第
2の不純物濃度領域の形状の違いによるものと思われ
る。こうして、1回の不純物濃度導入の工程で複数の異
なるしきい値電圧電圧をもつMOSトランジスタを作製
できるので、複数の不純物濃度導入の工程で作られたM
OSトランジスタよりもしきい値電圧のばらつきの少な
いMOSトランジスタが作製できる。このようにして作
製されたMOSトランジスタにより形成された定電流発
生回路を構成にもつことにより、出力のばらつきがより
少なく、かつより低製造コストの温度検出装置となる。
度検出回路に用いられているMOSトランジスタの各ト
ランジスタのしきい値電圧と全チャネル領域に対する第
2の不純物濃度領域の面積比の関係を表したグラフであ
る。ここで用いたトランジスタはデプレション型のNM
OSトランジスタであり、チャネル長50μmチャネル
幅50μmのものである。横軸は全チャネル領域に対す
る第2の不純物濃度領域の面積比を表しており、縦軸は
そのMOSトランジスタのしきい値電圧である。このグ
ラフからわかるように第2の不純物濃度領域の面積比と
しきい値電圧はほぼ比例関係になっている。ここで不純
物面積比が同じでも多少のばらつきをもっているのは第
2の不純物濃度領域の形状の違いによるものと思われ
る。こうして、1回の不純物濃度導入の工程で複数の異
なるしきい値電圧電圧をもつMOSトランジスタを作製
できるので、複数の不純物濃度導入の工程で作られたM
OSトランジスタよりもしきい値電圧のばらつきの少な
いMOSトランジスタが作製できる。このようにして作
製されたMOSトランジスタにより形成された定電流発
生回路を構成にもつことにより、出力のばらつきがより
少なく、かつより低製造コストの温度検出装置となる。
【0022】図10は図1の抵抗器R2、R3におかれ
るトリミング可能な抵抗器の図を示す。(A)は6ビッ
トのトリミング可能な抵抗器、(B)は5ビットのトリ
ミング可能な抵抗器である。これらのトリミング可能な
抵抗器は図11に示したように数個の抵抗を用意して不
要の抵抗をレーザ光で切断することによってトリミング
を行い、任意の抵抗値に設定が可能となる。このように
レーザトリミングを行うことによってトリミングを行う
工程のかかる費用を低減することが可能となり、トリミ
ングに要するウェハの面積も小さくできるためにコスト
削減することが可能となる。
るトリミング可能な抵抗器の図を示す。(A)は6ビッ
トのトリミング可能な抵抗器、(B)は5ビットのトリ
ミング可能な抵抗器である。これらのトリミング可能な
抵抗器は図11に示したように数個の抵抗を用意して不
要の抵抗をレーザ光で切断することによってトリミング
を行い、任意の抵抗値に設定が可能となる。このように
レーザトリミングを行うことによってトリミングを行う
工程のかかる費用を低減することが可能となり、トリミ
ングに要するウェハの面積も小さくできるためにコスト
削減することが可能となる。
【0023】図8は本発明に係わる第3の実施例のバイ
ポーラトランジスタのベースエミッタ間順方向電圧降下
の温度係数を利用した温度センサの回路図である。この
回路はCMOSプロセスでひとりでに製造できるPNP
トランジスタまたはNPNトランジスタのベース・エミ
ッタ間電圧VBEの安定した温度特性に着目して、その温
度感度不足を解消するため、VBEの温度感度を加算でき
る回路構成をとっている。(a)は1個のPNPトラン
ジスタを接続した温度センサの回路図であり、(b)
(c)はそれぞれ2個または3個のPNPトランジスタ
をVBEが加算されるように接続した回路図である。
(a)は第一段のバイポーラトランジスタ(12)のベ
ースとコレクタを接続した温度センサであり、(b)は
第一段のバイポーラトランジスタ(12)のエミッタに
第二段のバイポーラトランジスタ(13)のゲートを共
通に接続し、第一段と第二段のバイポーラトランジスタ
のコレクタを共通に接続した温度センサである。(c)
はさらに第三段のバイポーラトランジスタ(14)を第
二段のバイポーラトランジスタ(13)のエミッタと第
三段のバイポーラトランジスタ(14)のゲートを共通
に接続して第一段から第三段のバイポーラトランジスタ
のコレクタを共通に接続した温度センサである。このよ
うにVBEの和を取り出せるように接続すると、コレクタ
が共通なため、必然的にダーリントン接続となる。この
ダーリントン接続した回路を定電流IF で駆動すること
により、各トランジスタのVBEの和の電圧VF がセンサ
の出力として取り出せる。つまり、(a)のように接続
した温度センサを(b)のように接続することにより、
より感度の高い温度センサが作製でき、また(b)のよ
うに接続した温度センサを(c)のように接続すること
によりさらに感度の高い温度センサが作製できる。
ポーラトランジスタのベースエミッタ間順方向電圧降下
の温度係数を利用した温度センサの回路図である。この
回路はCMOSプロセスでひとりでに製造できるPNP
トランジスタまたはNPNトランジスタのベース・エミ
ッタ間電圧VBEの安定した温度特性に着目して、その温
度感度不足を解消するため、VBEの温度感度を加算でき
る回路構成をとっている。(a)は1個のPNPトラン
ジスタを接続した温度センサの回路図であり、(b)
(c)はそれぞれ2個または3個のPNPトランジスタ
をVBEが加算されるように接続した回路図である。
(a)は第一段のバイポーラトランジスタ(12)のベ
ースとコレクタを接続した温度センサであり、(b)は
第一段のバイポーラトランジスタ(12)のエミッタに
第二段のバイポーラトランジスタ(13)のゲートを共
通に接続し、第一段と第二段のバイポーラトランジスタ
のコレクタを共通に接続した温度センサである。(c)
はさらに第三段のバイポーラトランジスタ(14)を第
二段のバイポーラトランジスタ(13)のエミッタと第
三段のバイポーラトランジスタ(14)のゲートを共通
に接続して第一段から第三段のバイポーラトランジスタ
のコレクタを共通に接続した温度センサである。このよ
うにVBEの和を取り出せるように接続すると、コレクタ
が共通なため、必然的にダーリントン接続となる。この
ダーリントン接続した回路を定電流IF で駆動すること
により、各トランジスタのVBEの和の電圧VF がセンサ
の出力として取り出せる。つまり、(a)のように接続
した温度センサを(b)のように接続することにより、
より感度の高い温度センサが作製でき、また(b)のよ
うに接続した温度センサを(c)のように接続すること
によりさらに感度の高い温度センサが作製できる。
【0024】図9(a)に示した接続法は図8(b)に
示した回路にさらにもう一つバイポーラトランジスタを
付け加えた回路図である。つけ加わるバイポーラトラン
ジスタ(5)はダーリントン接続した第二段のトランジ
スタ(13)と共通のエミッタまたはベースをとり、コ
レクタがそのベースと又ダーリントン接続した第一段の
トランジスタ(12)のエミッタと共通の電位をとるよ
うに接続されている。このように接続されることにより
図8(b)と同様またはそれ以上の精度が得られる。
示した回路にさらにもう一つバイポーラトランジスタを
付け加えた回路図である。つけ加わるバイポーラトラン
ジスタ(5)はダーリントン接続した第二段のトランジ
スタ(13)と共通のエミッタまたはベースをとり、コ
レクタがそのベースと又ダーリントン接続した第一段の
トランジスタ(12)のエミッタと共通の電位をとるよ
うに接続されている。このように接続されることにより
図8(b)と同様またはそれ以上の精度が得られる。
【0025】図9(b)に示した接続法は図8(c)に
示した回路にさらにもう2つバイポーラトランジスタを
付け加えた回路図である。つけ加わるバイポーラトラン
ジスタ(6)はダーリントン接続した第三段のトランジ
スタ(14)と共通のエミッタまたはベースをとり、コ
レクタがそのベースと又ダーリントン接続した第二段の
バイポーラトランジスタ(13)のエミッタと共通の電
位をとるように接続されている。さらにもう一つのつけ
加わるバイポーラトランジスタ(5)はダーリントン接
続した第二段のバイポーラトランジスタ(13)と共通
のエミッタまたはベースをとり、コレクタがそのベース
と又ダーリントン接続した第一段のバイポーラトランジ
スタ(12)のエミッタと共通の電位をとるように接続
されている。このように接続されることにより図8
(c)と同様またはそれ以上の精度が得られる。
示した回路にさらにもう2つバイポーラトランジスタを
付け加えた回路図である。つけ加わるバイポーラトラン
ジスタ(6)はダーリントン接続した第三段のトランジ
スタ(14)と共通のエミッタまたはベースをとり、コ
レクタがそのベースと又ダーリントン接続した第二段の
バイポーラトランジスタ(13)のエミッタと共通の電
位をとるように接続されている。さらにもう一つのつけ
加わるバイポーラトランジスタ(5)はダーリントン接
続した第二段のバイポーラトランジスタ(13)と共通
のエミッタまたはベースをとり、コレクタがそのベース
と又ダーリントン接続した第一段のバイポーラトランジ
スタ(12)のエミッタと共通の電位をとるように接続
されている。このように接続されることにより図8
(c)と同様またはそれ以上の精度が得られる。
【0026】図12または図13は本発明に係わる第4
の実施例である温度センサの回路図である。図12また
は図13に示す温度センサは、しきい値電圧の温度特性
の異なるディプレッションMOSトランジスタとエンハ
ンスメントMOSトランジスタを接続した構成をしてい
る。図12はNMOSのディプレッションMOSトラン
ジスタ(8)とNMOSのエンハンスメントMOSトラ
ンジスタ(9)により形成された温度センサであり、図
13はPMOSのディプレッションMOSトランジスタ
(10)とPMOSのエンハンスメントMOSトランジ
スタ(11)により形成された温度センサである。図1
2または図13の回路の出力電圧はVddの値によらず、
Vref の値はディプレッションMOSトランジスタのし
きい電圧値とエンハンスメントMOSトランジスタのし
きい電圧値との和となるので一定値Vref となる。
の実施例である温度センサの回路図である。図12また
は図13に示す温度センサは、しきい値電圧の温度特性
の異なるディプレッションMOSトランジスタとエンハ
ンスメントMOSトランジスタを接続した構成をしてい
る。図12はNMOSのディプレッションMOSトラン
ジスタ(8)とNMOSのエンハンスメントMOSトラ
ンジスタ(9)により形成された温度センサであり、図
13はPMOSのディプレッションMOSトランジスタ
(10)とPMOSのエンハンスメントMOSトランジ
スタ(11)により形成された温度センサである。図1
2または図13の回路の出力電圧はVddの値によらず、
Vref の値はディプレッションMOSトランジスタのし
きい電圧値とエンハンスメントMOSトランジスタのし
きい電圧値との和となるので一定値Vref となる。
【0027】図14はエンハンスメントMOSトランジ
スタとディプレッションMOSトランジスタにより形成
される温度センサにおいてエンハンスメントMOSトラ
ンジスタとディプレッションMOSトランジスタの温度
変化に対する出力特性図である。この図において横軸は
ゲート電圧Vg であり、縦軸はソースドレイン電流Id
の平方根をあらわしている。ディプレッションMOSト
ランジスタは図12でも分かるようにソース基準電圧と
すると、ゲート電位はソース電位であるのでVg は0v
となる。エンハンスメントMOSトランジスタとディプ
レッションMOSトランジスタとでは流れる電流が同じ
なのでディプレッションMOSトランジスタのVg が0
vのときに流れている電流値のときのエンハンスメント
MOSトランジスタのゲート電圧が基準電圧Vref とな
る。図14の場合はエンハンスメントMOSトランジス
タのチャネル長とチャネル幅の比とディプレッションM
OSトランジスタのチャネル長とチャネル幅の比がほぼ
等しい(Le /We )≒(Ld /Wd )ときのものであ
るので、温度変化に対する基準出力電圧の変化はほとん
ど現れない。
スタとディプレッションMOSトランジスタにより形成
される温度センサにおいてエンハンスメントMOSトラ
ンジスタとディプレッションMOSトランジスタの温度
変化に対する出力特性図である。この図において横軸は
ゲート電圧Vg であり、縦軸はソースドレイン電流Id
の平方根をあらわしている。ディプレッションMOSト
ランジスタは図12でも分かるようにソース基準電圧と
すると、ゲート電位はソース電位であるのでVg は0v
となる。エンハンスメントMOSトランジスタとディプ
レッションMOSトランジスタとでは流れる電流が同じ
なのでディプレッションMOSトランジスタのVg が0
vのときに流れている電流値のときのエンハンスメント
MOSトランジスタのゲート電圧が基準電圧Vref とな
る。図14の場合はエンハンスメントMOSトランジス
タのチャネル長とチャネル幅の比とディプレッションM
OSトランジスタのチャネル長とチャネル幅の比がほぼ
等しい(Le /We )≒(Ld /Wd )ときのものであ
るので、温度変化に対する基準出力電圧の変化はほとん
ど現れない。
【0028】図15はエンハンスメントMOSトランジ
スタとディプレッションMOSトランジスタにより形成
される温度センサにおいてLe /We の大きいエンハン
スメントMOSトランジスタとLd /Wd の小さいディ
プレッションMOSトランジスタの温度変化に対する出
力特性図である。MOSトランジスタのL/Wのみを変
化させたときは図14において示した温度交点(7a、
7b)は上下方向に変化して、L/Wを大きくしたとき
は下方向に、L/Wを小さくしたときは上方向にシフト
する。そのためエンハンスメントMOSトランジスタの
Le /We を大きくしてディプレッションMOSトラン
ジスタのLd /Wd を小さくすると、図14のように示
した特性図が図15に示したようにディプレッションM
OSトランジスタの温度交点(7a)が上がり、エンハ
ンスメントMOSトランジスタの温度交点(7b)が下
がる。その結果、ディプレッションMOSトランジスタ
のゲート電圧が0vのときに流れている電流値のときの
エンハンスメントMOSトランジスタのゲート電圧Vre
f が温度によって違った値となり出力される。
スタとディプレッションMOSトランジスタにより形成
される温度センサにおいてLe /We の大きいエンハン
スメントMOSトランジスタとLd /Wd の小さいディ
プレッションMOSトランジスタの温度変化に対する出
力特性図である。MOSトランジスタのL/Wのみを変
化させたときは図14において示した温度交点(7a、
7b)は上下方向に変化して、L/Wを大きくしたとき
は下方向に、L/Wを小さくしたときは上方向にシフト
する。そのためエンハンスメントMOSトランジスタの
Le /We を大きくしてディプレッションMOSトラン
ジスタのLd /Wd を小さくすると、図14のように示
した特性図が図15に示したようにディプレッションM
OSトランジスタの温度交点(7a)が上がり、エンハ
ンスメントMOSトランジスタの温度交点(7b)が下
がる。その結果、ディプレッションMOSトランジスタ
のゲート電圧が0vのときに流れている電流値のときの
エンハンスメントMOSトランジスタのゲート電圧Vre
f が温度によって違った値となり出力される。
【0029】ここでエンハンスメントMOSトランジス
タとディプレッションMOSトランジスタにより形成さ
れる温度センサの出力電圧Vref の理論式を以下の
(1)式に示す。 Vref = Vtne - √{(μd/μe)(Le /We )/(Ld/Wd )}・Vtnd (1) ここでVtne 、μe 、Le 、We はエンハンスメントM
OSトランジスタのしきい電圧値、移動度、チャネル
長、チャネル幅であり、Vtnd 、μd 、Ld 、Wdはデ
ィプレッションMOSトランジスタのしきい電圧値、移
動度、チャネル長、チャネル幅である。次にVref の温
度係数をだすために上式の両辺を温度Tで微分すると、
以下の(2)式に示す。
タとディプレッションMOSトランジスタにより形成さ
れる温度センサの出力電圧Vref の理論式を以下の
(1)式に示す。 Vref = Vtne - √{(μd/μe)(Le /We )/(Ld/Wd )}・Vtnd (1) ここでVtne 、μe 、Le 、We はエンハンスメントM
OSトランジスタのしきい電圧値、移動度、チャネル
長、チャネル幅であり、Vtnd 、μd 、Ld 、Wdはデ
ィプレッションMOSトランジスタのしきい電圧値、移
動度、チャネル長、チャネル幅である。次にVref の温
度係数をだすために上式の両辺を温度Tで微分すると、
以下の(2)式に示す。
【0030】 dVref /dT = dVtne /dT - √{(Le /We )/(Ld /Wd )}・d( √(μd /μe ) ・Vtnd )/dT (2) ここで移動度の比(μd /μe )もVref の温度特性に
影響を与えるが、温度に対してほとんど変化はないため
μd /μe は定数としてさしつかえなく、その値は約
1.2である。つまりdVtne /dTの値と√{(Le
/We )/(Ld /Wd )}・dVtnd /dTの値がほ
ぼ等しければ温度係数dVref /dT≒0となるので、
温度変化に対するVref の変化は見られなくなる。実際
dVtne /dTの値とdVtnd /dTの値は−1.0〜
−2.0mV/℃の範囲に入るため、(Le /We )と
(Ld /Wd )との比が1に近いときはVref の温度係
数は絶対値で1.0mV以下と小さな値となる。逆に
(Le /We )を大きくして(Ld /Wd )を小さくす
ると−√{(Le /We )/(Ld /Wd )}・d(√
(μd /μe )・Vtnd )/dTの項の値が大きくなる
ために、Vref の温度係数dVref /dTは大きな値と
なり、温度Tの変化に対する基準出力電圧Vref の変化
も顕著になる。ここで(Le /We ):(Ld /Wd )
=100:1の比で基準電圧出力回路を設計すると、温
度センサとして十分に利用できる温度係数である10m
V/℃の感度をえることが可能となる。この場合(1)
式より基準電圧Vref はディプレッションMOSトラン
ジスタのしきい電圧値Vtnd の10倍の電圧となるの
で、基準電圧を1.5vまたは2.5vに設定するため
にはVtnd またはVtne を0.15〜0.2vぐらいの
設定が必要になる。またVtne の温度係数を小さくして
Vtnd の温度係数を大きく設定すれば(Le /We )と
(Ld /Wd )との比を多少抑えることが可能となる。
Vtnの温度変化の違いはゲート電極下のチャネル領域の
基板不純物濃度とゲート酸化膜厚の違いにより発生す
る。チャネル領域の基板不純物濃度は不純物濃度が濃い
方が温度係数が大きくなり、またゲート酸化膜厚は厚い
方が温度係数が大きくなる。そこでチャネル領域の基板
不純物濃度を1.0×1013〜5.0×1014atoms /
cm3の範囲に設定し、ゲート酸化膜厚を100Åから
300ÅにすればVtne を−1.0mV/℃ぐらいの温
度係数に設定でき、チャネル領域の基板不純物濃度を
1.0×1015〜1.0×1016atoms /cm3の
範囲に設定し、ゲート酸化膜厚を1000ÅにすればV
tnd を−2.0mV/℃ぐらいの温度係数に設定でき
る。このようにVtne またはVtnd の温度係数を設定す
れば、(Le /We ):(Ld/Wd )=25:1の比
の設定でVref の温度係数を温度センサとして十分に利
用可能な10mV/℃の感度をもった基準電圧出力回路
が作成できる。このときのディプレッションMOSトラ
ンジスタのしきい電圧値Vtnd またはエンハンスメント
MOSトランジスタのしきい電圧値Vtne は0.2〜
0.3vぐらいの設定が必要になる。なお、ゲート酸化
膜厚を3000〜5000ÅにすればVtndを−3.0
mV/℃程度の温度係数にしても設定可能なため、(L
e/We):(Ld/Wd)=10:1の比の設定で1
0mV/℃の温度係数をもったVref出力ができる。
影響を与えるが、温度に対してほとんど変化はないため
μd /μe は定数としてさしつかえなく、その値は約
1.2である。つまりdVtne /dTの値と√{(Le
/We )/(Ld /Wd )}・dVtnd /dTの値がほ
ぼ等しければ温度係数dVref /dT≒0となるので、
温度変化に対するVref の変化は見られなくなる。実際
dVtne /dTの値とdVtnd /dTの値は−1.0〜
−2.0mV/℃の範囲に入るため、(Le /We )と
(Ld /Wd )との比が1に近いときはVref の温度係
数は絶対値で1.0mV以下と小さな値となる。逆に
(Le /We )を大きくして(Ld /Wd )を小さくす
ると−√{(Le /We )/(Ld /Wd )}・d(√
(μd /μe )・Vtnd )/dTの項の値が大きくなる
ために、Vref の温度係数dVref /dTは大きな値と
なり、温度Tの変化に対する基準出力電圧Vref の変化
も顕著になる。ここで(Le /We ):(Ld /Wd )
=100:1の比で基準電圧出力回路を設計すると、温
度センサとして十分に利用できる温度係数である10m
V/℃の感度をえることが可能となる。この場合(1)
式より基準電圧Vref はディプレッションMOSトラン
ジスタのしきい電圧値Vtnd の10倍の電圧となるの
で、基準電圧を1.5vまたは2.5vに設定するため
にはVtnd またはVtne を0.15〜0.2vぐらいの
設定が必要になる。またVtne の温度係数を小さくして
Vtnd の温度係数を大きく設定すれば(Le /We )と
(Ld /Wd )との比を多少抑えることが可能となる。
Vtnの温度変化の違いはゲート電極下のチャネル領域の
基板不純物濃度とゲート酸化膜厚の違いにより発生す
る。チャネル領域の基板不純物濃度は不純物濃度が濃い
方が温度係数が大きくなり、またゲート酸化膜厚は厚い
方が温度係数が大きくなる。そこでチャネル領域の基板
不純物濃度を1.0×1013〜5.0×1014atoms /
cm3の範囲に設定し、ゲート酸化膜厚を100Åから
300ÅにすればVtne を−1.0mV/℃ぐらいの温
度係数に設定でき、チャネル領域の基板不純物濃度を
1.0×1015〜1.0×1016atoms /cm3の
範囲に設定し、ゲート酸化膜厚を1000ÅにすればV
tnd を−2.0mV/℃ぐらいの温度係数に設定でき
る。このようにVtne またはVtnd の温度係数を設定す
れば、(Le /We ):(Ld/Wd )=25:1の比
の設定でVref の温度係数を温度センサとして十分に利
用可能な10mV/℃の感度をもった基準電圧出力回路
が作成できる。このときのディプレッションMOSトラ
ンジスタのしきい電圧値Vtnd またはエンハンスメント
MOSトランジスタのしきい電圧値Vtne は0.2〜
0.3vぐらいの設定が必要になる。なお、ゲート酸化
膜厚を3000〜5000ÅにすればVtndを−3.0
mV/℃程度の温度係数にしても設定可能なため、(L
e/We):(Ld/Wd)=10:1の比の設定で1
0mV/℃の温度係数をもったVref出力ができる。
【0031】ここで図12または図13に示した基準出
力電圧の温度特性を利用した温度センサは図4の点線に
示された箇所に置かれ、基準出力電圧Vref は出力回路
(2)の入力につながれる。ここで図12のディプレッ
ションのNMOSトランジスタ(8)または図13のエ
ンハンスメントのPMOSトランジスタ(11)は図4
で示すノレータ(1)の役割もあわせて担っている。
力電圧の温度特性を利用した温度センサは図4の点線に
示された箇所に置かれ、基準出力電圧Vref は出力回路
(2)の入力につながれる。ここで図12のディプレッ
ションのNMOSトランジスタ(8)または図13のエ
ンハンスメントのPMOSトランジスタ(11)は図4
で示すノレータ(1)の役割もあわせて担っている。
【0032】
【発明の効果】この発明は、以上説明したように同一の
MOSトランジスタのチャネル領域に平面的に複数の不
純物濃度の領域を設け、さらに第1の不純物濃度の領域
の平面的面積と第2以降の不純物濃度領域の平面的面積
の比率を複数設けることで、所望のしきい値電圧のMO
Sトランジスタをより少ない工程で製造でき、単一の半
導体集積回路装置上に複数のしきい値電圧MOSトラン
ジスタを低コストで搭載し、そのことにより高性能な温
度検出回路を低コストで製造できる効果がある。
MOSトランジスタのチャネル領域に平面的に複数の不
純物濃度の領域を設け、さらに第1の不純物濃度の領域
の平面的面積と第2以降の不純物濃度領域の平面的面積
の比率を複数設けることで、所望のしきい値電圧のMO
Sトランジスタをより少ない工程で製造でき、単一の半
導体集積回路装置上に複数のしきい値電圧MOSトラン
ジスタを低コストで搭載し、そのことにより高性能な温
度検出回路を低コストで製造できる効果がある。
【0033】また、この製造方法で作られた複数のしき
い値電圧のMOSトランジスタを用いた定電流発生回路
は従来の方法に比べて少ない工程で製造できるので、低
コストでよりばらつきの少ない半導体集積回路となり、
その出力回路を含めた温度検出回路も低コストでよりば
らつきの少ない半導体集積回路となる。
い値電圧のMOSトランジスタを用いた定電流発生回路
は従来の方法に比べて少ない工程で製造できるので、低
コストでよりばらつきの少ない半導体集積回路となり、
その出力回路を含めた温度検出回路も低コストでよりば
らつきの少ない半導体集積回路となる。
【0034】また、出力回路にトリミング可能な抵抗器
を設けることによって、より感度のばらつきの少ない温
度検出装置となり、また、よりある温度での出力値のば
らつきの少ない温度検出装置となる。
を設けることによって、より感度のばらつきの少ない温
度検出装置となり、また、よりある温度での出力値のば
らつきの少ない温度検出装置となる。
【図1】本発明のトリミング可能な温度検出装置のブロ
ック図である。
ック図である。
【図2】本発明の温度検出回路の温度に対する出力電圧
の関係を示したグラフである。
の関係を示したグラフである。
【図3】本発明の温度検出回路に用いられているMOS
トランジスタのしきい値電圧と全チャネル領域の面積に
対する第2の不純物濃度領域の面積比との関係を示した
グラフである。
トランジスタのしきい値電圧と全チャネル領域の面積に
対する第2の不純物濃度領域の面積比との関係を示した
グラフである。
【図4】従来の温度検出装置のブロック図である。
【図5】従来の定電流発生回路と温度センサとが接続し
た回路図である。
た回路図である。
【図6】従来の定電流発生回路と温度センサとが接続し
た回路図である。
た回路図である。
【図7】従来の方法の温度検出回路の温度に対する出力
電圧の関係を示したグラフである。
電圧の関係を示したグラフである。
【図8】本発明に係わるバイポーラトランジスタのベー
スエミッタ間順方向電圧降下の温度係数を利用した温度
センサの回路図である。
スエミッタ間順方向電圧降下の温度係数を利用した温度
センサの回路図である。
【図9】本発明に係わるバイポーラトランジスタのベー
スエミッタ間順方向電圧降下の温度係数を利用した温度
センサの回路図である。
スエミッタ間順方向電圧降下の温度係数を利用した温度
センサの回路図である。
【図10】本発明のトリミング方法を示す説明図であ
る。
る。
【図11】本発明のトリミング方法を示す説明図であ
る。
る。
【図12】本発明のエンハンスメントMOSトランジス
タとディプレッションMOSトランジスタにより形成さ
れる温度センサの回路図である。
タとディプレッションMOSトランジスタにより形成さ
れる温度センサの回路図である。
【図13】本発明のエンハンスメントMOSトランジス
タとディプレッションMOSトランジスタにより形成さ
れる温度センサの回路図である。
タとディプレッションMOSトランジスタにより形成さ
れる温度センサの回路図である。
【図14】本発明のエンハンスメントMOSトランジス
タとディプレッションMOSトランジスタにより形成さ
れる温度センサにおいてエンハンスメントMOSトラン
ジスタとディプレッションMOSトランジスタの温度変
化に対する出力特性図である。
タとディプレッションMOSトランジスタにより形成さ
れる温度センサにおいてエンハンスメントMOSトラン
ジスタとディプレッションMOSトランジスタの温度変
化に対する出力特性図である。
【図15】本発明のエンハンスメントMOSトランジス
タとディプレッションMOSトランジスタにより形成さ
れる温度センサにおいてエンハンスメントMOSトラン
ジスタとディプレッションMOSトランジスタの温度変
化に対する出力特性図である。
タとディプレッションMOSトランジスタにより形成さ
れる温度センサにおいてエンハンスメントMOSトラン
ジスタとディプレッションMOSトランジスタの温度変
化に対する出力特性図である。
1 … ノレータ 2 … 出力回路 3 … 増幅回路 4 … 温度センサ 5 … つけ加わるバイポーラトランジスタ 6 … つけ加わるバイポーラトランジスタ 7a … ディプレッションのMOSトランジスタの温
度交点 7b … エンハンスメントのMOSトランジスタの温
度交点 8 … ディプレッションのNMOSトランジスタ 9 … エンハンスメントのNMOSトランジスタ 10 … ディプレッションのPMOSトランジスタ 11 … エンハンスメントのPMOSトランジスタ 12 … 一段目のバイポーラトランジスタトランジス
タ 13 … 二段目のバイポーラトランジスタトランジス
タ 14 … 三段目のバイポーラトランジスタトランジス
タ
度交点 7b … エンハンスメントのMOSトランジスタの温
度交点 8 … ディプレッションのNMOSトランジスタ 9 … エンハンスメントのNMOSトランジスタ 10 … ディプレッションのPMOSトランジスタ 11 … エンハンスメントのPMOSトランジスタ 12 … 一段目のバイポーラトランジスタトランジス
タ 13 … 二段目のバイポーラトランジスタトランジス
タ 14 … 三段目のバイポーラトランジスタトランジス
タ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/822 21/8236 27/088 G01K 7/00 391 S H01L 27/04 F 27/08 311 D (72)発明者 佐藤 恵二 千葉県千葉市美浜区中瀬1丁目8番地 株 式会社エアイアイ・アールディセンター内
Claims (11)
- 【請求項1】 温度センサと定電流回路と出力手段から
なる温度検出装置において、 前記定電流回路が少なくとも第1導電型半導体基板に絶
縁層と、前記絶縁層に接するゲート電極と、前記ゲート
電極下の前記第1導電型半導体基板表面に平面的第1不
純物濃度領域と少なくとも平面的第2不純物濃度領域か
らなるるMOS型トランジスタを有することを特徴とす
る温度検出装置。 - 【請求項2】 前記出力手段が電圧を分割する抵抗を有
することを特徴とする請求項1記載の温度検出装置。 - 【請求項3】 前記出力手段が入力信号の増幅手段を有
し、前記増幅手段が増幅度を調整する抵抗を有すること
を特徴とする請求項1記載の温度検出装置。 - 【請求項4】 前記温度センサが複数のバイポーラトラ
ンジスタがn段に接続され、第1段のバイポーラトラン
ジスタのコレクタとベースが共通に接続され、第1段の
バイポーラトランジスタのエミッタと第2段のバイポー
ラトランジスタのベースが共通に接続され、第n−1段
のバイポーラトランジスタのエミッタと第n段のバイポ
ーラトランジスタのベースが共通に接続され、第1段か
ら第n段までのバイポーラトランジスタのコレクタが共
通に接続され、かつベースとコレクタが共通に接続され
て、ベースが各段のバイポーラトランジスタのベースと
共通に接続されて、エミッタが各段のバイポーラトラン
ジスタのエミッタと共通に接続されたバイポーラトラン
ジスタが第2段から第n段までの各段に接続された構成
をしたことを特徴とする請求項1記載の温度検出装置。 - 【請求項5】 前記温度センサがダーリントン接続され
た複数のバイポーラトランジスタであることを特徴とす
る請求項1記載の温度検出装置。 - 【請求項6】 エンハンスメントのPMOSトランジス
タとディプレッション型のPMOSトランジスタからな
り、 前記エンハンスメントのPMOSトランジスタのソース
とサブストレートと前記ディプレッションのPMOSト
ランジスタのサブストレートが等電位であるように接続
され、 前記エンハンスメントのPMOSトランジスタのドレイ
ンとゲートと前記ディプレッションのPMOSトランジ
スタのソースとゲートが等電位であるように接続され、 前記ディプレッションのPMOSトランジスタのドレイ
ンに電気的に接続された第1の端子を有し、 前記エンハンスメントのPMOSトランジスタのソース
に電気的に接続された第2の端子を有し、 前記エンハンスメントのPMOSトランジスタのゲート
に電気的に接続された出力端子を有し、 前記ディプレッションのPMOSトランジスタのゲート
電極下の半導体基板表面の基板不純物濃度が1.0×1
015〜1.0×1016atoms /cm3であり、 前記エンハンスメントのPMOSトランジスタのゲート
電極下の半導体基板表面の基板不純物濃度が5.0×1
013〜5.0×1014atoms /cm3であることを特徴
とする温度検出装置。 - 【請求項7】 エンハンスメントのPMOSトランジス
タとディプレッションのPMOSトランジスタからな
り、 前記エンハンスメントのPMOSトランジスタのソース
とサブストレートと前記ディプレッションのPMOSト
ランジスタのサブストレートが等電位であるように接続
され、 前記エンハンスメントのPMOSトランジスタのドレイ
ンとゲートと前記ディプレッションのPMOSトランジ
スタのソースとゲートが等電位であるように接続され、 前記ディプレッションのPMOSトランジスタのドレイ
ンに電気的に接続された第1の端子を有し、 前記エンハンスメントのPMOSトランジスタのソース
に電気的に接続された第2の端子を有し、 前記エンハンスメントのPMOSトランジスタのゲート
に電気的に接続された出力端子を有し、 前記ディプレッションのPMOSトランジスタのゲート
酸化膜厚が1000Å〜5000Åの範囲にあり、前記
エンハンスメントのPMOSトランジスタのゲート酸化
膜厚が100Å〜300Åの範囲にあることを特徴とす
る温度検出装置。 - 【請求項8】 エンハンスメントのPMOSトランジス
タとディプレッションのPMOSトランジスタからな
り、 前記エンハンスメントのPMOSトランジスタのソース
とサブストレートと前記ディプレッションのPMOSト
ランジスタのサブストレートが等電位であるように接続
され、 前記エンハンスメントのPMOSトランジスタのドレイ
ンとゲートと前記ディプレッションのPMOSトランジ
スタのソースとゲートが等電位であるように接続され、 前記ディプレッションのPMOSトランジスタのドレイ
ンに電気的に接続された第1の端子を有し、 前記エンハンスメントのPMOSトランジスタのソース
に電気的に接続された第2の端子を有し、 前記エンハンスメントのPMOSトランジスタのゲート
に電気的に接続された出力端子を有し 前記エンハンスメントのPMOSトランジスタのソース
とドレインとの距離に相当するチャネル長Leと前記チ
ャネル長の方向に垂直で前記チャネルが形成される幅に
相当するチャネル幅Weとの割合(Le/We)と前記
ディプレッションのPMOSトランジスタのチャネル長
Ldとチャネル幅Wdとの割合(Ld/Wd)との比が
(Le/We)対(Ld/Wd)で100対1から10
対1であることを特徴とする温度検出装置。 - 【請求項9】 エンハンスメントのNMOSトランジス
タとディプレッション型のNMOSトランジスタからな
り、 前記エンハンスメントのNMOSトランジスタのソース
とサブストレートとディプレッションのNMOSトラン
ジスタのサブストレートが等電位であるように接続さ
れ、 前記エンハンスメントのNMOSトランジスタのドレイ
ンとゲートと前記ディプレッションのNMOSトランジ
スタのソースとゲートが等電位であるように接続され、 前記ディプレッションのNMOSトランジスタのドレイ
ンに電気的に接続された第1の端子を有し、 前記エンハンスメントのNMOSトランジスタのソース
に電気的に接続された第2の端子を有し、 前記エンハンスメントのNMOSトランジスタのゲート
に電気的に接続され前記ディプレッションのPMOSト
ランジスタのゲート電極下の半導体基板表面の基板不純
物濃度が1.0×1015〜1.0×1016atoms /cm
3であり、 前記エンハンスメントのPMOSトランジスタのゲート
電極下の半導体基板表面の基板不純物濃度が5.0×1
013〜5.0×1014atoms /cm3であることを特徴
とする温度検出装置。 - 【請求項10】 エンハンスメントのNMOSトランジ
スタとディプレッションのNMOSトランジスタからな
り、 前記エンハンスメントのNMOSトランジスタのソース
とサブストレートと前記ディプレッションのNMOSト
ランジスタのサブストレートが等電位であるように接続
され、 前記エンハンスメントのNMOSトランジスタのドレイ
ンとゲートと前記ディプレッションのNMOSトランジ
スタのソースとゲートが等電位であるように接続され、 前記ディプレッションのNMOSトランジスタのドレイ
ンに電気的に接続された第1の端子を有し、 前記エンハンスメントのNMOSトランジスタのソース
に電気的に接続された第2の端子有し、 前記エンハンスメントのNMOSトランジスタのゲート
に電気的に接続された出力端子を有し、 前記ディプレッションのNMOSトランジスタのゲート
酸化膜厚が1000Å〜5000Åであり、前記エンハ
ンスメントのNMOSトランジスタのゲート酸化膜厚が
100Å〜300Åであることを特徴とする温度検出装
置。 - 【請求項11】 エンハンスメントのNMOSトランジ
スタとディプレッションのNMOSトランジスタからな
り、 前記エンハンスメントのNMOSトランジスタのソース
とサブストレートと前記ディプレッションのNMOSト
ランジスタのサブストレートが等電位であるように接続
され、 前記エンハンスメントのNMOSトランジスタのドレイ
ンとゲートと前記ディプレッション型のNMOSトラン
ジスタのソースとゲートが等電位であるように接続さ
れ、 前記ディプレッションのNMOSトランジスタのドレイ
ンに電気的に接続された第1の端子を有し、 前記エンハンスメントのNMOSトランジスタのソース
に電気的に接続された第2の端子を有し、 前記エンハンスメントのNMOSトランジスタのゲート
に電気的に接続された出力端子を有し、 前記エンハンスメントのNMOSトランジスタのソース
とドレインとの距離に相当するチャネル長Leとそのチ
ャネル長の方向に垂直でチャネルが形成される幅に相当
するチャネル幅Weとの割合(Le/We)と前記ディ
プレッションのNMOSトランジスタのチャネル長Ld
とチャネル幅Wdとの割合(Ld/Wd)との比が(L
e/We)対(Ld/Wd)で100対1から10対1
であることを特徴とする温度検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7273132A JPH08184505A (ja) | 1994-11-02 | 1995-10-20 | 温度検出装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6-269988 | 1994-11-02 | ||
JP26998894 | 1994-11-02 | ||
JP7273132A JPH08184505A (ja) | 1994-11-02 | 1995-10-20 | 温度検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08184505A true JPH08184505A (ja) | 1996-07-16 |
Family
ID=26549013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7273132A Pending JPH08184505A (ja) | 1994-11-02 | 1995-10-20 | 温度検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08184505A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003008350A (ja) * | 2001-06-19 | 2003-01-10 | Takehiko Adachi | 圧電発振器 |
JP2003031678A (ja) * | 2001-07-16 | 2003-01-31 | Fuji Electric Co Ltd | Mos基準電圧回路およびその製造方法 |
JP2007066046A (ja) * | 2005-08-31 | 2007-03-15 | Ricoh Co Ltd | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 |
JP2008066649A (ja) * | 2006-09-11 | 2008-03-21 | Ricoh Co Ltd | 電圧源回路 |
JP2009014386A (ja) * | 2007-07-02 | 2009-01-22 | Ricoh Co Ltd | 温度検出回路 |
US8540423B2 (en) * | 2006-01-04 | 2013-09-24 | Micron Technology, Inc. | Semiconductor temperature sensor with high sensitivity |
CN111562806A (zh) * | 2020-05-18 | 2020-08-21 | 西安拓尔微电子有限责任公司 | Cmos工艺上实现低温度系数电压及电流的参考源电路 |
-
1995
- 1995-10-20 JP JP7273132A patent/JPH08184505A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003008350A (ja) * | 2001-06-19 | 2003-01-10 | Takehiko Adachi | 圧電発振器 |
JP2003031678A (ja) * | 2001-07-16 | 2003-01-31 | Fuji Electric Co Ltd | Mos基準電圧回路およびその製造方法 |
JP4691846B2 (ja) * | 2001-07-16 | 2011-06-01 | 富士電機システムズ株式会社 | Mos基準電圧回路およびその製造方法 |
JP2007066046A (ja) * | 2005-08-31 | 2007-03-15 | Ricoh Co Ltd | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 |
US8540423B2 (en) * | 2006-01-04 | 2013-09-24 | Micron Technology, Inc. | Semiconductor temperature sensor with high sensitivity |
US9464942B2 (en) | 2006-01-04 | 2016-10-11 | Micron Technology, Inc. | Semiconductor temperature sensor with high sensitivity |
JP2008066649A (ja) * | 2006-09-11 | 2008-03-21 | Ricoh Co Ltd | 電圧源回路 |
JP2009014386A (ja) * | 2007-07-02 | 2009-01-22 | Ricoh Co Ltd | 温度検出回路 |
CN111562806A (zh) * | 2020-05-18 | 2020-08-21 | 西安拓尔微电子有限责任公司 | Cmos工艺上实现低温度系数电压及电流的参考源电路 |
CN111562806B (zh) * | 2020-05-18 | 2024-06-04 | 拓尔微电子股份有限公司 | Cmos工艺上实现低温度系数电压及电流的参考源电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940005987B1 (ko) | 밴드갭 기준회로 | |
JP4276812B2 (ja) | 温度検出回路 | |
US20060197581A1 (en) | Temperature detecting circuit | |
JPH01143510A (ja) | 二端子温度補償式電流源回路 | |
JPH02183126A (ja) | 温度閾値検知回路 | |
KR19980080387A (ko) | 밴드갭 기준 회로 및 방법 | |
KR20120080567A (ko) | 보상된 밴드갭 | |
US20080285624A1 (en) | Temperature Sensor Circuit | |
US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
US4553048A (en) | Monolithically integrated thermal shut-down circuit including a well regulated current source | |
US7405547B2 (en) | Stabilized DC power supply circuit having a current limiting circuit and a correction circuit | |
JPS6326895B2 (ja) | ||
US6657480B2 (en) | CMOS compatible band gap reference | |
JPH08184505A (ja) | 温度検出装置 | |
US20040008080A1 (en) | Reference voltage generator | |
TW202217499A (zh) | 參考電壓電路 | |
JP2011220777A (ja) | 電圧発生回路 | |
US6995588B2 (en) | Temperature sensor apparatus | |
US6771055B1 (en) | Bandgap using lateral PNPs | |
US4577119A (en) | Trimless bandgap reference voltage generator | |
JPH09243467A (ja) | 温度検出回路およびその試験方法 | |
CN114690842B (zh) | 一种用于偏置双极型晶体管的电流源电路 | |
JP2000213992A (ja) | 温度検出回路及び半導体装置 | |
CN112965565A (zh) | 一种低温漂的带隙基准电路 | |
US20030030128A1 (en) | Transistor configuration for a bandgap circuit |