JP2011220777A

JP2011220777A - 電圧発生回路

Info

Publication number: JP2011220777A
Application number: JP2010088863A
Authority: JP
Inventors: Akira Yajima; 昭矢嶋
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2010-04-07
Filing date: 2010-04-07
Publication date: 2011-11-04

Abstract

【課題】ダイオード、抵抗のサイズをアナログスイッチにて切り替えることなく、温度に対して一次関数的に変化する電圧の特性をプログラマブルに変更する電圧発生回路の提供。
【解決手段】抵抗Ｒ１およびダイオードＱ１からなる第１直列回路と、抵抗Ｒ２，Ｒ３およびダイオードＱ２からなる第２直列回路と、抵抗Ｒ１およびダイオードＱ１の共通接続点と抵抗Ｒ２および抵抗Ｒ３の共通接続点の電位差を増幅するオペアンプＯＰと、該オペアンプＯＰの出力電圧に応じて第１直列回路に流れる電流Ｉ１と第２直列回路に流れる電流Ｉ２の値を調整する電流調整手段とを備える。該電流調整手段は、第１帰還トランジスタ群Ｍ３と、第２帰還トランジスタ群Ｍ４と、スイッチトランジスタ群Ｍ１と、スイッチトランジスタ群Ｍ２を有する。
【選択図】図１

Description

本発明は、温度に対して一次関数的に変化する電圧の特性をプログラマブルに変更できるようにした電圧発生回路に関する。

圧力センサ等の電源回路として働く電圧発生回路では、その電圧発生回路によって駆動される側のセンサの感度が温度特性を持つ場合、その電圧発生回路で発生される電圧を温度に応じて変化させて、センサ感度の温度特性をキャンセルさせる必要がある。このために、感度の温度補償を行う手段が知られている。その具体的な電圧発生回路としては、バンドギャップリファレンス回路を用いたものがある（例えば、特許文献１、２参照）。

特開２００１−９１３８７号公報特許第３２３３９４６号公報

ところが、上記のようなバンドギャップリファレンス回路を、電圧発生回路として半導体集積回路に組み込んだ場合、個々のセンサ毎にばらつくセンサ感度の温度特性に対応できるように、バンドギャップリファレンス回路の発生する電圧の温度勾配を、外部からの制御信号で調整可能にするためには、例えば、図７に示すように、そのバンドギャップリファレンス回路を構成するトランジスタのサイズや抵抗の値をアナログスイッチを用いて切り替えなくてはならない。

図７において、Ｑ１はＰＮＰトランジスタ用いた第１ダイオード、Ｑ２は第１ダイオードＱ１を構成するＰＮＰトランジスタと同じＰＮＰトランジスタをＫ個並列接続した第２ダイオード、ＯＰはオペアンプ、ＯＵＴは出力端子、Ｓ１１，Ｓ１２，Ｓ１３，Ｓ２１，Ｓ２２，・・・，Ｓ２Ｋはアナログスイッチ、Ｒ１，Ｒ２，Ｒ３は抵抗である。このバンドギャップリファレンス回路では、アナログスイッチＳ１１，Ｓ１２，Ｓ１３のオン／オフを適宜設定することで抵抗Ｒ３の抵抗値を調整し、また、アナログスイッチＳ２１，Ｓ２２，・・・，Ｓ２Ｋのオン／オフを適宜設定することで第２ダイオードＱ２のエミッタ面積を調整することができる。

しかし、上記のようなアナログスイッチでは、そのオン抵抗を極力小さくしないと、アナログスイッチの特性ばらつきが、バンドギャップリファレンス回路の特性ばらつきに影響を与え、予め決めた温度特性の再現性が劣化するという問題がある。また、これを回避するために、アナログスイッチのオン抵抗を小さな値に抑えて回路を構成する場合は、アナログスイッチのサイズを大きくしなければならず、物理的な回路規模が大きくなり、コストアップにつながるという問題がある。

本発明の目的は、アナログスイッチのオン抵抗値による回路特性への影響を極力抑え、又は回路特性を決定するダイオード、抵抗のサイズをアナログスイッチにて切り替えることなく、温度に対して一次関数的に変化する電圧の特性をプログラマブルに変更できるようにした電圧発生回路を提供することである。

上記目的を達成するために、請求項１にかかる発明は、第１抵抗および第１ダイオードが直列接続され、該第１ダイオードが第１電源端子に接続された第１直列回路と、第２抵抗、第３抵抗および第２ダイオードが順次直列接続され、該第２ダイオードが前記第１電源端子に接続された第２直列回路と、前記第１抵抗および前記第１ダイオードの共通接続点と前記第２抵抗および前記第３抵抗の共通接続点の電位差を増幅するオペアンプと、該オペアンプの出力電圧に応じて前記第１直列回路に流れる第１電流の値を調整するとともに前記第２直列回路に流れる第２電流の値を調整する電流調整手段とを備え、該電流調整手段は、ゲートが前記オペアンプの出力端子に接続されドレインが共通接続された複数の帰還トランジスタからなる第１帰還トランジスタ群と、該第１帰還トランジスタ群の各帰還トランジスタを第２電源端子と前記第１直列回路の前記第１抵抗との間に接続するためのスイッチトランジスタを有する第１スイッチトランジスタ群と、ゲートが前記オペアンプの出力端子に接続されドレインが共通接続された複数の帰還トランジスタからなる第２帰還トランジスタ群と、該第２帰還トランジスタ群の各帰還トランジスタを前記第２電源端子と前記第２直列回路の前記第２抵抗との間に接続するためのスイッチトランジスタを有する第２スイッチトランジスタ群とを有することを特徴とする。
請求項２にかかる発明は、請求項１に記載の電圧発生回路において、前記第１帰還トランジスタ群と前記第１スイッチトランジスタ群、又は前記第２帰還トランジスタ群と前記第２スイッチトランジスタ群を、１個の帰還トランジスタに置き換え、又は１個の帰還トランジスタと導通した１個のスイッチトランジスタの直列回路に置き換えたことを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載の電圧発生回路において、前記複数の帰還トランジスタは、互いのサイズ比が異なることを特徴とする。
請求項４にかかる発明は、請求項３に記載の電圧発生回路において、前記複数の帰還トランジスタは、互いのサイズにバイナリウエイトが設定されていることを特徴とする。

本発明によれば、温度係数をもつ電圧を作成する第１および第２ダイオードのサイズや第１乃至第３抵抗の値をアナログスイッチングで変化させることなく、第１電流や第２電流の値を変化させることができ、電圧変化の温度勾配をプログラマブルに変更できる。このため、回路を作り込む半導体集積回路の生産性向上や、回路サイズ抑制によるチップコスト抑制を達成できる。

本発明の第１の実施例の電圧発生回路の回路図である。図１の電圧発生回路のＰＭＯＳトランジスタ群Ｍ３のサイズ比Ｗ／Ｌの切替の説明図である。図１の電圧発生回路の出力電圧の温度特性図である。本発明の第２の実施例の電圧発生回路の回路図である。本発明の第３の実施例の電圧発生回路の回路図である。本発明の第４の実施例の電圧発生回路の回路図である。従来の電圧発生回路の回路図である。

＜第１の実施例＞
図１に本発明の第１の実施例の電圧発生回路を示す。Ｑ１はＰＮＰトランジスタ用いた第１ダイオード、Ｑ２は第１ダイオードＱ１を構成するＰＮＰトランジスタと同じＰＮＰトランジスタのダイオード接続回路をＫ個並列接続した第２ダイオード、ＯＰはオペアンプ、ＯＵＴは出力端子である。さらに、Ｍ１は第１スイッチトランジスタ群であり、ソースが電源ＶＤＤに共通接続されゲートが制御端子Ｃ１１〜Ｃ１ｍに個々に接続されたＰＭＯＳのｍ個のスイッチトランジスタＭ１１〜Ｍ１ｍからなる。Ｍ２は第２スイッチトランジスタ群であり、ソースが電源ＶＤＤに共通接続されゲートが制御端子Ｃ２１〜Ｃ２ｎに個々に接続されたＰＭＯＳのｎ個のスイッチトランジスタＭ２１〜Ｍ２ｎからなる。Ｍ３は第１帰還トランジスタ群であり、ゲートがオペアンプＯＰの出力端子に共通接続され、ドレインが共通に抵抗Ｒ１の一端に接続され、ソースがスイッチトランジスタＭ１１〜Ｍ１ｍのドレインに個々に接続されたＰＭＯＳのｍ個の帰還トランジスタＭ３１〜Ｍ３ｍからなる。さらに、Ｍ４は第２帰還トランジスタ群であり、ゲートがオペアンプＯＰの出力端子に共通接続され、ドレインが共通に抵抗Ｒ２の一端と出力端子ＯＵＴに接続され、ソースがスイッチトランジスタＭ２１〜Ｍ１ｎのドレインに個々に接続されたＰＭＯＳのｎ個の帰還トランジスタＭ４１〜Ｍ４ｎからなる。ｍ＝ｎ又はｍ≠ｎである。これらのスイッチトランジスタ群Ｍ１，Ｍ２、帰還トランジスタ群Ｍ３，Ｍ４は、電流制御手段を構成する。

スイッチトランジスタＭ１１〜Ｍ１ｍは制御端子Ｃ１１〜Ｃ１ｍに印加する電圧によって個々にオン／オフが制御され、スイッチＭ２１〜Ｍ２ｎは制御端子Ｃ２１〜Ｃ２ｎに印加する電圧によって個々にオン／オフが制御される。

また、帰還トランジスタＭ３１〜Ｍ３ｍは、そのサイズ比Ｗ／Ｌ（Ｗはチャネル幅、Ｌはチャネル長）が、２^ｔの関係（ｔ＝０，１，２，３，・・・）になるようなバイナリウエイトが設定されている。例えば、トランジスタＭ３１のＷ／Ｌは１、トランジスタＭ３２のＷ／Ｌは２、トランジスタＭ３３のＷ／Ｌは４、トランジスタＭ３４のＷ／Ｌは８、・・・・のようにである。帰還トランジスタＭ４１〜Ｍ４ｎも、同様である。

したがって、トランジスタ群Ｍ１〜Ｍ４のトランジスタが、例えばすべて４個で、その内の帰還トランジスタ群Ｍ３，Ｍ４が上記のような関係にあるとすると、スイッチトランジスタＭ１１のみをオンさせれば帰還トランジスタ群Ｍ３のＷ／Ｌは１、スイッチトランジスタＭ１２のみをオンさせれば帰還トランジスタ群Ｍ３のＷ／Ｌは２、スイッチトランジスタＭ１１とＭ１２をオンさせれば帰還トランジスタ群Ｍ３のＷ／Ｌは３、スイッチトランジスタＭ１３のみをオンさせれば帰還トランジスタ群Ｍ３のＷ／Ｌは４、・・・・となるので、図２に示すように、４ビットのデジタル信号を制御端子Ｃ１１〜Ｃ１４に入力させることにより、帰還トランジスタ群Ｍ３のサイズ比をＷ／Ｌ＝１〜１５の１６通りに、外部から切り替えることができる。帰還トランジスタ群Ｍ４についても同様である。スイッチトランジスタ群Ｍ１，Ｍ２、帰還トランジスタ群Ｍ３，Ｍ４のそれぞれを構成するトランジスタ数をさらに増やせば、帰還トランジスタ群Ｍ３，Ｍ４のサイズ比Ｗ／Ｌの切替数をさらに増やすことができる。

さて、図１のバンドギャップリファレンス回路において、ダイオードＱ１を構成するトランジスタのベース・エミッタ間電圧をＶbe1、ダイオードＱ２を構成するトランジスタのベース・エミッタ間電圧をＶbe2、Ｋｂをボルツマン定数、Ｔを絶対温度、ｑを電子の電荷、ＩｓをダイオードＱ１を構成するトランジスタの逆方向飽和電流、Ｉ１を抵抗Ｒ１に流れる電流、Ｉ２を抵抗Ｒ２を流れる電流とし、ダイオードＱ２が前記のようにダイオードＱ１を構成するトランジスタと同じトランジスタがＫ個並列接続で構成されているとすると、

となる。

この式（１）、（２）により、ダイオードＱ１，Ｑ２を構成するトランジスタのベース・エミッタ間電圧の差分ΔＶbeは、

となる。ここで、

に設定すれば、すなわち、Ｖbe1＞Ｖbe2を満足するように設定すれば、出力端子ＯＵＴに現れる出力電圧Ｖoutは、

となる。

したがって、出力電圧Ｖoutの温度勾配は、

となる。ここで、Ｉ１／Ｉ２の値を変化させれば、図３に示すように、出力電圧Ｖoutの温度勾配を変化させることができる。このＩ１／Ｉ２の値の切り替えは、帰還トランジスタ群Ｍ３のサイズ比Ｗ／Ｌと帰還トランジスタ群Ｍ４のサイズ比Ｗ／Ｌの少なくとも一方を変化することにより可能となり、前記したように制御端子Ｃ１１〜Ｃ１ｍ、Ｃ２１〜Ｃ２ｎに外部から入力させる制御信号によって、広い範囲に亘って細かく切替可能となる。

このように、本実施例では、バイポーラトランジスタのサイズや抵抗の値をアナログスイッチングで変化させることなく、帰還トランジスタのサイズ比の切り替えで電圧変化の温度勾配をプログラマブルに変更できる。このとき、帰還トランジスタＭ３１〜Ｍ３ｍ，Ｍ４１〜Ｍ４ｎのサイズ比を２^ｔの関係（ｔ＝０，１，２，３，・・・）となるようなバイナリウエイトを設定することにより、少ない制御信号線数で多数のサイズ比を選択でき、電流Ｉ１／Ｉ２の比率を多数から選択でき、設定できる温度勾配の数が多くなる。例えば、帰還トランジスタ群Ｍ３、Ｍ４の帰還トランジスタの数をそれぞれ４個とすれば、８ビットの制御信号で２５６種の温度勾配を設定できる。また、これに加えて、ＣＭＯＳプロセスでは、Ｐサブストレート−ウエル−拡散層の寄生バイポーラを使用して実現できる。

＜第２の実施例＞
図４に本発明の第２の実施例の電圧発生回路を示す。この回路は、抵抗Ｒ１に接続されるスイッチトランジスタ群Ｍ１と帰還トランジスタ群Ｍ３をトランジスタＭ１１，Ｍ３１のみとして、トランジスタＭ３１を常時オン状態にし、またスイッチトランジスタ群Ｍ２のトランジスタＭ２１も常時オン状態としたものである。他は図１の回路と同じである。このように構成したときは、制御端子Ｃ２２〜Ｃ２ｎに外部から入力する制御信号によって、もっぱら抵抗Ｒ２に流れる電流Ｉ２の値が制御されることより、式（６）による温度勾配が決まる。

本実施例では、一方の電流Ｉ２のみを制御することになるが、第１の実施例と同様に、バイポーラトランジスタのサイズや抵抗の値をアナログスイッチング変化させることなく、電圧変化の温度勾配をプログラマブルに変更でき、また、ＣＭＯＳプロセスでは、Ｐサブストレート−ウエル−拡散層の寄生バイポーラを使用して実現できる。

＜第３の実施例＞
図５に本発明の第３の実施例の電圧発生回路を示す。この回路は、スイッチトランジスタ群Ｍ２を削除し、スイッチトランジスタ群Ｍ１のトランジスタＭ１１を削除し、また帰還トランジスタ群Ｍ４はトランジスタＭ４１のみとしたものである。他は図１の回路と同じである。このように構成したときは、制御端子Ｃ１２〜Ｃ１ｍに外部から入力する制御信号によって、もっぱら抵抗Ｒ１に流れる電流Ｉ１の値が制御されることより、式（６）による温度勾配が決まる。

本実施例でも、一方の電流Ｉ１のみを制御することになるが、第１の実施例と同様に、バイポーラトランジスタのサイズや抵抗の値をアナログスイッチング変化させることなく、電圧変化の温度勾配をプログラマブルに変更でき、また、ＣＭＯＳプロセスでは、Ｐサブストレート−ウエル−拡散層の寄生バイポーラを使用して実現できる。

＜第４の実施例＞
図６に本発明の第４の実施例の電圧発生回路を示す。この回路は、ダイオードＱ１をＮＰＮトランジスタで構成されるダイオードＱ１’に変更し、ダイオードＱ２をＮＰＮトランジスタで構成されるダイオードＱ２’に変更し、トランジスタ群Ｍ１〜Ｍ４を、ＮＭＯＳトランジスタＭ１１’〜Ｍ１ｍ’、Ｍ２１’〜Ｍ２ｎ’、Ｍ３１’〜Ｍ３ｍ’、Ｍ４１’〜Ｍ４ｎ’からなるトランジスタ群Ｍ１’〜Ｍ４’に変更したものであり、図１の電圧発生回路と同様に動作する。ただし、制御端子Ｃ１１〜Ｃ１ｍ、Ｃ２１〜Ｃ２ｎに入力する制御信号は、図２に示した制御信号とは“１”、“０”が逆になる。また、ＣＭＯＳプロセスでは、Ｎサブストレート−ウエル−拡散層の寄生バイポーラを使用して実現できる。

＜その他の実施例＞
なお、以上の各実施例では、出力端子ＯＵＴを抵抗Ｒ２とトランジスタＭ４１との共通接続点又は抵抗Ｒ２とトランジスタＭ４１’との共通接続点から取り出していたが、オペアンプＯＰの出力端子から取り出してもよいことはもちろんである。また、帰還トランジスタ群Ｍ３，Ｍ４、Ｍ３’，Ｍ４’内の複数の帰還トランジスタは、そのサイズ比Ｗ／Ｌが前記した２^ｔの関係に限らず、１／２^ｔの関係にあってもよい。さらに、２ｔ、あるいは１／２ｔの関係にあってもよい。つまり、帰還トランジスタ群の中の各トランジスタは、サイズ比Ｗ／Ｌを同一とせずに、相互間に異なるウエイトをもたせると、電流Ｉ１，Ｉ２の細かい調整が可能となり、そのための制御信号線の数も削減できる。

Claims

第１抵抗および第１ダイオードが直列接続され、該第１ダイオードが第１電源端子に接続された第１直列回路と、
第２抵抗、第３抵抗および第２ダイオードが順次直列接続され、該第２ダイオードが前記第１電源端子に接続された第２直列回路と、
前記第１抵抗および前記第１ダイオードの共通接続点と前記第２抵抗および前記第３抵抗の共通接続点の電位差を増幅するオペアンプと、
該オペアンプの出力電圧に応じて前記第１直列回路に流れる第１電流の値を調整するとともに前記第２直列回路に流れる第２電流の値を調整する電流調整手段とを備え、
該電流調整手段は、ゲートが前記オペアンプの出力端子に接続されドレインが共通接続された複数の帰還トランジスタからなる第１帰還トランジスタ群と、該第１帰還トランジスタ群の各帰還トランジスタを第２電源端子と前記第１直列回路の前記第１抵抗との間に接続するためのスイッチトランジスタを有する第１スイッチトランジスタ群と、ゲートが前記オペアンプの出力端子に接続されドレインが共通接続された複数の帰還トランジスタからなる第２帰還トランジスタ群と、該第２帰還トランジスタ群の各帰還トランジスタを前記第２電源端子と前記第２直列回路の前記第２抵抗との間に接続するためのスイッチトランジスタを有する第２スイッチトランジスタ群とを有することを特徴とする電圧発生回路。
請求項１に記載の電圧発生回路において、
前記第１帰還トランジスタ群と前記第１スイッチトランジスタ群、又は前記第２帰還トランジスタ群と前記第２スイッチトランジスタ群を、１個の帰還トランジスタに置き換え、又は１個の帰還トランジスタと導通した１個のスイッチトランジスタの直列回路に置き換えたことを特徴とする電圧発生回路。
請求項１又は２に記載の電圧発生回路において、
前記複数の帰還トランジスタは、互いのサイズ比が異なることを特徴とする電圧発生回路。
請求項３に記載の電圧発生回路において、
前記複数の帰還トランジスタは、互いのサイズにバイナリウエイトが設定されていることを特徴とする電圧発生回路。