JP2000213992A - 温度検出回路及び半導体装置 - Google Patents
温度検出回路及び半導体装置Info
- Publication number
- JP2000213992A JP2000213992A JP11017595A JP1759599A JP2000213992A JP 2000213992 A JP2000213992 A JP 2000213992A JP 11017595 A JP11017595 A JP 11017595A JP 1759599 A JP1759599 A JP 1759599A JP 2000213992 A JP2000213992 A JP 2000213992A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diode
- current
- temperature
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
Abstract
(57)【要約】
【課題】 半導体製造装置と半導体製造工程は従来のま
まで、精度良く温度検出ができる半導体装置を提供す
る。 【解決手段】 同一の半導体チップ内に形成される大き
さの異なるトランジスタＴｒ１とＴｒ２により一定倍率
異なる電流を出力する。この異なる電流を同一の半導体
チップ内に形成される同型のダイオードＤ1とＤ2に入力
する。このときダイオード間に発生する電圧Ｖ1とＶ2の
温度係数が入力電流によって異なることを利用し、電圧
の差△Ｖから温度を検出する。
まで、精度良く温度検出ができる半導体装置を提供す
る。 【解決手段】 同一の半導体チップ内に形成される大き
さの異なるトランジスタＴｒ１とＴｒ２により一定倍率
異なる電流を出力する。この異なる電流を同一の半導体
チップ内に形成される同型のダイオードＤ1とＤ2に入力
する。このときダイオード間に発生する電圧Ｖ1とＶ2の
温度係数が入力電流によって異なることを利用し、電圧
の差△Ｖから温度を検出する。
Description
【０００１】
【発明の属する技術分野】本発明は大電流化が進むパワ
ーＩＣなどの半導体装置に係り、特に半導体チップの温
度を検出する温度検出回路に関するものである。
ーＩＣなどの半導体装置に係り、特に半導体チップの温
度を検出する温度検出回路に関するものである。
【０００２】
【従来の技術】近年のパワーＩＣの開発実用化はハイテ
ンポであり、電力容量の増大は着実に進展し、高耐圧化
と大電流化に適した多様な技術開発が進められている。
パワーＩＣは通常のＩＣに比べて格段に大きい電圧や電
流、電力環境の下で使用され、過渡的にはパワーＩＣの
定格を超える電流や電圧が到来することが少なくない。
このような場合でもパワーＩＣを破壊や誤動作から防ぐ
ために、各種の保護回路が内蔵されている。
ンポであり、電力容量の増大は着実に進展し、高耐圧化
と大電流化に適した多様な技術開発が進められている。
パワーＩＣは通常のＩＣに比べて格段に大きい電圧や電
流、電力環境の下で使用され、過渡的にはパワーＩＣの
定格を超える電流や電圧が到来することが少なくない。
このような場合でもパワーＩＣを破壊や誤動作から防ぐ
ために、各種の保護回路が内蔵されている。
【０００３】図８は保護回路システムの概念図である。
制御論理回路６で駆動回路７が制御され、駆動回路７に
よってパワー部８例えばパワースイッチ部等を動作させ
る。これによって負荷９での電力のＯＮ、ＯＦＦを行
う。パワー部８の温度を温度検出回路１０で検出し、そ
の出力を基準電圧回路５の出力とコンパレータ４で比較
する。検出温度が基準電圧に対応する温度以下の場合は
負荷９は制御論理回路６で制御された動作をする。検出
温度が基準電圧に対応する温度を超える場合は、駆動回
路７に反転信号を出力してパワー部８の動作を停止させ
るとともに、制御論理回路６にも反転信号を出力する。
制御論理回路６で駆動回路７が制御され、駆動回路７に
よってパワー部８例えばパワースイッチ部等を動作させ
る。これによって負荷９での電力のＯＮ、ＯＦＦを行
う。パワー部８の温度を温度検出回路１０で検出し、そ
の出力を基準電圧回路５の出力とコンパレータ４で比較
する。検出温度が基準電圧に対応する温度以下の場合は
負荷９は制御論理回路６で制御された動作をする。検出
温度が基準電圧に対応する温度を超える場合は、駆動回
路７に反転信号を出力してパワー部８の動作を停止させ
るとともに、制御論理回路６にも反転信号を出力する。
【０００４】図９は温度検出回路の従来例を示す図であ
る。ダイオードＤ0の順方向電圧Ｖ0の温度依存性を利用
し、定電流源Ｉ0を接続したダイオードＤ0の温度状態を
電圧Ｖ0として検出するものである。電圧Ｖ0と検出温度
Ｔ0（絶対温度）の関係は一般的に式（１）で現され
る。 Ｖ0＝（ｋ・Ｔ0／ｑ）・ｌｎ（Ｉ0／ＩS1） ……（１） ここでｋはボルツマン定数（ｋ＝１．３８×１０
-23（Ｊ／Ｋ））、ｑは電子電荷（ｑ＝１．６×１０-19
（Ｃ））である。式（１）より電圧Ｖ0は、温度Ｔ0によ
って変化する。
る。ダイオードＤ0の順方向電圧Ｖ0の温度依存性を利用
し、定電流源Ｉ0を接続したダイオードＤ0の温度状態を
電圧Ｖ0として検出するものである。電圧Ｖ0と検出温度
Ｔ0（絶対温度）の関係は一般的に式（１）で現され
る。 Ｖ0＝（ｋ・Ｔ0／ｑ）・ｌｎ（Ｉ0／ＩS1） ……（１） ここでｋはボルツマン定数（ｋ＝１．３８×１０
-23（Ｊ／Ｋ））、ｑは電子電荷（ｑ＝１．６×１０-19
（Ｃ））である。式（１）より電圧Ｖ0は、温度Ｔ0によ
って変化する。
【０００５】しかしながら従来の温度検出回路は半導体
製造装置に生成されたダイオードＤ0の飽和電流ＩS1が
ばらつくため、精度良く温度検出することが困難であっ
た。電流ＩS1がばらつく原因は半導体装置の製造工程に
ある。特にホトリソグラフィ工程でホトマスクが傾いて
いたり、半導体基板に反りやうねりがあると接合面積が
ばらつく。また、不純物の注入、拡散においても半導体
基板内とロット毎で半導体製造装置に起因するばらつき
がある。これらによって、電流ＩS1が±３０％ばらつこ
とがあった。
製造装置に生成されたダイオードＤ0の飽和電流ＩS1が
ばらつくため、精度良く温度検出することが困難であっ
た。電流ＩS1がばらつく原因は半導体装置の製造工程に
ある。特にホトリソグラフィ工程でホトマスクが傾いて
いたり、半導体基板に反りやうねりがあると接合面積が
ばらつく。また、不純物の注入、拡散においても半導体
基板内とロット毎で半導体製造装置に起因するばらつき
がある。これらによって、電流ＩS1が±３０％ばらつこ
とがあった。
【０００６】これより検出温度のばらつきを求める。式
（１）より検出温度Ｔ0は式（２）で表される。 Ｔ0＝（ｑ・Ｖ0／ｋ）／ｌｎ（Ｉ0／ＩS1） ……（２） ここでＶ0＝０．７７（Ｖ）、Ｉ0＝１×１０-6（Ａ）、
またＩS1＝１×１０-15±３０％（Ａ）である。検出温
度Ｔ0は中心の温度４３０．８°Ｋで約−１．７％から
約１．３％ばらつく。
（１）より検出温度Ｔ0は式（２）で表される。 Ｔ0＝（ｑ・Ｖ0／ｋ）／ｌｎ（Ｉ0／ＩS1） ……（２） ここでＶ0＝０．７７（Ｖ）、Ｉ0＝１×１０-6（Ａ）、
またＩS1＝１×１０-15±３０％（Ａ）である。検出温
度Ｔ0は中心の温度４３０．８°Ｋで約−１．７％から
約１．３％ばらつく。
【０００７】
【発明が解決しようとする課題】以上、従来の温度検出
回路においては、ダイオードＤ０の飽和電流ＩＳ１の絶
対精度がばらつくため、精度良く温度検出することが困
難という問題がある。
回路においては、ダイオードＤ０の飽和電流ＩＳ１の絶
対精度がばらつくため、精度良く温度検出することが困
難という問題がある。
【０００８】本発明は、上記事情に鑑みてなされたもの
であり、その目的とするところは、半導体製造装置と半
導体製造工程は従来のままで、精度良く温度検出ができ
る半導体装置を提供することにある。
であり、その目的とするところは、半導体製造装置と半
導体製造工程は従来のままで、精度良く温度検出ができ
る半導体装置を提供することにある。
【０００９】本発明の他の目的は、半導体製造装置と半
導体製造工程は従来のままで、精度良く温度検出ができ
る温度検出回路を提供することにある。
導体製造工程は従来のままで、精度良く温度検出ができ
る温度検出回路を提供することにある。
【００１０】
【課題を解決するための手段】そこで、請求項１記載の
発明は、電流１と電流２の比が１を超え１０００以下の
電流１を出力するトランジスタ１と、電流２を出力する
トランジスタ２と、アノード側に電流１を入力しカソー
ド側を接地するダイオード１と、アノード側に電流２を
入力しカソード側を接地するダイオード２と、ダイオー
ド１のアノード側の電圧１とダイオード２のアノード側
の電圧２の電圧差を増幅する差動増幅回路を有する温度
検出回路であることである。
発明は、電流１と電流２の比が１を超え１０００以下の
電流１を出力するトランジスタ１と、電流２を出力する
トランジスタ２と、アノード側に電流１を入力しカソー
ド側を接地するダイオード１と、アノード側に電流２を
入力しカソード側を接地するダイオード２と、ダイオー
ド１のアノード側の電圧１とダイオード２のアノード側
の電圧２の電圧差を増幅する差動増幅回路を有する温度
検出回路であることである。
【００１１】請求項１記載の発明によれば、ダイオード
１と２のアノード電極とカソード電極間に発生する電圧
１と２の温度係数が入力電流の大きさによって異なるこ
とを利用できるので、電圧１と２の差から温度を検出で
きる。
１と２のアノード電極とカソード電極間に発生する電圧
１と２の温度係数が入力電流の大きさによって異なるこ
とを利用できるので、電圧１と２の差から温度を検出で
きる。
【００１２】請求項２記載の発明は、トランジスタ１
と、トランジスタ２と、ダイオード１と、ダイオード２
を同一の半導体チップ上に搭載した温度検出回路である
ことである。
と、トランジスタ２と、ダイオード１と、ダイオード２
を同一の半導体チップ上に搭載した温度検出回路である
ことである。
【００１３】請求項２記載の発明によれば、２つのダイ
オードに関して、接合面積や不純物濃度の差を小さくで
きるので、入力電流以外の温度係数を変化させる要因で
ある飽和電流の大きさの差を小さくでき、温度の検出精
度が上げられる。２つのトランジスタに関しては、ゲー
ト幅や不純物濃度の差を小さくできるので、２つのダイ
オードへの出力電流の倍率を変動しにくく一定にできる
ので、温度の検出精度が上げられる。
オードに関して、接合面積や不純物濃度の差を小さくで
きるので、入力電流以外の温度係数を変化させる要因で
ある飽和電流の大きさの差を小さくでき、温度の検出精
度が上げられる。２つのトランジスタに関しては、ゲー
ト幅や不純物濃度の差を小さくできるので、２つのダイ
オードへの出力電流の倍率を変動しにくく一定にできる
ので、温度の検出精度が上げられる。
【００１４】請求項３記載の発明は、トランジスタ１と
トランジスタ２を有するカレントミラー回路を備えた温
度検出回路であることである。
トランジスタ２を有するカレントミラー回路を備えた温
度検出回路であることである。
【００１５】請求項３記載の発明によれば、２つのダイ
オードへの出力電流の倍率を変動しにくく一定にできる
ので、温度の検出精度が上げられる。
オードへの出力電流の倍率を変動しにくく一定にできる
ので、温度の検出精度が上げられる。
【００１６】請求項４記載の発明は、電流１と電流２の
比が１を超え１０００以下の電流１を出力するトランジ
スタ１と、電流２を出力するトランジスタ２と、アノー
ド側に電流１を入力しカソード側を接地するダイオード
１と、アノード側に電流２を入力しカソード側を接地す
るダイオード２と、ダイオード１のアノード側の電圧１
とダイオード２のアノード側の電圧２の電圧差を増幅す
る差動増幅回路と、ダイオード１とダイオード２に近接
するパワー部を同一の半導体チップ上に搭載した半導体
装置であることである。
比が１を超え１０００以下の電流１を出力するトランジ
スタ１と、電流２を出力するトランジスタ２と、アノー
ド側に電流１を入力しカソード側を接地するダイオード
１と、アノード側に電流２を入力しカソード側を接地す
るダイオード２と、ダイオード１のアノード側の電圧１
とダイオード２のアノード側の電圧２の電圧差を増幅す
る差動増幅回路と、ダイオード１とダイオード２に近接
するパワー部を同一の半導体チップ上に搭載した半導体
装置であることである。
【００１７】請求項４記載の発明によれば、この半導体
装置は請求項１記載の発明である温度検出回路を備え、
発熱し最も高温となるパワー部の温度を測定できる。そ
して寸法精度や不純物濃度の半導体ウェーハの面内分布
は従来のままですなわち従来の半導体製造装置と半導体
製造工程を使用してこの半導体装置を製造することがで
きる。
装置は請求項１記載の発明である温度検出回路を備え、
発熱し最も高温となるパワー部の温度を測定できる。そ
して寸法精度や不純物濃度の半導体ウェーハの面内分布
は従来のままですなわち従来の半導体製造装置と半導体
製造工程を使用してこの半導体装置を製造することがで
きる。
【００１８】請求項５記載の発明は、ダイオード１とダ
イオード２が近接して配置される半導体装置であること
である。
イオード２が近接して配置される半導体装置であること
である。
【００１９】請求項５記載の発明によれば、２つのダイ
オードの接合面積や不純物濃度の差を小さくできるの
で、入力電流以外の温度係数を変化させる要因である飽
和電流の大きさの差を小さくでき、温度の検出精度が上
げられる。
オードの接合面積や不純物濃度の差を小さくできるの
で、入力電流以外の温度係数を変化させる要因である飽
和電流の大きさの差を小さくでき、温度の検出精度が上
げられる。
【００２０】請求項６記載の発明は、トランジスタ１
と、トランジスタ２が近接して配置される半導体装置で
あることである。
と、トランジスタ２が近接して配置される半導体装置で
あることである。
【００２１】請求項６記載の発明によれば、２つのトラ
ンジスタのゲート幅や不純物濃度の差を小さくできるの
で、２つのダイオードへの出力電流の倍率を変動しにく
く一定にでき、温度の検出精度が上げられる。
ンジスタのゲート幅や不純物濃度の差を小さくできるの
で、２つのダイオードへの出力電流の倍率を変動しにく
く一定にでき、温度の検出精度が上げられる。
【００２２】
【発明の効果】以上述べたように、本発明によれば、半
導体製造装置と半導体製造工程は従来のままで、精度良
く温度検出ができる半導体装置を提供することができ
る。
導体製造装置と半導体製造工程は従来のままで、精度良
く温度検出ができる半導体装置を提供することができ
る。
【００２３】本発明によれば、半導体製造装置と半導体
製造工程は従来のままで、精度良く温度検出ができる温
度検出回路を提供することができる。
製造工程は従来のままで、精度良く温度検出ができる温
度検出回路を提供することができる。
【００２４】
【発明の実施の形態】以下図面を参照して、本発明の実
施の形態を説明する。以下の図面の記載において同一又
は類似の部分には同一又は類似の符号を付している。た
だし、図面は模式的なものであり、厚みと平面寸法との
関係、各層の厚みとの比率等は現実のものとは異なるこ
とに留意すべきである。したがって、具体的な厚みや寸
法は以下の説明を参酌して判断すべきものである。ま
た、図面相互間においても互いの寸法の関係や比率の異
なる部分が含まれるのはもちろんである。
施の形態を説明する。以下の図面の記載において同一又
は類似の部分には同一又は類似の符号を付している。た
だし、図面は模式的なものであり、厚みと平面寸法との
関係、各層の厚みとの比率等は現実のものとは異なるこ
とに留意すべきである。したがって、具体的な厚みや寸
法は以下の説明を参酌して判断すべきものである。ま
た、図面相互間においても互いの寸法の関係や比率の異
なる部分が含まれるのはもちろんである。
【００２５】図１は本発明の実施の形態に係る温度検出
回路の回路図である。本発明の実施の形態に係る温度検
出回路１は、電流Ｉ1に対する電流Ｉ2の倍率Ｎが１を超
え１０００以下の電流Ｉ1を出力するトランジスタＴｒ
１と、電流Ｉ2を出力するトランジスタＴｒ２と、アノ
ード側に電流Ｉ1を入力し、カソード側を接地するダイ
オードＤ1と、アノード側に電流Ｉ2を入力し、カソード
側を接地するダイオードＤ2と、ダイオードＤ1のアノー
ド側の電圧Ｖ1とダイオードＤ2のアノード側の電圧Ｖ2
の電圧差△Ｖを増幅する差動増幅回路２を有する。差動
増幅回路２は、オペアンプＯＰ、抵抗Ｒ3、抵抗Ｒ4、抵
抗Ｒ5と抵抗Ｒ6で構成されている。また、温度検出回路
１は、トランジスタＴｒ１とトランジスタＴｒ２を有す
るカレントミラー回路３を備えている。カレントミラー
回路３は、半導体装置の電源電圧ＶCCと、トランジスタ
Ｔｒ３と、ゲート−ソース間電圧が同じになるようにト
ランジスタＴｒ３と並列接続されているトランジスタＴ
ｒ１とトランジスタＴｒ２と、定電流回路ＩＡで構成さ
れている。トランジスタＴｒ２はトランジスタＴｒ１の
ゲート長Ｌと同じ大きさだが、ゲート幅Ｗはトランジス
タＴｒ１の１倍を超え１０００倍以下である。この倍率
は上記の倍率Ｎと一致する。温度検出回路１は、差動増
幅回路２の出力電圧Ｖ3と、基準電圧回路５の出力電圧
とを比較し、反転信号を出力するコンパレータＣＭＰと
接続している。
回路の回路図である。本発明の実施の形態に係る温度検
出回路１は、電流Ｉ1に対する電流Ｉ2の倍率Ｎが１を超
え１０００以下の電流Ｉ1を出力するトランジスタＴｒ
１と、電流Ｉ2を出力するトランジスタＴｒ２と、アノ
ード側に電流Ｉ1を入力し、カソード側を接地するダイ
オードＤ1と、アノード側に電流Ｉ2を入力し、カソード
側を接地するダイオードＤ2と、ダイオードＤ1のアノー
ド側の電圧Ｖ1とダイオードＤ2のアノード側の電圧Ｖ2
の電圧差△Ｖを増幅する差動増幅回路２を有する。差動
増幅回路２は、オペアンプＯＰ、抵抗Ｒ3、抵抗Ｒ4、抵
抗Ｒ5と抵抗Ｒ6で構成されている。また、温度検出回路
１は、トランジスタＴｒ１とトランジスタＴｒ２を有す
るカレントミラー回路３を備えている。カレントミラー
回路３は、半導体装置の電源電圧ＶCCと、トランジスタ
Ｔｒ３と、ゲート−ソース間電圧が同じになるようにト
ランジスタＴｒ３と並列接続されているトランジスタＴ
ｒ１とトランジスタＴｒ２と、定電流回路ＩＡで構成さ
れている。トランジスタＴｒ２はトランジスタＴｒ１の
ゲート長Ｌと同じ大きさだが、ゲート幅Ｗはトランジス
タＴｒ１の１倍を超え１０００倍以下である。この倍率
は上記の倍率Ｎと一致する。温度検出回路１は、差動増
幅回路２の出力電圧Ｖ3と、基準電圧回路５の出力電圧
とを比較し、反転信号を出力するコンパレータＣＭＰと
接続している。
【００２６】図２は本発明の実施の形態に係る半導体装
置の半導体チップ上の配置図である。本発明の実施の形
態に係る半導体装置は、トランジスタＴｒ１と、トラン
ジスタＴｒ２と、トタンジスタＴｒ１と接続するダイオ
ードＤ1と、トランジスタＴｒ２と接続するダイオード
Ｄ2と、差動増幅回路とカレントミラー回路の一部を有
する回路１１と、パワー部１２と、制御論理回路、駆動
回路、基準電圧回路とコンパレータを有する回路１３で
構成され、１つの半導体チップ１４上に形成されてい
る。パワー部１２はダイオードＤ1とダイオードＤ2に近
接しており、ダイオードＤ1とダイオードＤ2も互いに近
接して配置される。さらに、トランジスタＴｒ１とトラ
ンジスタＴｒ２も互いに近接して配置される。
置の半導体チップ上の配置図である。本発明の実施の形
態に係る半導体装置は、トランジスタＴｒ１と、トラン
ジスタＴｒ２と、トタンジスタＴｒ１と接続するダイオ
ードＤ1と、トランジスタＴｒ２と接続するダイオード
Ｄ2と、差動増幅回路とカレントミラー回路の一部を有
する回路１１と、パワー部１２と、制御論理回路、駆動
回路、基準電圧回路とコンパレータを有する回路１３で
構成され、１つの半導体チップ１４上に形成されてい
る。パワー部１２はダイオードＤ1とダイオードＤ2に近
接しており、ダイオードＤ1とダイオードＤ2も互いに近
接して配置される。さらに、トランジスタＴｒ１とトラ
ンジスタＴｒ２も互いに近接して配置される。
【００２７】次に本発明の実施の形態に係る温度検出回
路１の動作を説明する。まず、半導体製造装置や製造工
程によるばらつきは無視して検討する。図１のカレント
ミラー回路３により、Ｔｒ１にはＴｒ３を流れる電流と
等しいＩ1が流れる。Ｔｒ２にはＩ1のＮ倍の電流が流れ
る。また、図２に示すようにＤ1とＤ2は近接しているの
でＤ1とＤ2の温度Ｔ1（絶対温度）は等しい。電圧Ｖ1と
温度Ｔ1の関係は一般的に式（３）で表される。 Ｖ1＝（ｋ・Ｔ1／ｑ）・ｌｎ（Ｉ1／ＩS3） ……（３） また電圧Ｖ2と温度Ｔ1の関係は一般的に式（４）で表さ
れる。 Ｖ2＝（ｋ・Ｔ1／ｑ）・ｌｎ（Ｎ・Ｉ1／ＩS2） ……（４） ここでＩS3はＤ1の飽和電流、ＩS2はＤ2の飽和電流であ
る。これより電圧Ｖ1に対する電圧Ｖ４の電位差ΔＶは
式（５）で表される。 ΔＶ＝Ｖ2−Ｖ1＝（ｋ・T1/q）・ln｛Ｎ・（IS3／IS2）｝ ……（５） 式（５）より電位差ΔＶは、温度Ｔ1によって変化す
る。本発明の温度検出回路１は、電圧差ΔＶを差動増幅
回路２で増幅し電圧Ｖ3を出力する。そして、電圧Ｖ3と
基準電圧回路５から出力される電圧とをコンパレータ４
で比較することにより反転信号を出力することができ
る。なお、Ｖ1とＶ2はダイオードＤ1とＤ2の順方向の電
圧のみを検出することが必要なので、Ｖ1とＶ2のポイン
トと接地の間になるべく寄生抵抗が存在しないこと、特
にダイオードＤ2はダイオードＤ1に比べ大きな電流が流
れるので発熱による配線抵抗の増大によりＶ2が上昇し
ないように配線の太さを太くする。
路１の動作を説明する。まず、半導体製造装置や製造工
程によるばらつきは無視して検討する。図１のカレント
ミラー回路３により、Ｔｒ１にはＴｒ３を流れる電流と
等しいＩ1が流れる。Ｔｒ２にはＩ1のＮ倍の電流が流れ
る。また、図２に示すようにＤ1とＤ2は近接しているの
でＤ1とＤ2の温度Ｔ1（絶対温度）は等しい。電圧Ｖ1と
温度Ｔ1の関係は一般的に式（３）で表される。 Ｖ1＝（ｋ・Ｔ1／ｑ）・ｌｎ（Ｉ1／ＩS3） ……（３） また電圧Ｖ2と温度Ｔ1の関係は一般的に式（４）で表さ
れる。 Ｖ2＝（ｋ・Ｔ1／ｑ）・ｌｎ（Ｎ・Ｉ1／ＩS2） ……（４） ここでＩS3はＤ1の飽和電流、ＩS2はＤ2の飽和電流であ
る。これより電圧Ｖ1に対する電圧Ｖ４の電位差ΔＶは
式（５）で表される。 ΔＶ＝Ｖ2−Ｖ1＝（ｋ・T1/q）・ln｛Ｎ・（IS3／IS2）｝ ……（５） 式（５）より電位差ΔＶは、温度Ｔ1によって変化す
る。本発明の温度検出回路１は、電圧差ΔＶを差動増幅
回路２で増幅し電圧Ｖ3を出力する。そして、電圧Ｖ3と
基準電圧回路５から出力される電圧とをコンパレータ４
で比較することにより反転信号を出力することができ
る。なお、Ｖ1とＶ2はダイオードＤ1とＤ2の順方向の電
圧のみを検出することが必要なので、Ｖ1とＶ2のポイン
トと接地の間になるべく寄生抵抗が存在しないこと、特
にダイオードＤ2はダイオードＤ1に比べ大きな電流が流
れるので発熱による配線抵抗の増大によりＶ2が上昇し
ないように配線の太さを太くする。
【００２８】次に、半導体製造装置や製造工程によるば
らつきを考慮して温度Ｔ1と電位差ΔＶの関係を検討す
る。式５より検出温度Ｔ1は式（６）で表される。 Ｔ1＝（ｑ・ΔＶ／ｋ）／ｌｎ｛Ｎ・（IS3／IS2）｝ ……（６） 図２に示すようにダイオードＤ1とダイオードＤ2は近接
しているので、ダイオードＤ1の飽和電流ＩS3とダイオ
ードＤ2の飽和電流ＩS2は製品ロット毎や半導体ウェー
ハ内ではそれぞれ±数１０％のばらつきを持つが、相対
精度すなわちIS3とIS2の比である（IS3／IS2）のばらつ
きは±数％である。また、トランジスタＴｒ１とトラン
ジスタＴｒ２も互いに近接しているので、トランジスタ
Ｔｒ１の出力電流Ｉ1とトランジスタＴｒ２の出力電流
Ｎ・Ｉ1は製品ロット毎や半導体ウェーハ内ではそれぞ
れ±数１０％のばらつきを持つが、相対精度すなわち倍
率Ｎのばらつきは±数％である。
らつきを考慮して温度Ｔ1と電位差ΔＶの関係を検討す
る。式５より検出温度Ｔ1は式（６）で表される。 Ｔ1＝（ｑ・ΔＶ／ｋ）／ｌｎ｛Ｎ・（IS3／IS2）｝ ……（６） 図２に示すようにダイオードＤ1とダイオードＤ2は近接
しているので、ダイオードＤ1の飽和電流ＩS3とダイオ
ードＤ2の飽和電流ＩS2は製品ロット毎や半導体ウェー
ハ内ではそれぞれ±数１０％のばらつきを持つが、相対
精度すなわちIS3とIS2の比である（IS3／IS2）のばらつ
きは±数％である。また、トランジスタＴｒ１とトラン
ジスタＴｒ２も互いに近接しているので、トランジスタ
Ｔｒ１の出力電流Ｉ1とトランジスタＴｒ２の出力電流
Ｎ・Ｉ1は製品ロット毎や半導体ウェーハ内ではそれぞ
れ±数１０％のばらつきを持つが、相対精度すなわち倍
率Ｎのばらつきは±数％である。
【００２９】図３は、ΔＶ＝０．１７（Ｖ）、Ｎ＝１０
０、ＩS2＝１×１０-15（Ａ）、ＩS 3／ＩS2が１００±
２％とした時の式（６）の飽和電流ＩS2に対する温度Ｔ
1のグラフである。ＩS3／ＩS2が±２％ばらついた時、
温度Ｔ1は約−０．４％から約０．４％までのばらつき
におさまる。
０、ＩS2＝１×１０-15（Ａ）、ＩS 3／ＩS2が１００±
２％とした時の式（６）の飽和電流ＩS2に対する温度Ｔ
1のグラフである。ＩS3／ＩS2が±２％ばらついた時、
温度Ｔ1は約−０．４％から約０．４％までのばらつき
におさまる。
【００３０】図４は、倍率Ｎに対する図３のグラフの傾
き（飽和電流ＩS2に対する温度Ｔ1の傾き）を示すグラ
フである。倍率Ｎが大きくなればなるほど傾きの絶対値
は小さくなる。したがって、ＩS3／ＩS2のばらつきの幅
が同じであれば、倍率Ｎが大きいほど温度Ｔ1のばらつ
きは小さくなる。ただし、倍率Ｎを大きくするというこ
とはトランジスタＴｒ２の面積を大きくすることになる
のと、図４のグラフの傾きが倍率Ｎを大きくする程小さ
くなるので、経済的な理由によるＮの上限値が存在し、
１０００程度であると考える。
き（飽和電流ＩS2に対する温度Ｔ1の傾き）を示すグラ
フである。倍率Ｎが大きくなればなるほど傾きの絶対値
は小さくなる。したがって、ＩS3／ＩS2のばらつきの幅
が同じであれば、倍率Ｎが大きいほど温度Ｔ1のばらつ
きは小さくなる。ただし、倍率Ｎを大きくするというこ
とはトランジスタＴｒ２の面積を大きくすることになる
のと、図４のグラフの傾きが倍率Ｎを大きくする程小さ
くなるので、経済的な理由によるＮの上限値が存在し、
１０００程度であると考える。
【００３１】次に、倍率Ｎがばらついた場合について検
討する。図４より倍率Ｎが１００程度で±５％ばらつい
た時、傾きは±２％ばらつく。これより、ＩS3／ＩS2の
ばらつきと倍率Ｎのばらつきを合わせた温度検出回路１
全体で生じるばらつきは、０．４％と１０２％の積で±
０．４０８％となる。また、倍率Ｎが８００程度で±５
％ばらついた時、傾きは倍率Ｎが１００のときと同様に
±２％ばらつく。ただし、傾きが倍率１００のときの半
分程度に小さいので、温度検出回路１全体で生じるばら
つきは、±０．２％程度となる。
討する。図４より倍率Ｎが１００程度で±５％ばらつい
た時、傾きは±２％ばらつく。これより、ＩS3／ＩS2の
ばらつきと倍率Ｎのばらつきを合わせた温度検出回路１
全体で生じるばらつきは、０．４％と１０２％の積で±
０．４０８％となる。また、倍率Ｎが８００程度で±５
％ばらついた時、傾きは倍率Ｎが１００のときと同様に
±２％ばらつく。ただし、傾きが倍率１００のときの半
分程度に小さいので、温度検出回路１全体で生じるばら
つきは、±０．２％程度となる。
【００３２】図５は、ダイオードＤ1とダイオードＤ2が
それぞれ１個づつではなく、直列接続した複数のダイオ
ードで構成される場合のダイオードＤ1、Ｄ2の配置図で
ある。図５（ｂ）のように、１６個の図５（ａ）のダイ
オード単位セル１７が４行４列に近接して配置される。
ダイオードＤ1用のダイオード単位セル１７とダイオー
ドＤ2用のダイオード単位セル１７がそれぞれ面分布と
して偏りがないように選択され直列に接続される。直列
にする単位セル１７の数は多ければ多い程電位差ΔＶを
大きくできるので好ましい。なお、単位セル１７の個数
はＤ1とＤ2で同数が好ましい。
それぞれ１個づつではなく、直列接続した複数のダイオ
ードで構成される場合のダイオードＤ1、Ｄ2の配置図で
ある。図５（ｂ）のように、１６個の図５（ａ）のダイ
オード単位セル１７が４行４列に近接して配置される。
ダイオードＤ1用のダイオード単位セル１７とダイオー
ドＤ2用のダイオード単位セル１７がそれぞれ面分布と
して偏りがないように選択され直列に接続される。直列
にする単位セル１７の数は多ければ多い程電位差ΔＶを
大きくできるので好ましい。なお、単位セル１７の個数
はＤ1とＤ2で同数が好ましい。
【００３３】図６は、トランジスタＴｒ１とトランジス
タＴｒ２をトランジスタ単位セルで構成した場合の配置
図である。図６（ｂ）のように、８１個の図６（ａ）の
トランジスタ単位セル１９が９行９列に近接して配置さ
れる。トランジスタＴｒ１用の１個のトランジスタ単位
セル１９はトランジスタＴｒ２用の８０個のトランジス
タ単位セル１９の中央に配置される。このように、トラ
ンジスタＴｒ２をトランジスタＴｒ１と同じトランジス
タ単位セル１９に分割することにより、寄生抵抗やチャ
ネル領域の端部の効果を含めてトランジスタＴｒ１とト
ランジスタＴｒ２のトランジスタ特性をそろえることが
できる。
タＴｒ２をトランジスタ単位セルで構成した場合の配置
図である。図６（ｂ）のように、８１個の図６（ａ）の
トランジスタ単位セル１９が９行９列に近接して配置さ
れる。トランジスタＴｒ１用の１個のトランジスタ単位
セル１９はトランジスタＴｒ２用の８０個のトランジス
タ単位セル１９の中央に配置される。このように、トラ
ンジスタＴｒ２をトランジスタＴｒ１と同じトランジス
タ単位セル１９に分割することにより、寄生抵抗やチャ
ネル領域の端部の効果を含めてトランジスタＴｒ１とト
ランジスタＴｒ２のトランジスタ特性をそろえることが
できる。
【００３４】図７は、本発明の実施の形態の変形例に係
る温度検出回路１の回路図である。本発明の実施の形態
の変形例に係る温度検出回路１は、図１のトランジスタ
Ｔｒ３の代わりにダイオード接続されたｐｎｐ型バイポ
ーラトランジスタＴｒ６と、図１のトランジスタＴｒ１
の代わりに、トランジスタＴｒ６とベース−エミッタ間
電圧が同じとなるように接続されたｐｎｐ型バイポーラ
トランジスタＴｒ４と、図１のトランジスタＴｒ２の代
わりにトランジスタＴｒ６及びトランジスタＴｒ４とベ
ース−エミッタ間電圧が同じとなるように並列接続さ
れ、エミッタ面積はトランジスタＴｒ４の１倍を超え１
０００倍以下であるｐｎｐ型バイポーラトランジスタＴ
ｒ５を有する。この構成により図３と図４に示したと同
様の効果が得られる。また、図６のトランジスタ単位セ
ル１９適用も可能である。この場合図６（ａ）のドレイ
ン電極１８をコレクタ電極と見なせばよい。トランジス
タＴｒ５をトランジスタＴｒ４と同じトランジスタ単位
セル１９に分割することにより、ベース抵抗やエミッタ
領域の端部の効果を含めてトランジスタＴｒ４とトラン
ジスタＴｒ５のトランジスタ特性をそろえることができ
る。
る温度検出回路１の回路図である。本発明の実施の形態
の変形例に係る温度検出回路１は、図１のトランジスタ
Ｔｒ３の代わりにダイオード接続されたｐｎｐ型バイポ
ーラトランジスタＴｒ６と、図１のトランジスタＴｒ１
の代わりに、トランジスタＴｒ６とベース−エミッタ間
電圧が同じとなるように接続されたｐｎｐ型バイポーラ
トランジスタＴｒ４と、図１のトランジスタＴｒ２の代
わりにトランジスタＴｒ６及びトランジスタＴｒ４とベ
ース−エミッタ間電圧が同じとなるように並列接続さ
れ、エミッタ面積はトランジスタＴｒ４の１倍を超え１
０００倍以下であるｐｎｐ型バイポーラトランジスタＴ
ｒ５を有する。この構成により図３と図４に示したと同
様の効果が得られる。また、図６のトランジスタ単位セ
ル１９適用も可能である。この場合図６（ａ）のドレイ
ン電極１８をコレクタ電極と見なせばよい。トランジス
タＴｒ５をトランジスタＴｒ４と同じトランジスタ単位
セル１９に分割することにより、ベース抵抗やエミッタ
領域の端部の効果を含めてトランジスタＴｒ４とトラン
ジスタＴｒ５のトランジスタ特性をそろえることができ
る。
【００３５】（その他の実施の形態）上記のように、本
発明の実施の形態を記載したが、この開示の一部をなす
論述及び図面はこの発明を限定するものであると理解す
べきでない。この開示から当業者には様々な代替しうる
実施の形態、実施例及び運用技術が明らかになろう。
発明の実施の形態を記載したが、この開示の一部をなす
論述及び図面はこの発明を限定するものであると理解す
べきでない。この開示から当業者には様々な代替しうる
実施の形態、実施例及び運用技術が明らかになろう。
【００３６】例えば本発明の実施の形態では、ダイオー
ドＤ1、ダイオードＤ2を用いていたが、ダイオード接続
されたバイポーラ型トランジスタ又はＭＯＳ型トランジ
スタを用いた場合も適用できる。
ドＤ1、ダイオードＤ2を用いていたが、ダイオード接続
されたバイポーラ型トランジスタ又はＭＯＳ型トランジ
スタを用いた場合も適用できる。
【００３７】この様に、本発明はここでは記載していな
い様々な実施の形態を包含するということを理解すべき
である。したがって、本発明はこの開示から妥当な特許
請求の範囲に係る発明特定事項によってのみ限定される
ものである。
い様々な実施の形態を包含するということを理解すべき
である。したがって、本発明はこの開示から妥当な特許
請求の範囲に係る発明特定事項によってのみ限定される
ものである。
【図１】本発明の実施の形態に係る温度検出回路の回路
図である。
図である。
【図２】本発明の実施の形態に係る半導体装置の半導体
チップ上の配置図である。
チップ上の配置図である。
【図３】飽和電流ＩS2に対する温度Ｔ1のグラフであ
る。
る。
【図４】倍率Ｎに対する図３のグラフの傾き（飽和電流
ＩS2に対する温度Ｔ1の傾き）を示すグラフである。
ＩS2に対する温度Ｔ1の傾き）を示すグラフである。
【図５】直列接続した複数のダイオードで構成される場
合のダイオードＤ1、Ｄ2の配置図である。
合のダイオードＤ1、Ｄ2の配置図である。
【図６】トランジスタＴｒ１とトランジスタＴｒ２をト
ランジスタ単位セルで構成した場合の配置図である。
ランジスタ単位セルで構成した場合の配置図である。
【図７】本発明の実施の形態の変形例に係る温度検出回
路１の回路図である。
路１の回路図である。
【図８】保護回路システムの概念図である。
【図９】温度検出回路の従来例を示す図である。
１、１０ 温度検出回路 ２ 差動増幅回路 ３ カレントミラー回路 ４ コンパレータ ５ 基準電圧回路 ６ 制御論理回路 ７ 駆動回路 ８、１２ パワー部 ９ 負荷 １１ 差動増幅回路とカレントミラー回路の一部を有す
る回路 １３ 制御論理回路、駆動回路、基準電圧回路とコンパ
レータを有する回路 １４ 半導体チップ １５ アノード電極 １６ カソード電極 １７ ダイオード単位セル １８ ドレイン電極 １９ トランジスタ単位セル
る回路 １３ 制御論理回路、駆動回路、基準電圧回路とコンパ
レータを有する回路 １４ 半導体チップ １５ アノード電極 １６ カソード電極 １７ ダイオード単位セル １８ ドレイン電極 １９ トランジスタ単位セル
Claims (6)
- 【請求項１】 電流１と電流２の比が１を超え１０００
以下の前記電流１を出力するトランジスタ１と、前記電
流２を出力するトランジスタ２と、アノード側に前記電
流１を入力し、カソード側を接地するダイオード１と、
アノード側に前記電流２を入力し、カソード側を接地す
るダイオード２と、前記ダイオード１のアノード側の電
圧１と前記ダイオード２のアノード側の電圧２の電圧差
を増幅する差動増幅回路を有することを特徴とする温度
検出回路。 - 【請求項２】 前記トランジスタ１と、前記トランジス
タ２と、前記ダイオード１と、前記ダイオード２を同一
の半導体チップ上に搭載したことを特徴とする請求項１
記載の温度検出回路。 - 【請求項３】 前記トランジスタ１と前記トランジスタ
２を有するカレントミラー回路を備えたことを特徴とす
る請求項１又は請求項２記載の温度検出回路。 - 【請求項４】 電流１と電流２の比が１を超え１０００
以下の前記電流１を出力するトランジスタ１と、前記電
流２を出力するトランジスタ２と、アノード側に前記電
流１を入力し、カソード側を接地するダイオード１と、
アノード側に前記電流２を入力し、カソード側を接地す
るダイオード２と、前記ダイオード１のアノード側の電
圧１と前記ダイオード２のアノード側の電圧２の電圧差
を増幅する差動増幅回路と、前記ダイオード１と前記ダ
イオード２に近接するパワー部を同一の半導体チップ上
に搭載したことを特徴とする半導体装置。 - 【請求項５】 前記ダイオード１と、前記ダイオード２
が近接して配置されることを特徴とする請求項４記載の
半導体装置。 - 【請求項６】 前記トランジスタ１と、前記トランジス
タ２が近接して配置されることを特徴とする請求項４又
は請求項５記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11017595A JP2000213992A (ja) | 1999-01-26 | 1999-01-26 | 温度検出回路及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11017595A JP2000213992A (ja) | 1999-01-26 | 1999-01-26 | 温度検出回路及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000213992A true JP2000213992A (ja) | 2000-08-04 |
Family
ID=11948257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11017595A Pending JP2000213992A (ja) | 1999-01-26 | 1999-01-26 | 温度検出回路及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000213992A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006317217A (ja) * | 2005-05-11 | 2006-11-24 | Nec Electronics Corp | 過熱検出回路 |
| JP2007134442A (ja) * | 2005-11-09 | 2007-05-31 | Nec Electronics Corp | 半導体装置 |
| JP2007316052A (ja) * | 2006-04-25 | 2007-12-06 | Mitsuteru Kimura | ダイオード温度測定装置 |
| EP1973229A1 (en) | 2007-03-22 | 2008-09-24 | NEC Electronics Corporation | Overcurrent detecting circuit and semiconductor device |
| JP2009204422A (ja) * | 2008-02-27 | 2009-09-10 | Seiko Instruments Inc | 半導体温度センサ回路 |
| KR100958717B1 (ko) | 2007-08-20 | 2010-05-18 | 한국전자통신연구원 | 온도 감지 회로 |
| JP2011033535A (ja) * | 2009-08-04 | 2011-02-17 | Renesas Electronics Corp | 温度検出回路 |
| KR101038901B1 (ko) | 2007-09-10 | 2011-06-07 | 가부시키가이샤 리코 | 온도 검출 회로 및 그것을 이용한 전자 기기 |
-
1999
- 1999-01-26 JP JP11017595A patent/JP2000213992A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006317217A (ja) * | 2005-05-11 | 2006-11-24 | Nec Electronics Corp | 過熱検出回路 |
| JP2007134442A (ja) * | 2005-11-09 | 2007-05-31 | Nec Electronics Corp | 半導体装置 |
| JP2007316052A (ja) * | 2006-04-25 | 2007-12-06 | Mitsuteru Kimura | ダイオード温度測定装置 |
| EP1973229A1 (en) | 2007-03-22 | 2008-09-24 | NEC Electronics Corporation | Overcurrent detecting circuit and semiconductor device |
| JP2008236528A (ja) * | 2007-03-22 | 2008-10-02 | Nec Electronics Corp | 過電流検出回路および半導体装置 |
| US7660091B2 (en) | 2007-03-22 | 2010-02-09 | Nec Electronics Corporation | Overcurrent detecting circuit and semiconductor device |
| KR100958717B1 (ko) | 2007-08-20 | 2010-05-18 | 한국전자통신연구원 | 온도 감지 회로 |
| KR101038901B1 (ko) | 2007-09-10 | 2011-06-07 | 가부시키가이샤 리코 | 온도 검출 회로 및 그것을 이용한 전자 기기 |
| JP2009204422A (ja) * | 2008-02-27 | 2009-09-10 | Seiko Instruments Inc | 半導体温度センサ回路 |
| JP2011033535A (ja) * | 2009-08-04 | 2011-02-17 | Renesas Electronics Corp | 温度検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6468825B1 (en) | Method for producing semiconductor temperature sensor | |
| US6313515B1 (en) | Reference voltage supply circuit | |
| US5961215A (en) | Temperature sensor integral with microprocessor and methods of using same | |
| US7119527B2 (en) | Voltage reference circuit using PTAT voltage | |
| KR100748776B1 (ko) | 높은 시트 모스 레지스터 방법 및 장치 | |
| US20130140642A1 (en) | Analog circuit cell array and analog integrated circuit | |
| US7901134B2 (en) | Semiconductor temperature sensor | |
| JP2001502435A (ja) | 温度検出回路 | |
| US4553048A (en) | Monolithically integrated thermal shut-down circuit including a well regulated current source | |
| JP3325396B2 (ja) | 半導体集積回路 | |
| US7723975B2 (en) | Current detecting circuit | |
| US7405547B2 (en) | Stabilized DC power supply circuit having a current limiting circuit and a correction circuit | |
| JP2000213992A (ja) | 温度検出回路及び半導体装置 | |
| JP2001217692A (ja) | 電圧比較回路およびこれを用いた基板バイアス調整回路 | |
| JP2000089843A (ja) | 基準電圧源用半導体装置 | |
| JP3225791B2 (ja) | リーク電流補償回路 | |
| JPH09243467A (ja) | 温度検出回路およびその試験方法 | |
| JPH08184505A (ja) | 温度検出装置 | |
| US8471625B1 (en) | Beta enhanced voltage reference circuit | |
| US6680651B2 (en) | Current mirror and differential amplifier for providing large current ratio and high output impedence | |
| JP2006078204A (ja) | 電流検出回路 | |
| JP2001085548A (ja) | ＢｉＣＭＯＳ素子、オペアンプ、及びＢＧＲ回路 | |
| US20030030128A1 (en) | Transistor configuration for a bandgap circuit | |
| US20230152837A1 (en) | Bandgap Reference Circuit | |
| US6255868B1 (en) | Buffer circuit and hold circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |